KR101090462B1 - Method for forming dual gate of semiconductor device - Google Patents

Method for forming dual gate of semiconductor device Download PDF

Info

Publication number
KR101090462B1
KR101090462B1 KR1020050009653A KR20050009653A KR101090462B1 KR 101090462 B1 KR101090462 B1 KR 101090462B1 KR 1020050009653 A KR1020050009653 A KR 1020050009653A KR 20050009653 A KR20050009653 A KR 20050009653A KR 101090462 B1 KR101090462 B1 KR 101090462B1
Authority
KR
South Korea
Prior art keywords
polysilicon layer
ions
layer
forming
nitrogen
Prior art date
Application number
KR1020050009653A
Other languages
Korean (ko)
Other versions
KR20060088712A (en
Inventor
이광표
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050009653A priority Critical patent/KR101090462B1/en
Publication of KR20060088712A publication Critical patent/KR20060088712A/en
Application granted granted Critical
Publication of KR101090462B1 publication Critical patent/KR101090462B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Abstract

본 발명은 이중 게이트 형성방법에 관한 것으로, 보다 상세하게는 이중 게이트를 형성하기 위한 공정 과정에서 폴리실리콘층에 주입된 보론 이온이 후속 열 공정에 의해 폴리실리콘층의 상부 및 기판의 하부로 확산되지 않도록 하기 위한 반도체 소자의 이중 게이트 형성 방법에 관한 것이다. The present invention relates to a double gate forming method, and more particularly, the boron ions implanted into the polysilicon layer during the process of forming the double gate is not diffused to the top of the polysilicon layer and the bottom of the substrate by a subsequent thermal process. The present invention relates to a double gate forming method of a semiconductor device.

이는 반도체 기판 위에 게이트 산화막을 형성하는 단계와, 게이트 산화막 위에 도핑되지 않은 폴리실리콘층을 형성하는 단계와, 도핑되지 않은 폴리실리콘층의 제1 영역에 인 이온을 주입하는 단계와, 인 이온이 주입되지 않은 폴리실리콘층의 제2 영역에 보론 이온을 주입하는 단계와, 인 이온 및 보론 이온이 주입된 폴리실리콘층 위에 텅스텐실리사이드층을 형성하는 단계와, 제1 질소 이온 주입공정을 진행하여 상기 폴리실리콘층 내에 제1 질소 이온을 주입하는 단계와, 제2 질소 이온 주입 공정을 진행하여 상기 폴리실리콘층 내에 제2 질소 이온을 주입하는 단계와, 그리고 제1 질소 이온 및 제2 차 질소 이온이 주입된 결과물을 열 처리 하는 단계를 포함한다.This method includes forming a gate oxide film on a semiconductor substrate, forming an undoped polysilicon layer on the gate oxide film, implanting phosphorus ions into a first region of the undoped polysilicon layer, and implanting phosphorus ions. Implanting boron ions into the second region of the non-polysilicon layer, forming a tungsten silicide layer on the polysilicon layer implanted with phosphorus ions and boron ions, and performing a first nitrogen ion implantation process Implanting a first nitrogen ion into a silicon layer, implanting a second nitrogen ion into the polysilicon layer by performing a second nitrogen ion implantation process, and implanting a first nitrogen ion and a secondary nitrogen ion Heat treating the resultant product.

인, 보론, 이중게이트, 질소,Phosphorus, boron, double gate, nitrogen,

Description

반도체 소자의 이중 게이트 형성 방법{Method for forming dual gate of semiconductor device} Method for forming dual gate of semiconductor device             

도 1a내지 도 1e는 종래기술에 따른 반도체 소자의 이중 게이트 형성 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도들이다.1A to 1E are cross-sectional views sequentially illustrating a method of forming a double gate of a semiconductor device according to the prior art.

도 2a내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 이중 게이트 형성 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도들이다. 2A through 2H are cross-sectional views sequentially illustrating a method of forming a double gate of a semiconductor device according to an embodiment of the present invention.

-도면의 주요 부분에 대한 부호의 설명-Explanation of symbols on main parts of drawing

100 : 반도체 기판 110 : 게이트 산화막100 semiconductor substrate 110 gate oxide film

120,120a : 폴리실리콘층 125 : 제1 감광막120,120a: polysilicon layer 125: first photosensitive film

130 : 제2 감광막 135 : 텅스텐실리사이드층130: second photosensitive film 135: tungsten silicide layer

140 : 이온주입 마스크 150 : 제1 질소 이온140: ion implantation mask 150: first nitrogen ion

160 : 제2 질소 이온 180 : 이중 게이트160: second nitrogen ion 180: double gate

본 발명은 이중 게이트 형성 방법에 관한 것으로, 보다 상세하게는 이중 게이트를 형성하기 위한 공정 과정에서 폴리실리콘층에 주입된 보론 이온이 후속 열 공정에 의해 폴리실리콘층의 상부 및 기판의 하부로 확산되지 않도록 하기 위한 반도체 소자의 이중 게이트 형성 방법에 관한 것이다. The present invention relates to a method of forming a double gate, and more particularly, boron ions implanted into the polysilicon layer during the process of forming the double gate do not diffuse to the top of the polysilicon layer and the bottom of the substrate by a subsequent thermal process. The present invention relates to a double gate forming method of a semiconductor device.

최근 반도체 소자에서 NMOS와 PMOS를 동시에 구현하기 위해 소자 내에 이중 게이트를 형성하고 있다. 이러한 이중 게이트는 NMOS와 PMOS를 동시에 구현하기 때문에 소자의 전류 양을 2배 이상 흐를 수 있게 할 수 있을 뿐만 아니라, 게이트에 흐르는 누설 전류를 줄여 소비 전력을 개선할 수 있다. 따라서, 기존의 반도체 소자 보다 그 특성이 우수하며, 집적도가 좋은 이점이 있다.Recently, in order to simultaneously implement NMOS and PMOS in a semiconductor device, a double gate is formed in the device. These dual gates simultaneously implement both NMOS and PMOS, enabling the device to flow more than twice as much current, as well as reducing leakage current through the gate to improve power consumption. Therefore, the characteristics are superior to those of the conventional semiconductor device, and there is an advantage in that the degree of integration is good.

그러면 이하 도면을 참조하여 상기와 같은 반도체 소자의 이중 게이트 형성방법에 대하여 상세하게 설명한다.Hereinafter, a method of forming a double gate of the semiconductor device as described above will be described in detail with reference to the accompanying drawings.

도 1a내지 도 1e는 종래기술에 따른 반도체 소자의 이중 게이트 형성 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도들이다.1A to 1E are cross-sectional views sequentially illustrating a method of forming a double gate of a semiconductor device according to the prior art.

먼저 도 1a에 도시한 바와 같이, 반도체 기판(100) 위에 게이트 산화막(110)을 형성한 다음, 도핑 되지 않은 폴리실리콘층(poly silicon)(120)을 형성한다.First, as shown in FIG. 1A, a gate oxide layer 110 is formed on the semiconductor substrate 100, and then an undoped polysilicon layer 120 is formed.

이어 도 1b에 도시한 바와 같이, 상기 폴리실리콘층(120) 위에 제1 감광막(125)을 증착한 다음, 상기 제1 감광막(125)을 노광 및 현상하여 제1 영역 즉, N형 이온이 주입될 폴리실리콘층(120)의 소정부분을 드러낸다. 그리고, 상기 제1 감광막(125)을 마스크로 하여 드러난 폴리실리콘층(120)에 인(Phosphorus) 이온을 주입 한다. 이후, 상기 제1 감광막(125)을 제거한다.Subsequently, as illustrated in FIG. 1B, a first photoresist film 125 is deposited on the polysilicon layer 120, and then the first photoresist film 125 is exposed and developed to inject a first region, that is, N-type ions. Expose a predetermined portion of the polysilicon layer 120 to be. Phosphorus ions are implanted into the polysilicon layer 120 exposed using the first photoresist layer 125 as a mask. Thereafter, the first photoresist film 125 is removed.

그 다음 도 1c에 도시한 바와 같이, 상기 N형 이온이 주입된 폴리실리콘층(120) 전면에 제2 감광막(130)을 증착한 다음, 상기 제2 감광막(130)을 노광 및 현상하여 제2 영역 즉, P형 이온이 주입될 폴리실리콘층(120)의 소정부분을 드러낸다. 그리고, 상기 제2 감광막(130)을 마스크로 하여 드러난 폴리실리콘층(120)에 보론(Born) 이온을 주입한다. 이후, 제2 감광막(130)을 제거한다.1C, a second photoresist layer 130 is deposited on the entire surface of the polysilicon layer 120 into which the N-type ions are implanted, and then the second photoresist layer 130 is exposed and developed to expose the second photoresist layer 130. A region, that is, a predetermined portion of the polysilicon layer 120 to be implanted with P-type ions is exposed. Boron ions are implanted into the polysilicon layer 120 exposed using the second photoresist layer 130 as a mask. Thereafter, the second photoresist layer 130 is removed.

이어 도 1d에 도시한 바와 같이, 상기 인 이온 및 보론 이온이 주입된 폴리실리콘층(120a) 위에 텅스텐실리사이드층(135)을 형성한다. 여기서, 상기 텅스텐실리사이드층(135)은 WF,SiH 가스를 이용하여 CVD방법으로 형성한다. Next, as shown in FIG. 1D, a tungsten silicide layer 135 is formed on the polysilicon layer 120a into which the phosphorus ions and the boron ions are implanted. Here, the tungsten silicide layer 135 is formed by CVD using WF and SiH gas.

그 다음, 텅스텐실리사이드층(135)이 형성된 상기 결과물에 열 공정(anneal) 공정을 진행한다. 여기서, 상기 열 공정은 폴리실리콘층(120a) 내에 불규칙하게 주입되어 있는 인 이온 및 보론 이온으로 인해 비결정질 상태인 폴리실리콘층(120a)을 재 결정화하기 위하여 진행하며 이로써, 인 이온 및 보론 이온이 결정질내에 자리잡히게 되어 활성화된다.Next, a thermal process (anneal) process is performed on the resultant product in which the tungsten silicide layer 135 is formed. Here, the thermal process proceeds to recrystallize the polysilicon layer 120a in an amorphous state due to phosphorus ions and boron ions irregularly injected into the polysilicon layer 120a, whereby the phosphorus ions and boron ions are crystalline. It is located inside and is activated.

이어 도 1e에 도시한 바와 같이, 상기 텅스텐실리사이드층(135)과 폴리실리콘층(120a) 및 게이트 산화막(110)을 순차 식각하여 N형으로 도핑된 제1 게이트(170) 및 P형으로 도핑된 제2 게이트(175)로 이루어진 이중 게이트(180)를 형성한다.1E, the tungsten silicide layer 135, the polysilicon layer 120a, and the gate oxide layer 110 are sequentially etched to form an N-type doped first gate 170 and a P-type. The double gate 180 formed of the second gate 175 is formed.

그런데, 상기와 같은 이중 게이트(180)는 상기 인 이온 및 보론 이온을 활성화 시키기 위한 열 공정 및 소자를 제조하기 위한 후속 열 공정 예컨데, 층간 절연 막의 열 공정, 폴리실리콘층의 열 공정, 금속 배선 및 장벽 금속막의 열 공정 등에 의해 폴리실리콘층(120a)에 주입된 인 이온 및 보론 이온이 기판 내부로 확산되게 된다. 특히, 확산계수가 작은 인 이온 보다 확산계수가 큰 보론 이온이 반도체 기판(100) 내부로 침투하게 되어 트랜지스터의 특성 불량의 원인이 된다. However, the double gate 180 as described above is a thermal process for activating the phosphorus ions and boron ions and a subsequent thermal process for manufacturing a device, for example, a thermal process of an interlayer insulating film, a thermal process of a polysilicon layer, a metal wiring and Phosphorous ions and boron ions injected into the polysilicon layer 120a are diffused into the substrate by a thermal process of the barrier metal film. In particular, boron ions having a diffusion coefficient larger than that of phosphorus ions having a small diffusion coefficient penetrate into the semiconductor substrate 100, resulting in poor transistor characteristics.

또한, 상기 보론 이온이 후속 열 공정에 의해 폴리실리콘층(120a)의 상부에 형성된 텅스텐실리사이드층(135)으로 빠져나가는 외부확산(outdiffusion) 문제가 발생한다. 이와 같이 보론 이온이 외부로 확산되면 P형 게이트를 이루는 보론 이온의 함량이 저하되어 게이트 전극으로써의 역할을 할수 없게 된다. In addition, an outdiffusion problem occurs in which the boron ions escape to the tungsten silicide layer 135 formed on the polysilicon layer 120a by a subsequent thermal process. As such, when the boron ions are diffused to the outside, the content of the boron ions forming the P-type gate is lowered and thus cannot serve as a gate electrode.

한편, 인 이온 및 보론 이온이 주입된 게이트폴리층(120a) 위에 WF,SiH 가스를 이용한 CVD방법으로 텅스텐실리사이드층(135)을 형성하게 되는데 이때, 상기 공정특성상 플로린(Fluorine)이 텅스텐실리사이드층(135)에 포함되게 된다. 이와 같이 텅스텐실리사이드층(135)에 함유된 플로린은 후속 열 공정에서 하부층을 이루고 있는 폴리실리콘층(120a) 내부로 확산되어 보론의 확산을 더욱가속화시킨다. 또한, 상기 플로린이 게이트 산화막(110) 까지 확산되어 게이트 산화막(110) 내부로 침투하게 되면 게이트 산화막(110)의 열화로 인해 결국 소자의 특성을 열화시킨다.On the other hand, the tungsten silicide layer 135 is formed on the gate poly layer 120a implanted with phosphorus ions and boron ions by a CVD method using WF and SiH gas. In this case, the fluorine is a tungsten silicide layer ( 135). As such, the florin contained in the tungsten silicide layer 135 diffuses into the polysilicon layer 120a forming the lower layer in a subsequent thermal process to further accelerate the diffusion of boron. In addition, when the florin diffuses into the gate oxide layer 110 and penetrates into the gate oxide layer 110, the flor oxide deteriorates the characteristics of the device due to the deterioration of the gate oxide layer 110.

본 발명은 상기와 같은 문제를 해결하기 위한 것으로써, 이중 게이트를 형성하기위한 공정 과정에서 폴리실리콘층에 주입된 보론 이온이 후속 열 공정에 의해 폴리실리콘층의 상부 및 기판의 하부로 확산되지 않도록 하기 위한 반도체 소자의 이중 게이트 형성 방법에 관한 것이다.
The present invention is to solve the above problems, so that the boron ions implanted in the polysilicon layer in the process for forming the double gate is not diffused to the top of the polysilicon layer and the bottom of the substrate by a subsequent thermal process. A double gate forming method of a semiconductor device for.

상기한 목적을 달성하기 위한 본 발명은 반도체 기판 위에 게이트 산화막을 형성하는 단계와, 상기 게이트 산화막 위에 도핑되지 않은 폴리실리콘층을 형성하는 단계와, 상기 도핑되지 않은 폴리실리콘층의 제1 영역에 인 이온을 주입하는 단계와, 상기 인 이온이 주입되지 않은 폴리실리콘층의 제2 영역에 보론 이온을 주입하는 단계와, 상기 인 이온 및 보론 이온이 주입된 폴리실리콘층 위에 텅스텐실리사이드층을 형성하는 단계와, 제1 질소 이온 주입공정을 진행하여 상기 폴리실리콘층 내에 제1 질소 이온을 주입하는 단계와, 제2 질소 이온 주입 공정을 진행하여 상기 폴리실리콘층 내에 제2 질소 이온을 주입하는 단계와, 상기 제1 질소 이온 및 제2 차 질소 이온이 주입된 결과물을 열 처리 하는 단계를 포함하는 반도체 소자의 이중 게이트 형성 방법을 제공한다.The present invention for achieving the above object is a step of forming a gate oxide film on the semiconductor substrate, the step of forming a undoped polysilicon layer on the gate oxide film, the first region of the undoped polysilicon layer Implanting ions, implanting boron ions into a second region of the polysilicon layer not implanted with phosphorus ions, and forming a tungsten silicide layer on the polysilicon layer implanted with the phosphorus ions and boron ions; And implanting first nitrogen ions into the polysilicon layer by performing a first nitrogen ion implantation process, implanting second nitrogen ions into the polysilicon layer by performing a second nitrogen ion implantation process; Forming a double gate of the semiconductor device including thermally treating a resultant product into which the first and second nitrogen ions are implanted It provides.

여기서, 상기 제1 질소 이온 및 제2 질소 이온은 폴리실리콘층의 제2 영역에 주입되도록 하는 것이 바람직하다.Here, the first nitrogen ions and the second nitrogen ions are preferably injected into the second region of the polysilicon layer.

또한, 상기 제1 질소 이온은 폴리실리콘층의 하부에 주입되도록 하는 것이 바람직하다.In addition, the first nitrogen ion is preferably to be implanted in the lower portion of the polysilicon layer.

또한, 상기 제2 질소 이온은 폴리실리콘층의 상부에 주입되도록 하는 것이 바람직하다.In addition, the second nitrogen ion is preferably to be implanted on top of the polysilicon layer.

또한, 상기 열 처리는 급속 열처리 방법으로 900~1000℃의 온도로 10~30초 로 진행하여 제1 질소 이온 및 제2 질소 이온이 균일하게 확산되도록 하는 것이 바람직하다.In addition, the heat treatment may be performed in a rapid heat treatment method at a temperature of 900 ~ 1000 ℃ 10 ~ 30 seconds to uniformly diffuse the first nitrogen ion and the second nitrogen ion.

또한, 상기 열 처리 공정 이후에 상기 텅스텐실리사이드층과 폴리실리콘층 및 게이트 산화막을 순차 식각하여 이중 게이트를 형성하는 단계를 더 포함하는 것이 바람직하다.The method may further include forming a double gate by sequentially etching the tungsten silicide layer, the polysilicon layer, and the gate oxide layer after the heat treatment process.

이하 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

이제 본 발명의 실시예에 따른 반도체 소자의 이중 게이트 형성 방법에 대하여 도면을 참조하여 상세하게 설명한다.Now, a method of forming a double gate of a semiconductor device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2a내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 이중 게이트 형성 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도들이다.2A through 2H are cross-sectional views sequentially illustrating a method of forming a double gate of a semiconductor device according to an embodiment of the present invention.

먼저, 도 2a에 도시한 바와 같이, 반도체 기판(100) 위에 게이트 산화막(110)을 형성한 다음, 도핑 되지 않은 폴리실리콘층(120)을 형성한다. 여기서, 상기 폴리실리콘층(120)은 500~1500Å의 두께로 형성하는 것이 바람직하다.First, as shown in FIG. 2A, the gate oxide layer 110 is formed on the semiconductor substrate 100, and then the undoped polysilicon layer 120 is formed. Here, the polysilicon layer 120 is preferably formed to a thickness of 500 ~ 1500Å.

이어 도 2b에 도시한 바와 같이, 상기 폴리실리콘층(120) 위에 제1 감광막 (125)을 형성한 다음, 이를 노광 및 현상하여 제1 영역 즉, N형 이온이 주입될 폴리실리콘층(120)의 소정부분을 드러낸다. 그리고, 상기 제1 감광막(125)을 마스크로 하여 드러난 폴리실리콘층(120)에 인(Phosphorus)을 주입한다. 이후, 상기 제1 감광막(125)을 제거한다.Subsequently, as shown in FIG. 2B, a first photosensitive film 125 is formed on the polysilicon layer 120, and then exposed and developed to form the first region, that is, the polysilicon layer 120 into which the N-type ions are implanted. Reveal a predetermined portion of. Phosphorus is injected into the polysilicon layer 120 exposed using the first photoresist layer 125 as a mask. Thereafter, the first photoresist film 125 is removed.

그 다음 도 2c에 도시한 바와 같이, 상기 N형 이온이 주입된 폴리실리콘층(120) 전면에 제2 감광막(130)을 형성한 다음, 상기 제2 감광막(130)을 노광 및 현상하여 제2 영역 즉, P형 이온이 주입될 폴리실리콘층(120)의 소정부분을 드러낸다. 그리고, 상기 제2 감광막(130)을 마스크로 하여 드러난 폴리실리콘층(120)에 보론(Born)을 주입한다. 이후, 제2 감광막(130)을 제거한다.2C, a second photoresist layer 130 is formed on the entire surface of the polysilicon layer 120 into which the N-type ions are implanted, and then the second photoresist layer 130 is exposed and developed to form a second photoresist layer 130. A region, that is, a predetermined portion of the polysilicon layer 120 to be implanted with P-type ions is exposed. Boron is injected into the polysilicon layer 120 exposed using the second photoresist layer 130 as a mask. Thereafter, the second photoresist layer 130 is removed.

이어 도 2d에 도시한 바와 같이, 상기 인 이온 및 보론 이온이 주입된 폴리실리콘층(120a) 위에 텅스텐실리사이드층(135)을 형성한다. 여기서, 상기 텅스텐실리사이드층(135)은 WF,SiH 가스를 이용하여 CVD방법으로 형성하는 것이 바람직하다. 또한, 상기 텅스텐실리사이드층(135)은 500~1500Å의 두께로 형성하는 것이 바람직하다.Next, as shown in FIG. 2D, a tungsten silicide layer 135 is formed on the polysilicon layer 120a into which the phosphorus ions and the boron ions are implanted. Here, the tungsten silicide layer 135 is preferably formed by CVD using WF and SiH gas. In addition, the tungsten silicide layer 135 is preferably formed to a thickness of 500 ~ 1500Å.

그 다음 도 2e에 도시한 바와 같이, 상기 텅스텐실리사이드층(135) 위에 제1 질소 이온을 주입하기 위한 이온주입 마스크(140)를 형성한다. 여기서, 상기 이온주입 마스크(140)는 텅스텐실리사이드층(135)에서도 인 이온이 주입된 폴리실리콘층(120a)만을 포함하도록 형성하여 후속 제1 질소 이온이 및 제2 질소 이온이 보론 이온이 주입된 폴리실리콘층(120a)에만 주입되도록 한다.Next, as illustrated in FIG. 2E, an ion implantation mask 140 is formed on the tungsten silicide layer 135 to inject first nitrogen ions. Here, the ion implantation mask 140 is formed to include only the polysilicon layer 120a implanted with phosphorus ions in the tungsten silicide layer 135 so that the first and second nitrogen ions may be implanted with boron ions. Only the polysilicon layer 120a is injected.

이어 도 2f에 도시한 바와 같이, 상기 이온주입 마스크(140)를 이용하여 텅스텐실리사이드층(135) 상에 제1 질소 이온을 주입하여 폴리실리콘층(120a)의 하부에 제1 질소 이온층(150)을 형성한다. 이때, 상기 제1 질소 이온은 게이트 산화막(110)과 폴리실리콘층(120a)의 경계부 즉, 폴리실리콘층(120a)의 아래에만 형성되어야 한다. 따라서, 상기 제1 질소 이온 주입 공정은 7KeV~15KeV의 에너지로 진행하되 폴리실리콘층(120a)과 텅스텐실리사이드층(135)의 두께를 고려하여 주입하여야 하기 때문에 폴리실리콘층(120a)과 텅스텐실리사이드층(135)의 두께 예컨데, 폴리실리콘층(120a) 500Å + 텅스텐실리사이드층(135) 500Å에 대한 제1 질소 이온은 7KeV의 에너지로 주입하는 것이 바람직하다. 이와 같이, 제1 질소 이온을 주입하게 되면, 제1 질소 이온층(150)이 폴리실리콘층(120a)의 하부에만 형성된다. Subsequently, as illustrated in FIG. 2F, first nitrogen ions are implanted onto the tungsten silicide layer 135 using the ion implantation mask 140 to form a first nitrogen ion layer 150 under the polysilicon layer 120a. To form. In this case, the first nitrogen ions should be formed only at the boundary between the gate oxide film 110 and the polysilicon layer 120a, that is, under the polysilicon layer 120a. Therefore, the first nitrogen ion implantation process proceeds with an energy of 7 KeV to 15 KeV, but the polysilicon layer 120a and the tungsten silicide layer must be implanted in consideration of the thicknesses of the polysilicon layer 120a and the tungsten silicide layer 135. Thickness 135 For example, the first nitrogen ions for the polysilicon layer 120a + 500 tungsten silicide layer 135 500 ns are preferably implanted at an energy of 7 KeV. As such, when the first nitrogen ions are implanted, the first nitrogen ion layer 150 is formed only under the polysilicon layer 120a.

이어 도 2g에 도시한 바와 같이, 상기 결과물 상에 제2 질소 이온을 주입하여 폴리실리콘층(120a)의 상부에 제2 질소 이온층(160)을 형성한다. 이때, 상기 제2 질소 이온은 텅스텐실리사이드층(135)의 하부와 폴리실리콘층(120a)의 경계부, 즉 폴리실리콘층(120a)의 상부에만 형성되어 있어야 한다. 따라서, 상기 제2 질소 이온 주입 공정은 상기 제1 질소 이온주입 공정보다 낮은 3KeV~7KeV의 에너지로 진행하되 텅스텐실리사이드층(135)의 두께를 고려하여 주입하여야 하기 때문에 텅스텐실리사이드층(135)의 두께 예컨데, 텅스텐실리사이드층(135) 500Å 에 대한 제2 질소 이온은 3KeV의 에너지로 주입하는 것이 바람직하다. 이와 같이, 제2 질소 이온(160)을 주입하게 되면, 제2 질소 이온층(160)이 폴리실리콘층(120a)의 상부에 형성된다.  Then, as shown in Figure 2g, by implanting a second nitrogen ion on the resultant to form a second nitrogen ion layer 160 on the polysilicon layer (120a). In this case, the second nitrogen ions should be formed only at the boundary of the tungsten silicide layer 135 and the polysilicon layer 120a, that is, the upper portion of the polysilicon layer 120a. Therefore, the second nitrogen ion implantation process proceeds with an energy of 3 KeV ~ 7 KeV lower than the first nitrogen ion implantation process, but the thickness of the tungsten silicide layer 135 is to be implanted in consideration of the thickness of the tungsten silicide layer 135. For example, the second nitrogen ions for the 500 tungsten silicide layer 135 are preferably injected at an energy of 3 KeV. As such, when the second nitrogen ion 160 is implanted, the second nitrogen ion layer 160 is formed on the polysilicon layer 120a.

여기서, 상기 제1 질소 이온(150) 및 제2 질소 이온(160)을 보론이 도핑된 폴리실리콘층(120a)에만 주입하기 위하여 인이 도핑된 부분에는 이온주입 마스크(140)를 형성하여 차단한 상태에서 진행하였다. 그렇지만, 이온주입 마스크(140)를 형성하지 않고 인 이온 및 보론 이온이 주입된 폴리실리콘층(120a) 전면에 제1 질소 이온(150) 및 제2 질소 이온(160)을 주입하더라도 소자 형성에 있어서 별 다른 문제가 없다.In this case, in order to inject the first nitrogen ion 150 and the second nitrogen ion 160 only into the polysilicon layer 120a doped with boron, an ion implantation mask 140 is formed and blocked in the phosphorus doped portion. Progressed from the state. However, even when the first nitrogen ions 150 and the second nitrogen ions 160 are implanted on the entire surface of the polysilicon layer 120a in which phosphorus ions and boron ions are implanted without forming the ion implantation mask 140, in forming the device. There is no problem.

이와 같이 본 발명에서는 이중 게이트를 형성하기 전에 먼저, 게이트 산화막(110)과 폴리실리콘층(120a) 및 텅스텐실리사이드층(135)이 순차 형성된 결과물 위에 제1 질소 이온(150)을 주입하여 폴리실리콘층(120a)의 하부에 제1 질소 이온층(150)을 형성한 다음, 제1 질소 이온층(150)이 형성된 결과물 상에 제2 질소 이온을 주입하여 폴리실리콘층(120a)의 상부에 제2 질소 이온층(160)을 형성한다. 그렇기 때문에, 후속 열 공정에서 보론 이온이 기판(100)의 하부 또는 텅스텐실리사이드층(135)이 형성된 상부로 확산되는 것을 방지할 수 있다. 또한, 텅스텐실리사이드층(135) 자체 내부에 주입된 상기 질소 이온이 플로린의 확산을 억제하여 보론 이온을 확산을 보다 더 억제 할 수 있다.As described above, in the present invention, before the double gate is formed, the polysilicon layer is first injected with the first nitrogen ions 150 on the product in which the gate oxide layer 110, the polysilicon layer 120a, and the tungsten silicide layer 135 are sequentially formed. After forming the first nitrogen ion layer 150 under the 120a, and then injecting the second nitrogen ion on the resultant formed the first nitrogen ion layer 150, the second nitrogen ion layer on the top of the polysilicon layer 120a To form 160. Therefore, it is possible to prevent the boron ions from diffusing to the lower portion of the substrate 100 or the upper portion of the tungsten silicide layer 135 formed in the subsequent thermal process. In addition, the nitrogen ions injected into the tungsten silicide layer 135 itself may further suppress the diffusion of florin to further suppress the diffusion of boron ions.

그 다음, 상기 이온주입 마스크(140)를 제거한 다음 상기 제1 질소 이온층(150) 및 제2 질소 이온층(160)이 형성된 상기 결과물을 열 처리한다. 여기서, 상기 열 처리는 급속열처리(RTP:Rapid Thermal Process)방식으로 900~1000℃에서 10~30초간 진행하여 상기 제1질소 이온 및 제2 질소 이온이 균일하게 확산되도록 하는 것이 바람직하다.Next, the ion implantation mask 140 is removed, and then the resultant formed with the first nitrogen ion layer 150 and the second nitrogen ion layer 160 is heat treated. Here, the heat treatment is a rapid thermal treatment (RTP: Rapid Thermal Process) it is preferable to proceed for 10 to 30 seconds at 900 ~ 1000 ℃ to uniformly diffuse the first nitrogen ions and the second nitrogen ions.

그 다음 도 2h에 도시한 바와 같이, 상기 텅스텐실리사이드층(135), 제1 질 소 이온층(150)과 제2 질소 이온층(160)이 형성된 폴리실리콘층(120a) 및 게이트 산화막(110)을 순차 식각한다. 이로써, N형 이온으로 도핑된 제1 게이트(170) 및 P형 이온으로 도핑된 제2 게이트(175)로 이루어진 이중 게이트(180)가 형성된다.Next, as shown in FIG. 2H, the polysilicon layer 120a and the gate oxide layer 110 having the tungsten silicide layer 135, the first nitrogen ion layer 150, and the second nitrogen ion layer 160 are sequentially formed. Etch it. As a result, a double gate 180 including a first gate 170 doped with N-type ions and a second gate 175 doped with P-type ions is formed.

이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리보호 범위에 속하는 것이다.  Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights protection.

상기한 바와 같이 본 발명에 따른 반도체 소자의 이중 게이트 형성 방법을 적용하게 되면 폴리실리콘층의 상부에는 제1 질소 이온층을, 폴리실리콘층의 하부에는 제2 질소 이온층을 주입함으로써 후속 소자를 형성하기 위한 열 공정에서 보론이 확산되는 것을 방지할 수 있다. As described above, when the method for forming a double gate of a semiconductor device according to the present invention is applied, a first nitrogen ion layer is injected into the upper portion of the polysilicon layer and a second nitrogen ion layer is injected into the lower portion of the polysilicon layer to form a subsequent device. It is possible to prevent the diffusion of boron in the thermal process.

또한, 상기 제1 질소 이온 및 제2 질소 이온을 주입하는 과정에서 텅스텐실리사이드층에 주입된 질소 이온이 후속 열 공정에서 텅스텐실리사이드내에 형성된 플로린의 확산을 억제하여 신뢰성 있는 소자를 제조할 수 있다. In addition, since the nitrogen ions implanted into the tungsten silicide layer in the process of injecting the first nitrogen ions and the second nitrogen ions may suppress the diffusion of florin formed in the tungsten silicide in a subsequent thermal process, a reliable device may be manufactured.

Claims (7)

반도체 기판 위에 게이트 산화막을 형성하는 단계와,Forming a gate oxide film on the semiconductor substrate, 상기 게이트 산화막 위에 도핑되지 않은 폴리실리콘층을 형성하는 단계와,Forming an undoped polysilicon layer on the gate oxide layer; 상기 도핑되지 않은 폴리실리콘층의 제1 영역에 인 이온을 주입하는 단계와,Implanting phosphorus ions into a first region of the undoped polysilicon layer; 상기 인 이온이 주입되지 않은 폴리실리콘층의 제2 영역에 보론 이온을 주입하는 단계와,Implanting boron ions into a second region of the polysilicon layer not implanted with phosphorus ions, 상기 인 이온 및 보론 이온이 주입된 폴리실리콘층 위에 텅스텐실리사이드층을 형성하는 단계와,Forming a tungsten silicide layer on the polysilicon layer implanted with the phosphorus ions and the boron ions; 제1 질소 이온 주입공정을 진행하여 상기 폴리실리콘층 내에 제1 질소 이온을 주입하는 단계와,Injecting first nitrogen ions into the polysilicon layer by performing a first nitrogen ion implantation process; 제2 질소 이온 주입 공정을 진행하여 상기 폴리실리콘층 내에 제2 질소 이온을 주입하는 단계와,Injecting second nitrogen ions into the polysilicon layer by performing a second nitrogen ion implantation process; 상기 제1 질소 이온 및 제2 질소 이온이 주입된 결과물을 열 처리 하는 단계를 포함하는 반도체 소자의 이중 게이트 형성 방법.And heat-treating the resultant implanted with the first and second nitrogen ions. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제1항에 있어서, The method of claim 1, 상기 제1 질소 이온 및 제2 질소 이온은 폴리실리콘층의 제2 영역에 주입되도록 하는 반도체 소자의 이중 게이트 형성 방법. And the first and second nitrogen ions are implanted into the second region of the polysilicon layer. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제1항에 있어서, The method of claim 1, 상기 제1 질소 이온은 폴리실리콘층의 하부에 주입되도록 하는 반도체 소자의 이중 게이트 형성 방법.And the first nitrogen ions are implanted under the polysilicon layer. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제1항에 있어서, The method of claim 1, 상기 제2 질소 이온은 폴리실리콘층의 상부에 주입되도록하는 반도체 소자의 이중 게이트 형성 방법. And the second nitrogen ions are implanted on top of the polysilicon layer. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제1항에 있어서, The method of claim 1, 상기 열 처리는 급속 열처리 방법으로 진행하는 반도체 소자의 이중 게이트 형성 방법.The heat treatment is a method of forming a double gate of a semiconductor device to proceed by a rapid heat treatment method. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제1항 및 제5항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 5, 상기 열 처리는 900~1000℃로 10~30초 동안 진행하는 반도체 소자의 이중 게이트 형성 방법.The heat treatment is a double gate forming method of a semiconductor device to proceed for 10 ~ 30 seconds at 900 ~ 1000 ℃. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제1항에 있어서, The method of claim 1, 상기 열 처리 공정 이후에 상기 텅스텐실리사이드층과 폴리실리콘층 및 게이트 산화막을 순차 식각하여 이중 게이트를 형성하는 단계를 더 포함하는 반도체 소자의 이중 게이트 형성 방법.And forming a double gate by sequentially etching the tungsten silicide layer, the polysilicon layer, and the gate oxide layer after the heat treatment process.
KR1020050009653A 2005-02-02 2005-02-02 Method for forming dual gate of semiconductor device KR101090462B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050009653A KR101090462B1 (en) 2005-02-02 2005-02-02 Method for forming dual gate of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050009653A KR101090462B1 (en) 2005-02-02 2005-02-02 Method for forming dual gate of semiconductor device

Publications (2)

Publication Number Publication Date
KR20060088712A KR20060088712A (en) 2006-08-07
KR101090462B1 true KR101090462B1 (en) 2011-12-06

Family

ID=37177054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050009653A KR101090462B1 (en) 2005-02-02 2005-02-02 Method for forming dual gate of semiconductor device

Country Status (1)

Country Link
KR (1) KR101090462B1 (en)

Also Published As

Publication number Publication date
KR20060088712A (en) 2006-08-07

Similar Documents

Publication Publication Date Title
KR950007354B1 (en) Making method of titanium silicide contact
JP2000332237A (en) Manufacture of semiconductor device
JP2802263B2 (en) Method for manufacturing semiconductor device
US6245603B1 (en) Manufacturing method for semiconductor device
US5700717A (en) Method of reducing contact resistance for semiconductor manufacturing processes using tungsten plugs
JP3014030B2 (en) Method for manufacturing semiconductor device
KR101090462B1 (en) Method for forming dual gate of semiconductor device
JP3371875B2 (en) Method for manufacturing semiconductor device
JPH08148677A (en) Manufacture of semiconductor device
KR20030000822A (en) method for fabricating of semiconductor device
JP3714757B2 (en) Manufacturing method of MIS type semiconductor device
KR100861282B1 (en) method for fabricating semiconductor device
KR100393964B1 (en) Method of forming Gate of SRAM Device
JPS6074663A (en) Manufacture of complementary type semiconductor device
JP3781472B2 (en) Manufacturing method of semiconductor device
JPH08148424A (en) Manufacture of semiconductor device
KR100546843B1 (en) Method for fabricating transistor of semiconductor device
KR20060077491A (en) Method for manufacturing of semiconductor device
KR20050008884A (en) Method for manufacturing nmosfet
KR101150462B1 (en) Method for manufacturing semiconductor device
US7981752B2 (en) Method of forming junction of semiconductor device
KR100566310B1 (en) A method for forming metal contact in semiconductor device
KR100641539B1 (en) Semiconductor device and manufacturing method thereof
KR100800760B1 (en) Method for manufacturing a semiconductor device
KR100448591B1 (en) Method of manufacturing a transistor in a semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee