KR101087065B1 - 엘이디 패키지 제조방법 - Google Patents

엘이디 패키지 제조방법 Download PDF

Info

Publication number
KR101087065B1
KR101087065B1 KR1020100099980A KR20100099980A KR101087065B1 KR 101087065 B1 KR101087065 B1 KR 101087065B1 KR 1020100099980 A KR1020100099980 A KR 1020100099980A KR 20100099980 A KR20100099980 A KR 20100099980A KR 101087065 B1 KR101087065 B1 KR 101087065B1
Authority
KR
South Korea
Prior art keywords
cavity
substrate
silicon
led package
led chip
Prior art date
Application number
KR1020100099980A
Other languages
English (en)
Inventor
현수용
Original Assignee
(주) 아모엘이디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아모엘이디 filed Critical (주) 아모엘이디
Priority to KR1020100099980A priority Critical patent/KR101087065B1/ko
Application granted granted Critical
Publication of KR101087065B1 publication Critical patent/KR101087065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 엘이디 패키지 제조방법에 관한 것으로, 캐비티(13)가 형성된 기판(11)을 준비하는 단계; 상기 캐비티(13)의 바닥면에 LED칩(21)을 실장하는 단계; 상기 기판(11)의 표면에 플라즈마 공정을 수행하는 단계; 상기 캐비티(13)를 제외한 상기 기판(11)의 표면에 계면분리액(27)을 도포하는 단계; 상기 LED칩(21)을 덮도록 상기 캐비티(13)에 투광성 수지(31)를 충진하는 단계를 포함한다.
본 발명은 엘이디 패키지 제조과정에서 플라즈마 공정과 계면분리액 도포 과정이 포함됨에 의해 투명층의 돔 형상을 원하는 높이로 디자인 하는 것이 가능하고, 외관 불량이 발생되지 않으며, 광량, 지향각, 조도 특성도 향상시킬 수 있는 이점이 있다.

Description

엘이디 패키지 제조방법{Method for manufacturing LED package}
본 발명은 엘이디 패키지 제조방법에 관한 것으로, 더욱 상세하게는 조명용으로 사용되는 엘이디 패키지 제조방법에 관한 것이다.
엘이디(light emission diode, 이하, LED라 함)는 다양한 색을 구현하는 반도체 소자이다. LED는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지 형태로 많이 채택되고 있다.
일반적으로, 조명기구 등에 채용되어 백색 LED를 구현하는 방법으로는, 가시광 영역중 파장이 대략 430nm∼470nm인 청색 LED칩과 YAG계의 형광체(예컨대, yellow phosphor)를 조합하는 방법, 및 UV LED칩과 적색/녹색/청색 형광체를 조합하는 방법, 적색/녹색/청색 LED칩을 조합하는 방법 등이 있다. 백색 LED를 저렴하게 구현할 수 있고 광효율이 높다라는 등의 이유로 인해 첫 번째 방법이 주로 많이 사용된다.
도 1의 (a)에 도시된 바에 의하면, LED 패키지(1)는 예를 들어 캐비티(5)가 형성된 일체형의 기판(3)을 구비하고, 캐비티(5)의 바닥면에 LED칩(7)을 실장한다. 이 후 LED칩(7)의 상부를 덮도록 캐비티(5)에 실리콘(9)을 충진하고 경화하여 제조한다. 실리콘(9)은 LED칩(7)을 감싸 내부를 보호하고 발생된 빛을 모아주는 렌즈의 역할을 한다.
그런데, 도 1의 (b)에 도시된 바와 같이, LED 패키지(1) 제조시 실리콘(9)이 경화되면서 점도가 60% 이하로 낮아지고 흐름성이 높아져 캐비티(5) 외부의 기판(3) 표면으로 실리콘(9)이 넘치게 되고 기판(3)의 외관이 불량해지는 문제가 발생된다. 기판(3)의 외관 불량은 지향각에 영향을 미치며 광량 및 조도 특성에 영향을 미친다.
실리콘(9) 넘침에 의한 기판(3)의 외관 불량을 방지하기 위해 캐비티(5)에 충진되는 실리콘(9)의 양을 제한할 수 있으나 실리콘(9)의 양 제한에 따른 광량 및 LED 고유의 특성이 저하되는 문제점이 발생된다.
본 발명의 목적은 상기한 바와 같은 문제점을 해결하기 위한 것으로, LED 패키지 제조시 실리콘의 넘침이 방지되며 실리콘이 경화되어 형성된 투명층이 추가적인 증착없이도 돔 형상으로 되는 엘이디 패키지 제조방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 캐비티가 형성된 기판을 준비하는 단계; 상기 캐비티의 바닥면에 LED칩을 실장하는 단계; 상기 기판 표면에 플라즈마 공정을 수행하는 단계; 상기 캐비티를 제외한 상기 기판의 표면에 계면분리액을 도포하는 단계; 상기 LED칩을 덮도록 상기 캐비티에 투광성 수지를 충진하는 단계를 포함한다.
상기 투광성 수지는 돔 형상으로 충진된다.
상기 투광성 수지는 실리콘, 에폭시 중 어느 하나이고, 형광체를 추가 포함한다. 상기 계면분리액은 계면활성제에 점도 조절을 위한 PVP합성풀을 혼합하여 제조한다.
상기 계면분리액의 점도는 1500~2500CPS이다.
상기 계면분리액은 롤이나 인쇄방식을 이용하여 상기 기판의 표면에 도포한다. 캐비티에 LED칩을 실장한 기판을 준비하는 단계; 플라즈마 공정을 수행하고 캐비티를 제외한 상기 기판의 표면에 계면분리액을 도포하는 단계; 상기 LED칩을 덮도록 상기 캐비티에 실리콘을 충진하는 단계를 포함한다.
상기 실리콘은 돔 형상으로 충진된다.
상기 계면분리액은 계면활성제에 점도 조절을 위한 PVP합성풀을 혼합하여 제조한다. 상기 기판의 재질은 합성수지, 세라믹, PC재질(폴리카트보네이트) 중 선택된 1종이다. 상기 플라즈마 공정은 아르곤(Ar) 플라즈마가 적용된다.
본 발명은 아르곤 플라즈마 공정을 수행하고 기판의 표면에 계면분리액을 도포한 후 LED칩을 덮도록 캐비티에 투광성 수지(실리콘)를 충진한다.
플라즈마 공정은 캐비티의 활성에너지를 높여 캐비티에 대한 투광성 수지의 부착력을 높이므로, 경화 후 엘이디 패키지에 형성된 투명층이 캐비티로부터 이탈되는 현상을 방지한다.
계면분리액은 투광성 수지가 캐비티에 충진되거나 경화되는 과정에서 기판 표면으로 넘치는 현상을 방지한다. 따라서 돔 형상의 투명층은 추가적인 증착없이 한 번의 실리콘 충진으로 형성 가능하며, 경화 후 투광성 수지가 기판 표면으로 넘쳐 외관이 불량해지는 문제도 유발되지 않는다.
따라서, 본 발명은 투명층의 돔 형상을 원하는 높이로 디자인 하는 것이 가능하고, 이로 인해 광량, 지향각, 조도 특성을 향상시킬 수 있으며, 한 번의 실리콘 충진으로 원하는 높이의 돔 형상 형성이 가능하므로 엘이디 패키지 제조시간도 단축되는 효과가 있다.
도 1은 일반적인 엘이디 패키지 제조방법을 보인 단면도.
도 2는 본 발명에 의한 엘이디 패키지 제조방법의 바람직한 실시예를 보인 단면도.
도 3은 플라즈마 공정에 의한 세정 원리를 보인 도.
도 4는 플라즈마 공정에 의해 캐비티의 활성에너지가 높아지는 원리를 보인 도.
도 5는 본 발명에 의해 제조된 엘이디 패키지를 비교예와 대비한 사진
이하, 본 발명에 의한 엘이디 패키지 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
본 발명의 엘이디 패키지 제조방법은 도 2에 도시된 바와 같이, 캐비티(13)가 형성된 기판(11)을 준비하는 단계(도 2의 (a)), 캐비티(13)의 바닥면에 LED칩(21)을 실장하는 단계, 플라즈마 공정을 수행하는 단계(도 2의 (b)), 캐비티(13)를 제외한 기판(11)의 상부 표면에 계면분리액(27)을 도포하는 단계(도 2의 (c)), LED칩(21)을 덮도록 캐비티(13)에 투광성 수지(31)를 충진하는 단계(도 2의 (d))를 포함한다.
투광성 수지(31)의 충진 후 경화하는 단계(도 2의 (e))가 더 수행되며, 최종적으로 제조된 엘이디 패키지(10)는 도 2의 (f)에 도시된 바와 같이, 캐비티(13)에 투광성 수지(31)가 경화된 상부가 반구형인 돔 형상의 투명층(33)이 형성된다.
투명층(33)은 LED칩(21)에서 발생된 빛을 외부로 보다 넓은 지향각으로 넓게 발산시키는 역할을 한다.
투광성 수지(31)는 실리콘, 에폭시 중 어느 하나이고, 형광체를 추가 포함할 수 있다. 투광성 수지(31)로 실리콘을 예로 들어 설명한다.
기판(11)은 합성수지, 세라믹, PC재질(폴리카트보네이트) 중 어느 하나로 사출성형된 수지재이다. 기판(11)은 중앙부에 LED칩(21)이 실장되는 소정 깊이의 캐비티(13)가 형성되며, 캐비티(13)의 저면에는 패턴 전극(15,17)이 형성된다.
예를 들어, 패턴 전극(15)은 애노드 전극이고, 패턴 전극(17)은 캐소드 전극이 된다. 패턴 전극(15)과 패턴 전극(17)은 상호 이격되며, LED칩(21)과 전기적으로 연결되는 전도성 금속주조물로 구성된다.
LED칩(21)은 전원 인가시 빛을 발생시키는 발광소자이다. LED칩(21)은 패턴 전극(15) 상에 실장되고 금속의 와이어(23)를 통해 패턴 전극(17)에 전기적으로 연결된다. LED칩(21)은 P극과 N극을 상, 하부면에 각각 형성한 수직형 발광소자 또는 P극 N극을 상부면에 동시에 형성한 수평형 발광소자일 수 있다.
캐비티(13)가 형성된 기판(11)이 준비되고, 캐비티(13)에 LED칩(21)이 실장되면 기판(11)의 표면에 플라즈마 공정을 수행한다.
플라즈마 공정은 기판(11)과 실리콘(31)의 계면 분리 방지(캐비티와 실리콘의 분리 방지)를 위해 수행된다.
도 3 및 도 4에 도시된 바와 같이, 플라즈마 공정은 감압 챔버 내에서 방전에 의해 플라즈마(25)를 생성하고 이 플라즈마(25)가 기판(11)의 표면 분자와 결렬히 반응하여 표면 분자 구조를 변화시키는 것을 원리로 한다.
플라즈마(25)는 아르곤(Ar) 플라즈마를 사용한다. 아르곤 플라즈마는 표면 오염물을 물리적으로 제거하며 금속탈지 및 활성화, 산화물 제거, 산화 없이 하이브리드 써킷의 에폭시 제거, 친수화 기능을 수행한다.
상기 기능들은 실리콘(31)이 충진되는 캐비티(13)의 활성화 에너지를 높여 표면에너지를 갖도록 함으로써 실리콘(31)이 캐비티(13)에 잘 부착되게 한다. 아르곤 플라즈마는 바람직하게는 아르곤 100%인 플라즈마이다.
플라즈마(25)는 아르곤 플라즈마 외에도 수소 플라즈마, 산소 플라즈마가 사용될 수 있다. 수소 플라즈마는 산소와 반응하여 H2O를 형성하여 오염물을 제거하는 것을 원리로 하고, 산소 플라즈마는 탄소와 반응하여 CO2를 형성하여 오염물을 제거하는 것을 원리로 한다. 플라즈마(25)가 오염물을 세정하는 원리는 도 3에 도시되어 있다.
플라즈마 공정 후 캐비티(13)를 제외한 기판의 표면에 계면분리액(27)을 도포한다. 계면분리액(27)은 실리콘(31)과 접촉되는 기판(11)의 표면과 계면을 형성하기 위한 것이다. 기판(11)의 표면에 도포된 계면분리액(27)은 실리콘(31)과 접촉되는 기판(11)의 표면에 계면을 형성하여 실리콘(31)이 기판 표면으로 흐르는 것을 억제한다.
계면분리액(27)의 도포는 기판(11)의 표면에만 수행되게 롤(29)로 바르거나 인쇄방식을 이용한다. 분사방식은 캐비티에도 계면분리액이 도포되므로 바람직하지 않다. 만약, 계면분리액이 캐비티에도 도포되면 실리콘이 캐비티에 잘 부착되지 않고 분리된다.
계면분리액(27)은 계면활성제에 PVP합성풀을 혼합하여 제조한다. 계면활성제는 실리콘과 접촉되는 기판 표면과 계면을 형성하며, PVP합성풀은 계면분리액(27)의 점도를 조절하는 역할을 한다.
계면분리액(27)은 점도가 낮으면 캐비티(13) 내로 흐를 수 있고 점도가 높으면 흐름성이 낮아 기판(11)의 표면에 균일 도포가 어려울 수 있다. 계면분리액(27)의 점도는 상온에서 1500~2500CPS가 바람직하며, 계면활성제와 PVP합성풀을 대략 1:1의 비율로 혼합함에 의해 확보된다.
계면분리액(27)의 점도는 1500CPS 미만이면 흐름성이 높아져 캐비티(13)로 계면분리액이 흘러 스며들고, 이로 인해 캐비티(13)와 충진된 실리콘(31)의 계면 분리가 일어나며 경화 후에 실리콘(31)이 캐비티(13)로부터 쉽게 이탈되어 버린다. 반면, 2500CPS를 초과하면 계면분리액(27)의 흐름성이 떨어져 계면분리액(27)의 균일 도포가 어렵고, 이로 인해 경화 과정에서 실리콘(31)이 기판 표면으로 넘쳐 흐르는 현상이 발생할 수 있다.
계면활성제는 샴푸, 세제, 비누 등에 사용되는 음이온계면활성제가 사용될 수 있고, PVP합성풀은 시중의 딱풀이 해당될 수 있다.
LED칩(21)이 실장된 캐비티(13)에 실리콘(31)을 충진한다. 실리콘(31)의 충진은 수평이동하는 기판(11)이 디스펜서(35)의 하부에 도달하고 캐비티(13)가 디스펜서(35)의 하부에 위치되면 디스펜서(35)가 실리콘(31)을 니들(37)을 통해 하방으로 토출하여 수행된다.
실리콘(31)은 낮은 파장의 빛에 열화가 적어 투광성 수지로 적합하다.
실리콘(31)은 LED칩(21)을 덮도록 캐비티(13)에 충진되며, 캐비티(13)에 충진된 실리콘(31)은 경화되어 투명층(33)을 형성한다. 보다 정확하게는 실리콘 및 형광체가 소정의 배합비율로 배합된 투광성 수지(31)를 제조한 후, LED칩(21)을 덮도록 캐비티(13)에 충진되며 충진된 투광성 수지(31)가 경화되어 투명층(33)을 형성하는 것이다.
실리콘(31)은 돔 형상으로 충진된다. 돔 형상은 LED칩(21)에서 발생되는 빛을 외부로 넓은 지향각으로 발산하는데 이상적이다. 이때, 실리콘(31)은 기판(11)의 표면에 계면분리액(27)이 도포된 후 캐비티(13)에 충진되므로 계면에 의해 기판(11)의 표면으로 넘쳐 흐르지 않고 상부가 반구형인 돔 형상을 형성한다.
실리콘(31)이 충진된 기판(11)을 경화하며, 경화는 실리콘(31)이 충진된 기판(11)을 오븐(oven)에서 큐어링(대략 60~150℃에서 1~5시간 정도)시킨다. 그에 따라 가경화상태의 실리콘(31)은 경화되고 상부가 반구형인 돔 형상의 투명층(33)이 만들어진다.
돔 형상의 투명층(33)은 추가적인 증착없이 한 번의 실리콘(31) 충진으로 형성되며, 실리콘(31)이 기판(11)의 표면으로 넘쳐 외관이 불량해지는 문제도 유발되지 않는다. 또한, 돔 형상은 LED 지향각에 따른 디자인이 가능하며, 이는 광량, 지향각, 조도 특성을 향상시킨다.
이어, 본 발명의 실시예에 따른 엘이디 패키지의 제조과정에 대하여 설명한다.
우선, 본 발명의 실시예에서 필요로 하는 기판(11)을 준비한다. 기판(11)은 캐비티(13)를 갖추고, 캐비티(13)는 LED칩(21)의 실장영역을 갖추며, 캐비티(13)의 저면에는 패턴 전극(15,17)이 형성된다.
기판(11)이 준비되면, 기판(11)의 캐비티(13)의 바닥면에 LED칩(21)을 실장하고 와이어(23) 본딩한다. 그리고, 기판(11)의 표면에 소정시간 동안 플라즈마 공정을 수행하여 세정하고 실리콘(31)이 충진되는 캐비티(13)의 활성화 에너지를 높인다. 본 실시예의 경우, 플라즈마 공정은 100% 아르곤 플라즈마를 사용한다.
플라즈마 공정 수행 후, 기판(11)의 표면에 계면활성제와 PVP합성풀을 혼합하여 제조한 계면분리액(27)을 도포한다. 계면분리액(27) 도포시 계면분리액(27)이 캐비티내로 침범되지 않도록 롤(29)이나 인쇄방식을 이용하며, 계면분리액(27)의 점도는 1500~2500CPS을 유지한다.
본 실시예의 경우 롤(29)을 이용하여 계면분리액(27)을 기판 표면에 바르는 형식으로 도포된다. 계면분리액(27)이 기판(11)의 표면에 도포되면 실리콘(31)을 캐비티(13)에 충진한다.
실리콘(31)의 충진은 수평이동하는 기판(11)이 디스펜서(35)의 하부에 도달하고 캐비티(13)가 디스펜서(35)의 하부에 위치되면 디스펜서(35)가 실리콘(31)을 니들(37)을 통해 하방으로 토출하여 수행된다.
실리콘(31)은 기판(11)의 표면과 경계부위인 캐비티(13)의 최상단까지 충진되며 기판(11)의 표면에 도포된 계면분리액(27)에 의해 기판(11)의 표면으로 확산되지 않는다. 이 상태에서 실리콘(31)의 공급이 계속하여 이루어지고 기판(11)의 표면과 실리콘 최대정점간의 형성높이가 서서히 커지는 반구형인 돔 형상을 형성하게 된다.
돔 형상의 높이는 실리콘(31)의 공급량에 의해 조절되며, 돔 형상이 사전에 설정된 높이에 이르면 실리콘(31)을 공급하는 것을 중단한다. 여기서, 돔 형상의 높이는 광량과 지향각에 영향을 주므로 높이를 조정함에 의해 지향각의 조절이 가능하다.
지향각의 조절을 위해 실리콘(31)의 점도 조절이 수행될 수 있다. 실리콘(31)은 점도가 높으면 작업성이 떨어지고, 점도가 낮으면 돔 형상이 변형될 수 있어 신속하게 경화를 수행해야 하는 문제점이 있다. 실리콘의 점도는 당업계에서 통상적으로 사용되는 범위일 수 있다.
실리콘(31) 충진 후에는 오븐에서 대략 4시간 정도 경화시켜 캐비티(13)와 실리콘(31)이 일체화되도록 한다. 경화 과정 중 실리콘(31)의 점도가 낮아지고 흐름성이 높아지는 현상이 발생하나 계면분리액(27)에 의해 실리콘(31)이 기판 표면으로 흐르는 문제는 발생되지 않는다.
경화가 완료되어 제조된 엘이디 패키지(10)는 돔 형상으로 형성되는 투명층(33)을 구비하며, 실리콘(31)이 기판의 표면으로 넘쳐 외관이 불량해지는 문제도 발생되지 않는다. 또한, 플라즈마 공정 수행으로 인해 경화 후 투명층(33)이 캐비티에서 계면 분리되어 이탈되는 문제도 발생되지 않는다.
도 5에는 본 발명에 의해 제조된 엘이디 패키지를 비교예와 대비한 사진으로, A는 엘이디 패키지의 전체적인 외관을 보인 것이고, B는 A의 일부분을 확대한 것이다.
비교예: 캐비티가 형성된 기판에 LED칩을 실장하고 LED칩을 덮도록 투광성 수지를 충진하였으며, 투광성 수지(실리콘+형광체)의 충진 후 오븐에서 4시간 정도 경화시켜 캐비티와 투광성 수지가 일체화되도록 하였다.
발명예: 캐비티가 형성된 기판에 LED칩을 실장하고 아르곤 플라즈마 공정(power:500W, Ar:20sccm, 시간:10sec)을 수행하고 기판의 표면에 계면분리액(계면활성제+PVP합성풀, 점도:2000CPS)을 도포하였다. 이 후, LED칩을 덮도록 투광성 수지를 충진하였으며, 투광성 수지(실리콘+형광체)의 충진 후 오븐에서 4시간 정도 경화시켜 캐비티와 투광성 수지가 일체화되도록 하였다. 계면분리액의 점도는 2000CPS
비교예와 발명예에서 투광성 수지는 캐비티에 동일한 높이의 돔 형상으로 충진하였다.
도 5에 도시된 바에 의하면, 비교예의 경우 실리콘 넘침 불량이 발생되었으며 이로 인해 기판 표면이 반사되었다. 발명예의 경우 실리콘 넘침 불량이 발생되지 않고 추가적인 증착 없이도 설계한 돔 형상의 투명층이 형성되었다.
경화 후, 기판 표면에 도포된 계면분리액은 제거하지 않아도 무방하며 광량과 LED 고유특성에 영향을 미치지 않는다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
10:엘이디 패키지 11:기판
13:캐비티 15,17:패턴 전극
21:LED칩 23:와이어
25:플라즈마 27:계면분리액
29:롤 31:투광성 수지(실리콘)
33:투명층 35:디스펜서
37:니들

Claims (11)

  1. 캐비티가 형성된 기판을 준비하는 단계;
    상기 캐비티의 바닥면에 LED칩을 실장하는 단계;
    상기 기판 표면에 플라즈마 공정을 수행하는 단계;
    상기 캐비티를 제외한 상기 기판의 표면에 계면분리액을 도포하는 단계;
    상기 LED칩을 덮도록 상기 캐비티에 투광성 수지를 충진하는 단계를 포함하는 것을 특징으로 엘이디 패키지 제조방법.
  2. 청구항 1에 있어서,
    상기 투광성 수지는 돔 형상으로 충진된 것을 특징으로 하는 엘이디 패키지 제조방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 투광성 수지는 실리콘, 에폭시 중 어느 하나이고, 형광체를 추가 포함하는 것을 특징으로 하는 엘이디 패키지 제조방법.
  4. 청구항 1에 있어서,
    상기 계면분리액은
    계면활성제에 점도 조절을 위한 PVP합성풀을 혼합하여 제조한 것을 특징으로 하는 엘이디 패키지 제조방법.
  5. 청구항 1 또는 청구항 4에 있어서,
    상기 계면분리액의 점도는 1500~2500CPS인 것을 특징으로 하는 엘이디 패키지 제조방법.
  6. 청구항 1 또는 청구항 4에 있어서,
    상기 계면분리액은 롤이나 인쇄방식을 이용하여 상기 기판의 표면에 도포하는 것을 특징으로 하는 엘이디 패키지 제조방법.
  7. 캐비티에 LED칩을 실장한 기판을 준비하는 단계;
    플라즈마 공정을 수행하고 캐비티를 제외한 상기 기판의 표면에 계면분리액을 도포하는 단계;
    상기 LED칩을 덮도록 상기 캐비티에 실리콘을 충진하는 단계를 포함하는 것을 특징으로 엘이디 패키지 제조방법.
  8. 청구항 7에 있어서,
    상기 실리콘은 돔 형상으로 충진되는 것을 특징으로 하는 엘이디 패키지 제조방법.
  9. 청구항 7에 있어서,
    상기 계면분리액은
    계면활성제에 점도 조절을 위한 PVP합성풀을 혼합하여 제조한 것을 특징으로 하는 엘이디 패키지 제조방법.
  10. 청구항 7에 있어서,
    상기 기판의 재질은
    합성수지, 세라믹, PC재질(폴리카트보네이트) 중 선택된 1종인 것을 특징으로 하는 엘이디 패키지 제조방법.
  11. 청구항 7에 있어서,
    상기 플라즈마 공정은 아르곤(Ar) 플라즈마가 적용되는 것을 특징으로 하는 엘이디 패키지 제조방법.
KR1020100099980A 2010-10-13 2010-10-13 엘이디 패키지 제조방법 KR101087065B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100099980A KR101087065B1 (ko) 2010-10-13 2010-10-13 엘이디 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100099980A KR101087065B1 (ko) 2010-10-13 2010-10-13 엘이디 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR101087065B1 true KR101087065B1 (ko) 2011-11-25

Family

ID=45398234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100099980A KR101087065B1 (ko) 2010-10-13 2010-10-13 엘이디 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR101087065B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638892B1 (ko) 2005-10-19 2006-10-27 삼성전기주식회사 발광다이오드 패키지 제조방법
JP2007281260A (ja) 2006-04-07 2007-10-25 Sumitomo Metal Electronics Devices Inc リフレクターとそれを用いた発光素子収納用パッケージ及びリフレクターに用いるレンズ
JP2008041968A (ja) 2006-08-07 2008-02-21 Sony Chemical & Information Device Corp 発光素子モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100638892B1 (ko) 2005-10-19 2006-10-27 삼성전기주식회사 발광다이오드 패키지 제조방법
JP2007281260A (ja) 2006-04-07 2007-10-25 Sumitomo Metal Electronics Devices Inc リフレクターとそれを用いた発光素子収納用パッケージ及びリフレクターに用いるレンズ
JP2008041968A (ja) 2006-08-07 2008-02-21 Sony Chemical & Information Device Corp 発光素子モジュール

Similar Documents

Publication Publication Date Title
US7847302B2 (en) Blue LED with phosphor layer for producing white light and different phosphor in outer lens for reducing color temperature
JP5242641B2 (ja) 発光装置の製造方法
US9385287B2 (en) Batwing LED with remote phosphor configuration
US9431592B2 (en) Submount with cavities and through vias for LED packaging
KR100723247B1 (ko) 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
US8890297B2 (en) Light emitting device package
US8907361B2 (en) Light emitting diode package and fabrication method thereof
KR101736518B1 (ko) 몰딩된 반사 측벽 코팅을 갖는 ｌｅｄ
US9105824B2 (en) High reflective board or substrate for LEDs
US8835952B2 (en) Submounts for semiconductor light emitting devices and methods of forming packaged light emitting devices including dispensed encapsulants
KR20050034936A (ko) 형광체를 이용한 파장변환형 발광 다이오드 패키지 및제조방법
CN105702832B (zh) 用于发光器件的载体
US20110176301A1 (en) Method to produce homogeneous light output by shaping the light conversion material in multichip module
KR20150107086A (ko) 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법
TWI445216B (zh) 具有沈積式螢光批覆層之發光二極體封裝結構及其製作方法
JP2007096361A (ja) 発光装置
KR101087065B1 (ko) 엘이디 패키지 제조방법
KR20150017920A (ko) 발광소자 패키지
JP2006054210A (ja) 発光装置
KR20110045234A (ko) 발광소자 패키지 및 그 제조방법
CN101809774A (zh) 发出辐射半导体构件、用于发出辐射半导体构件的容纳件以及用于制造发出辐射半导体构件的方法
KR100693462B1 (ko) 형광체를 이용한 파장변환형 발광다이오드 패키지 및제조방법
KR101440770B1 (ko) 발광소자 패키지
KR101501553B1 (ko) 발광소자 패키지
KR101543724B1 (ko) 반도체 발광소자 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee