KR101085908B1 - 스위치드 캐패시터 회로와 스위치드 캐패시터 회로를이용한 아날로그 메모리 - Google Patents

Abstract

본 발명은 입력신호에 대해 손실없이 출력신호를 출력할 수 있는 스위치드 캐패시터 회로와 그를 이용한 아날로그 데이터를 간편하게 저장할 수 있는 아날로그 메모리를 제공하기 위한 것으로, 이를 위해 본 발명은 입력단으로 아날로그 데이터를 입력받아 증폭하여 출력단으로 전달하는 스위치드 캐패시터 회로에 있어서, 제1 캐패시터와 제2 캐패시터; 상기 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단; 상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단; 정입력단과 출력단이 상기 제2 캐패시터의 일측과 타측에 접속되며 부입력단이 접지전압 공급단에 접속된 연산증폭기; 및 상기 입력신호와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단을 구비하는 스위치드 캐패시터 회로를 제공한다.

반도체, 스위치드 캐패시터 회로, 아날로그, 연산증폭기, 스위치.

Description

스위치드 캐패시터 회로와 스위치드 캐패시터 회로를 이용한 아날로그 메모리{SWITCHED CAPACITOR CIRCUIT AND ANALOG MEMORY USING THE SAME}

도1은 종래기술에 의해 아날로그 데이터를 디지털적으로 저장하기 위한 블럭구성도.

도2는 종래기술에 의해 아날로그 데이터를 아날로그적으로 저장하기 위한 스위치드 캐패시터 회로를 나타내는 개념도.

도3과 도4는 도2에 도시된 스위치드 캐패시터 회로를 구현한 회로도.

도5는 스위치드 캐패시터 회로를 루프로 이용하여 아날로그 데이터를 저장하기 위한 아날로그 메모리.

도6은 본 발명의 바람직한 실시예에 따른 스위치드 캐패시터 회로를 나타내는 회로도.

* 도면의 주요부분에 대한 부호의 설명 *

SW1 ~ SW8 : 스위치

C1 ~ C3 : 캐패시터

100, 200 : 스위치드 캐패시터 회로를 이용한 증폭기

본 발명은 반도체 집적회로에 관한 것으로, 특히 스위치드 캐패시터 회로를 이용한 아날로그 메모리 장치에 관한 것이다.

반도체 장치중에서 데이터를 저장하기 위한 반도체 메모리 장치는 디램, 에스램등이 있다.

디램, 에스램등은 데이터를 디지털적으로 저장하는 매체이기 때문에 만약 아날로그값을 저장하기 위해서는 먼저 아날로그값을 디지털로 변환하는 아날로그-디지털 변환기(Analog-Digital Converter)를 이용해 디지털값으로 변환한 다음 메모리에 저장한다.

이 후 그 데이터를 다시 사용하려면 메모리 장치에 저장된 데이터를 다시 디지털-아날로그 변환기(Digital-Analog Converter)에서 아날로그값으로 변환한 다음 필요한 곳에서 데이터로 사용하게 된다.

따라서 이 방법은 두개의 변화기가 필요하기 때문에 많은 회로 면적이 필요하고, 동작이 복잡한 문제점을 가지고 있다.

도1은 종래기술에 의해 아날로그 데이터를 디지털적으로 저장하기 위한 블럭구성도이다.

도1을 참조하여 살펴보면, 종래기술에 의한 아날로그 데이터를 저장하려면 도시된 바와 같이 아날로그-디지털 변환기(10)에서 먼저 아날로그값을 디지털값으 로 변환한 다음, 메모리 장치(20)에 저장하게 된다.

나중에 메모리 장치(20)에 저장된 아날로그 데이터를 사용하려면 디지털-아날로그 변환기에서 다시 디지털값을 아날로그값으로 변환하여야 한다.

디램 또는 에스램등의 통상적으로 사용하는 반도체 메모리 장치를 사용하여 아날로그값을 저장하려면 이렇게 두번의 변환과정을 거쳐야 저장하고 사용할 수 있기 때문에 아날로그 데이터를 처리하는데 많은 시간이 걸리고, 구현하기 위한 회로의 면적도 크게 차지하게 된다.

이를 해결하기 위해 아날로그 신호를 샘플링한 후 캐패시터에 저장하는 방법이 고안되었다.

도2는 종래기술에 의해 아날로그 데이터를 아날로그적으로 저장하기 위한 회로도로서, 특히 스위치드 캐패시터 회로를 나타내는 개념도이다.

도2를 참조하여 살펴보면, 안라로그 데이터를 아날로그적으로 저장하는 방법은 먼저 스위치(S1)를 턴온시켜 샘플링된 아날로그 데이터를 캐패시터(Cd)에 저장한다. 이후에 저장된 데이터를 사용하려면 스위치(S2)를 턴온시켜 캐패시터(Cd)에 저장된 데이터를 출력받아 사용하게 된다.

따라서 캐패시터를 이용하면 캐패시터에 아날로그값을 바로 저장할 수 있어서, 동작도 간편하고 구현하는데 회로면적도 비교적 작게 차지하는 장점을 가지고 있다.

그러나, 캐패시터는 그 소자의 특성상 누설전류가 발생하기 때문에 시간이 흐를수록 캐패시터에 저장된 아날로그 데이터에 대한 신뢰성 문제가 발생한다.

도3과 도4는 도2에 도시된 스위치드 캐패시터 회로를 구현한 회로도이다.

도3을 참조하여 살펴보면, 도3에 도시된 스위치드 캐패시터 회로는 샘플링모드에서 스위치(SW1,SW3)이 턴온되고, 스위치(SW2)가 턴오프된 상태이면 입력신호(Vin)가 캐패시터(C1)에 샘플링된다. 이어서 증폭모드에서 스위치(SW2)가 턴온되고 스위치(SW1,SW3)가 턴오프된 상태가 되면 캐패시터(C1/C2)의 비율만큼 입력신호(Vin)가 증폭되어 출력하게 된다. 이 때 캐패시터(C1,C2)의 크기를 같게 해주면 입력된 신호와 같은 크기의 신호를 출력시킬 수 있게 된다.

도4에 도시된 스위치드 캐패시터 회로도 도3에 도시된 스위치드 캐패시터 회로와 유사하게 동작하는데, 스위치(SW1, SW4)가 턴온되고 스위치(SW2,SW3)가 턴오프상태면 입력신호(Vin)은 캐패시터(C1)에 샘플링된다. 스위치(SW1, SW4)가 턴오프되고 스위치(SW2,SW3)가 턴온상태가 되면 캐패시터(C1/C2)의 비율만큼 입력신호(Vin)이 증폭되어 출력된다.

이렇게 스위치드 캐패시터 회로를 이용하면 아날로그 데이터를 저장할 수 있으나 캐패시터의 특성상 누설전류 때문에 오랫동안 데이터를 저장할 수 없다.

이를 해결하기 위해 스위치드 캐패시터 회로를 루프형태로 연결하여 앞단의 스위치드 캐패시터 회로에 저장된 데이터가 손실되기 전에 다음단의 스위치드 캐패시터 회로로 전달하는 방식이 제안되었다.

도5는 스위치드 캐패시터 회로를 루프로 이용하여 아날로그 데이터를 저장하기 위한 아날로그 메모리이다.

도5를 참조하여 살펴보면, 스위치(SWI)가 턴온되면 입력된 신호(IN)은 스위 치드 캐패시터 회로(100)에 저장된다. 이 때 스위치드 캐패시터(200)에는 저장되지 않도록 스위치(SWT)는 턴오프상태이다.

이어서 스위치드 캐패시터 회로(100)에 저장된 아날로그 데이터가 누설전류등으로 손실되기 전에 스위치드 캐패시터 회로(100)를 증폭모드로 동작하여 스위치드 캐패시터 회로(100)에 저장된 아날로그 데이터를 스위치드 캐패시터 회로(200)로 전달한다. 이 때에 스위치드 캐패시터 회로(200)는 데이터를 입력받기 위한 샘플링모드로 동작한다.

계속해서 스위치드 캐패시터 회로(200)에 저장된 아날로그 데이터가 손실받기 전에 전술한 바와 같이 스위치드 캐패시터 회로(200)에서 스위치드 캐패시터 회로(100)으로 데이터를 전달한다.

이렇게 데이터를 유지시키기 위해 루프안에서 데이터가 이동할 때에는 스위치(SWT)만 턴온되어 있고, 스위치(SWI,SWO)는 턴오프상태를 유지한다. 저장된 데이터를 외부로 출력하려면, 스위치(SWO)를 턴온시켜 출력시키게 된다.

이렇게 일련의 루프과정을 계속하게 되면 아날로그 데이터를 보존할 수 있는 것이다.

그러나, 아날로그 데이터를 유지하는 과정이 결국 루프를 형성하는 스위치드 캐패시터 회로를 이루는 증폭기를 통해 데이터가 계속해서 전달되는 것이기 때문에, 스위치드 캐패시터 회로에 구비된 증폭기의 이득이 1이 아닐 경우에는 조금씩 아날로그가 데이터의 손실이 발생한다.

스위치드 캐패시터 회로를 이득을 1로 하여 설계를 한다고 하더라도 실제로 는 이득에 에러가 발생할 수 밖에 없고, 그 에러 만큼 아날로그 데이터가 손실을 받는 것을 피할 수 없는 것이다.

이상에서 살펴본 바와 같이, 아날로그 데이터를 간편하게 저장하고, 또한 저장하는 동안 아날로그 데이터의 손실이 없는 아날로그 메모리 장치의 개발이 시급하다.

본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 입력신호에 대해 손실없이 출력신호를 출력할 수 있는 스위치드 캐패시터 회로와 그를 이용한 아날로그 데이터를 간편하게 저장할 수 있는 아날로그 메모리를 제공함을 목적으로 한다.

본 발명은 입력단으로 아날로그 데이터를 입력받아 증폭하여 출력단으로 전달하는 스위치드 캐패시터 회로에 있어서, 제1 캐패시터와 제2 캐패시터; 상기 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단; 상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단; 정입력단과 출력단이 상기 제2 캐패시터의 일측과 타측에 접속되며 부입력단이 접지전압 공급단에 접속된 연산증폭기; 및 상기 입력신호와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단을 구비하는 스위치드 캐패시터 회로를 제공한다.

본 발명은 제1 캐패시터와 제2 캐패시터; 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단; 상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단; 정입력단과 출력단이 상기 제2 캐패시터의 일측과 타측에 접속되며 부입력단이 접지전압 공급단에 접속된 연산증폭기; 및 상기 입력신호와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단; 및 상기 손실보상수단에 저장된 데이터값을 출력단으로 전달하기 위한 제3 스위치수단을 각각 구비하며, 서로의 입력과 출력이 교차하여 연결됨으로 폐루프를 이루는 제1 스위치드 캐패시터 회로와 제2 스위치드 캐패시터 회로; 입력되는 아날로그 데이터신호를 상기 제1 스위치드 캐패시터 회로의 입력단로 전달하기 위한 상기 제1 전달스위치; 상기 제1 스위치드 캐패시터 회로의 입력단과 상기 제2 스위치드 캐패시터 회로의 출력단을 연결하며, 상기 제1 전달스위치와 배타적으로 연결되는 제2 전달스위치를 구비하는 아날로그 데이터 메모리 장치를 제공한다.

본 발명은 스위치드 캐패시터 회로를 이용한 증폭기를 루프형태로 사용하여 샘플링되어 앞단의 증폭기에 구비된 캐패시터에 저장된 데이터신호가 손상받기 전에 뒷단에 연결된 증폭기로 전달함으로서 계속해서 아날로그 데이터를 보존할 수 있는 아날로그 메모리에 관한 발명이다.

또한, 아날로그 메모리 장치에 구비되는 스위치드 캐패시터 회로는 입력신호에 대해 손실없이 출력신호를 출력할 수 있는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.

도6은 본 발명의 바람직한 실시예에 따른 스위치드 캐패시터 회로를 나타내는 회로도이다.

도6을 참조하여 살펴보면, 본 실시예에 따른 스위치드 캐패시터 회로는 입력단으로 아날로그 데이터(Vin)를 입력받아 증폭하여 출력단으로 전달하기 위해, 제1 캐패시터와 제2 캐패시터(C1,C2)와, 입력단으로 전달된 아날로그 데이터(Vin)를 제1 캐패시터(C1)에 샘플링시키기 위한 제1 스위치부(120)와, 제1 캐패시터(C1)에 샘플링된 아날로그 데이터(Vin)를 제2 캐패시터(C2)에 전달하기 위한 제2 스위치부(130)와, 정입력단(+)이 접지전압 공급단에 접속되고 부입력단(-)과 출력단이 제2 캐패시터(C2)의 일측과 타측에 접속된 연산증폭기(110)와, 입력신호(Vin)와 제2 캐패시터(C2)에 전달된 아날로그 데이터(Vin)와의 차이를 저장하기 위한 아날로그 데이터 손실보상부(140)를 구비한다.

또한, 본 실시예에 따른 스위치드 캐패시터는 손실보상부(140)에 저장된 데이터값을 출력단으로 전달하기 위한 제3 스위치부(150)를 더 구비한다.

또한 제1 스위치부(120)는 입력단과 제1 캐패시터(C1)의 일측을 연결하기 위한 스위치(SW1)와, 제1 캐패시터(C2)의 타측과 접지전압 공급단을 연결하기 위한 스위치(SW4)를 구비한다.

또한 제2 스위치부(130)는 제1 캐패시터(C1)의 일측과 접지전압 공급단을 연결하기 위한 스위치(SW2)와, 제1 캐패시터(C1)의 타측과 연산증폭기(110)의 부입력단(-)을 연결하기 위한 스위치(SW3)를 구비한다.

또한 손실보상부(140)는 아날로그 데이터(Vin)와 제2 캐패시터(C2)에 전달된 아날로그 데이터와의 차이를 저장하기 위한 손실보상용 캐패시터(C3)과, 손실보상용 캐패시터(C3)의 일측과 연산증폭기(110)의 출력을 연결하기 위한 스위치(SW5)와, 손실보상용 캐패시터(C3)의 타측과 입력단을 연결하기 위한 스위치(SW6)를 구비한다.

또한 제3 스위치부(140)는 손실보상용 캐패시터(C3)의 일측과 접지전압 공급단을 연결하기 위한 스위치(SW7)와, 손실보상용 캐패시터(C3)의 타측과 출력단을 연결하기 위한 스위치(SW8)를 구비한다.

이하에서는 도6을 참조하여 본 실시예에 따른 스위치드 캐패시터의 동작을 살펴본다.

먼저 여기서 제1 캐패시터(C1)와 제2 캐패시터(C2)는 같은 캐패시턴스를 가지도록 한다. 같은 캐패시턴스를 가지면 이상적으로는 스위치드 캐패시터 회로의 이득이 1이 되어 입력된 아날로그 데이터신호와 같은 크기의 아날로그 데이터신호가 출력된다.

샘플링모드에서 스위치(SW1,SW4)는 턴온되고, 스위치(SW2,SW3)은 턴오프상태가 되면 아날로그 데이터가 입력되어 캐패시터(C1)에 샘플링된다.

이어서 증폭모드에서 스위치(SW1,SW4)는 턴오프되고, 스위치(SW2,SW3)은 턴 온상태가 되면 캐패시터에 샘플링된 데이터는 캐패시터(C2)로 전달된다.

증폭모드에 신호를 출력하게 되면, 전술한 바와 같이 제1 캐패시터(C1)와 제2 캐패시터(C2)가 같은 캐패시턴스를 가지기 때문에 이득이 1이 되어 입력된 아날로그 데이터가 그대로 출력되어야 한다.(Vin ×A(=1), A는 스위치드 캐패시터의 이득)

그러나, 현실적으로 연산증폭기가 이상적으로 동작(정,부입력단으로 입력되는 전류는 없으며, 정,부입력단의 전압레벨이 같고, 출력단의 출력임피던스가 0으로 동작)하지 않기 때문에 필연적으로 이득이 감소된다.

따라서 이 때 출력되는 아날로그 데이터는 입력된 데이터 보다 일정부분 손실된 데이터일 수 밖에 없다.

그러나 본 실시예에 따른 스위치드 캐패시터는 손실보상용 캐패시터(C3)를 추가로 구비하고, 데이터를 증폭하는 모드에서 스위치(SW5,SW6)가 턴온되어 캐패시터(C3)에 연산증폭기의 출력단을 통해 출력되는 데이터와 입력된 아날로그 데이터와의 차이만큼을 손실보상용 캐패시터(C3)에 저장하게 된다.

손실보상용 캐패시터(C3)의 일측은 아날로그 데이터가 전달되는 입력단에 연결되고, 타측은 연산증폭기와 캐패시터(C2)의 공통단에 연결되므로 캐패시터(C2)에 의해 전달된 데이터와 아날로그 데이터간의 차이만큼에 해당되는 데이터가 저장될 수 있는 것이다. 손실보상용 캐패시터(C3)에 저장되는 데이터는 Vin ×(1-A)가 된다.

최종적으로 스위치드 캐패시터에 저장된 데이터를 출력하려고 하면 스위치 (SW7,SW8)를 턴온시키면 된다.

대부분의 아날로그 데이터는 연산증폭기와 캐패시터(C2)의 공통노드를 통해 출력단으로 전달되며, 아날로그 데이터가 전달될 때에 감소되는 만큼의 아날로그 데이터는 손실보상용 캐패시터(C3)을 통해 출력단으로 출력이 된다.

따라서 본 실시예에 따른 스위치드 캐패시터는 입력된 아날로그 데이터를 저장한 다음 출력할 때에 손실없이 출력시킬 수 있는 것이다.

전술한 설명에서는 두 캐패시터(C1,C2)의 크기가 같은 경우를 가지고 설명하였으나, 스위치드 캐패시터 회로를 이용하여 증폭된 아날로그값을 입력받고 싶을 때에는 두 캐패시터(C1,C2)의 크기를 조절하면 된다.

그러면 스위치 캐패시터 회로에서 동작하면서 손실되는 이득을 손실보상용 캐패시터가 보완하여 주기 때문에, 원했던 만큼의 이득으로 증폭된 아날로그 데이터를 얻을 수 있다.

또한, 본 실시예에 따른 손실보상용 캐패시터를 구비하는 스위치드 캐패시터 회로를 도5에서 설명한 폐루프를 가지는 아날로그 메모리 장치에 적용하게 되면, 손실이 거의 없는 아날로그 데이터를 저장할 수 있는 아날로그 메모리 장치를 얻을 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명에 스위치드 캐패시터 회로는 증폭동작에서 손실이 발생하더라도 출력되는 아날로그 데이터는 입력된 아날로그 데이터와 비교해서 손실이 거의 없이 출력시킬 수 있다.

또한, 본 발명에 의한 아날로그 메모리 회로는 아날로그-디지털 변환기, 디지털-아날로그 변환기를 사용하지 않고 간편하게 아날로그 데이터를 저장하고 출력할 수 있기 때문에, 회로면적을 줄이면서도 동작이 빠른 아날로그 시스템을 보다 쉽게 구현할 수 있다.

Claims (15)

1. 입력단으로 아날로그 데이터를 입력받아 증폭하여 출력단으로 전달하는 스위치드 캐패시터 회로에 있어서,

   제1 캐패시터와 제2 캐패시터;

   상기 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단;

   상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단;

   정입력단이 접지전압 공급단에 접속되며 부입력단과 출력단이 제2 캐패시터의 일측과 타측에 접속된 연산증폭기; 및

   상기 입력단으로 전달된 아날로그 데이터와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단

   을 구비하는 스위치드 캐패시터 회로.
2. 제 1 항에 있어서,

   상기 손실보상수단에 저장된 데이터값을 상기 출력단으로 전달하기 위한 제3 스위치수단을 더 구비하는 것을 특징으로 하는 스위치드 캐패시터 회로.
3. 제 2 항에 있어서,

   상기 제1 스위치수단은

   상기 입력단과 상기 제1 캐패시터의 일측을 연결하기 위한 제1 스위치; 및

   상기 제1 캐패시터의 타측과 상기 접지전압 공급단을 연결하기 위한 제2 스위치를 구비하는 것을 특징으로 하는 스위치드 캐패시터 회로.
4. 제 3 항에 있어서,

   상기 제2 스위치수단은

   상기 제1 캐패시터의 일측과 상기 접지전압 공급단을 연결하기 위한 제3 스위치; 및

   상기 제1 캐패시터의 타측과 상기 연산증폭기의 부입력단을 연결하기 위한 제4 스위치를 구비하는 것을 특징으로 하는 스위치드 캐패시터 회로.
5. 제 4 항에 있어서,

   상기 손실보상수단은

   상기 입력단으로 전달된 아날로그 데이터와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 손실보상용 캐패시터;

   상기 손실보상용 캐패시터의 일측과 상기 연산증폭기의 출력을 연결하기 위한 제5 스위치; 및

   상기 손실보상용 캐패시터의 타측과 상기 입력단을 연결하기 위한 제6 스위치를 구비하는 것을 특징으로 하는 스위치드 캐패시터 회로.
6. 제 5 항에 있어서,

   상기 제3 스위치수단은

   상기 손실보상용 캐패시터의 일측과 상기 접지전압 공급단을 연결하기 위한 제7 스위치; 및

   상기 손실보상용 캐패시터의 타측과 아날로그 데이터가 출력되는 출력단을 연결하기 위한 제8 스위치를 구비하는 것을 특징으로 하는 스위치드 캐패시터 회로.
7. 제 1 항에 있어서,

   상기 제1 캐패시터와 제2 캐패시터는 같은 캐패시턴스를 가지는 것을 특징으로 하는 스위치드 캐패시터 회로.
8. 제1 캐패시터와 제2 캐패시터, 입력단으로 전달된 아날로그 데이터를 상기 제1 캐패시터에 샘플링시키기 위한 제1 스위치수단, 상기 제1 캐패시터에 샘플링된 아날로그 데이터를 상기 제2 캐패시터에 전달하기 위한 제2 스위치수단, 정입력단이 접지전압 공급단에 접속되며 부입력단과 출력단이 상기 제2 캐패시터의 일측과 타측에 접속된 연산증폭기, 상기 입력단으로 전달된 아날로그 데이터와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 아날로그 데이터 손실보상수단, 및 상기 손실보상수단에 저장된 데이터값을 출력단으로 전달하기 위한 제3 스위치수단,을 각각 구비하는 제1 스위치드 캐패시터 회로와 제2 스위치드 캐패시터 회로;

   상기 입력단으로 전달된 아날로그 데이터를 상기 제1 스위치드 캐패시터 회로의 입력단으로 전달하기 위한 상기 제1 전달스위치; 및

   상기 제1 스위치드 캐패시터 회로의 입력단과 상기 제2 스위치드 캐패시터 회로의 출력단을 연결하며, 상기 제1 전달스위치와 배타적으로 연결되는 제2 전달스위치를 구비하고,

   상기 제1 스위치드 캐패시터 회로와 상기 제2 스위치드 캐패시터 회로는 서로의 입력과 출력이 교차하여 연결됨으로 폐루프를 이루는 것을 특징으로 하는 아날로그 메모리 장치.
9. 제 8 항에 있어서,

   상기 제1 스위치드 캐패시터 회로의 출력단을 통해 출력되는 아날로그 데이터신호를 출력하기 위한 제3 전달스위치를 더 구비하는 것을 특징으로 하는 아날로그 메모리 장치.
10. 제 8 항에 있어서,

    상기 제2 스위치드 캐패시터 회로의 출력단을 통해 출력되는 아날로그 데이터신호를 출력하기 위한 제3 전달스위치를 더 구비하는 것을 특징으로 하는 아날로그 메모리 장치.
11. 제 8 항에 있어서,

    상기 제1 스위치수단은

    상기 입력단과 상기 제1 캐패시터의 일측을 연결하기 위한 제1 스위치; 및

    상기 제1 캐패시터의 타측과 상기 접지전압 공급단을 연결하기 위한 제2 스위치를 구비하는 것을 특징으로 하는 아날로그 메모리 장치.
12. 제 11 항에 있어서,

    상기 제2 스위치수단은

    상기 제1 캐패시터의 일측과 상기 접지전압 공급단을 연결하기 위한 제3 스위치; 및

    상기 제1 캐패시터의 타측과 상기 연산증폭기의 부입력단을 연결하기 위한 제4 스위치를 구비하는 것을 특징으로 하는 아날로그 메모리 장치.
13. 제 12 항에 있어서,

    상기 손실보상수단은

    상기 입력단으로 전달된 아날로그 데이터와 상기 제2 캐패시터에 전달된 아날로그 데이터와의 차이를 저장하기 위한 손실보상용 캐패시터;

    상기 손실보상용 캐패시터의 일측과 상기 연산증폭기의 출력을 연결하기 위한 제5 스위치; 및

    상기 손실보상용 캐패시터의 타측과 상기 입력단을 연결하기 위한 제6 스위치를 구비하는 것을 특징으로 하는 아날로그 메모리 장치.
14. 제 13 항에 있어서,

    상기 제3 스위치수단은

    상기 손실보상용 캐패시터의 일측과 상기 접지전압 공급단을 연결하기 위한 제7 스위치; 및

    상기 손실보상용 캐패시터의 타측과 상기 출력단을 연결하기 위한 제8 스위치를 구비하는 것을 특징으로 하는 아날로그 메모리 장치.
15. 제 8 항에 있어서,

    상기 상기 제1 캐패시터와 제2 캐패시터는 같은 캐패시턴스를 가지는 것을 특징으로 하는 아날로그 메모리 장치.

Images