KR101085107B1 - 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법 - Google Patents

Abstract

본 발명은 크기와 효율을 개선한 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법에 관한 것으로, 사인 가중치로 베이스 포인트에 대응하는 전류를 직접 생성하는 비선형 DAC과, 해당 베이스 포인트에 따라 가변적인 가중치를 가지면서 조합되는 미세 전류를 생성하는 가변 사인파 가중 DAC을 적용함으로써, DAC의 복잡성을 크게 높이지 않으면서도 위상 누적기의 출력 데이터를 사인파 진폭으로 매칭하기 위한 구성을 극히 단순화할 수 있어 높은 출력 품질을 제공하면서도 그 크기 및 전류 소모를 줄이고 속도를 높일 수 있는 효과가 있다.

직접 디지털 주파수 합성기, DDFS, 가변, DAC, 비선형, 가변 가중치

Description

가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법{DIRECT DIGITAL FREQUENCY SYNTHESIZER USING VARIABLE SINE-WEIGHTED DIGITAL TO ANALOG CONVERTER AND SYNTHESIZING METHOD THEREOF}

본 발명은 직접 디지털 주파수 합성에 관한 것으로, 특히 별도의 베이스 디코딩이나 복잡한 연산이 요구되는 기울기 연산 없이도 고품질의 아날로그 신호 합성이 가능하도록 하여 크기와 효율을 개선한 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법에 관한 것이다.

정보통신의 발전에 따른 고속 처리 시스템의 필요성에 따라서, 원하는 주파수를 빠르게 합성하는 디지털 주파수 합성 방식의 고속화 요구가 높아지고 있다.

일반적으로, 주파수 합성 방식에는 직접 주파수 방식과 간접 주파수 방식이 있는데, PLL 주파수 합성기와 같은 간접 주파수 방식은 전압 제어 발진기(VCO)가 요구되어 그로 인한 위상 노이즈가 발생하고 궤환 루프 구성을 가지므로 주파수 합성을 위한 시간 지연(latency)이 심할 뿐아니라 해상도가 낮기 때문에 정밀한 고속 주파수 합성을 위해서는 주파수 합성을 위한 지연이 짧고 위상 노이즈가 작으며 해상도가 상대적으로 높은 직접 디지털 주파수 합성 방식이 주로 사용되고 있다.

직접 디지털 주파수 합성기(Direct Digital Frequency Synthesiaer, 이하 DDFS라 칭함)는 넓은 대역에 대해서 순간적인 위상과 주파수 변환이 가능하고, 디지털의 장점에 의해 신호 불연속 없는 정확한 위상과 주파수 제공이 가능하기 때문에 고속의 정밀 주파수 합성에 적합하여 레이더나 고속 위상 및 주파수 도약이 필요한 무선 통신에 주로 적용되며, 그 하드웨어 구성을 간소화하는 것으로 비용을 낮추어 다양한 응용 영역으로 그 적용 범위를 넓히고 있다. 또한, 디지털 아날로그 변환기(Digital to Analog Converter, 이하 DAC라 칭함)를 제외한 부분이 디지털 회로로 구현되기 때문에 반도체 집적회로의 집적도 증가에 따라 그 사용이 증가하고 있는 추세이다.

도 1은 일반적인 DDFS의 구성을 보인 것으로, 도시한 바와 같이 제어 워드(Frequency Control Word, 이하 FCW라 칭함)를 누적하여 매 샘플링 클럭마다 새로운 위상 데이터를 오버플로우를 통해 원 주위의 위상각들(0~2π)로 발생시키는 위상 누적기(Phase Accumulator)(10)와, 상기 위상 누적기(10)가 제공하는 위상 데이터를 대응하는 사인파(sine wave)에 대응하는 진폭을 이산적으로 맵핑하는 위상 진폭 맵핑부(Phase to Amplitude Mapper, 이하 PAM이라 칭함)(20)와, 상기 PAM(20)이 제공하는 이산 진폭들을 원하는 주파수의 파형의 아날로그 신호로 변환하는 DAC(30)으로 구성된다.

상기 PAM(20)에서 위상과 진폭을 맵핑하는 방식으로는 ROM(Read Only Memory)를 이용하는 방법, 테일러 시리즈(Talyor series)를 이용하는 방법, CORDIC(COordinated Rotation DIgital Computer)을 이용하는 방법 등이 있다.

ROM을 이용하는 경우, 비록 다양한 크기 경감을 위한 방식들이 제공되고 있기는 하지만 여전히 공간 효율이 낮고 크기 경감을 위한 복잡한 회로들이 추가되어 전력 소모가 크기 때문에 ROM을 최소화 하는 방식인 테일러 시리즈나 CORDIC을 이용하는 방식으로 그 구성이 변화되고 있는 실정이다.

하지만, 테일러 시리즈를 이용하는 경우나 CORDIC을 이용하는 경우 모두 대단히 복잡한 연산부 구성이 필요하고 룩업 테이블 규모의 ROM도 여전히 필요하기 때문에 집적 효율은 그리 개선되지 않으면서 소비 전력이 커지며 여전히 복잡성에 의한 지연 문제가 존재하게 된다.

도 2는 상기와 같은 PAM을 사용하지 않고, 위상 누적기의 출력을 직접 사인파형으로 변환하는 사인 가중(sine weighted) DAC를 이용하는 DDFS의 구성을 보인 것으로, 도시한 바와 같이 위상 누적기(40)가 제공하는 위상 정보를 이용하여 사인파에 적합하도록 구성된 전류원을 선별 스위칭하는 방식으로 사인파를 출력하는 사인 가중 DAC(50)를 적용하는 것으로 앞서 설명한 복잡한 구성을 단순화할 수 있다.

하지만, 이러한 경우 정밀한 파형 생성을 위한 전류원 구성이 해상도 증가에 따라 급격히 어려워지며 필요 면적도 지수적으로 증가한다. 예를 들어 9비트 정도의 해상도를 가지는 DDFS를 구성하기 위해서는 수백 개의 스위치와 각기 상이한 가중치의 전류원이 필요하게 되어 설계가 어렵고 필요 면적이 증가한다.

최근에는 전술한 문제점을 완화시키기 위하여 비교적 복잡도가 낮은 제어부 를 이용하여 FCW를 사인파형의 진폭을 가지는 바이너리 코드로 변환하는 PAM을 구성하고, 바이너리 코드를 사인파로 변환하는 선형 DAC을 구성하는 방식도 이용되고 있다.

도 3은 위상 누적기가 제공하는 위상을 바이너리 코드로 맵핑하고, 바이너리 코드에 따라 출력을 생성하는 선형 DAC을 적용하도록 한 구성의 예로서, 도시한 바와 같이 위상 누적기(110)가 제공하는 위상 정보를 이용하여 바이너리 코드를 생성하는 PAM(160)과, 상기 PAM(160)의 바이너리 출력을 아날로그 신호로 변환하는 선형 DAC(170)으로 구성된다. 상기 PAM(160)의 구성을 보면, 위상 누적기(110)의 출력 비트 중 상위 비트의 일부를 이용하여 진폭의 기본 위치를 설정하는 베이스 포인트 정보를 만드는 베이스 디코더(130)와, 위상 누적기(110) 출력의 하위 비트들을 이용하여 상기 베이스 포인트 사이를 사인파의 형태에 맞추어 선형 근사화하기 위한 확장 진폭값을 설정하기 위한 기울기를 생성하는 기울기 생성부(150)와, 상기 베이스 디코더(130)와 기울기 생성부(150)에 의해 얻어지는 1/4 사인파 진폭 정보를 상기 위상 누적기(110)의 최상위 2비트를 이용하여 전체 한주기의 사인파로 확장 맵핑 시키기 위한 보수기(120, 140)로 이루어진다.

상기 방식은 베이스 디코더(120)를 구성하여 기본 진폭 위치를 설정하고 해당 설정된 기본 진폭(즉, 진폭에 대한 커스 세그먼트(coarse segment)) 사이 지점을 연결하는 기울기를 복수의 기울기 값들을 조합하여 근사화하도록 하는 방식으로, 이들을 모두 고려한 최종 바이너리 정보를 PAM(160)에서 생성하게 된다.

상기와 같은 방식은 ROM 없이 DDFS를 구성할 수 있으나, 고속 연산을 위해서 상당한 크기의 파이프라인들이 필요하게 되고, 복잡한 연산부들이 구성되어야하는 문제점은 여전히 존재하게 된다.

즉, 베이스 포인트를 얻기 위한 베이스 디코더(120)를 위해서는 상당히 복잡한 로직 구성이 필요하며, 그 출력을 위하여 큰 파이프라인이 필요하게 된다. 또한, 이러한 베이스 포인트와 기울기를 연산하기 위해서는 베이스 디코더(120)의 출력 비트 크기와 동일한 연산부가 기울기 생성부(150) 내에 필요하게 되며, 역시 그에 따른 파이프라인이 필요하여 구성이 복잡해진다. 이러한 구성의 복잡성은 집적도를 낮추어 비용을 높이며, 전력소모량을 증가시키고 동작의 지연을 유발하게 되므로 DDFS의 응용범위 확장을 위해서는 이러한 기존의 복잡한 구성을 단순화해야한다.

결국, 이러한 구성의 복잡성을 해소하여 구성을 단순화함으로써, 실제 전체 면적의 대다수를 차지하는 PAM의 구성을 간소화하여 구성 면적을 줄여 집적도를 높이고, 전력을 더욱 줄이면서도 출력 품질은 유지하거나 혹은 더욱 높일 수 있는 새로운 방식의 DDFS가 요구되고 있다.

전술한 문제점을 개선하기 위한 본 발명 실시예들의 목적은 사인(sine) 가중치로 베이스 포인트에 대응하는 전류를 직접 생성하는 비선형 DAC과, 해당 베이스 포인트에 따라 가변적인 가중치를 가지면서 조합되는 미세 전류를 생성하는 가변 사인파 가중 DAC을 적용함으로써, DAC의 복잡성을 크게 높이지 않으면서도 위상 누적기의 출력 데이터를 사인파 진폭으로 매칭하기 위한 구성을 단순화할 수 있도록 한 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법을 제공하는 것이다.

본 발명 실시예들의 다른 목적은 베이스 포인트 값을 비선형 DAC에서 직접 생성하도록 하여 베이스 포인트에 해당하는 전압 발생을 위한 구성을 극히 간소화하고, 사인파 출력을 위한 미세 전류를 상기 베이스 포인트에 의해 가중치가 가변되는 세그먼트들의 조합을 통해서 생성하도록 하여 미세 전류 생성을 위한 가변 사인파 가중 DAC 구성을 연산기를 배제한 단순 구조로 구현할 수 있도록 한 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법을 제공하는 것이다.

본 발명 실시예들의 또 다른 목적은 위상 누적기 출력의 하위 정보를 이용하여 단위 전류원이 연결된 복수의 스위치들을 조합하여 파인(fine) 세그먼트를 생성하면서, 위상 누적기 출력의 상위 정보에 따른 커스(coarse) 세그먼트의 값에 따라 동일 하위 정보에 대해서도 상이한 수의 스위치들이 조합되는 가변 방식을 취함으 로써 넓은 범위의 기울기에 적응적으로 대응하는 파인 세그먼트를 제공할 수 있도록 한 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법을 제공하는 것이다.

본 발명 실시예들의 또 다른 목적은 선형 DAC을 이용하는 경우에 비해 PAM 구성을 단순화하고, 비선형 DAC만을 이용하는 경우에 비해 DAC 구성을 간소화하도록 함으로써, 간단한 구성만으로 고품질의 출력을 제공할 수 있도록 한 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법을 제공하는 것이다.

본 발명 실시예들의 또 다른 목적은 복잡한 연산기나 제어부의 구성을 배제하고, 순수하게 디코더와 로직만으로 구성하도록 하여 속도를 높이고 전력 소모와 구성 면적을 줄이면서도 기존과 유사한 출력 해상도를 제공할 수 있도록 한 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법을 제공하는 것이다.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기는 제어 워드를 누적하여 위상 정보를 제공하는 위상 누적기와; 상기 위상 누적기의 위상 정보 중 상위 제 1데이터를 이용하여 베이스 포인트를 결정하여 그에 해당하는 커스(coarse) 세그먼트 전류를 생성하는 비선형 DAC(Digital to Analog Converter)부 와; 상기 비선형 DAC부에서 결정된 베이스 포인트를 기준으로 상기 위상 누적기의 위상 정보 중 하위 제 2데이터에 따라 선택되는 세그먼트의 가중치를 가변하여 상기 결정된 베이스 포인트에 결합되는 파인(fine) 세그먼트 전류가 사인(sine) 가중되도록 생성하는 가변 DAC부를 포함하여 이루어진다.

상기 비선형 DAC부와 상기 가변 DAC부에는 각각 상기 위상 누적기의 위상 정보 중 최상위 제 3데이터를 이용하여 상기 제 1 및 제 2데이터를 이용하여 얻어지는 1/4사인파 영역의 진폭에 대한 위상을 확장하는 복수의 보수기가 더 포함될 수 있다.

상기 제 3데이터 중 한 비트의 데이터를 이용하여 상기 제 1 및 제 2데이터로부터 얻어지는 진폭을 선택적으로 쉬프팅하는 1비트 DAC부를 더 포함할 수 있다.

상기 비선형 DAC부는 상기 제 1데이터를 온도계 디코딩하는 제 1온도계 디코더와; 상기 제 1온도계 디코더의 출력에 따라 한번에 하나가 동작하도록 연결된 복수의 제 1스위치들과; 상기 상기 복수의 제 1스위치들에 개별 연결되는 사인 가중된(sine weighted) 비선형 전류원을 포함하여 이루어진다.

상기 가변 DAC부는 상기 제 2데이터를 온도계 디코딩하는 제 2온도계 디코더와; 상기 제 1온도계 디코더의 출력을 기준으로 복수로 마련된 세그먼트의 가중치를 달리 설정하면서 상기 제 2온도계 디코더의 출력에 따라 상기 세그먼트를 조합하는 로직부와; 상기 로직부의 출력에 따른 세그먼트 조합에 대응하여 동작하는 복수의 제 2 스위치들과; 상기 복수의 제 2 스위치들 각각에 연결된 전류원을 포함하여 이루어진다.

상기 로직부는 상기 제 2온도계 디코더 출력 숫자의 2배를 기준으로 마련되어 각각 선별적으로 단위 전류원을 제공하는 단위 세그먼트 중에서 상기 제 1온도계 디코더의 출력을 기준으로 동시에 사용될 단위 세그먼트의 숫자를 가변하는 것으로 적응적 해상도로 사인 가중되도록 할 수 있다. 한편, 상기 제 2온도계 디코더의 출력 숫자의 2배를 기준으로 마련된 단위 세그먼트의 수는 그 조합 구성의 최적화를 통해 줄일 수 있다.

또한, 상기 가변 DAC부는 상기 제 2데이터를 온도계 디코딩하는 제 2온도계 디코더와; 상기 제 2온도계 디코더의 출력보다 많은 수의 조합 동작 가능한 제 2 스위치들 및 상기 제 2 스위치들 각각에 연결된 단위 전류원과; 상기 제 1온도계 디코더의 출력을 기준으로 상기 제 2온도계 디코더의 출력에 따라 조합 가능한 제 2 스위치들의 수를 가변하여 사인 가중 미세 전압을 출력하도록 하는 로직부를 포함하여 구성될 수도 있다.

본 발명의 다른 실시예에 따른 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기는 제어 워드를 누적하여 위상 정보를 제공하는 위상 누적기와; 상기 위상 누적기의 위상 정보 중 최상위 2비트 데이터에 따라 상기 위상 누적기의 나머지 데이터를 선택적으로 보수연산하여 위상을 확장하는 복수의 보수기들과; 상기 최상위 2비트 데이터 중 1비트를 이용하여 위상 확장을 위한 쉬프팅을 실시하는 제 1비트 DAC와; 상기 위상 누적기의 위상 정보 중 차상위 제 1데이터를 온도계 디코딩하여 그 출력에 따라 비선형 전류원이 연결된 스위치들 중 하나를 동작시켜 커스 세그먼트 전류를 생성하는 비선형 DAC부와; 상기 위상 누적기의 위상 정보 중 하위 제 2데이터를 온도계 디코딩한 출력과 상기 제 1데이터의 온도계 디코딩 출력을 AND 연산하여 단위 전류원에 각각 연결된 조합 가능 스위치들의 사용 숫자를 상기 제 1데이터의 온도계 디코딩 출력에 따라 가변하면서 조합하여 사인 가중된 파인 세그먼트 전류를 생성하는 가변형 DAC부를 포함하여 이루어진다.

본 발명의 다른 실시예에 따른 하이브리드 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성 방법은 위상 누적기의 출력을 베이스 포인트 지정을 위한 제 1데이터와 사인파에 근사한 추가 값을 얻기 위한 제 2데이터로 구분하는 데이터 구분 단계와; 상기 제 1데이터를 온도계 디코딩하여 그 출력에 따라 사인 가중된 비선형 전류원과 연결된 스위치를 동작시키는 커스 전류 생성단계와; 상기 제 2데이터를 온도계 디코딩한 출력과 상기 제 1데이터의 온도계 디코딩 출력을 논리 연산하는 것으로 상기 제 1데이터의 온도계 디코딩 출력에 따라 가변적으로 가중한 세그먼트를 조합하여 파인 전류를 생성하는 파인 전류 단계와; 상기 생성된 커스 전류와 파인 전류를 합산하여 사인파 진폭에 해당하는 전류를 생성하는 합산 단계를 포함하여 이루어진다.

본 발명 실시예에 따른 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법은 사인 가중치로 베이스 포인트에 대응하는 전류를 직접 생성하는 비선형 DAC과, 해당 베이스 포인트에 따라 가변적인 가중치를 가지면서 조합되는 미세 전류를 생성하는 가변 DAC을 적용함으로써, DAC의 복잡성을 크게 높이지 않으면서도 위상 누적기의 출력 데이터를 사인파 진폭으로 매칭하기 위한 구성을 극히 단순화할 수 있어 높은 출력 품질을 제공하면서도 그 크기 및 전류 소모를 줄일 수 있는 효과가 있다.

본 발명 실시예에 따른 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법은 베이스 포인트 값을 비선형 DAC에서 직접 생성하도록 하여 베이스 포인트에 해당하는 전압 발생을 위한 구성을 단순화하고, 사인파 출력을 위한 미세 전류를 상기 베이스 포인트에 의해 가중치가 가변되는 세그먼트들의 조합을 통해서 생성하도록 하여 미세 전류 생성을 위한 가변 DAC 구성을 연산기를 배제한 단순 논리 구조만으로 구현하여 전력 소모를 크게 줄이고 속도를 높일일 수 있도록 한 효과가 있다.

본 발명 실시예에 따른 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법은 위상 누적기 출력의 하위 정보를 이용하여 단위 전류원이 연결된 복수의 스위치들을 조합하여 파인 세그먼트를 생성하면서, 위상 누적기 출력의 상위 정보에 따른 커스 세그먼트의 값에 따라 동일 하위 정보에 대해서도 상이한 수의 스위치들이 조합되는 가변 방식을 취함으로써 제한된 하위 정보 크기를 이용하더라도 넓은 범위의 기울기에 대응하는 파인 세그먼트를 적응적인 정밀도로 생성할 수 있는 효과가 있다.

본 발명 실시예에 따른 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법은 선형 DAC을 이용하는 경우에 비해 PAM 구성을 단순화하고, 비선형 DAC만을 이용하는 경우에 비해 DAC 구성을 간소화하도록 함으로써, 대응 해상도의 기존 DDFS와 비교하여 대단히 간단한 구성과 낮은 전력 소모 만으로도 유사한 품질의 출력을 제공할 수 있는 효과가 있다.

본 발명 실시예에 따른 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법은 복잡한 연산기나 제어부의 구성을 배제하고, 순수하게 디코더와 로직만으로 구성하도록 하여 속도를 높이고 전력 소모와 구성 면적을 줄일 수 있도록 한 효과가 있다.

상기한 바와 같은 본 발명을 첨부된 도면들과 실시예들을 통해 상세히 설명하도록 한다.

도 4는 본 발명의 일 실시예에 따른 직접 디지털 주파수 합성기(DDFS)의 구성을 보인 것으로, 도시한 바와 같이 일견하더라도 복잡한 제어기나 연산기와 같은 구성이 배제된 것을 확인할 수 있으며, 온도계 디코더(230, 240)와 로직부(250)를 통해 위상 누적기(PA)(210)의 위상 출력 정보를 사인파 진폭으로 변환하기 위한 구성이 대단히 간소화되었음을 알 수 있다.

도시된 구성 보면 일반적인 1/4 사인파 진폭을 전체 사인파 한 주기 대역으로 확장하기 위한 위상 확장용 보수기들(220, 270)과 위상 쉬프팅을 위한 1비트 DAC(281)이 포함되어 있음을 알 수 있다. 이러한 구성은 대부분의 DDFS에 기본적으로 적용되는 것으로 1/4 사인파 진폭을 생성하는 구성의 출력에 대한 위상을 확장하기 위한 것이다. 도 6을 참조하면, 일반적으로 Q1 사분면에 위치한 사인파 진폭을 생성한 후 이를 뒤집거나 쉬프팅하여 Q2 내지 Q4 사분면으로 위상 확장하는 방식을 통해 DDFS의 구성을 간소화하게 된다. 즉, 위상 누적기(PA)(210)가 제공하는 위상 정보 중 최상위 몇 비트(대부분 2비트)를 위상 확장을 제어하기 위한 데이터로 이용하고 그 외의 나머지 비트들을 통해서 실질적으로 DDFS의 품질을 결정하는 1/4 사인파 진폭을 생성하게 된다.

이러한 1/4 사인파 진폭 생성을 위한 구성을 살펴보면, PA(210)가 제공하는 위상 정보(N비트)에서 진폭 생성을 위한 일부 비트(N-2) 중 상위 M비트의 데이터를 이용하여 생성할 사인파 진폭에 대한 낮은 해상도의 커스 세그먼트를 결정하는 제 1온도계 디코더(230) 및 상기 제 1온도계 디코더(230)의 출력에 따라 해당 커스 세그먼트의 비선형 전류를 생성하는 커스 비선형 DAC(282)으로 이루어지는 비선형 DAC부와, 상기 진폭 생성을 위한 일부 비트(N-2) 중 하위 N-2-M 비트의 데이터를 이용하여 생성할 사인파 진폭 중 상기 상위 M 비트에 의해 결정된 커스 세그먼트에 사인파 근사화를 위해 합산될 파인 세그먼트를 결정하는 제 2온도계 디코더(240)와 상기 커스 세그먼트의 가중치에 따라 가변적으로 파인 세그먼트의 가중치를 결정하기 위해 상기 제 1온도계 디코더(230)의 출력과 제 2온도계 디코더(240)의 출력을 논리 연산하는 로직부(250)와 상기 로직부(250)의 출력에 따라 조합으로 동작하는 복수의 스위치들 및 해당 스위치들에 연결된 전류원을 구비한 가변 파인 DAC(283) 으로 이루어지는 가변 DAC부로 이루어진다.

즉, 실질적인 1/4 사인파 진폭을 생성하기 위한 구성은 상위 M 비트 데이터를 입력으로 하여 커스 세그먼트 전류를 생성하는 비선형 DAC부와, 하위 N-2-M 비트 데이터를 입력으로 하고 상기 커스 세그먼트 결정 정보를 제어 정보로 하여 가변 파인 세그먼트 전류를 생성하는 가변 DAC부로 이루어진다.

상기 커스 비선형 DAC(282)과 가변 파인 DAC(283)이 포함된 DAC부(280)를 별도로 구분하여 도시하였으나, 상기 커스 비선형 DAC(282)은 실질적으로 단일 선택이 가능한 스위치들과 상기 스위치들에 연결된 사인 가중(sine weighted) 비선형 전류원들로 이루어진 것이고, 가변 파인 DAC(283)은 실질적으로 다수의 조합 가능한 스위치들과 각 스위치들에 개별적으로 연결된 전류원들로 이루어진 것이다.

일반적인 선형 DAC이나 비선형 DAC은 내부적으로 디코더를 포함하고 있는 것이 보통이므로, 도시된 커스 비선형 DAC(282)이나 가변 파인 DAC(283)은 실질적으로는 일반적인 DAC에 종단 구성으로 적용되는 '스위치 & 전류원' 구성에 해당하는 것이다. 즉, 일반적으로 제 1온도계 디코더(230)와 '스위치 & 비선형 전류원'에 해당하는 커스 비선형 DAC(282)을 포함하여 DAC라 칭하기 때문에, 실질적으로 도시된 구성에서는 커스 세그먼트를 생성하는 비선형 DAC부나 가변 파인 세그먼트를 생성하는 가변 DAC부가 일반적인 종래 기술에서는 각각 단일한 DAC으로 간주되는 구성에 해당한다.

따라서, 도시된 본 발명의 실시예에 따른 구성은 낮은 해상도의 베이스 포인트에 해당하는 커스 세그먼트를 생성하기 위해 별도의 베이스 디코더가 필요하지 않으며, 파인 세그먼트 생성을 위해 복잡한 제어기와 연산기를 필요로 하지 않는다.

도 5는 본 발명의 실시예에 따른 1/4 사인파 진폭을 생성하기 위한 비선형 DAC부와 가변 DAC부를 별도로 나타낸 구성도로서, PA의 출력이 10비트인 경우 최상위 2비트를 진폭의 위상 확장 및 쉬프팅을 위하여 사용하고, 그 외의 8비트 중 상위 4비트를 커스 세그먼트 생성을 위해 사용하며 하위 4비트를 파인 세그먼트 생성을 위해 사용하는 경우의 예이다.

도시한 바와 같이 비선형 DAC부(360)는 상기 상위 4비트의 신호로부터 커스 세그먼트를 결정하기 위한 제 1온도계 디코더(310)의 15비트 출력을 이용하여 각각 베이트 포인트에 해당하는 커스 세그먼트 전류를 비선형적으로 제공하는 커스 비선형 전류원(342)에 각각 연결된 제 1스위치(341) 중 하나를 선택하여 해당 전류를 출력한다. 여기서, 상기 제 1스위치(341)와 커스 비선형 전류원(342)은 커스 비선형 DAC(340)에 해당한다.

또한, 가변 DAC부(370)는 상기 하위 4비트의 신호로부터 파인 세그먼트를 결정하기 위한 제 2온도계 디코더(310)의 15비트 출력과 상기 제 1온도계 디코더(310)의 출력, 즉 커스 세그먼트의 가중치 혹은 베이스 포인트 정보에 해당하는 15비트 출력을 로직부(330)에서 연산하여 단위 전류원(352)과 각각 연결된 제 2스위치(351)를 조합 동작시켜 합산된 전류를 출력한다. 여기서, 상기 제 2스위치(351)와 단위 전류원(352)은 가변 파인 DAC(283)에 해당한다.

상기 비선형 DAC부(360)와 가변 DAC부(370)의 출력은 전류로 제공되므로 도 시된 경우의 합산부는 별도의 소자로 구성되는 것이 아니다. 한편, 위상 확장을 위하여 이러한 합산부에는 1비트 DAC의 출력이 더 합산되므로 실질적으로 9비트의 해상도를 가지게 된다.

상기 비선형 DAC부(360)는 비선형 사인 가중 전류원을 커스 비선형 전류원으로 구성하는 것으로 별도의 복잡한 연산이 필요하지 않으며, 제한된 비트 크기에 대한 비선형 전류원 구성으로 구현되므로 전류 소모나 구현 면적 측면에서 효율적인 구성이라 할 수 있다.

더불어, 상기 가변 DAC부(270) 역시 온도계 디코더와 단순 로직 및 제한된 수의 스위치 구성과 한두 종류의 전류원(방식에 따라서는 단일 전류원)으로 구현될 수 있기 때문에 비선형 DAC으로만 이루어진 경우에 비해 필요한 스위치 숫자와 필요한 전류원의 수가 현저히 작아지게 된다. 또한, 선형 DAC을 적용할 경우 하위 4비트의 낮은 해상도로 인하여 커스 세그먼트 간 기울기가 큰 부분과 커스 세그먼트 간 기울기가 작은 부분 모두의 정밀도를 만족시키는 파인 세그먼트 생성이 어렵게 된다. 하지만, 본 발명의 실시예에서는 가변 세그먼트 방식을 도입하여 커스 세그먼트 간의 기울기 정도에 따라 적응적으로 해상도를 가변하는 방식을 적용함으로써 이러한 문제를 해결하고 있어 작은 수의 비트로도 충분한 품질의 사인파를 생성할 수 있다.

한편, 도시된 예에서, 상기 로직부(330)는 제 2온도계 디코더(320)를 통해 디코딩된 15 비트의 출력을 이용하여 파인 세그먼트 생성을 위한 정보를 만들어내게 된다. 예를 들어 이러한 4비트 정보를 선형적으로 해석하여 세그먼트를 생성하 는 선형 DAC을 이용한다면 15종류의 신호밖에 만들어 낼 수 없게 되어 파인 세그먼트의 품질이 낮아지므로 이를 사인 가중 방식으로 비선형화하여 처리해야만 한다. 이를 위해서 비선형 DAC을 구성하게 되면 너무 많은 종류의 비선형 전류원들이 요구되게 되므로 DAC 구성이 복잡해져 면적이 증가하므로 효율이 낮아져 바람직하지 않다.

따라서, 본 발명의 실시예에서는 제 2온도계 디코더(320)의 출력에 따라 세그먼트(파인 세그먼트를 생성하기 위해 조합되는 단위) 조합을 실시하되, 상기 제 1온도계 디코더(310)의 출력을 이용하여 상기 제 2온도계 디코더(320)의 출력에 따라 조합되는 세그먼트의 가중치를 가변하도록 로직부(330)를 구성하는 것으로 커스 세그먼트의 종류에 따라 상이한 가중치를 가지는 세그먼트 조합으로 파인 세그먼트를 생성하도록 한다.

도 7은 커스 세그먼트와 파인 세그먼트의 조합 방식 및 파인 세그먼트의 가변 필요성을 설명하기 위한 개념도로서, 일반적으로 상위 비트들에 의해 결정되는 베이스 포인트에 해당하는 낮은 해상도의 출력들은 하위 비트들이 가변되는 위상 누적기의 출력 주기 동안 유지되는데, 이렇게 베이스 포인트 값이 일정 기간 유지된 형태를 커스 세그먼트라 하며, 베이트 포인트에 해당하는 가중치가 적용된 실제 전류 출력을 커스 세그먼트 전류라 할 수 있다. 한편, 사인파에 근사한 출력을 위해서 이러한 커스 세그먼트에 추가적인 전류가 합산되는데, 이렇게 합산된 전류는 위상 누적기의 출력 주기(즉, 동작 클럭의 주기) 동안 유지되므로 이를 파인 세그먼트라 한다.

도시된 바와 같이 비선형적인 특성을 가지는 사인파의 진폭 증가 곡선에 대응하기 위한 커스 세그먼트들의 편차를 보면 처음에는 크다가 점차 작아지는 것을 알 수 있다. 즉, 커스 세그먼트들 사이의 기울기는 도시된 A와 B에서 확연히 다름을 알 수 있다.

다시 말하여, 커스 세그먼트에 합산될 파인 세그먼트를 생성할 경우 파인 세그먼트를 선형적 특성을 가지도록 구성한다면 선형적 증가에 따른 기울기 45˚(최소 정밀도를 고려할 경우 이보다 작을 수도 있음)로는 최대 63.4349˚(앞서 예로 든 4비트 MSB에 따른 커스 세그먼트 생성 방식)에 이르는 커스 세그먼트 기울기를 만족시키도록 합산할 파인 세그먼트를 생성하기 어렵게 된다. 만일, 선형적 증가의 단위를 높일 경우, 기울기가 큰 커스 세그먼트 사이에는 파인 세그먼트 적용에 따른 오차가 작겠지만 기울기가 작거나 정밀한 조정이 요구되는 커스 세그먼트 부분에서는 파인 세그먼트의 단위 값 자체가 커져 오차가 발생하게 된다.

결국, 위상 누적기의 출력 비트를 증가시킨 후 커스 세그먼트 선택을 위한 상위 비트의 수를 증가시켜 커스 세그먼트를 조밀하게 배치하는 것으로 기울기를 줄이거나 파인 세그먼트 생성을 위한 하위 비트의 수를 증가시켜 파인 세그먼트의 해상도를 높일 수밖에 없지만 이러한 경우 복잡성과 크기 증가에 따른 부담이 급격히 커지게 된다.

하지만, 본 발명의 실시예에서는 위상 누적기의 출력 비트를 증가시키지도 않고 커스 세그먼트의 해상도를 높이지도 않으면서 파인 세그먼트의 해상도를 적응적으로 가변시켜 상기와 같은 문제점을 해결하도록 한다.

도 8은 본 발명 실시예에 따른 가변 파인 세그먼트 생성 방식을 설명하기 위한 것으로, 예를 들어 4비트 상위 데이터에 의해서 결정되는 커스 세그먼트 정보를 MSB(상위 비트) 4비트 온도계 디코더(311)로부터 얻고, 4비트 하위 데이터에 의한 파인 세그먼트 정보를 LSB(하위 비트) 4비트 온도계 디코더(321)로부터 얻어 각각 15비트씩의 정보를 AND 게이트부(331)로 이루어진 로직부에서 논리 연산하는 것으로 확장된 30비트의 출력을 얻을 수 있게 된다.

즉, 15개로 한정된 LSB 온도계 디코더(321)의 선택 가능한 가지 수를 30가지로 확장한 것이 되는데, 이는 단순히 LSB 온도계 디코더의 출력을 2배로 증가시킨 것이 아니라 MSB 온도계 디코더(311)의 출력을 기준으로 LSB 온도계 디코더의 출력을 가변적으로 조절하는 것임에 주의한다.

다시 말해서, MSB 온도계 디코더(311)의 출력이 의미하는 커스 세그먼트의 종류에 따라서 높은 파인 세그먼트 전류값이 필요한 경우에는 LSB 온도계 디코더(321)의 출력에 의한 파인 세그먼트 생성을 위한 정보가 도시된 AND 게이트부(331)의 30개 출력 중 대부분을 이용하도록 하고, 커스 세그먼트의 종류에 따라 작고 정밀한 파인 세그먼트 전류값이 필요한 경우에는 LSB 온도계 디코더(321)의 출력에 의한 파인 세그먼트 생성을 위한 정보가 도시된 AND 게이트부(331)의 30개의 출력 중 일부(최소 1개)만 이용하도록 하는 것으로, 현재 커스 세그먼트의 종류에 따라 몇 개의 AND 게이트부(331) 출력이 상기 LSB 온도계 디코더(321)의 출력에 연동하도록 할 것인지를 가변적으로 결정하는 것이다.

상기 설명한 방식은 본 발명의 실시예 중 하나에 따른 것으로 15개의 LSB 온 도계 디코더(321)의 출력에 연동하는 AND 게이트부(331)의 출력을 커스 세그먼트에 따라 상이하도록 한 것이므로 상기 AND 게이트부(331)의 30개 출력은 단위 전류원과 연결된 조합 가능한 스위치들에 연결되는 방식을 이용할 수 있다. 즉, 가중치의 가변을 한번에 조작 가능한 스위치들의 수로 조절하는 방식을 이용할 수 있다.

예를 들어, 커스 세그먼트 간 편차가 작은 영역에서는 상기 LSB 온도계 디코더(321)의 출력에 의해 상기 AND 게이트부(331)의 출력중 몇 개만 동작하도록 하고, 커스 세그먼트 간 편차가 큰 영역에서는 상기 LSB 온도계 디코더(321)의 출력에 의해 상기 AND 게이트부(331)의 출력중 대부분이 동작하도록 할 수 있다.

물론, 이러한 스위치 숫자를 조절하는 방식으로 가중치를 조절할 수 있으나, 그 외에 상이한 종류의 전류원과 연결된 스위치들을 선택하여 가중치를 조절하는 방식 등도 적용될 수 있다.

도 9는 AND 게이트부의 논리적 연산 방식을 설명하기 위한 예로, 초기에 개발된 구성을 보인 것이다.

도 9에서, 좌측 세그먼트는 커스 세그먼트를 의미하는 것이고, 중앙의 15개씩 두번 배치된 배열은 LSB 온도계 디코더의 출력에 따라 조합 가능한 스위치의 수를 의미하는 것이다. 상기 배열의 상단 번호는 세그먼트로 간주할 수 있다. 그리고, 그 우측의 세그먼트 합(seg sum)은 상기 조합 가능한 스위치를 각각 파인 세그먼트를 구성하는 단위 세그먼트로 볼 때 이들의 합(즉, 조합 가능한 스위치의 수)을 의미하며, 가장 우측의 베이스는 베이스 포인트 값, 즉 커스 세그먼트에 대한 가중치를 의미한다.

상기 LSB 온도계 디코더의 출력에 따라 조합 가능한 스위치의 수를 나타내는 배열을 두 번 중복하여 나타낸 이유는 이들의 조합이 LSB에 의해 결정되는 것으로 15비트 출력을 30비트로 확장함에 있어 실질적인 조합은 LSB에 의해 결정된다는 것을 나타내기 위함이다.

이는 좌측의 이중선 테두리 안의 배열 중 동일한 열이 선택될 때 우측의 단선 테두리가 쳐진 배열의 동일한 열의 스위치도 같이 제어된다는 것을 의미한다. 따라서, LSB 온도계 디코더의 출력에 따른 파인 세그먼트 조합 정보는 좌측의 이중선 테두리 배열 내의 각 세그먼트들을 조합하기 위한 것으로, 각 세그먼트는 커스 세그먼트의 종류에 따라 동시에 동작할 수 있는 스위치들의 수가 달리 할당되게 된다.

예를 들어, 커스 세그먼트가 0인 경우 파인 세그먼트는 가장 큰 값으로 제공되어야 하기 때문에 이중선 테두리 배열을 보면 모든 스위치들이 조작 가능한 상태로 되어 있음을 알 수 있고, 우측의 단선 테두리 배열을 보면 9개의 스위치들이 조작 가능한 상태로 되어 있음을 알 수 있다. 즉, 동시에 조작 가능한 스위치들이 24개가 된다. 이때, 좌측의 1번에 해당하는 스위치를 동작시킬 경우 우측의 1번에 해당하는 스위치도 함께 동작하게 되어 하나의 선택에 따라 2개의 스위치가 동시에 동작하며, 좌측의 2번에 해당하는 스위치를 동작시킬 경우 우측의 2번은 스위치가 할당되지 않았으므로 1개의 스위치만 동작하게 된다. 만일 커스 세그먼트가 15인 경우, 좌측의 1번은 스위치가 할당되지 않고, 우측의 1번 역시 스위치가 할당되지 않았으므로 해당 1번이 선택된다 하더라도 스위치는 동작하지 않게 된다.

도시된 구성에서, 최대로 사용되는 스위치들의 수, 즉 동시 선택 가능한 세그먼트들의 합은 24이며, 최소는 1이다. 이는 최소 상태에서 1개가 선택될 경우 제공되는 파인 세그먼트의 전류를 단위 전류원의 기준으로 할 경우, 최대 상태의 파인 세그먼트 전류는 단위 전류원 24개가 켜지는 경우가 된다는 것을 의미한다.

도시된 바와 같이 한번에 선택 가능한 최대 스위치는 24개이나, 이러한 스위치들이 총 30개의 위치에 분산되어 있다는 것을 알 수 있다.

즉, 도시된 도 9와 같은 방식은 하드웨어로 구현할 경우 복잡해지기 때문에 이를 정리하여 동일한 세그먼트 합계를 가지면서 스위치들의 수를 줄이는 방향으로 재조합하는 것으로 필요한 스위치들의 수를 줄일 수 있다.

도 10은 상기 도 9에 나타낸 경우에서 스위치들의 수를 줄이도록 배열을 재구성한 것이다. 도시한 바와 같이, 전혀 동작하지 않는 스위치들이 있는 우측 단선 테두리 배열의 2열, 4열, 6열, 9열, 11열, 13열은 스위치를 연결할 필요가 없기 때문에 필요한 스위치들의 수를 24개로 줄일 수 있다. 더불어 별도의 제어부 없이 온도계 코드만으로 직접 AND 게이트를 제어할 수 있게 된다. 이를 통해서 온도계 디코더와 AND 게이트만으로 구성되는 도 8과 같은 구성이 가능하게 된다.

따라서, 커스 세그먼트 선택에 다른 파인 세그먼트 조합용 세그먼트는 스위치가 0개 연결되는 경우, 1개 연결되는 경우, 2개 연결되는 경우가 있을 수 있다.

이는 하나의 커스 세그먼트에 대한 파인 세그먼트라 할지라도 단위 전류가 두배씩 증가하는 경우와 한배로 증가하는 경우를 조합하여 비선형적인 전류 증가 배열을 구성할 수 있게 되며, 커스 세그먼트가 달라지는 경우에는 이러한 조합에 대한 가중치 자체가 가변되어 각 커스 세그먼트에 적용해야 할 파인 세그먼트가 적합한 해상도로 조절되게 됨을 의미한다.

위와 같은 스위치 재배열에 따라, 도 5에 도시된 로직부(330)의 출력을 24비트로 할 수 있게 된다.

도 11은 커스 세그먼트의 가중치를 나타낸 표로서, 이는 도 5 및 도 8에 예로 든 4비트 MSB를 이용하는 경우의 예이다. 도시된 바와 같이 가중치 편차는 점차 줄어들게 되며, 이러한 가중치 편차의 감소에 따라 LSB를 통해 조합해야 하는 세그먼트의 수, 즉 동시에 조작 가능한 스위치들의 수도 비선형적으로 줄어들게 된다.

도 12는 도 11에 나타낸 커스 세그먼트의 그래프로서, 도시된 바와 같이 위상 증가에 따라 비선형적으로 진폭 증가치가 감소하여 1/4 사인파 곡선의 궤적을 따라가는 형태로 출력된다.

도시된 그래프는 위상 누적기에서 출력되는 10비트 위상 데이터 중에서 1/4 사인파 위상 확장을 위한 최상위 2비트를 제외한 1/4 사인파 진폭을 생성하기 위한 8비트 위상 데이터를 기준으로 그 출력을 보인 것이다. 결국, 상위 4비트에 대한 비선형 출력이기 때문에 하위 4비트가 변화되는 동안은 해당 출력값이 유지되어 단위 출력인 세그먼트를 만들게 된다. 이러한 커스 세그먼트는 4비트의 낮은 위상 해상도를 가지면서 1/4 사인파 진폭을 모두 표현해야 하므로 계단식으로 거칠게 표현되며 해당 값(베이스 포인트)이 유지되는 하위 4비트의 변화에 대한 기준이 된다.

도 13은 파인 세그먼트의 가중치를 나타낸 표로서, 파인 세그먼트는 LSB에 의해 선택 가능한 세그먼트들의 조합으로 생성되는 것이며, 커스 세그먼트, 즉 MSB 에 의한 세그먼트에 따라 가중치가 0,1,2 중 하나가 되며 이는 실제 각각 스위치 0개, 1개, 2개에 대응될 수 있다.(물론, 전류원을 단위 전류원, 그 2배가 되는 전류원으로 2종류 구성하고 한 세그먼트가 하나의 스위치만 구동할 수 있도록 할 수도있다)

도시된 LSB 세그먼트 가중치는 앞서 도 10의 배열 2개를 하나로 결합한 것이다.

도시된 표를 통해서도 커스 세그먼트에 따라 필요한 LSB 세그먼트의 조합 가능한 총 수가 비선형적으로 줄어드는 것을 알 수 있다.

도 14는 도 13에 도시된 파인 세그먼트의 그래프로서, 도시된 바와 같이 위상 증가에 따라 커스 세그먼트 단위로 사인 가중이 적용된 기울기가 증가했다가 감소하는 형태를 가지며, 상기 각 단위 영역에서의 기울기 최대값은 커스 세그먼트의 비선형적 변화와 같이 위상 증가에 따라 비선형적으로 줄어들게 된다.

즉, 커스 세그먼트가 0인 경우 LSB 세그먼트의 합은 24이며, 실질적으로 15종류의 선택에 따라 가중치 1, 2인 세그먼트들을 조합하여 사인 가중된 형태로 증가하는 15개의 파인 세그먼트 전류를 발생시킬 수 있음을 알 수 있고, 이는 커스 세그먼트 간 편차가 줄어드는 위상 증가에 따라 감소하며, 점차 가능한 선택 종류도 줄어들게 되는 것을 알 수 있다.

도 15는 도 5의 커스 비선형 DAC(360)의 구성을 보인 것으로, 실질적으로 15비트의 제 1온도계 디코더 출력(310)은 각각 하나의 스위치들(410)에 연결되며, 상기 각 스위치들(410)은 각각 상이한 사인 가중된 전류원(420)과 연결된다. 즉, 상 기 커스 비선형 DAC(360)은 15개의 스위치와 15개의 비선형 전류원 만으로 이루어질 수 있다.

도 16은 도 5의 가변 파인 DAC(370) 및 로직부(330)에 해당하는 한 예를 보인 것으로, 도시한 바와 같이 AND 게이트로 이루어진 로직부(510)의 24비트 출력이 각각 연결되는 24개의 스위치들(520)과 상기 각 스위치들에 연결된 단위 전류원(530)으로 구성된다. 도시된 상기 스위치(520)의 조합 구동에 따른 단위 전류원들의 출력을 합산하는 합산부(540)는 실질적인 소자 구성 부분이 아니므로 도시된 가변 파인 DAC 부분은 24개의 스위치와 동일한 단위 가중치의 단위 전류원 24개로 이루어진다.

결국, 본 발명의 실시예에 따른 DDFS의 1/4 사인파 진폭을 생성하는 구성은 2개의 온도계 디코더, 1개의 AND 게이트 로직부, 15개의 가변 전류원 및 이들을 온오프하는 15개 스위치, 그리고 24개의 동일한 단위 전류원 및 이들을 온오프하는 24개의 스위치 뿐이다.

즉, 연산기나 제어기, 단위 기울기 생성부 혹은 베이스 디코더 등과 같은 복잡하고 구현 면적이 큰 구성을 모두 배제하고서도 적응적으로 동작하여 사인파에 근사한 고품질 출력을 빠른 속도로 제공할 수 있게 된다. 예로 든 9비트 해상도의 DDFS의 경우 내부적 구성의 단순화를 통해 크기나 소모 전력은 극단적으로 줄일 수 있으면서도 그 출력 품질은 복잡한 연산기나 제어기를 적용해야 하는 기존의 9비트 해상도의 다른 DDFS들에 비해서 그 출력 품질은 차이가 없거나 더 개선될 수 있다. 더불어 고속 동작이 가능하게 되므로 DDFS의 적용 범위를 확장할 수 있다.

이상에서는 본 발명에 따른 바람직한 실시예들에 대하여 도시하고 또한 설명하였다. 그러나 본 발명은 상술한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 첨부하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능할 것이다.

도 1은 일반적인 직접 디지털 주파수 합성기(DDFS) 구성도.

도 2는 일반적인 비선형 DAC를 이용한 DDFS의 구성도.

도 3은 종래 직접 디지털 주파수 합성기의 구성도.

도 4는 본 발명의 실시예에 따른 직접 디지털 주파수 합성기 구성도.

도 5는 본 발명의 일 실시예에 따른 사인파 진폭 발생부분의 구성도.

도 6은 1/4 사인파 위상 확장을 설명하기 위한 개념도.

도 7은 본 발명의 실시예에 따른 DAC 출력 파형 조합 방식을 보이는 개념도.

도 8은 본 발명의 일 실시예에 따른 가변 가중치 설정 방식을 설명하기 위한 구성도.

도 9 및 도 10은 본 발명의 일 실시예에 따른 가변 가중치 적용 조합을 설명하기 위한 배열 개념도.

도 11은 본 발명의 일 실시예에 따른 비선형 DAC부의 가중치를 나타낸 표.

도 12는 본 발명의 일 실시예에 따른 비선형 DAC부의 출력 파형도.

도 13은 본 발명의 일 실시예에 따른 가변 DAC부의 세그먼트 조합 및 그 가중치를 나타낸 표.

도 14는 본 발명의 일 실시예에 따른 가변 DAC부의 출력 파형도.

도 15은 본 발명의 일 실시예에 따른 커스 비선형 DAC 구성도.

도 16은 본 발명의 일 실시에에 따른 가변 파인 DAC 구성도.

Claims (18)

1. 제어 워드를 누적하여 위상 정보를 제공하는 위상 누적기와;

   상기 위상 누적기의 위상 정보 중 p비트(MSB)에 해당하는 제 1데이터를 이용하여 베이스 포인트를 결정하여 그에 해당하는 커스(coarse) 세그먼트 전류를 생성하는 비선형 DAC(Digital to Analog Converter)부와;

   상기 비선형 DAC부에서 결정된 베이스 포인트를 기준으로 상기 위상 누적기의 위상 정보 중 q비트(LSB)에 해당하는 제 2데이터에 따라 선택되는 세그먼트의 가중치를 가변하여 상기 결정된 베이스 포인트에 결합되는 파인(fine) 세그먼트 전류가 사인(sine) 가중되도록 생성하는 가변 DAC부를 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
2. 청구항 1에 있어서, 상기 비선형 DAC부와 상기 가변 DAC부에는 각각 상기 위상 누적기의 위상 정보 중 최상위 제 3데이터를 이용하여 상기 제 1 및 제 2데이터를 이용하여 얻어지는 1/4사인파 영역의 진폭에 대한 위상을 확장하는 복수의 보수기가 더 포함된 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
3. 청구항 2에 있어서, 상기 제 3데이터 중 한 비트의 데이터를 이용하여 상기 제 1 및 제 2 데이터로부터 얻어지는 진폭을 선택적으로 쉬프팅하는 1비트 DAC부를 더 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
4. 청구항 1에 있어서, 상기 비선형 DAC부는

   상기 제 1데이터를 온도계 디코딩하는 제 1온도계 디코더와;

   상기 제 1온도계 디코더의 출력에 따라 한번에 하나가 동작하도록 연결된 복수의 제 1스위치들과;

   상기 복수의 제 1스위치들에 개별 연결되는 사인 가중된(sine weighted) 비선형 전류원을 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
5. 청구항 4에 있어서, 상기 가변 DAC부는

   상기 제 2데이터를 온도계 디코딩하는 제 2온도계 디코더와;

   상기 제 1온도계 디코더의 출력을 기준으로 복수로 마련된 세그먼트의 가중치를 달리 설정하면서 상기 제 2온도계 디코더의 출력에 따라 상기 세그먼트를 조합하는 로직부와;

   상기 로직부의 출력에 따른 세그먼트 조합에 대응하여 동작하는 복수의 제 2 스위치들과;

   상기 복수의 제 2 스위치들 각각에 연결된 전류원을 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
6. 청구항 5에 있어서, 상기 로직부는 AND 게이트로 이루어지는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
7. 청구항 6에 있어서, 상기 로직부는 상기 제 2온도계 디코더 출력 숫자의 2배를 기준으로 마련되어 각각 선별적으로 단위 전류원을 제공하는 단위 세그먼트 중에서 상기 제 1온도계 디코더의 출력을 기준으로 동시에 사용될 단위 세그먼트의 숫자를 가변하는 것으로 적응적 해상도로 사인 가중되도록 하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
8. 청구항 7에 있어서, 상기 제 2온도계 디코더의 출력 숫자의 2배를 기준으로 마련된 단위 세그먼트의 수는 그 조합을 변형하여 줄일 수 있는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
9. 청구항 1에 있어서, 상기 가변 DAC부는

   상기 제 2데이터를 온도계 디코딩하는 제 2온도계 디코더와;

   상기 제 2온도계 디코더의 출력보다 많은 수의 조합 동작 가능한 제 2 스위치들 및 상기 제 2 스위치들 각각에 연결된 단위 전류원과;

   상기 제 1온도계 디코더의 출력을 기준으로 상기 제 2온도계 디코더의 출력에 따라 조합 가능한 제 2 스위치들의 수를 가변하여 사인 가중 전압을 출력하도록 하는 로직부를 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
10. 청구항 9에 있어서, 상기 제 2온도계 디코더의 출력에 따른 스위치 조합 동작은 상기 비선형 DAC부와 동일하며, 상기 제 1온도계 디코더의 출력에 따른 조합의 단위에 해당하는 제 2 스위치들의 수가 선택적으로 가변되는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
11. 제어 워드를 누적하여 위상 정보를 제공하는 위상 누적기와;

    상기 위상 누적기의 위상 정보 중 최상위 2비트 데이터에 따라 상기 위상 누적기의 나머지 데이터를 선택적으로 보수연산하여 위상을 확장하는 복수의 보수기들과;

    상기 최상위 2비트 데이터 중 1비트를 이용하여 위상 확장을 위한 쉬프팅을 실시하는 제 1비트 DAC와;

    상기 위상 누적기의 위상 정보 중 차상위 제 1데이터를 온도계 디코딩하여 그 출력에 따라 비선형 전류원이 연결된 스위치들 중 하나를 동작시켜 커스 세그먼트 전류를 생성하는 비선형 DAC부와;

    상기 위상 누적기의 위상 정보 중 q비트(LSB)에 해당하는 제 2데이터를 온도계 디코딩한 출력과 상기 제 1데이터의 온도계 디코딩 출력을 AND 연산하여 단위 전류원에 각각 연결된 조합 가능 스위치들의 사용 숫자를 상기 제 1데이터의 온도계 디코딩 출력에 따라 가변하면서 조합하여 사인 가중된 파인 세그먼트 전류를 생성하는 가변형 DAC부를 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
12. 청구항 11에 있어서, 상기 가변형 DAC부는 상기 제 2데이터의 온도계 디코딩 출력과 동일한 수의 조합 가능한 기본 스위치들과, 복수의 선택 가능한 추가 스위치들 및 상기 제 1데이터의 온도계 디코딩 출력에 따라 상기 기본 스위치들에 선택적으로 상기 추가 스위치들을 연동시켜 동작시키는 로직부를 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
13. 청구항 12에 있어서, 상기 제 2데이터의 온도계 디코딩 출력에 따른 기본 스위치의 조합 가능 수는 상기 온도계 디코딩 출력의 수와 동일하며, 이러한 조합을 위한 기본 스위치는 상기 제 1데이터의 온도계 디코딩 출력에 따라 상기 기본 스위치가 동작하지 않거나, 상기 기본 스위치만 동작하거나, 혹은 추가 스위치가 더 연동하여 2개의 스위치가 동작하는 경우로 가변되는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기.
14. 위상 누적기의 출력을 베이스 포인트 지정을 위한 제 1데이터와 사인파에 근사한 추가 값을 얻기 위한 제 2데이터로 구분하는 데이터 구분 단계와;

    상기 제 1데이터를 온도계 디코딩하여 그 출력에 따라 사인 가중된 비선형 전류원과 연결된 스위치를 동작시키는 커스 전류 생성단계와;

    상기 제 2데이터를 온도계 디코딩한 출력과 상기 제 1데이터의 온도계 디코 딩 출력을 논리 연산하는 것으로 상기 제 1데이터의 온도계 디코딩 출력에 따라 가변적으로 가중한 세그먼트를 조합하여 파인 전류를 생성하는 파인 전류 생성 단계와;

    상기 생성된 커스 전류와 파인 전류를 합산하여 사인파 진폭에 해당하는 전류를 생성하는 합산 단계를 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성 방법.
15. 청구항 14에 있어서, 상기 파인 전류 생성 단계는 상기 제 1데이터의 온도계 디코딩 출력에 따라 세그먼트에 대응되는 스위치의 수를 가변하는 단계와, 상기 제 2데이터의 온도계 디코딩 출력에 따라 기 설정된 세그먼트 조합에 의하여 사인 가중된 비선형 파인 전류를 생성하는 단계를 더 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성 방법.
16. 청구항 15에 있어서, 상기 스위치는 각각 단위 전류원과 연결되며, 상기 가변되는 스위치의 수는 0개 내지 2개인 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성 방법.
17. 청구항 15에 있어서, 상기 세그먼트에 동시에 대응하는 스위치들의 최대 수는 상기 제 2데이터의 온도계 디코딩 출력의 수보다 크고 그 2배보다 작은 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성 방법.
18. 청구항 14에 있어서, 상기 데이터 구분 단계는 생성 진폭위상의 확장을 위한 제 3데이터를 구분하는 단계를 더 포함하고, 상기 커스 전류 생성 단계와 상기 파인 전류 생성 단계는 상기 제 3데이터에 의해 처리 데이터를 복수 위치에서 보수 연산하는 단계를 더 포함하며, 상기 합산 단계는 상기 제 3데이터를 기준으로 상기 사인파 진폭에 해당하는 출력 전류를 쉬프팅시키는 단계를 더 포함하는 것을 특징으로 하는 가변 사인파 가중 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성 방법.

Images