KR101080702B1 - 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법 - Google Patents

도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법 Download PDF

Info

Publication number
KR101080702B1
KR101080702B1 KR1020080096805A KR20080096805A KR101080702B1 KR 101080702 B1 KR101080702 B1 KR 101080702B1 KR 1020080096805 A KR1020080096805 A KR 1020080096805A KR 20080096805 A KR20080096805 A KR 20080096805A KR 101080702 B1 KR101080702 B1 KR 101080702B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
perforation
diode package
thin film
Prior art date
Application number
KR1020080096805A
Other languages
English (en)
Other versions
KR20100037471A (ko
Inventor
김영우
김재필
김민성
박성모
양태식
Original Assignee
주식회사 더플렉스
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 더플렉스, 한국광기술원 filed Critical 주식회사 더플렉스
Priority to KR1020080096805A priority Critical patent/KR101080702B1/ko
Publication of KR20100037471A publication Critical patent/KR20100037471A/ko
Application granted granted Critical
Publication of KR101080702B1 publication Critical patent/KR101080702B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법에 관한 것으로 발광 다이오드가 적층되는 천공의 내벽 및 바닥이 도금되어 발광 다이오드로부터 발생한 열이 절연층을 통하지 않고 직접 방열판으로 전달됨으로써 절연층을 사용하는 발광 다이오드 패키지에 비하여 낮은 열 저항 및 높은 열 전달 효율이 있다. 또한, 본 발명의 다이오드 패키지 하면에 형성되는 후막 동판에 의해 여러 개의 발광 다이오드를 직렬 및 병렬로 모듈에 직접 접합할 수 있으며, 이에 따라 방열판을 발광 다이오드 별로 각각 부착해야 하는 불편함을 개선하고, 1개의 방열판을 가진 모듈에 여러 종류의 발광 다이오드를 적용함으로써 조명 및 백라이트 유닛 등 다양한 응용 제품에 적용하도록 할 수 있다.
막힌 천공, 후막 동판, 발광 다이오드, 열 방출

Description

도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법{Light emitted diode package including closed aperture and its manufacture method}
본 발명은 열 방출을 효율적으로 하기 위해서 발광 다이오드 하부에 절연층 대신 도금된 막힌 천공을 형성하여 발광 다이오드의 열을 신속하게 방출하여 방열 효과를 향상시킨 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법에 관한 것이다.
현재 발광 다이오드 패키지의 열 방출을 위해 열 방출 슬러그가 구비된 발광 다이오드를 금속 배선 기판 모듈에 실장하여 방열시키는 방법 또는 금속 방열 배선 기판에 천공을 형성하여 금속 기판에 발광 다이오드를 접합하는 방식을 사용하고 있다.
그러나, 상기의 방법은 금속 배선 기판 위에 절연층으로 인한 열 방출 효율이 감소하는 문제 및 금속 배선 기판에 접합하는 발광 다이오드 간에 직렬 및 병렬 연결이 제한적인 문제가 있다.
도 7a 내지 도 7c는 리드 프레임 발광 다이오드 패키지를 나타낸 도면으로서 고출력 발광 다이오드(700a, 700b, 700c)로부터 열 방출 확산 기판(710a, 710b, 710c) 전달 과정에서 열 전도도가 낮은 장벽층을 3개 이상 가진다.
첫 번째 장벽층은 고출력 발광 다이오드(700a, 700b, 700c)와 열 방출 슬러그(720a, 720b, 720c)를 부착하여 열전도도를 높인 접착제(730a, 730b, 730c)로서 열전도도는 0.3W/mK ~ 1W/mK의 범위를 나타내며, 접합 두께는 50㎛ ~ 150㎛를 나타낸다
두 번째 장벽층은 열 방출 슬러그(720a, 720b, 720c)와 배선 기판의 배선층(740a, 740b, 740c)을 부착하기 위한 솔더 또는 접착제(730a, 730b, 730c)로서, 솔더는 주석(Sn)과 납(Pb)의 비율에 따라 열 전도도가 37W/mK ~ 55W/mK의 범위에서 분포하고, 열전도도를 높인 접착제의 열 전도도는 0.3W/mK ~ 1W/mK의 범위를 나타내며, 접합두께는 50㎛ ~ 150㎛를 나타낸다.
세 번째 장벽층은 배선 기판의 절연층(750a, 750b, 750c)으로 열 전도도는 0.35W/mK ~ 23W/mK이며, 두께는 50㎛ 이상을 나타낸다.
상기 고출력 발광 다이오드(700a, 700b, 700c)가 동일하다고 하더라도 열 전달 매체의 종류와 두께 및 구조에 따라 고출력 발광 다이오드(700a, 700b, 700c)의 접합 온도 상승에 지대한 영향을 주게 되며, 특히 열전도도가 낮은 접합층이 많을수록 열 흐름의 장벽으로 작용하여 열적인 피로를 증가시키며 장기적인 구동과 성능의 신뢰성을 저하시키는 문제가 있다.
또한, 방열 배선 기판에 천공을 형성하여 발광 다이오드를 접합한 도 8a 및 도 8b는, 발광 다이오드가 수평형 및 플립칩 구조일 경우(도 9a, 도 9c) 열 방출 방향과 전류 흐름의 방향이 상이하기 때문에 도 8a의 금속 기판 위에 직접 접합한 구조로 방열을 할 경우, 전류가 금속 기판에 흐르지 않으므로 하는 방식으로 발광 다이오드 간에 직렬 및 병렬 배선이 용이하나, 수직형 발광 다이오드가(도 9b) 도 8b의 금속 배선 기판에 접합 된 구조의 경우에는 양극이 모두 병렬로 연결되어 구동 전압이 높아지고, 구동 전류는 1개의 발광 다이오드와 같은 수준에서 설계를 해야 하므로 패키지를 조명 및 백라이트 유닛(Back Light Unit : BLU)과 같은 응용 제품에 적용하기가 매우 어려운 문제가 발생한다.
따라서, 1개의 방열 구조를 가진 모듈 배선 기판에 여러 종류의 발광 다이오드를 다양하게 적용할 수 있는 패키지가 요구된다.
본 발명은 종래 기술의 문제을 해결하기 위하여 발광 다이오드에서 발생한 열이 절연층을 통하지 않고 직접 방열판으로 전달됨으로써 높은 열 전달 효율을 갖는 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법을 제공하는 데에 목적이 있다.
또한, 본 발명은 발광 다이오드 종류에 따른 별도의 방열판을 부착하는 불편함을 개선한 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법을 제공하는 데에 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법에 있어서, 발광 다이오드 패키지에 천공을 형성하고, 천공 내부를 도금시켜 제 1박막과 제 2박막이 전기적으로 도통하도록 구성하여 발광 다이오드에서 발생한 열을 신속하게 발열시킬 수 있다.
본 발명은 도금된 천공을 구비한 발광 다이오드 패키지 관한 것으로, 비아홀 및 천공을 포함하는 배선기판 및 제 1, 2박막, 상기 식각면 하부에 순차적으로 적층되는 발광 다이오드, 형광체 및 봉지제를 포함하는 발광 다이오드 패키지에서 상기 배선기판의 하부에 위치하며, 양극과 음극으로 분리되는 후막 동판을 포함하고, 내벽 및 바닥면이 제 2박막 및 제 1, 2 도금층으로 도금되는 막힌 천공을 포함하며, 상기 제 2도금층의 상부에 적층되는 발광 다이오드를 포함하는 것이 바람직하다.
본 발명에서 상기 1,2 박막은 구리 박막인 것이 바람직하다.
본 발명에서 상기 제 1도금층은 니켈 도금층이며, 상기 제 2도금층은 금 또는 은 도금층인 것이 바람직하다.
본 발명에서 상기 후막 동판의 두께는 0.2mm 이상 0.6mm 이하인 것이 바람직하다.
본 발명에서 상기 막힌 천공은 원형 및 다각형인 것이 바람직하다.
본 발명에서 상기 발광 다이오드는 수직형, 수평형 및 플립칩 발광 다이오드인 것이 바람직하다.
본 발명에서 상기 배선기판은 프리프레그 또는 CCL인 것이 바람직하다.
본 발명에서 상기 막힌 천공의 바닥면의 대각 길이는 상기 발광 다이오드의 대각 길이의 1.2 배인 것이 바람직하다.
또한, 본 발명은 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법에 관한 것으로 배선기판에 비아홀 및 천공을 식각하는 제 1단계를 포함하고, 상기 배선기판의 하부에 후막 동판을 형성하고, 상기 배선기판의 상부에 제 1박막을 형성하는 제 2단계를 포함하며, 상기 비아홀, 천공 및 제 1박막의 상부에 제 2박막을 형성하고, 상기 천공의 양면에 위치한 제 1박막과 제 2박막의 소정의 위치에 배선을 위한 식각을 하는 제 3단계를 포함한다. 그리고, 상기 비아홀의 내부 및 상기 단계에서 식각이 이루어지지 않은 제 1,2 박막의 상부에 봉지제 댐을 형성하는 제 4단계를 포함하며, 상기 제 2박막이 형성된 천공에 발광 다이오드를 형성하는 제 5단계를 포함하는 것이 바람직하다.
본 발명에서 상기 제 1단계는 상기 비아홀 및 천공은 밀링 비트 및 레이저에 의해 식각되는 것이 바람직하다.
본 발명에서 상기 제 4단계는 상기 봉지제 댐이 형성되지 않은 제 2박막의 상부에 제 1,2 도금층을 적층하는 것이 바람직하다.
본 발명에서 상기 제 1단계 및 제 2단계에서 상기 후막 동판, 상기 인쇄 회로기판 및 상기 제 1박막을 순차적으로 적층한 후, 상기 비아홀 및 천공을 형성하는 것이 바람직하다.
본 발명에서 상기 발광 다이오드의 상부에 형광체 및 봉지제를 형성하는 것이 바람직하다.
본 발명에서 상기 제 1단계 및 제 2단계에서 상기 제 1단계에서 형성된 비아홀 및 천공을 포함하는 배선기판의 상부에 상기 비아홀 및 천공이 형성된 CCL 및 제 1박막을 형성하고, 상기 배선기판의 하부에 후막 동판을 형성하는 것이 바람직하다.
본 발명에서 상기 비아홀 및 천공은 밀링 비트, 야그, 엑시머 및 이산화탄소(CO2) 레이저에 의해 형성되는 것이 바람직하다.
본 발명에 의하면, 막힌 천공의 내벽 및 바닥면을 도금하고 발광 다이오드를 형성함으로써, 발광 다이오드에서 발생한 열을 막힌 천공 하부에 위치하는 후막 동판으로 신속하게 확산하고, 상기 후막 동판 하부의 방열판을 통해 열을 방출함으로써 열 전달 효율을 향상시키는 효과가 있다.
그리고, 배선 연결 없이 제 1, 2박막을 통해 발광 다이오드의 전기적인 연결을 함으로써 발광 다이오드의 종류에 관계없이 하나의 배선기판과 방열판을 통해 회로 형성이 가능한 효과가 있다.
또한, 발광 다이오드의 종류에 관계없이 적용 가능하기 때문에, 폴리이미드의 절연체를 적용하였을 경우 특정 모듈에 접합하지 않고도 멀티어레이 패키지와 같은 기능의 모듈을 대체할 수 있는 효과가 있다.
게다가, 발광 다이오드로부터 발생한 열이 절연층을 통하지 않고 직접 방열판으로 전달함으로써, 기존 패키지와 모듈에 비하여 낮은 열 저항 및 높은 열 전달 효율을 제공하며, 가격 대비 높은 성능의 발광 다이오드 패키지를 구현할 수 있는 효과가 있다.
본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1a 내지 도 1e는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지를 나타낸 도면이다.
도 1a를 참조하면, 발광 다이오드(102), 막힌 천공(104) 및 후막 동판(106)을 포함하며, 후막 동판(106)은 양극과 음극으로 분리되며, 0.2mm 이상 0.6mm 이하의 두께의 구리로 형성할 수 있으며, 도면에 도시하지는 않았지만 후막 동판(106)의 하부에 0.7㎛ 두께의 니켈을 도금할 수 있다.
그리고, 후막 동판(106)의 상부에는 비아홀(112) 및 천공을 포함하는 배선기판 및 제 1박막(110)을 적층할 수 있으며, 그 상부에 제 2박막(114)을 도포할 수 있다.
그리고, 상기 배선기판은 절연층(108)으로 형성할 수 있으며, 절연층(108)은 FR-4, BT(Bismaleimide Triazine) 및 Polymide 필름 중 선택되는 물질에 의해 이루어질 수 있으며, 제 1박막(110) 및 제 2박막(114)은 구리(Cu)로 이루어질 수 있다.
막힌 천공(104)은 천공 내벽 및 바닥면에 도금된 제 2박막(114)과 제 2박막(114)의 상부에 제 1도금층(116) 및 제 2도금층(118)으로 도금하여 형성할 수 있다.
제 1도금층(116)은 0.7㎛ 두께 이상의 니켈로 형성할 수 있으며, 제 2도금층(118)은 0.3㎛ 두께 이상의 금(Au) 또는 은(Ag)으로 형성할 수 있다.
발광 다이오드(102)는 제 2박막 및 제 1,2 도금층으로 내벽 및 바닥면이 도금된 막힌 천공(104)의 내부에 위치하며, 발광 다이오드(102)의 높이는 막힌 천공(104)의 높이보다 낮게 형성되고, 발광 다이오드(102)의 대각길이는 막힌 천공(104)의 대각 길이보다 짧게 형성될 수 있다. 더욱 바람직하게는 막힌 천공(104)의 대각길이는 발광 다이오드(102)의 대각길이의 1.2배 이상으로 형성할 수 있다.
그리고, 발광 다이오드(102)를 감싸며 형광체(120)가 형성될 수 있으며, 형광체(120) 상부에는 봉지제(122)가 도포될 수 있다.
제 2박막(114)으로 둘러싸인 비아홀(112)은 그 내부가 봉지제 댐(124)으로 충진될 수 있으며, 양쪽의 비아홀(112)에 충진되는 봉지제 댐(124)을 기준으로 막힌 천공(104)에 위치한 발광 다이오드(102), 형광체(120) 및 봉지제(122)가 형성될 수 있다.
봉지제 댐(124)은 에폭시, 실리콘 또는 폴리이미드 보호 필름으로 형성될 수있으며 그 두께는 50㎛ 이하로 형성할 수 있다.
도 1b를 참조하면, 상기 도 1a에서 형성된 하나 이상의 발광 다이오드 패키지(100)를 하나의 방열판(130)에 접합하는 구조로서, 후막 동판(106)의 하부에 솔더 레지스트 층(126)을 형성하고, 그 하부에 하나의 방열판(130)을 형성할 수 있다.
솔더 레지스트 층(126)은 후막 동판(106)에 도금된 니켈층(미도시)과 방열판(130)과의 전기적인 단락을 방지하기 위해 징검다리 형태로 형성할 수 있으며 (도 1c참조), 바람직하게는 20㎛ 이하의 두께로 형성할 수 있다.
그리고, 징검다리 형태로 제작됨에 따라 형성되는 빈 공간 열 전도성 기름(128)을 충진하여 발광 다이오드(102)로부터 발생한 열이 후막 동판(106)에서 1차 방열을 하고, 열전도성 기름(128)과 솔더 레지스터층(128)을 통해 2차 방열을 하도록 할 수 있다.
방열판(130)은 발광 다이오드(102)에서 발생하는 열이 막힌 천공(104)의 바닥면의 제 2박막(114)을 통과하여 후막 동판(106)으로 전달되고, 후막 동판(106)으로 전달된 열을 확산 및 방출할 수 있다.
그리고, 방열판(130)과 후막 동판(106) 사이에 솔더 레지스트 층(126)을 형성하지 않을 경우에는 방열판(130)을 산화막으로 코팅하여 사용할 수 있다.
도 1d는 봉지제 댐(124)을 형성하기 전에 한 개 이상의 발광 다이오드(102)를 형성하기 위한 막힌 천공(104)이 형성된 발광 다이오드 패키지(100)의 상면도이며, 도 1e는 봉지제 댐(124)을 형성한 후 발광 다이오드(102)를 형성하고 와이어 본딩이 이루어진 발광 다이오드 패키지(100)를 나타낸 상면도이다.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지를 나타낸 도면이다.
도 2a 및 도 2b를 참조하면, 수직형 발광 다이오드(200)를 접합하기 위해 제 2박막(114) 중 한쪽 극성으로 막힌 천공(104)과 연결하여 전기적으로 단락시키며, 다른 한쪽의 극성은 와이어 본딩을 하여 전류가 흐를 수 있도록 한다. 이에 의해 수직형 발광 다이오드(200)에 의해 발생한 열이 제 2박막(114)과 후막 동판으로 확산되어 열 포화 용량을 증가시킬 수 있다.
도 2c를 참조하면 열 방출 방향과 전류 흐름의 방향이 분리되어 있는 수평형 발광 다이오드(210)를 상기 도 2a 및 도 2b에서와 같이 패키지 모듈에 장착하여 한 쪽 극성이 막힌 천공(104)과 전기적으로 단락되어도 발광 다이오드가 동작할 수 있다.
도 3a 내지 도 3f는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면으로서, 프리프레그(300)로 이루어진 기판에 식각 또는 부식을 통해 천공(302)과 비아홀(112)을 형성할 수 있다(도 3a, 도 3b).
천공(302) 및 비아홀(112)이 형성된 프리프레그(300)의 하부에 후막 동판(106)을 접합하고, 상부에 제 1박막(110)을 형성할 수 있다(도 3c).
제 1박막(110)은 기판에 형성된 막힌 천공(104)과 비아홀(112)과 동일한 위치를 식각 또는 부식을 통해 제거한 후에 천공(302), 비아홀(112), 제 1박막(110) 및 후막 동판(106)의 상부에 전체적으로 무전해 및 전해 구리 도금막으로 형성된 제 2박막(114)을 도금할 수 있다(도 3d).
제 1박막(110)과 제 2박막(114)에 전기 배선을 위해 부식 또는 식각을 실행하고, 후막 동판(106)에 극성을 분리하기 위해 소정의 부분에 부식 또는 식각을 실행할 수 있다(도 3e). 이때, 상기 부식 또는 식각이 실행되는 소정의 부분은 한정되는 것은 아니나 후막 동판(106)과 전기배선이 형성될 수 있는 제 1, 2박막(110, 114)의 하부에 위치하는 프리프레그(300)가 접하는 부분인 것이 바람직하다.
전기 배선이 형성되는 제 1, 2박막(110, 114)을 제외한 부분, 즉 비아 홀(112)이 형성되어 있는 부분의 상부에 봉지제 댐(124)을 형성하고, 그 외의 부분에 제 1,2 도금층(116, 118)을 도금할 수 있다. 이때, 제 1도금층(116)은 니켈 도금막으로 형성될 수 있으며, 제 2도금층(118)은 금 또는 은 도금막으로 형성하여 막힌 천공(104)의 내벽 및 바닥면을 도금할 수 있다(도 3f).
그리고, 제 2박막(114) 및 제 1,2 도금층(116, 118)으로 도금된 막힌 천공(104)에 발광 다이오드를 구비하고 전기배선, 형광체 및 봉지제 등을 형성하여 발광 다이오드 패키지를 구성할 수 있다.
도 4a 내지 도 4f는 본 발명의 일 실시 예에 따른 CCL을 이용한 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면으로서, 상기 도 3a 내지 도 3f에서 프리프레그(300) 기판 대신 인쇄회로기판의 원자재인 CCL(Copper Clad Laminare,400)를 이용할 수 있다.
CCL(400)은 상하의 박막 동판(402)으로 절연층(404)을 감싸서 형성되는 기판으로서(도 4a), 레이저 또는 밀링 비트를 이용하여 CCL의 상하부의 전기적인 연결을 위한 비아홀(112)과 천공(302)을 형성할 수 있다(도 4b).
상기 레이저 방법을 사용할 경우에는 한정되는 것은 아니나 250nm~380nm의 단파장 야그, 엑시머 레이저 또는 9500nm 이상의 장파장인 CO2 레이저를 적용할 수 있다.
비아홀(112)과 막힌 천공(104)이 형성된 CCL(400)은 미리 가공된 프리프레그(300)를 접합제로 사용하여 후막 동판(106)에 접합한 후(도 4c), 비아홀(112)과 막힌 천공(104)이 형성된 CCL(400) 및 후막 동판(106)의 상부에 무전해 및 전해 도금막으로 형성된 제 2박막(114)을 도금하고(도 4d), 전기 배선을 위한 식각을 할 수 있다(도 4e).
그리고, 전기 배선이 없는 비아홀(112) 및 제 2박막(114) 부분 즉, 막힌 천공(104)을 제외한 부분에 봉지제 댐(124)을 형성하고, 막힌 천공(104)의 내벽 및 바닥면에 니켈(제 1도금층,116), 금 또는 은 도금막(제 2도금층,118)을 이중으로 형성할 수 있다(도 4f).
상기 도 4f에 의해 형성된 천공 내에 발광 다이오드를 구비하고, 전기배선 및 형광체를 적층한 후, 봉지재 댐(124) 사이로 봉지제를 형성하여 막힌 천공을 구비한 발광 다이오드 패키지를 형성할 수 있으며, 상기에 의해 형성된 다수의 발광 다이오드 패키지는 하나의 방열판에 부착할 수 있다.
도 5a 내지 도 5e는 본 발명의 일 실시 예에 따른 레이저 가공방법을 이용한 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면으로서, 상기 도 3a 내지 도 4f에서와 같이 미리 비아홀(112) 및 천공을 형성하지 않고, 박막을 적층 후 레이저를 통해 발광 다이오드 패키지를 구현하는 방법을 나타낸다.
도 5a 내지도 5e를 참조하면, 후막 동판(106)과 제 1박막(110)을 프리프레그(300)를 통해 접합하여, 후막 동판(106), 프리프레그(300), 제 1박막(110)의 순서대로 증착한 후 레이저를 이용하여 비아홀(112) 및 막힌 천공(104)을 형성할 수 있다. 그리고, 그 이후의 과정은 상기의 도 3d 내지 도 3f 또는 도 4d 내지 도 4f와 동일하게 실행할 수 있다.
도 6a 내지 도 6e는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지 제작의 시뮬레이션을 나타낸 사진으로서, 도 6a는 막힌 천공을 구비한 배선 기판의 상면도 사진이며, 도 6b는 후막 동판에 대한 전기적인 배선 및 방열 구조를 나타낸 상면도 사진이고, 도 6c는 막힌 천공에 발광 다이오드를 접합하고 봉지제 및 형광체를 도포한 상면도 사진이다. 그리고, 도 6d는 도금된 막힌 천공을 확대한 사진이며, 도 6e는 막힌 천공에 발광 다이오드를 접합한 후 봉지제 및 형광체를 도포한 사진이다.
도 10은 종래 발광 다이오드 패지지와 본 발명의 막힌 천공을 포함하는 발광 다이오드 패키지의 열 저항을 측정한 그래프로서, 본 발명(A)이 종래 기술(B,C)보다 열 저항이 작고 열 방출 효율이 우수함을 알 수 있다.
이때, 본 발명(A)은 상기의 도 1의 패키지 즉, CAPOB를 사용할 수 있으며, 종래 기술의 B는 도 7a 내지 도 7c의 MCPCB를 사용할 수 있고, 종래 기술의 C는 도 6a 내지도 6e의 패키지를 PCB기판에 실장하여 사용할 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다"등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시 형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 본 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대처할 수 있다. 또한, 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
도 1a 내지 도 1e는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지를 나타낸 도면.
도 2a 내지 도 2c는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지를 나타낸 도면.
도 3a 내지 도 3f는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면.
도 4a 내지 도 4f는 본 발명의 일 실시 예에 따른 CCL을 이용한 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면.
도 5a 내지 도 5e는 본 발명의 일 실시 예에 따른 레이저 가공방법을 이용한 도금된 천공을 구비한 발광 다이오드 패키지 제작 방법을 나타낸 도면.
도 6a 내지 도 6e는 본 발명의 일 실시 예에 따른 도금된 천공을 구비한 발광 다이오드 패키지 제작의 시뮬레이션을 나타낸 사진.
도 7a 내지 도 7c는 종래의 리드 프레임 발광 다이오드 패키지를 나타낸 도면.
도 8a 및 도 8b는 종래의 발광 다이오드 직접 부착형 금속 방열 배선 기판을 나타낸 도면.
도 9a 내지 도 9c는 수직형, 수평형 및 플립칩 발광 다이오드의 전류 및 열 방출 통로를 나타낸 도면.
도 10은 종래 발광 다이오드 패지지와 본 발명의 막힌 천공을 포함하는 발광 다이오드 패키지의 열 저항을 측정한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
100 : 발광 다이오드 패키지 102 : 발광 다이오드
104 : 막힌 천공 106 : 후막 동판
108, 404 : 절연층 110 : 제 1박막
112 : 비아홀 114 : 제 2박막
116 : 제 1도금층 118 : 제 2도금층
120 : 형광체 122 : 봉지제
124 : 봉지제 댐 126 : 솔더 레지스트 층
128 : 열 전도성 기름 130 : 방열판
300 : 프리프레그 302 : 천공
400 : CCL 402 : 상하의 박막 동판
700a, 700b, 700c : 고출력 발광 다이오드 710a, 710b, 710c : 기판
720a, 720b, 720c : 열 방출 슬러그 730a, 730b, 730c : 접착제
740a, 740b, 740c : 배선층 750a, 750b, 750c : 절연층

Claims (15)

  1. 비아홀 및 천공을 포함하는 배선기판 및 제 1, 2박막, 상기 천공의 식각면 하부에 순차적으로 적층되는 발광 다이오드, 형광체 및 봉지제를 포함하는 발광 다이오드 패키지에 있어서,
    상기 배선기판의 하부에 위치하며, 양극과 음극으로 분리되는 후막 동판;
    내벽 및 바닥면이 제 2박막 및 제 1, 2 도금층으로 도금되는 막힌 천공; 및
    상기 제 2도금층의 상부에 적층되는 발광 다이오드를 포함하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지.
  2. 제 1항에 있어서, 상기 1,2 박막은 구리 박막인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지.
  3. 제 1항에 있어서, 상기 제 1도금층은 니켈 도금층이며, 상기 제 2도금층은 금 또는 은 도금층인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지.
  4. 제 1항에 있어서, 상기 후막 동판의 두께는 0.2mm 이상 0.6mm 이하인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지.
  5. 제 1항에 있어서, 상기 막힌 천공은 원형 및 다각형인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지.
  6. 제 1항에 있어서, 상기 발광 다이오드는 수직형, 수평형 및 플립칩 발광 다이오드인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지.
  7. 제 1항에 있어서, 상기 배선기판은 프리프레그 또는 CCL인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지.
  8. 제 1항에 있어서, 상기 막힌 천공의 바닥면의 대각 길이는 상기 발광 다이오드의 대각 길이의 1.2 배인 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지.
  9. 배선기판에 비아홀 및 천공을 식각하는 제 1단계;
    상기 배선기판의 하부에 후막 동판을 형성하고, 상기 배선기판의 상부에 제 1박막을 형성하는 제 2단계;
    상기 비아홀, 천공 및 제 1박막의 상부에 제 2박막을 형성하고, 상기 천공의 양면에 위치한 제 1박막과 제 2박막의 소정의 위치에 배선을 위한 식각을 하는 제 3단계;
    상기 비아홀의 내부 및 상기 단계에서 배선을 위한 식각이 이루어지지 않은 제 1,2 박막의 상부에 봉지제 댐을 형성하는 제 4단계; 및
    상기 제 2박막이 형성된 천공에 발광 다이오드를 형성하는 제 5단계를 포함하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.
  10. 제 9항에 있어서, 제 1단계의 상기 비아홀 및 천공은 밀링 비트 및 레이저에 의해 식각되는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.
  11. 제 9항에 있어서, 제 4단계에서는 상기 봉지제 댐이 형성되지 않은 제 2박막의 상부에 제 1,2 도금층을 적층하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.
  12. 제 9항에 있어서, 상기 제 1단계 및 제 2단계에서
    상기 후막 동판, 상기 배선기판 및 상기 제 1박막을 순차적으로 적층한 후, 상기 비아홀 및 천공을 형성하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.
  13. 제 9항에 있어서, 상기 발광 다이오드의 상부에 형광체 및 봉지제를 형성하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.
  14. 제 9항에 있어서, 상기 제 1단계 및 제 2단계에서
    상기 제 1단계에서 형성된 비아홀 및 천공을 포함하는 배선기판의 상부에 상기 비아홀 및 천공이 형성된 CCL 및 제 1박막을 형성하고, 상기 배선기판의 하부에 후막 동판을 형성하는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.
  15. 제 14항에 있어서, 상기 비아홀 및 천공은, 밀링 비트, 야그, 엑시머 또는 이산화탄소(CO2) 레이저 중에서 선택되는 어느 하나에 의해 형성되는 것을 특징으로 하는 도금된 천공을 구비한 발광 다이오드 패키지의 제작방법.
KR1020080096805A 2008-10-01 2008-10-01 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법 KR101080702B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080096805A KR101080702B1 (ko) 2008-10-01 2008-10-01 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080096805A KR101080702B1 (ko) 2008-10-01 2008-10-01 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법

Publications (2)

Publication Number Publication Date
KR20100037471A KR20100037471A (ko) 2010-04-09
KR101080702B1 true KR101080702B1 (ko) 2011-11-07

Family

ID=42214664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080096805A KR101080702B1 (ko) 2008-10-01 2008-10-01 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법

Country Status (1)

Country Link
KR (1) KR101080702B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101129002B1 (ko) * 2010-04-28 2012-03-23 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
WO2011136470A2 (en) * 2010-04-28 2011-11-03 Lg Innotek Co., Ltd. Optical package and manufacturing method thereof
KR101051690B1 (ko) * 2010-04-28 2011-07-25 엘지이노텍 주식회사 광 패키지 및 그 제조 방법
KR101128991B1 (ko) * 2010-04-29 2012-03-23 엘지이노텍 주식회사 사이드 뷰 광 패키지 및 그 제조 방법
KR101924258B1 (ko) * 2016-05-27 2019-02-22 전자부품연구원 반도체 패키지 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167026A (ja) 2003-12-03 2005-06-23 Sharp Corp 半導体発光装置
JP2007189006A (ja) 2006-01-12 2007-07-26 Hitachi Aic Inc プリント配線板及びそれを使用したｌｅｄ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167026A (ja) 2003-12-03 2005-06-23 Sharp Corp 半導体発光装置
JP2007189006A (ja) 2006-01-12 2007-07-26 Hitachi Aic Inc プリント配線板及びそれを使用したｌｅｄ装置

Also Published As

Publication number Publication date
KR20100037471A (ko) 2010-04-09

Similar Documents

Publication Publication Date Title
CN107112297B (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
JP5246970B2 (ja) 陽極酸化金属基板モジュール
US9091421B2 (en) LED array module and manufacturing method thereof
TW201232854A (en) Substrate structure of LED packaging and manufacturing method of the same
US8263871B2 (en) Mount board and semiconductor module
JP4735941B2 (ja) 発光素子用の配線基板
KR20080057881A (ko) 인쇄회로기판, 이를 포함하는 발광 장치 및 그 제조 방법
JP2008277817A (ja) 放熱モジュール及びその製造方法
US9844142B2 (en) Radiant heat circuit board and method for manufacturing the same
JP4992532B2 (ja) 放熱基板及びその製造方法
US8746308B2 (en) Manufacturing method of package carrier
US20130062656A1 (en) Thermally enhanced optical package
JP2009054801A (ja) 放熱部材及びそれを備えた発光モジュール
KR101080702B1 (ko) 도금된 천공을 구비한 발광 다이오드 패키지 및 그의 제작방법
KR101719692B1 (ko) 인쇄 회로 기판과 이의 제조방법 및 이를 이용한 ｌｅｄ 모듈과 ｌｅｄ 램프
JP2018529231A (ja) Ｌｅｄデバイスを製造する方法
KR20120100303A (ko) 인쇄회로기판, 이를 구비한 발광모듈, 발광모듈을 구비하는 조명유닛 및 발광모듈 제조방법
KR100923784B1 (ko) 방열 특성이 우수한 금속 회로 기판 및 그 제조 방법
US9241399B2 (en) Printed circuit board and light emitting device
KR20200098179A (ko) 회로기판
JP5062583B2 (ja) 電子部品用パッケージ
CN103050585A (zh) 发光芯片封装方法及其结构
KR101125655B1 (ko) 방열 경성 ｐｃｂ 및 이의 제조 방법
JP2017063094A (ja) 電子部品搭載用モジュール、及び、電子部品搭載用モジュールの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161026

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 9