KR101080511B1 - 식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법 - Google Patents

식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법 Download PDF

Info

Publication number
KR101080511B1
KR101080511B1 KR20110077271A KR20110077271A KR101080511B1 KR 101080511 B1 KR101080511 B1 KR 101080511B1 KR 20110077271 A KR20110077271 A KR 20110077271A KR 20110077271 A KR20110077271 A KR 20110077271A KR 101080511 B1 KR101080511 B1 KR 101080511B1
Authority
KR
South Korea
Prior art keywords
pin
chip
input
output interface
authentication
Prior art date
Application number
KR20110077271A
Other languages
English (en)
Inventor
김동규
최병덕
김동현
박상선
지광현
Original Assignee
(주) 아이씨티케이
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아이씨티케이, 한양대학교 산학협력단 filed Critical (주) 아이씨티케이
Priority to KR20110077271A priority Critical patent/KR101080511B1/ko
Priority to PCT/KR2011/005830 priority patent/WO2013018947A1/ko
Priority to CN201180072740.0A priority patent/CN104025122A/zh
Priority to JP2014523825A priority patent/JP2014522180A/ja
Priority to US14/236,733 priority patent/US9996836B2/en
Priority to EP11870389.1A priority patent/EP2741239B1/en
Application granted granted Critical
Publication of KR101080511B1 publication Critical patent/KR101080511B1/ko
Priority to JP2015223639A priority patent/JP6204439B2/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/401—Transaction verification
    • G06Q20/4012—Verifying personal identification numbers [PIN]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07345—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Accounting & Taxation (AREA)
  • Mathematical Physics (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Finance (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

식별키 누출을 방지하는 IC 칩 및 이의 인증 방법이 개시된다. 금융 기능을 수행할 수 있는 IC 칩에 있어서, 상기 IC 칩을 이용한 금융 기능 수행 시 인증에 사용되는 PIN을 제공하는 PIN 제공부, 상기 IC 칩에 대한 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스를 통해 외부로 제공되면 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는 차단부를 포함할 수 있다.

Description

식별키 누출을 방지하는 ＩＣ 칩 및 이의 인증 방법{INTEGRATED CIRCUIT CHIP PREVNETING LEAK OF IDENTIFICATION KEY AND METHOD FOR CERTIFICATION OF THE INTEGRATED CIRCUIT CHIP}
본 발명의 실시예들은 IC(Integrated Circuit) 칩의 사용에서 인증 수단이 되는 식별키, 이를테면 PIN(Personal Identification Number)의 노출을 근본적으로 차단할 수 있는 IC 칩과 상기 IC 칩을 인증하는 방법에 관한 것이다.
보다 특정하게는 본 발명의 실시예들은 스마트 카드를 활성화(Activation)시키는 과정 및/또는 금융 결제 수행 과정에서의 인증을 수행하는 데에 연관되며, 카드를 활성화 한 이후에는 외부에서의 카드 내부에 있는 식별 정보, 이를테면 PIN(Personal Identification Number)에 접근하는 것이 불가능하도록 하는 기술에 연관된다.
최근 신용카드 스마트 카드 등 금융 기능을 갖는 IC(Integrated Circuit) 칩은 사용의 편리성이 높아, 점점 현금을 대신하여 수단으로 사용되고 있다.
그러나 사용의 편리성에도 불구하고, 이러한 금융 기능을 갖는 IC 칩은, 물리적인 카드 복제나 카드 번호 해킹 등에 의한 사고가 종종 보고되고 있어서, 본인 확인 과정을 신뢰성 있게 수행하는 것이 요구된다.
이러한 본인 확인 과정은 종종 시점에 사용자 개인의 고유정보인 PIN(Personal Identification Number)을 확인하는 것으로써 수행되는데, 이 PIN은 특정 사용자의 본인 확인을 위한 거의 유일한 인증 도구일 수 있음에도 불구하고, 금융기관 서버의 해킹 등에 의한 PIN 자체의 노출에 의해 무력화되는 위험이 있었다.
한편, 한국 공개번호 10-2007-0084351 "보안 센서 칩"에는 물리적 파라미터에 관한 디지털 정보를 기록하기 위하여 센서 칩에 CPUF(Controlled Physical Random Function) 코딩 형태로 CPUF가 제공되는 것이 기재되어 있지만, 이를 신용카드에 적용한다 할 지라도 금융기관 서버의 해킹 등에 의한 PIN 자체의 노출 위험으로부터 자유로울 수 없다.
이를 테면, 종래와 같이 신용카드사 등 금융기관이 PIN을 특정 사용자에게 발급하고, 금융기관들이 보관한 후 사용자의 시점에 사용자가 금융기관으로부터 발급 받은 PIN을 정확히 입력하는 경우에 인증을 수행한다면, 보안 공격에 의해 노출된 PIN으로 인한 부정 사용에 대해 금융기관은 책임을 면제받을 수 없었다.
이처럼, 종래의 PIN 발급 및 관리 방식에 따르면, 금융기관에 의한 해킹 공격 등 보안 사고에 의한 PIN의 노출 위험이 있었다.
금융 기능이 있는 IC 칩에 대해 를 위해 사용되는 PIN이 사용자 이외의 타인에게 유출되는 것을 원천적으로 방지할 수 있는 IC 칩 및 이를 이용한 인증 방법이 제공된다.
금융기관이 사용자에게 PIN을 발급하지 않고, PIN은 IC칩, 즉 스마트 카드 자체에 보관되어 PIN 노출에 대해 금융기관이 책임지지 않도록 관리되는 IC 칩 및 이를 이용한 인증 방법이 제공된다.
PIN이 IC 칩 내에 보관되어 외부로 유출되지 않음으로써 IC 칩의 금융 시에 PIN을 온라인으로 전송할 필요가 없는 IC 칩 및 이를 이용한 인증 방법이 제공된다.
금융 기능을 수행할 수 있는 IC 칩은, 상기 IC 칩을 이용한 금융 기능 수행 시 인증에 사용되는 PIN을 제공하는 PIN 제공부, 상기 PIN을 상기 IC 칩의 외부로 전송하는 입출력 인터페이스 및 상기 IC 칩에 대한 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스를 통해 외부로 제공되면 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는 차단부를 포함할 수 있다.
일측에 따르면, 상기 차단부는 적어도 하나의 퓨즈 및 상기 적어도 하나의 퓨즈 각각에 과전류 - 상기 과전류는 상기 적어도 하나의 퓨즈를 멜팅할 수 있는 임계 전류 이상의 전류임 - 를 인가할 수 있는 적어도 하나의 스위치를 포함하고, 상기 적어도 하나의 스위치는 상기 IC 칩에 대한 상기 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스를 통해 외부로 제공되면, 상기 적어도 하나의 퓨즈에 상기 과전류를 인가하여 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단할 수 있다.
다른 측면에 따르면, 상기 PIN 제공부는 회로 구성에 의해 상기 PIN을 제공하는 PUF(Physically Unclonable Function)를 포함할 수 있다.
또 다른 측면에 따르면, 상기 PIN 제공부가 제공한 PIN과 사용자로부터 수신된 PIN을 비교하여 상기 사용자로부터 수신된 PIN이 상기 PIN 제공부가 제공한 PIN과 일치하는 경우, 상기 IC 칩의 사용을 인증하는 인증부를 더 포함할 수 있다.
또 다른 측면에 따르면, 상기 인증부는 상기 PIN 제공부에서 제공된 PIN을 암호화하여 저장하고, 상기 사용자로부터 수신된 PIN을 암호화하여 상기 암호화되어 저장된 PIN과 비교함으로써 일치하는 경우 상기 IC 칩의 사용을 인증할 수 있다.
또 다른 측면에 따르면, 상기 PIN 제공부에서 제공된 PIN과 상기 IC 칩에 포함되고 사용자로부터 수신된 PIN의 인증을 위한 별도의 PIN을 기초로 상기 IC의 사용을 인증하는 인증부를 더 포함할 수 있다.
또 다른 측면에 따르면, 상기 PIN 제공부는 미리 입력된 PIN을 저장하였다가 상기 저장된 PIN을 상기 IC 칩을 활성화(activation) 시키거나 및/또는 상기 IC 칩을 이용한 금융 기능 수행의 인증에 사용되는 PIN으로서 제공할 수 있다.
금융 기능을 수행할 수 있는 IC 칩은, 상기 IC 칩을 이용한 금융 기능 수행의 인증에 사용되는 PIN을 저장하는 PIN 제공부, 외부 단말이 상기 IC 칩에 액세스하는 경우에 상기 PIN 제공부에 저장된 PIN을 상기 외부 단말로 전송하는 입출력 인터페이스 및 상기 외부 단말로부터 제어 신호를 수신하는 경우 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는 차단부를 포함할 수 있다.
금융 기능을 수행할 수 있는 IC 칩의 활성화를 수행하는 단말기 장치는, 상기 IC 칩의 입출력 인터페이스를 통하여 상기 IC 칩의 PIN 제공부에 액세스 하여, 상기 PIN 제공부가 제공하는 상기 IC 칩의 PIN을 판독하여 출력하고, 상기 IC 칩의 PIN 제공부와 상기 IC 칩의 입출력 인터페이스 사이의 차단부에 제어신호 및 전류를 인가하여 상기 IC 칩의 PIN 제공부와 상기 IC 칩의 입출력 인터페이스 사이의 전기적 연결을 차단할 수 있다.
다만, 상기 전기적 연결 차단을 수행하는 물리적인 주체는 상기 단말기 장치일 수도 있고, 상기 IC 칩의 내부 또는 함께 배치되는 페리페럴(peripheral) 회로 중 적어도 일부일 수도 있으며, 이하에서는 이러한 전기적 연결 차단을 수행하는 주체에 대해 별다른 언급이 없더라도 상기 단말기에 의해 수행되는 것으로만 한정적으로 해석되어서는 안 된다.
금융 기능을 수행할 수 있는 IC 칩은, 상기 IC 칩을 이용한 금융 기능 수행의 인증에 사용되는 PIN을 제공하는 PIN 제공부, 외부 단말이 상기 IC 칩에 액세스하는 경우에 상기 PIN 제공부에서 제공되는 PIN을 상기 외부 단말로 전송하는 입출력 인터페이스, 상기 IC 칩을 이용한 금융 기능 수행을 위해 PIN이 입력되면 상기 PIN 제공부에서 제공된 PIN과 상기 입력된 PIN을 비교하여 상기 입력된 PIN을 인증하며, 상기 입력된 PIN이 미리 지정된 횟수 이상 오류 입력 되면 상기 IC 칩의 액세스를 차단하는 인증부 및 상기 IC 칩에 대한 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스를 통해 외부로 제공되면 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는 차단부를 포함할 수 있다.
금융 기능을 수행할 수 있는 IC 칩을 인증하는 방법에 있어서 상기 IC 칩이 수행하는 단계는, 금융 기능 수행 시 인증을 위한 PIN을 제공하는 단계, 상기 제공된 PIN을 상기 IC 칩에 대한 최초 액세스 시 상기 IC 칩의 외부로 전송하는 단계, 상기 PIN의 추출을 물리적으로 차단하는 단계 및 상기 제공된 PIN과 사용자로부터 수신된 PIN을 비교하여 상기 사용자로부터 수신된 PIN이 상기 제공된 PIN과 일치하는 경우 상기 IC 칩의 사용을 인증하는 단계를 포함할 수 있다.
금융 기능 IC 칩을 이용하여 수행하는 에 있어서, 본인 확인을 위한 PIN을 신용카드사 등 금융기관이 보관하지 않으므로, 금융기관에 대한 해킹 등의 보안공격에도 사용자의 PIN이 노출되는 것이 근본적으로 차단된다.
따라서 금융기관은 PIN의 노출로 인한 카드 부정사용에 대해 면책 주장을 할 수 있다.
도 1은 본 발명의 일실시예에 있어서, 식별키 누출을 방지하는 IC 칩을 설명하기 위한 개념도이다.
도 2는 본 발명의 일실시예에 있어서, IC 칩의 구성을 나타내는 블록도이다.
도 3 내지 도 6은 본 발명의 일실시예에 있어서, IC 칩에 포함되는 차단부의 동작을 설명하기 위한 회로도이다.
도 7은 본 발명의 일실시예에 있어서, IC 인증 방법을 설명하기 위한 흐름도이다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 있어서, 식별키 누출을 방지하는 IC 칩을 설명하기 위한 개념도이다.
도면을 참조하면 본 발명에 따른 IC 칩은 신용 등의 금융 기능을 수행할 수 있는 스마트 카드(100) 등에 포함될 수 있다. 상기 IC 칩은 신용 결제에 사용하기 위하여 값이 변하지 않는 난수(time invariant random number) 형태의 식별키(Identification key) 이를테면, PIN(Personal Identification Number)을 제공할 수 있는데 이를 위하여 일 예로, 상기 IC 칩은 회로 구성에 의해 상기 PIN을 제공하는 PUF(Physically Unclonable Function)를 포함할 수 있다.
PUF는 반도체 공정의 공정 편차를 이용한 디지털 기기의 복제 방지 기술 중 하나로서, 동일한 회로라 하더라도 회로를 구현하는 공정에 따라 선로 지연(wire delay), 게이트 지연(gate delay) 등이 다르다는 점을 이용하여 고유의 디지털 값을 획득하는 기술이다. 이러한 PUF를 이용하여 PIN을 제공할 경우, PUF는 동일한 반도체 소자의 배열에 불과하므로, 타인이 스마트 카드(100)를 소지 또는 습득한다 할 지라도 IC 칩으로부터 PIN을 식별할 수 없으므로 PIN의 유출을 미연에 방지할 수 있다.
한편, 상기 IC 칩은 사용자가 금융 기관 ATM(110) 등과 같은 단말기 장치에서 활성화(Activation)하는 경우, 최초 활성화 시에만 PIN을 상기 단말기 장치로 전달한다. 단말기 장치로 전송된 PIN은 이를 테면, 상기 단말기 장치의 디스플레이부를 통한 디스플레이, 별도의 프린트 아웃 등의 방법에 의해 사용자에게 출력될 수 있다. 이 경우, 상기 단말기 장치는 상기 PIN의 제공이나 보관에 아무런 역할을 하지 않으며, 단지 상기 활성화 과정 이후 상기 IC 칩이 사용 가능한 상태(Activated)가 되도록 하고, 상기 제공된 PIN을 단순히 사용자에게 전달(Bypass)하는 역할만을 수행한다.
이렇게 사용자에게 전달된 PIN은 상기 사용자만이 기억하거나 보관하며, 본 발명의 일측에 따른 상기 IC 칩은 상기 최초의 액세스 이후의 어떠한 외부 액세스에도 PIN을 제공하지 않도록 PIN을 제공하는 패스(Path)를 물리적으로 및/또는 논리적으로 완전히 차단(cut or isolate)한다.
이를 위하여 IC 칩은 예를 들어, 적어도 하나의 퓨즈 및 적어도 하나의 스위치를 포함할 수 있는데, 이 경우 상기 PIN에 대한 최초의 액세스 이후에는 상기 적어도 하나의 스위치를 통해 상기 퓨즈에 과전류를 인가하여 상기 적어도 하나의 퓨즈를 끊음으로써 물리적으로 상기 PIN에 대한 외부의 액세스를 차단할 수 있다.
한편 다른 실시예로서, 상기 PIN에 대한 외부의 액세스 차단을 금융기관 ATM(110) 등의 단말기 장치가 수행할 수도 있다. 즉, 상기 단말기 장치는 상기 IC 칩의 입출력 인터페이스를 통하여 상기 IC 칩에 액세스하여 상기 IC 칩의 PIN을 판독하여 출력하면, 상기 IC 칩의 PIN 제공부와 상기 IC 칩의 입출력 인터페이스 사이의 차단부에 제어신호 및 전류를 인가하여 상기 IC 칩의 PIN 제공부와 상기 IC 칩의 입출력 인터페이스 사이의 전기적 연결을 차단할 수도 있다.
이후, 상기 단말기 장치는 네트워크(101)를 통하여 상기 IC 칩이 포함된 스마트 카드(100)의 발급을 금융기관 서버(120)에 알림으로써 상기 발급된 스마트 카드(100)가 가맹점 단말기(130)를 통하여 일반적인 카드의 기능을 수행할 수 있도록 한다.
이 경우, 상기 금융기관 서버(120)는 상기 IC 칩에서 제공되는 PIN을 별도의 서버에 저장하거나 상기 사용자 이외의 어떠한 제3자에게도 제공하지 않는다. 따라서, 금융기관 서버에 대한 해킹 등의 보안공격에도 사용자의 PIN이 노출되는 것이 근본적으로 차단되므로 금융기관은 PIN의 노출로 인한 카드 부정사용에 대해 면책을 주장할 수 있다.
한편, 본 발명의 일실시예에 따르면, 상기 IC 칩은 상기 스마트 카드(100)의 사용을 인증하기 위하여 상기 활성화 이후에 사용자가 상기 IC 칩을 사용하기 위해 입력하는 PIN이 상기 IC 칩에 대해 제공된 PIN과 일치하는지의 여부를 판단한다. 이 경우, 상기 IC 칩에 대해 제공된 PIN은 암호화 되어 보관되고 있을 수 있기 때문에, 상기 사용자가 입력하는 PIN이 일치하는 지의 여부를 인증하는 과정은 상기 입력된 PIN을 암호화한 후에 수행될 수 있다.
도 2는 본 발명의 일실시예에 있어서, IC 칩의 구성을 나타내는 블록도이다. 이하, 도 2를 참조하여 본 발명의 IC 칩의 구성 및 기능을 보다 상세히 설명한다.
스마트 카드(100)의 IC 칩은 PIN 제공부(210), 입출력 인터페이스(220), 차단부(230) 및 인증부(240)를 포함할 수 있다.
PIN 제공부(210)는 PIN을 제공하는 역할을 수행하는 것으로서, 상술한 바와 같이 PUF를 이용하여 상기 IC 칩을 이용한 금융 기능 수행 시 인증에 사용되는 PIN을 제공할 수 있다. 그러나, 상기 PIN 제공부(210)는 이에 한정되는 것이 아니라 당업자의 요구에 따라 미리 입력된 PIN을 저장하였다가 상기 저장된 PIN을 상기 IC 칩을 이용한 금융 기능 수행의 인증에 사용되는 PIN으로서 제공하는 것으로 구현될 수도 있다. 예를 들어, 상기 PIN 제공부(210)는 EEPROM 등과 같은 비휘발성 메모리로 구현될 수 있다. 이 경우, 상기 스마트 카드(100)는 EEPROM 등에 랜덤 수로 제공된 PIN을 저장하였다가 외부 입력 PIN으로서 사용자에게 제공하고, 사용자로부터 입력된 PIN과 상기 EEPROM 등에 저장된 PIN을 비교하여 사용자를 인증할 수도 있다.
입출력 인터페이스(220)는 상기 PIN 제공부(210)에서 제공되는 PIN을 IC 칩에 대한 최초 액세스 시 상기 IC 칩의 외부로 전송한다.
본 발명의 일실시예에 따르면, 차단부(230)는 상기 PIN 제공부(210)와 상기 입출력 인터페이스(220) 사이에 위치하여, 상기 IC 칩에 대한 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스(220)를 통해 외부 단말로 제공되면 상기 PIN 제공부(210)와 상기 입출력 인터페이스(220) 사이를 물리적으로 차단한다.
따라서, PIN 제공부(210)가 PUF를 포함하여 PIN을 제공하는 경우에 스마트 카드(100) 내에는 PIN이 하드웨어적으로만 존재하게 되고, 이후 영구적으로 PIN의 추출이 불가능하게 된다.
한편 일 실시예로, 상기 차단부(230)는 적어도 하나의 퓨즈 및 상기 적어도 하나의 퓨즈 각각에 과전류를 인가할 수 있는 적어도 하나의 스위치를 포함할 수 있다. 이 때, 상기 과전류는 적어도 하나의 퓨즈를 멜팅할 수 있는 임계 전류 이상의 전류일 수 있다.
이 경우, 적어도 하나의 스위치는 상기 IC 칩에 대한 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스(220)를 통해 외부로 제공되면, 적어도 하나의 퓨즈에 상기 과전류를 인가하여 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단할 수 있다. 이와 같은 차단부(230)의 구체적인 구성은 후술되는 도3 내지 도 6을 통하여 보다 상세히 설명하기로 한다.
인증부(240)는 금융기관 ATM과 같은 외부 단말기 장치로부터 입출력 인터페이스(220)를 통하여 사용자가 입력한 PIN을 수신하면, 상기 PIN 제공부(210)가 제공한 PIN과 사용자로부터 수신된 PIN을 비교하여 상기 사용자로부터 수신된 PIN이 상기 PIN 제공부(210)가 제공한 PIN과 일치하는 경우, 상기 IC 칩의 사용을 인증한다.
이 때, 일 실시예로서 상기 인증부(240)는 PIN 제공부(210)에서 제공된 PIN을 암호화하여 저장하고, 사용자로부터 수신된 PIN을 암호화하여 상기 암호화되어 저장된 PIN과 비교함으로써 일치하는 경우에 상기 IC 칩의 사용을 인증할 수 있다.
이 경우, 인증부(240)에 저장되는 PIN은 암호화 알고리즘을 통하여 암호화되기 때문에, 사용자가 입력한 PIN이 상기 암호화되어 저장된 PIN과 동일한 PIN임을 인증할 수는 있지만, 암호화된 PIN을 기초로 원래의 즉, 암호화되기 전의 PIN을 알아내는 것은 원천적으로 불가능하다. 따라서, 스마트 카드(100)를 습득 또는 소지한 자가 인증부(240)에 저장된 암호화된 PIN을 추출한다 할 지라도 암호화된 PIN을 이용하여 스마트 카드(100)를 사용하는 것은 불가능하다.
한편, 다른 실시예로서 상기 인증부(240)는 상기 PIN 제공부(210)에서 제공된 PIN과 상기 IC 칩에 포함되고 사용자로부터 수신된 PIN의 인증을 위한 별도의 PIN을 기초로 상기 IC의 사용을 인증할 수 있다. 예를 들어, PIN 제공부(210)는 제1 PUF 및 제2 PUF를 포함할 수 있다. 이 경우, 제1 PUF에서 제공되는 PIN을 금융 기능 수행 시 외부 입력 PIN으로 사용하고, 상기 제1 PUF에서 제공되는 PIN과 제2 PUF에서 제공되는 PIN을 연동시킨 값을 상기 IC 칩을 인증하기 위한 최종 PIN으로 사용할 수 있다. 이 경우, 상기 제2 PUF에서 제공되는 PIN은 어떠한 방법으로도 외부에서 추출할 수 없으며, 상기 제1 PUF에서 제공되는 PIN과의 배타적 논리합(XOR; Exclusive OR) 게이트를 통하여 상기 IC 칩의 사용을 인증하도록 구현될 수도 있다. 따라서, 사용자의 부주의 등으로 제1 PUF에서 제공되는 PIN이 누출된다 할 지라도 최종 PIN을 복제하는 것은 불가능하다.
이후, 인증부(240)는 사용자로부터 입력된 PIN이 인증되면 사용자로부터 입력된 스마트 카드(110)에 포함된 일반적인 카드의 기능을 수행할 수 있도록 한다. 그러나, 상기 PIN이 미리 지정된 횟수 이상 오류 입력 되면 인증부(240)는 상기 IC 칩의 액세스를 차단함으로써 스마트 카드(110)를 사용할 수 없도록 할 수 있다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 일실시예에 있어서, IC 칩에 포함되는 차단부의 동작을 보다 구체적으로 설명한다.
먼저 도 3을 살펴보면, 차단부(230)는 PIN 제공부(210)와 입출력 인터페이스(220)사이에 위치하고, 적어도 하나의 퓨즈 및 적어도 하나의 스위치를 포함할 수 있다. 도 3에서는 일 실시예로 하나의 퓨즈 및 4개의 스위치로 차단부(230)를 구성하는 경우가 도시되었지만, 상기 퓨즈 및 스위치의 수 또는 위치는 당업자의 요구에 따라 변형 실시될 수 있다.
차단부(230)는 IC 칩에 대한 최초 액세스(예를 들어, 스마트 카드의 발급 등) 시 각각의 스위치를 제어함으로써 PIN 제공부(210)에서 제공되는 PIN이 입출력 인터페이스(220)를 통하여 외부로 전송되도록 할 수 있다. 그리고, 상기 PIN이 외부로 전송되면 상기 각각의 스위치를 제어함으로써 전원(vdd)에 의해 회로에 과전류가 흐르도록 하여 상기 퓨즈를 멜팅함으로써 상기 PIN 제공부(210)와 상기 입출력 인터페이스(220) 사이를 물리적으로 차단할 수 있다.
한편, 상기 차단부(230)는 외부 단말로부터 제어 신호를 수신되는 경우, 상기 제어 신호를 기초로 상기 각각의 스위치를 제어함으로써 상기 퓨즈에 과전류가 흐르도록 하여 상기 PIN 제공부(210)와 상기 입출력 인터페이스(220) 사이를 물리적으로 차단할 수도 있다.
도 4는 제1 스위치 및 제2 스위치가 닫히게 함으로써 PIN 제공부(210) 에서 제공되는 PIN이 입출력 인터페이스(220)로 전송되는 것을 나타내고, 도 5는 제3 스위치 및 제4 스위치가 닫히게 함으로써 퓨즈에 과전류가 흐르도록 하는 것을 나타낸다.
차단부(230)는 제어 신호를 생성하거나 외부 단말로부터 수신하여 상기 제어 신호를 기초로 PIN 제공부(210)의 PIN을 외부로 제공하거나 상기 PIN이 외부로 제공되는 것을 차단할 수 있다. 일 예로서, 도 4에 도시된 바와 같이, 상기 제어 신호로 '1'이 인가되면 제1 스위치 및 제2 스위치는 닫힐 수 있고, 제3 스위치 및 제4 스위치는 열릴 수 있다. 따라서, PIN 제공부(210)에서 제공되는 PIN이 입출력 인터페이스(220)를 통하여 외부 단말로 전송될 수 있다.
그러나 이와 반대로 도 5에 도시된 바와 같이 상기 제어 신호로 '0'이 인가되면 상기 제1 스위치 및 제2 스위치는 열릴 수 있고, 제3 스위치 및 제4 스위치는 닫힐 수 있다. 따라서, 상기 퓨즈에는 과전류가 흐르게 되어 도 6에서 나타나는 바와 같이, 다시 제1 스위치 및 제2 스위치가 닫히게 되더라도 멜팅된 퓨즈에 의해 상기 PIN 제공부(210)와 상기 입출력 인터페이스(220) 사이가 끊어짐으로써 외부로 PIN이 전송되는 것을 물리적으로 완전히 차단할 수 있다.
이하 도 7을 참조하여 본 발명의 일실시예에 있어서, IC 인증 방법을 설명하기로 한다.
사용자가 외부 단말기 장치를 이용하여 IC 칩이 포함된 스마트 카드를 발급하는 경우, 상기 IC 칩에 대한 최초 액세스 시 PIN제공부에서 생성 또는 저장(본 명세서에서는 이러한 '생성' 및/또는 '저장'을 '제공'으로 표현하기도 한다)된 PIN이 입출력 인터페이스를 통해 외부 단말기 장치로 전송되면(S710), 상기 외부 단말기 장치는 수신한 PIN을 디스플레이부를 통해 디스플레이하거나 별도의 프린트 아웃 등의 방법을 통하여 사용자에게 출력한다.
그리고 상기 IC 칩의 차단부는 PIN 제공부와 입출력 인터페이스 사이를 차단함으로써 상기 PIN의 추출을 물리적으로 차단한다(S720).
이와 같은 방법으로 등록된 스마트 카드를 사용자가 사용하는 경우, 사용자가 가맹점 단말기 등을 이용하여 PIN을 입력하면(S730), IC 칩의 인증부는 사용자로부터 수신한 PIN과 상기 인증부에 저장된 PIN의 일치 여부를 판단하여 PIN을 인증한다(S740). 이 때, 상기 인증부에 저장된 PIN이 암호화되어 저장되어 있는 경우에는 사용자로부터 입력된 PIN을 암호화한 후, 상기 암호화되어 저장된 PIN과 비교함으로써 일치 여부를 판단할 수 있다.
이 후, 인증부는 PIN이 일치한다고 판단할 경우, 스마트 카드와 외부 인터페이스를 연결하여(S750) 사용자가 상기 스마트 카드를 이용하여 금융 기능을 수행할 수 있도록 할 수 있다.
그러나, 사용자가 입력한 PIN이 미리 지정된 횟수, 예를 들어 3회 이상 오류 입력되면(S760), 인증부는 IC 칩의 액세스를 차단함으로써 IC 칩을 비활성화 시킬 수 있다.
이상과 같이 상술한 식별키 누출을 방지하는 IC 칩 및 이의 인증 방법은 스마트 카드의 인증에 사용되는 것으로 한정되는 것이 아니라, Micro SD, USIM(Universal Subscriber Identity Module) 카드, 신용 카드 등의 인증에도 사용될 수 있고, 나아가 사용자 식별 및 인증에 필요한 다양한 형태의 디지털 기술 분야에서 사용될 수 있다.
또한, 식별키 누출을 방지하는 IC 칩 및 이의 인증 방법은 기존의 신용 카드나 현금 카드 등을 위한 스마트 카드 칩을 활성화 시키는 게이트로서 활용될 수 있다. 이 경우, 기존의 금융 결제 시스템의 사용 방법을 전혀 수정하지 않고도 본 발명에 따른 식별키 누출을 방지하는 IC 칩의 인증 방법을 사용할 수 있다. 예를 들어, 본 발명에 따른 식별키 누출을 방지하는 IC 칩이 스마트 카드 사용 시 우선적으로 사용자 인증 절차를 수행하여, 사용자 인증에 실패하면 오류 메시지를 출력하고 사용자 인증이 성공하면 스마트 카드를 활성화시킴으로써 인터페이스 신호를 바이패스할 수 있다.
또한, 본 발명에 따른 식별키 누출을 방지하는 IC 칩 및 이의 인증 방법은 사용자 인증을 IC 칩이 수행함으로써 PIN을 신용카드사 등 금융기관이 보관하지 않으므로, 금융기관에 대한 해킹 등의 보안공격에도 사용자의 PIN이 노출되는 것이 근본적으로 차단되는 효과가 있을 뿐 아니라, 금융기관은 PIN의 노출로 인한 카드 부정사용에 대해 면책 주장을 할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
101: 네트워크
100: 스마트 카드
110: 금융기관 ATM
120: 금융기관 서버
130: 가맹점 단말기

Claims (14)

  1. 금융 기능을 수행할 수 있는 IC 칩에 있어서,
    상기 IC 칩을 이용한 금융 기능 수행 시 인증에 사용되는 PIN을 제공하는 PIN 제공부;
    상기 PIN을 상기 IC 칩의 외부로 전송하는 입출력 인터페이스; 및
    상기 IC 칩에 대한 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스를 통해 외부로 제공되면 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는 차단부
    를 포함하는, IC 칩.
  2. 제1항에 있어서,
    상기 차단부는,
    적어도 하나의 퓨즈 및 상기 적어도 하나의 퓨즈 각각에 과전류 - 상기 과전류는 상기 적어도 하나의 퓨즈를 멜팅할 수 있는 임계 전류 이상의 전류임 - 를 인가할 수 있는 적어도 하나의 스위치를 포함하고,
    상기 적어도 하나의 스위치는 상기 IC 칩에 대한 상기 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스를 통해 외부로 제공되면, 상기 적어도 하나의 퓨즈에 상기 과전류를 인가하여 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는, IC 칩.
  3. 제1항에 있어서,
    상기 PIN 제공부는,
    반도체 제조 공정 편차를 이용하여 상기 PIN을 제공하는 PUF(Physically Unclonable Function)를 포함하는, IC 칩.
  4. 제1항에 있어서,
    상기 PIN 제공부가 제공한 PIN과 사용자로부터 수신된 PIN을 비교하여 상기 사용자로부터 수신된 PIN이 상기 PIN 제공부가 제공한 PIN과 일치하는 경우, 상기 IC 칩의 사용을 인증하는 인증부
    를 더 포함하는, IC 칩.
  5. 제4항에 있어서,
    상기 인증부는,
    상기 PIN 제공부에서 제공된 PIN을 암호화하여 저장하고, 상기 사용자로부터 수신된 PIN을 암호화하여 상기 암호화되어 저장된 PIN과 비교함으로써 일치하는 경우 상기 IC 칩의 사용을 인증하는, IC 칩.
  6. 제1항에 있어서,
    상기 PIN 제공부에서 제공된 PIN과 상기 IC 칩에 포함되고 사용자로부터 수신된 PIN의 인증을 위한 별도의 PIN을 기초로 상기 IC 칩의 사용을 인증하는 인증부
    를 더 포함하는, IC 칩.
  7. 제1항에 있어서,
    상기 PIN 제공부는,
    미리 입력된 PIN을 저장하였다가 상기 저장된 PIN을 상기 IC 칩을 이용한 금융 기능 수행의 인증에 사용되는 PIN으로서 제공하는, IC 칩.
  8. 금융 기능을 수행할 수 있는 IC 칩에 있어서,
    상기 IC 칩을 이용한 금융 기능 수행의 인증에 사용되는 PIN을 저장하는 PIN 제공부;
    외부 단말이 상기 IC 칩에 액세스하는 경우에 상기 PIN 제공부에 저장된 PIN을 상기 외부 단말로 전송하는 입출력 인터페이스; 및
    상기 외부 단말로부터 제어 신호를 수신하는 경우, 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는 차단부
    를 포함하는 IC 칩.
  9. 제8항에 있어서,
    상기 차단부는,
    적어도 하나의 퓨즈 및 상기 적어도 하나의 퓨즈에 전류를 인가할 수 있는 스위치를 포함하고, 상기 제어 신호를 수신하는 경우 상기 스위치를 통해 상기 적어도 하나의 퓨즈에 상기 적어도 하나의 퓨즈 각각을 멜팅할 수 있는 임계 전류 이상의 과전류를 인가하여 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는, IC 칩.
  10. 제8항에 있어서,
    상기 PIN 제공부가 제공한 PIN과 사용자로부터 수신된 PIN을 비교하여 상기 사용자로부터 수신된 PIN이 상기 PIN 제공부가 제공한 PIN과 일치하는 경우, 상기 IC 칩의 사용을 인증하는 인증부
    를 더 포함하는, IC 칩.
  11. 금융 기능을 수행할 수 있는 IC 칩의 활성화를 수행하는 단말기 장치에 있어서,
    상기 IC 칩의 입출력 인터페이스를 통하여 상기 IC 칩의 PIN 제공부에 액세스 하여, 상기 PIN 제공부가 제공하는 상기 IC 칩의 PIN을 판독하여 출력하고,
    상기 IC 칩의 PIN 제공부와 상기 IC 칩의 입출력 인터페이스 사이의 차단부에 제어신호 및 전류를 인가하여 상기 IC 칩의 PIN 제공부와 상기 IC 칩의 입출력 인터페이스 사이의 전기적 연결을 차단하는, 단말기 장치.
  12. 금융 기능을 수행할 수 있는 IC 칩에 있어서,
    상기 IC 칩을 이용한 금융 기능 수행의 인증에 사용되는 PIN을 제공하는 PIN 제공부;
    외부 단말이 상기 IC 칩에 액세스하는 경우에 상기 PIN 제공부에서 제공되는 PIN을 상기 외부 단말로 전송하는 입출력 인터페이스;
    상기 IC 칩을 이용한 금융 기능 수행을 위해 PIN이 입력되면 상기 PIN 제공부에서 제공된 PIN과 상기 입력된 PIN을 비교하여 상기 입력된 PIN을 인증하며, 상기 입력된 PIN이 미리 지정된 횟수 이상 오류 입력 되면 상기 IC 칩의 액세스를 차단하는 인증부; 및
    상기 IC 칩에 대한 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스를 통해 외부로 제공되면 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는 차단부
    를 포함하는, IC 칩.
  13. 제12항에 있어서,
    상기 차단부는,
    적어도 하나의 퓨즈 및 상기 적어도 하나의 퓨즈 각각에 과전류 - 상기 과전류는 상기 적어도 하나의 퓨즈를 멜팅할 수 있는 임계 전류 이상의 전류임 - 를 인가할 수 있는 적어도 하나의 스위치를 포함하고,
    상기 적어도 하나의 스위치는 상기 IC 칩에 대한 상기 최초 액세스에서 상기 PIN이 상기 입출력 인터페이스를 통해 외부로 제공되면, 상기 적어도 하나의 퓨즈에 상기 과전류를 인가하여 상기 PIN 제공부와 상기 입출력 인터페이스 사이를 물리적으로 차단하는, IC 칩.
  14. 금융 기능을 수행할 수 있는 IC 칩을 인증하는 방법에 있어서, 상기 IC 칩이 수행하는 단계는,
    금융 기능 수행 시 인증을 위한 PIN을 제공하는 단계;
    상기 제공된 PIN을 상기 IC 칩에 대한 최초 액세스 시 상기 IC 칩의 외부로 전송하는 단계;
    상기 PIN의 추출을 물리적으로 차단하는 단계; 및
    상기 제공된 PIN과 사용자로부터 수신된 PIN을 비교하여 상기 사용자로부터 수신된 PIN이 상기 제공된 PIN과 일치하는 경우 상기 IC 칩의 사용을 인증하는 단계
    를 포함하는 IC 칩 인증 방법.
KR20110077271A 2011-08-03 2011-08-03 식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법 KR101080511B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR20110077271A KR101080511B1 (ko) 2011-08-03 2011-08-03 식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법
PCT/KR2011/005830 WO2013018947A1 (ko) 2011-08-03 2011-08-10 식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법
CN201180072740.0A CN104025122A (zh) 2011-08-03 2011-08-10 防止识别密钥泄露的ic芯片及其认证方法
JP2014523825A JP2014522180A (ja) 2011-08-03 2011-08-10 識別キー漏れを防止するｉｃチップ及びこの認証方法
US14/236,733 US9996836B2 (en) 2011-08-03 2011-08-10 IC chip for preventing identification key leak and authorization method thereof
EP11870389.1A EP2741239B1 (en) 2011-08-03 2011-08-10 Ic chip for preventing identification key leak and authorization method thereof
JP2015223639A JP6204439B2 (ja) 2011-08-03 2015-11-16 識別キー漏れを防止するｉｃチップ及びこの認証方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110077271A KR101080511B1 (ko) 2011-08-03 2011-08-03 식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법

Publications (1)

Publication Number Publication Date
KR101080511B1 true KR101080511B1 (ko) 2011-11-04

Family

ID=45397231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110077271A KR101080511B1 (ko) 2011-08-03 2011-08-03 식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법

Country Status (6)

Country Link
US (1) US9996836B2 (ko)
EP (1) EP2741239B1 (ko)
JP (2) JP2014522180A (ko)
KR (1) KR101080511B1 (ko)
CN (1) CN104025122A (ko)
WO (1) WO2013018947A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014105129A1 (en) * 2012-12-27 2014-07-03 Intel Corporation Fuse attestation to secure the provisioning of secret keys during integrated circuit manufacturing
KR101495448B1 (ko) 2013-10-29 2015-02-26 (주) 아이씨티케이 사용자 인증을 위한 ic 칩 및 인증 방법
WO2017078427A1 (ko) * 2015-11-03 2017-05-11 (주) 아이씨티케이 보안 장치 및 그 동작 방법
US10235261B2 (en) 2013-07-26 2019-03-19 Ictk Holdings Co., Ltd. Apparatus and method for testing randomness
US11044108B1 (en) 2019-12-24 2021-06-22 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6587188B2 (ja) * 2015-06-18 2019-10-09 パナソニックＩｐマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
US10476680B2 (en) 2016-02-03 2019-11-12 Ememory Technology Inc. Electronic device with self-protection and anti-cloning capabilities and related method
US10122538B2 (en) * 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
US10592697B1 (en) 2017-12-12 2020-03-17 John Almeida Virus immune computer system and method
US10642970B2 (en) * 2017-12-12 2020-05-05 John Almeida Virus immune computer system and method
US10614254B2 (en) 2017-12-12 2020-04-07 John Almeida Virus immune computer system and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675423B1 (ko) 2004-09-16 2007-01-29 주식회사 국민은행 전자통장 및 공인인증서를 내장한 ｉｃ 카드와 이의처리단말기 및 카드발급서버

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258898A (ja) * 1991-02-13 1992-09-14 Nec Corp 混成集積回路とその製造方法
US5786587A (en) * 1995-08-10 1998-07-28 American Bank Note Holographics, Inc. Enhancement of chip card security
JP3689213B2 (ja) * 1997-01-21 2005-08-31 ローム株式会社 非接触型ｉｃカード
US6257486B1 (en) * 1998-11-23 2001-07-10 Cardis Research & Development Ltd. Smart card pin system, card, and reader
US6281028B1 (en) * 1999-09-30 2001-08-28 Advanced Micro Devices, Inc. LED alignment points for semiconductor die
DK174672B1 (da) 1999-11-09 2003-08-25 Orange As System til elektronisk udlevering af en personlig identifikationskode
US6641050B2 (en) * 2001-11-06 2003-11-04 International Business Machines Corporation Secure credit card
JP2003303309A (ja) * 2002-04-09 2003-10-24 Hitachi Ltd カードを利用した取引システムおよび取引方法、取引のための処理を行うコンピュータプログラム
CN100437634C (zh) * 2003-01-14 2008-11-26 Nxp股份有限公司 用于检测伪造的和/或修改的智能卡的方法和终端
CN2613828Y (zh) 2003-04-22 2004-04-28 上海华园微电子技术有限公司 在集成电路卡中的安全保护装置
JP4639676B2 (ja) 2004-07-21 2011-02-23 株式会社日立製作所 レンタルサーバシステム
EP1787242B1 (en) 2004-09-10 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1817746A1 (en) 2004-10-18 2007-08-15 Koninklijke Philips Electronics N.V. Secure sensor chip
CN100565562C (zh) 2007-10-15 2009-12-02 北京派瑞根科技开发有限公司 电子标签安全认证方法
US8232879B2 (en) * 2008-08-08 2012-07-31 Assa Abloy Ab Directional sensing mechanism and communications authentication
CN102165458B (zh) 2008-09-26 2015-05-27 皇家飞利浦电子股份有限公司 认证装置和用户
EP2399290B1 (en) 2008-12-29 2017-04-12 Nxp B.V. Semiconductor device with a physical structure for use in a physical unclonable function
JP3160554U (ja) * 2010-03-15 2010-07-01 俊則 清水 証明システム
CN101854357B (zh) * 2010-05-10 2013-09-04 深圳市中科新业信息科技发展有限公司 网络认证监控方法及系统
US8868923B1 (en) * 2010-07-28 2014-10-21 Sandia Corporation Multi-factor authentication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100675423B1 (ko) 2004-09-16 2007-01-29 주식회사 국민은행 전자통장 및 공인인증서를 내장한 ｉｃ 카드와 이의처리단말기 및 카드발급서버

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798338B (zh) * 2012-12-27 2018-01-19 英特尔公司 用于在集成电路制造期间保护密钥制备的熔丝认证
US8885819B2 (en) 2012-12-27 2014-11-11 Intel Corporation Fuse attestation to secure the provisioning of secret keys during integrated circuit manufacturing
WO2014105129A1 (en) * 2012-12-27 2014-07-03 Intel Corporation Fuse attestation to secure the provisioning of secret keys during integrated circuit manufacturing
CN104798338A (zh) * 2012-12-27 2015-07-22 英特尔公司 用于在集成电路制造期间保护密钥制备的熔丝认证
US10235261B2 (en) 2013-07-26 2019-03-19 Ictk Holdings Co., Ltd. Apparatus and method for testing randomness
WO2015064845A1 (ko) * 2013-10-29 2015-05-07 (주) 아이씨티케이 사용자 인증을 위한 ic 칩 및 인증 방법
KR101495448B1 (ko) 2013-10-29 2015-02-26 (주) 아이씨티케이 사용자 인증을 위한 ic 칩 및 인증 방법
US10263781B2 (en) 2013-10-29 2019-04-16 Ictk Holdings Co., Ltd. IC chip and authentication method for user authentication
KR20170052507A (ko) * 2015-11-03 2017-05-12 (주) 아이씨티케이 보안 장치 및 그 동작 방법
WO2017078427A1 (ko) * 2015-11-03 2017-05-11 (주) 아이씨티케이 보안 장치 및 그 동작 방법
KR101922931B1 (ko) 2015-11-03 2018-11-28 주식회사 아이씨티케이 홀딩스 보안 장치 및 그 동작 방법
US10846440B2 (en) 2015-11-03 2020-11-24 Iucf-Hyu (Industry-University Cooperation Foundation Hanyang University) Security apparatus and operation method thereof
US11044108B1 (en) 2019-12-24 2021-06-22 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11652649B2 (en) 2019-12-24 2023-05-16 CERA Licensing Limited Sensor secured by physical unclonable function (PUF)

Also Published As

Publication number Publication date
EP2741239A4 (en) 2015-04-08
EP2741239B1 (en) 2020-12-23
JP6204439B2 (ja) 2017-09-27
JP2014522180A (ja) 2014-08-28
WO2013018947A1 (ko) 2013-02-07
EP2741239A1 (en) 2014-06-11
US9996836B2 (en) 2018-06-12
US20150127537A1 (en) 2015-05-07
CN104025122A (zh) 2014-09-03
JP2016048951A (ja) 2016-04-07

Similar Documents

Publication Publication Date Title
KR101080511B1 (ko) 식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법
CA2838763C (en) Credential authentication methods and systems
US11018847B2 (en) Device keys protection
US9413535B2 (en) Critical security parameter generation and exchange system and method for smart-card memory modules
US20140013406A1 (en) Embedded secure element for authentication, storage and transaction within a mobile terminal
US20210272098A1 (en) Method and system to create a trusted record or message and usage for a secure activation or strong customer authentication
TW201248409A (en) Security architecture for using host memory in the design of a secure element
WO2018096559A1 (en) System and method for translation and authentication of secure pin and sensitive data
KR101495448B1 (ko) 사용자 인증을 위한 ic 칩 및 인증 방법
Sanchez-Reillo Achieving security in Integrated Circuit Card applications: reality or desire?
KR20150050335A (ko) 사용자 인증을 위한 ic 칩 및 인증 방법
Card FIPS 140-2 Security Policy for HiCOS Combi PKI Native Smart Card Cryptographic Module
SmartApp-ID IFX
Protiva Protiva PIV Applet v1. 55 on Protiva TOP DL Card
Brych et al. FIPS 140-2 Level 3 Non-Proprietary Security Policy
Cryptographic FIPS 140-2 Security Policy for HiCOS PKI Native Smart Card Cryptographic Module
Courtois La Carte à Puce
IDflex Document Version: 1.0 Date: May 2, 2012
FDefrance TOP DL V2-FIPS 140-2 L3-Security Policy
FDefrance Protiva™ PIV Card v2. 0 using TOP DL v2 and TOP IL v2
Citiz IDeal Citiz v2. 0 Open

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 8