JP6204439B2 - 識別キー漏れを防止するicチップ及びこの認証方法 - Google Patents

識別キー漏れを防止するicチップ及びこの認証方法 Download PDF

Info

Publication number
JP6204439B2
JP6204439B2 JP2015223639A JP2015223639A JP6204439B2 JP 6204439 B2 JP6204439 B2 JP 6204439B2 JP 2015223639 A JP2015223639 A JP 2015223639A JP 2015223639 A JP2015223639 A JP 2015223639A JP 6204439 B2 JP6204439 B2 JP 6204439B2
Authority
JP
Japan
Prior art keywords
pin
chip
input
providing unit
output interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015223639A
Other languages
English (en)
Other versions
JP2016048951A (ja
Inventor
ドン ケ キム
ドン ケ キム
ビョン デク チョイ
ビョン デク チョイ
ドン ヒュン キム
ドン ヒュン キム
サン セン パク
サン セン パク
クァン ヒュン ジ
クァン ヒュン ジ
Original Assignee
アイシーティーケー カンパニー リミテッド
アイシーティーケー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイシーティーケー カンパニー リミテッド, アイシーティーケー カンパニー リミテッド filed Critical アイシーティーケー カンパニー リミテッド
Publication of JP2016048951A publication Critical patent/JP2016048951A/ja
Application granted granted Critical
Publication of JP6204439B2 publication Critical patent/JP6204439B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00Payment architectures, schemes or protocols
    • G06Q20/38Payment protocols; Details thereof
    • G06Q20/40Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G06Q20/401Transaction verification
    • G06Q20/4012Verifying personal identification numbers [PIN]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82Protecting input, output or interconnection devices
    • G06F21/85Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07345Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Accounting & Taxation (AREA)
  • Mathematical Physics (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Finance (AREA)
  • Storage Device Security (AREA)
  • Credit Cards Or The Like (AREA)

Description

本発明の実施形態は、IC(Integrated Circuit)チップの使用において、認証手段となる識別キー、例えば、PIN(Personal Identification Number)の露出を根本的に遮断することのできるICチップと前記ICチップを認証する方法に関する。
より特定的に、本発明の実施形態は、スマートカードを活性化させる過程及び/又は金融決済を行う過程における認証に関し、カードを活性化した後には外部でのカード内にある識別情報、例えば、PINにアクセスすることを不可能にする技術に関する。
最近、クレジットカードのスマートカードなどの金融機能を有するIC(Integrated Circuit)チップはその使用が便利であり、次第に現金を代替する手段として用いられている。
しかし、使用の便利性にもかかわらず、このような金融機能を有するICチップは、物理的なカード複製やカード番号のハッキングなどによる事故が頻繁に報告されており、本人確認の過程を信頼性高く行うことが求められている。
このような本人確認の過程は、頻繁に、時点にユーザ個人の固有情報であるPIN(Personal Identification Number)を確認するもので行われるが、このPINは、特定ユーザの本人確認のためのほぼ唯一の認証道具であるにもかかわらず、金融機関サーバのハッキングなどによるPIN自体の露出によって無力化される危険があった。
一方、韓国公開番号10−2007−0084351「セキュリティセンサチップ」には、物理的パラメータに関するデジタル情報を記録するためにセンサチップにCPUF(Controlled Physical Random Function)コーディング形態にCPUFが提供されることが記載されているが、これをクレジットカードに適用するとしても、金融機関サーバのハッキングなどによるPIN自体の露出危険から自由になれない。
例えば、従来のようにクレジットカード会社などの金融機関がPINを特定ユーザに発給し、金融機関が保管した後ユーザの時点にユーザが金融機関から発給されたPINを正確に入力する場合に認証を行えば、セキュリティ攻撃によって露出したPINによる不正使用に対して、金融機関は責任の免除を受けられなかった。
このように、従来のPIN発給及び管理方式によると、金融機関によるハッキング攻撃などのセキュリティ事故によるPINの露出危険があった。
金融機能のあるICチップに対して使用されるPINがユーザ以外の他人に流出されることを基本的に防止できるICチップ及びこれを用いた認証方法が提供される。
金融機関がユーザにPINを発給せず、PINはICチップ、すなわち、スマートカードそのものに保管され、PIN露出に対して金融機関が責任を負わないように管理されるICチップ及びこれを用いた認証方法が提供される。
PINがICチップ内に保管されて外部に流出されないことによって、ICチップの金融時にPINをオンラインに送信する必要がないICチップ及びこれを用いた認証方法が提供される。
金融機能を行うICチップは、前記ICチップを用いた金融機能を行うとき認証に用いられるPINを提供するPIN提供部と、前記PINを前記ICチップの外部に送信する入出力インタフェースと、前記ICチップに対する最初アクセスで前記PINが前記入出力インタフェースを介して外部に提供されると、前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する遮断部とを備える。
一実施形態によると、前記遮断部は、少なくとも1つのフューズ及び前記少なくとも1つのフューズそれぞれに過電流(前記過電流は、前記少なくとも1つのフューズをメルティングされるように臨界電流以上の電流である)を印加できる少なくとも1つのスイッチを含み、前記少なくとも1つのスイッチは、前記ICチップに対する前記最初アクセスで前記PINが前記入出力インタフェースを介して外部に提供されると、前記少なくとも1つのフューズに前記過電流を印加して前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断してもよい。
他の実施形態によると、前記PIN提供部は、半導体製造工程偏差を用いて前記PINを提供するPUF(Physically Unclonable Function)を含んでもよい。
更なる実施形態によると、前記PIN提供部が提供したPINとユーザから受信されたPINとを比較し、前記ユーザから受信されたPINが前記PIN提供部が提供したPINと一致する場合に前記ICチップの使用を認証する認証部をさらに備えてもよい。
更なる実施形態によると、前記認証部は、前記PIN提供部に提供されたPINを暗号化して格納し、前記ユーザから受信されたPINを暗号化し、前記暗号化されて格納されたPINと比較することによって一致する場合に前記ICチップの使用を認証してもよい。
更なる実施形態によると、前記PIN提供部で提供されたPINと前記ICチップに含まれてユーザから受信されたPINの認証のための別途のPINに基づいて前記ICチップの使用を認証する認証部をさらに備えてもよい。
更なる実施形態によると、前記PIN提供部は、予め入力されたPINを格納して前記格納されたPINを前記ICチップを用いた金融機能実行の認証に用いられるPINとして提供してもよい。
金融機能を行うICチップは、前記ICチップを用いた金融機能実行の認証に用いられるPINを格納するPIN提供部と、外部端末が前記ICチップにアクセスする場合、前記PIN提供部に格納されたPINを前記外部端末に送信する入出力インタフェースと、前記外部端末から制御信号を受信する場合、前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する遮断部とを備える。
金融機能を行うICチップの活性化を行う端末装置は、前記ICチップの入出力インタフェースを介して前記ICチップのPIN提供部にアクセスし、前記PIN提供部が提供する前記ICチップのPINを判読して出力し、前記ICチップのPIN提供部と前記ICチップの入出力インタフェースとの間の遮断部に制御信号及び電流を印加し、前記ICチップのPIN提供部と前記ICチップの入出力インタフェースとの間の電気的な接続を遮断する。
ただし、前記電気的な接続遮断を行う物理的な主体は前記端末装置であってもよく、前記ICチップ内または共に配置される周辺機器(peripheral)回路のうち少なくとも一部であってもよく、以下はこのような電気的な接続遮断を行う主体に対して別の言及がなくても前記端末によって行われるものとしてのみ限定的に解釈されることはない。
金融機能を行うICチップは、前記ICチップを用いた金融機能実行の認証に用いられるPINを提供するPIN提供部と、外部端末が前記ICチップにアクセスする場合、前記PIN提供部に提供されるPINを前記外部端末に送信する入出力インタフェースと、前記ICチップを用いた金融機能実行のためにPINが入力されると、前記PIN提供部に提供されたPINと前記入力されたPINとを比較して前記入力されたPINを認証し、前記入力されたPINが予め指定された回数以上エラーが入力されると前記ICチップのアクセスを遮断する認証部と、前記ICチップに対する最初アクセスで前記PINが前記入出力インタフェースを介して外部に提供されると、前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する遮断部とを備える。
金融機能を行うICチップを認証する方法において、前記ICチップが行うステップは、金融機能を行うとき認証のためのPINを提供するステップと、前記提供されたPINを前記ICチップに対する最初アクセス時に前記ICチップの外部に送信するステップと、前記PINの抽出を物理的に遮断するステップと、前記提供されたPINとユーザから受信されたPINとを比較し、前記ユーザから受信されたPINが前記提供されたPINと一致する場合、前記ICチップの使用を認証するステップとを含む。
金融機能ICチップを用いて実行することにおいて、本人確認のためのPINをクレジットカード会社などの金融機関が保管しないため、金融機関に対するハッキングなどのセキュリティ攻撃にユーザのPIN露出を根本的に遮断することができる。
したがって、金融機関は、PINの露出によるカードの不正使用に対して免責主張することができる。
本発明の一実施形態において識別キー漏れを防止するICチップを説明するための概念図である。 本発明の一実施形態においてICチップの構成を示すブロック図である。 本発明の一実施形態においてICチップに含まれる遮断部の動作を説明するための回路図である。 本発明の一実施形態においてICチップに含まれる遮断部の動作を説明するための回路図である。 本発明の一実施形態においてICチップに含まれる遮断部の動作を説明するための回路図である。 本発明の一実施形態においてICチップに含まれる遮断部の動作を説明するための回路図である。 本発明の一実施形態においてIC認証方法を説明するためのフローチャートである。
以下、本発明の実施形態について添付の図面を参照しながら詳細に説明する。
図1は、本発明の一実施形態において、識別キー漏れを防止するICチップを説明するための概念図である。
図面を参照すると、本発明に係るICチップは、信用などの金融機能を行うスマートカード100などに含まれてもよい。前記ICチップは、信用決済に使用するために値が変わらない乱数(time invariant random number)形態の識別キー(Identification key)例えば、PIN(Personal Identification Number)を提供することができるが、そのために一例として、前記ICチップは回路構成によって前記PINを提供するPUF(Physically Unclonable Function)を含んでもよい。
PUFは、半導体工程の工程偏差を用いたデジタル機器の複製防止技術のうちの1つとして、同一の回路であっても回路を実現する工程によって線路遅延(wire delay)、ゲート遅延(gate delay)などが異なるという点を用いて固有のデジタル値を取得する技術である。このようなPUFを用いてPINを提供する場合、PUFは同一の半導体素子の配列に過ぎないため、他人がスマートカード100を所持又は習得するとしても、ICチップからPINを識別することができないためPINの流出を未然に防止することができる。
一方、前記ICチップはユーザが金融機関ATM110などのような端末装置で活性化する場合、最初の活性化時にのみPINを前記端末装置に伝達する。端末装置に送信されたPINは、例えば、前記端末装置のディスプレイ部を通したディスプレイ、別途のプリントアウトなどの方法によってユーザに出力されてもよい。この場合、前記端末装置は前記PINの提供や保管にいずれの役割を行わず、単に前記活性化過程の後に前記ICチップが使用可能な状態(Activated)になるようにし、前記提供されたPINを単にユーザへ伝達(Bypass)する役割のみを行う。
このようにユーザに伝えられたPINは前記ユーザのみが記憶したり保管し、本発明の一側に係る前記ICチップは、前記最初のアクセス後のいかなる外部アクセスにもPINを提供しないようにPINを提供するパス(Path)を物理的及び/又は論理的に完全遮断(cut or isolate)する。
そのためにICチップは、例えば、少なくとも1つのフューズ及び少なくとも1つのスイッチを含んでもよいが、この場合、前記PINに対する最初のアクセス後には前記少なくとも1つのスイッチによって前記フューズに過電流を印加して前記少なくとも1つのフューズを切ることによって、物理的に前記PINに対する外部のアクセスを遮断することができる。
一方、他の実施形態として、前記PINに対する外部のアクセス遮断を金融機関ATM110などの端末装置が行ってもよい。すなわち、前記端末装置は、前記ICチップの入出力インタフェースを介して前記ICチップにアクセスして前記ICチップのPINを読み出して出力すると、前記ICチップのPIN提供部と前記ICチップの入出力インタフェースとの間の遮断部に制御信号及び電流を印加し、前記ICチップのPIN提供部と前記ICチップの入出力インタフェースとの間の電気的な接続を遮断してもよい。
その後、前記端末装置は、ネットワーク101を用いて前記ICチップが含まれたスマートカード100の発給を金融機関サーバ120に通知することによって、前記発給されたスマートカード100が加盟店端末130を通して一般的なカード機能を行うことができるようにする。
この場合、前記金融機関サーバ120は、前記ICチップで提供されるPINを別途のサーバに格納したり、前記ユーザ以外のいかなる第3者にも提供しない。したがって、金融機関サーバに対するハッキングなどのセキュリティ攻撃にユーザPINの露出が根本的に遮断されるため、金融機関はPINの露出によるカードの不正使用に対して免責を主張することができる。
一方、本発明の一実施形態によると、前記ICチップは前記スマートカード100の使用を認証するために前記活性化後にユーザが前記ICチップを用いるために入力するPINが前記ICチップに対して提供されたPINと一致するか否かを判断する。この場合、前記ICチップに対して提供されたPINは暗号化されて保管されているため、前記ユーザが入力するPINが一致するか否かを認証する過程は、前記入力されたPINを暗号化した後に行われてもよい。
図2は、本発明の一実施形態においてICチップの構成を示すブロック図である。以下、図2を参照して本発明のICチップの構成及び機能を詳細に説明する。
スマートカード100のICチップは、PIN提供部210、入出力インタフェース220、遮断部230及び認証部240を備える。
PIN提供部210はPINを提供する役割を行うものとして、上述したようにPUFを用いて前記ICチップを用いた金融機能を行うとき認証に用いられるPINを提供する。しかし、前記PIN提供部210はこれに限定されることなく、当業者の要求に応じて予め入力されたPINを格納してから前記格納されたPINを前記ICチップを用いた金融機能実行の認証に用いられるPINとして提供するものとして実現されてもよい。例えば、前記PIN提供部210は、EEPROMなどのような不揮発性メモリとして実現されてもよい。この場合、前記スマートカード100は、EEPROMなどに乱数として提供されたPINを格納してから外部入力PINとしてユーザに提供し、ユーザから入力されたPINと前記EEPROMなどに格納されたPINとを比較してユーザを認証してもよい。
入出力インタフェース220は、前記PIN提供部210で提供されるPINをICチップに対する最初のアクセス時に前記ICチップの外部へ送信する。
本発明の一実施形態に係る遮断部230は、前記PIN提供部210と前記入出力インタフェース220との間に位置し、前記ICチップに対する最初アクセスで前記PINが前記入出力インタフェース220を介して外部端末に提供されると、前記PIN提供部210と前記入出力インタフェース220との間を物理的に遮断する。
したがって、PIN提供部210がPUFを含んでPINを提供する場合、スマートカード100内にはPINがハードウェア的にのみ存在し、その後は永久的にPINの抽出が不可能になる。
一方、一実施形態に係る前記遮断部230は、少なくとも1つのフューズ及び前記少なくとも1つのフューズそれぞれに過電流を印加できる少なくとも1つのスイッチを含んでもよい。ここで、前記過電流は、少なくとも1つのフューズをメルティングすることのできる臨界電流以上の電流であってもよい。
この場合、少なくとも1つのスイッチは、前記ICチップに対する最初アクセスで前記PINが前記入出力インタフェース220を介して外部に提供されると、少なくとも1つのフューズに前記過電流を印加して前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する。このような遮断部230の具体的な構成について、後述する図3〜図6を参照して詳細に説明することにする。
認証部240は、金融機関ATMのような外部端末装置から入出力インタフェース220を介してユーザが入力したPINを受信すると、前記PIN提供部210が提供したPINとユーザから受信されたPINとを比較し、前記ユーザから受信されたPINが、前記PIN提供部210が提供したPINと一致する場合に前記ICチップの使用を認証する。
ここで、一実施形態として前記認証部240は、PIN提供部210で提供されたPINを暗号化して格納し、ユーザから受信されたPINを暗号化して前記暗号化して格納されたPINと比較することで、一致する場合に前記ICチップの使用を認証する。
この場合、認証部240に格納されるPINは暗号化アルゴリズムを介して暗号化されるため、ユーザが入力したPINが前記暗号化して格納されたPINと同じPINであることを認証できるものの、暗号化されたPINに基づいて本来の、すなわち、暗号化される前のPINを把握することは基本的に不可能である。したがって、スマートカード100を習得又は所持した者が認証部240に格納された暗号化されたPINを抽出するとしても、暗号化されたPINを用いてスマートカード100を使用することは不可能である。
一方、他の実施形態として前記認証部240は、前記PIN提供部210で提供されたPINと前記ICチップに含まれてユーザから受信されたPINの認証のための別途のPINに基づいて前記ICの使用を認証してもよい。例えば、PIN提供部210は、第1PUF及び第2PUFを含んでもよい。この場合、第1PUFで提供されるPINを金融機能の実行時に外部入力PINとして使用し、前記第1PUFで提供されるPINと第2PUFで提供されるPINを連動させた値を前記ICチップを認証するための最終PINとして使用してもよい。この場合、前記第2PUFで提供されるPINはどのような方法でも外部から抽出できず、前記第1PUFで提供されるPINとの排他的論理和(XOR;Exclusive OR)ゲートによって前記ICチップの使用を認証するよう実現される。したがって、ユーザの不注意などにより第1PUFで提供されるPINが漏れても最終PINを複製することは不可能である。
その後、認証部240はユーザから入力されたPINが認証されると、ユーザから入力されたスマートカード110に含まれる一般的なカードの機能を行うことができるようにする。しかし、前記PINが予め指定された回数以上エラーが入力されると、認証部240は、前記ICチップのアクセスを遮断することによってスマートカード110を使用できないようにする。
以下、図3〜図6を参照して本発明の一実施形態においてICチップに含まれる遮断部の動作をより具体的に説明する。
まず、図3を参照すると、遮断部230は、PIN提供部210と入出力インタフェース220との間に位置し、少なくとも1つのフューズ及び少なくとも1つのスイッチを含んでもよい。図3では、一実施形態で1つのフューズ及び4個のスイッチで遮断部230を構成するものと図示されているが、前記フューズ及びスイッチの数又は位置は当業者の要求に応じて変形実施されてもよい。
遮断部230は、ICチップに対する最初アクセス(例えば、スマートカードの発給など)時に各スイッチを制御することによって、PIN提供部210で提供されるPINが入出力インタフェース220を介して外部に送信されるようにする。そして、前記PINが外部に送信されると、前記それぞれのスイッチを制御することによって電源(vdd)により回路に過電流が流れるようにし、前記フューズをメルティングすることによって前記PIN提供部210と前記入出力インタフェース220との間を物理的に遮断してもよい。
一方、前記遮断部230は、外部端末から制御信号を受信される場合、前記制御信号に基づいて前記それぞれのスイッチを制御することによって前記フューズに過電流が流れるようにし、前記PIN提供部210と前記入出力インタフェース220との間を物理的に遮断してもよい。
図4は、第1スイッチ及び第2スイッチを閉鎖することによってPIN提供部210で提供されるPINが入出力インタフェース220に送信されることを示し、図5は、第3スイッチ及び第4スイッチを閉鎖閉することによってフューズに過電流が流れることを示す。
遮断部230は、制御信号を生成したり外部端末から受信して前記制御信号に基づいてPIN提供部210のPINを外部に提供したり前記PINが外部に提供されることを遮断してもよい。一例として、図4に示すように、前記制御信号として「1」が印加されると、第1スイッチ及び第2スイッチは閉鎖されてもよく、第3スイッチ及び第4スイッチは開放されてもよい。したがって、PIN提供部210で提供されるPINが入出力インタフェース220を介して外部端末に送信されてもよい。
しかし、これに対して図5に示すように、前記制御信号として「0」が印加されると前記第1スイッチ及び第2スイッチは開放されてもよく、第3スイッチ及び第4スイッチは閉鎖されてもよい。したがって、前記フューズには過電流が流れ、図6に示すように、再び第1スイッチ及び第2スイッチが閉鎖されてもメルティングされたフューズによって前記PIN提供部210と前記入出力インタフェース220との間が途切れることによって、外部にPINが送信されることを物理的に完全に遮断することができる。
以下、図7を参照して本発明の一実施形態においてIC認証方法を説明する。
ユーザが外部端末装置を用いてICチップが含まれたスマートカードを発給する場合、前記ICチップに対する最初アクセス時に、PIN提供部で生成又は格納(本明細書ではこのような「生成」及び/又は「格納」を「提供」のように表現したりもする)されたPINが入出力インタフェースを介して外部端末装置に送信されると(S710)、前記外部端末装置は、受信したPINをディスプレイ部を介してディスプレイしたり別途のプリントアウトなどの方法によってユーザに出力する。
そして、前記ICチップの遮断部は、PIN提供部と入出力インタフェースとの間を遮断することによって前記PINの抽出を物理的に遮断する(S720)。
このような方法で登録されたスマートカードをユーザが用いる場合、ユーザが加盟店端末などを用いてPINを入力すると(S730)、ICチップの認証部は、ユーザから受信したPINと前記認証部に格納されたPINとが一致するか否かを判断してPINを認証する(S740)。ここで、前記認証部に格納されたPINが暗号化して格納されている場合には、ユーザから入力されたPINを暗号化した後、前記暗号化して格納されたPINと比較することによって一致するか否かを判断する。
その後、認証部はPINが一致すると判断される場合、スマートカードと外部インタフェースを接続し(S750)、ユーザが前記スマートカードを用いて金融機能を行うことができるようにする。
しかし、ユーザが入力したPINが予め指定された回数、例えば、3回以上エラーが入力されると(S760)、認証部はICチップのアクセスを遮断することによってICチップを非活性化させる。
上述したような識別キー漏れを防止するICチップ及びこの認証方法はスマートカードの認証に使用されるものとして限定されることなく、Micro SD、USIM(Universal Subscriber Identity Module)カード、クレジットカードなどの認証にも用いられてもよく、さらに、ユーザ識別及び認証に必要な様々な形態のデジタル技術分野で用いられてもよい。
また、識別キー漏れを防止するICチップ及びこの認証方法は、従来のクレジットカードや現金カードなどのためのスマートカードチップを活性化させるゲートとして活用されてもよい。この場合、従来の金融決済システムの使用方法を全く修正することなく、本発明に係る識別キー漏れを防止するICチップの認証方法を用いてもよい。例えば、本発明に係る識別キー漏れを防止するICチップがスマートカードの使用時に優先的にユーザ認証手続を行い、ユーザ認証に失敗するとエラーメッセージを出力し、ユーザ認証が成功するとスマートカードを活性化させることでインタフェース信号をバイパスできる。
また、本発明に係る識別キー漏れを防止するICチップ及びこの認証方法は、ユーザ認証をICチップが行うことによってPINをクレジットカード会社などの金融機関が保管しないため、金融機関に対するハッキングなどのセキュリティ攻撃にもユーザのPINの露出が根本的に遮断される効果があるだけではなく、金融機関はPINの露出によるカードの不正使用に対して免責主張することができる。
上述したように本発明を限定された実施形態と図面によって説明したが、本発明は、上記の実施形態に限定されることなく、本発明が属する分野における通常の知識を有する者であれば、このような実施形態から多様な修正及び変形が可能である。
したがって、本発明の範囲は、開示された実施形態に限定されて定められるものではなく、特許請求の範囲だけではなく特許請求の範囲と均等なものなどによって定められるものである。

Claims (14)

  1. 金融機能を行うICチップにおいて、
    前記ICチップを用いた金融機能を行うとき認証に用いられるPINを提供するPIN提供部と、
    前記PINを前記ICチップの外部に送信する入出力インタフェースと、
    前記ICチップに対する最初の活性化時における前記ICチップへの最初アクセスで前記PINが前記入出力インタフェースを介して外部に提供されると、前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する遮断部と、
    を備える、ICチップ。
  2. 前記遮断部は、
    少なくとも1つのフューズ及び前記少なくとも1つのフューズそれぞれに、前記少なくとも1つのフューズをメルティングされるように臨界電流以上の電流である過電流を印加できる少なくとも1つのスイッチを含み、
    前記少なくとも1つのスイッチは、前記ICチップに対する前記最初アクセスで前記PINが前記入出力インタフェースを介して外部に提供されると、前記少なくとも1つのフューズに前記過電流を印加して前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する、請求項1に記載のICチップ。
  3. 前記PIN提供部は、半導体製造工程偏差を用いて前記PINを提供するPUF(Physically Unclonable Function)を含む、請求項1に記載のICチップ。
  4. 前記PIN提供部が提供したPINとユーザから受信されたPINとを比較し、前記ユーザから受信されたPINが前記PIN提供部が提供したPINと一致する場合に前記ICチップの使用を認証する認証部をさらに備える、請求項1に記載のICチップ。
  5. 前記認証部は、
    前記PIN提供部に提供されたPINを暗号化して格納し、前記ユーザから受信されたPINを暗号化し、前記暗号化されて格納されたPINと比較することによって一致する場合に前記ICチップの使用を認証する、請求項4に記載のICチップ。
  6. 前記PIN提供部で提供されたPINと前記ICチップに含まれてユーザから受信されたPINの認証のための別途のPINに基づいて前記ICチップの使用を認証する認証部をさらに備える、請求項1に記載のICチップ。
  7. 前記PIN提供部は、予め入力されたPINを格納して前記格納されたPINを前記ICチップを用いた金融機能実行の認証に用いられるPINとして提供する、請求項1に記載のICチップ。
  8. 金融機能を行うICチップにおいて、
    前記ICチップを用いた金融機能実行の認証に用いられるPINを格納するPIN提供部と、
    外部端末が前記ICチップに対する最初の活性化時に、前記ICチップに最初にアクセスする場合、前記PIN提供部に格納されたPINを前記外部端末に送信する入出力インタフェースと、
    前記外部端末から制御信号を受信する場合、前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する遮断部と、
    を備える、ICチップ。
  9. 前記遮断部は、
    少なくとも1つのフューズ及び前記少なくとも1つのフューズに電流を印加できるスイッチを含み、前記制御信号を受信する場合に前記スイッチを介して前記少なくとも1つのフューズに前記少なくとも1つのフューズそれぞれをメルティングするように臨界電流以上の過電流を印加して前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する、請求項8に記載のICチップ。
  10. 前記PIN提供部が提供したPINとユーザから受信されたPINとを比較し、前記ユーザから受信されたPINが前記PIN提供部が提供したPINと一致する場合に前記ICチップの使用を認証する認証部をさらに備える、請求項8に記載のICチップ。
  11. 金融機能を行うICチップの活性化を行う端末装置において、
    前記ICチップに対する最初の活性化時に、前記ICチップに最初に前記ICチップの入出力インタフェースを介して前記ICチップのPIN提供部にアクセスし、前記PIN提供部が提供する前記ICチップのPINを判読して出力し、
    前記ICチップのPIN提供部と前記ICチップの入出力インタフェースとの間の遮断部に制御信号及び電流を印加し、前記ICチップのPIN提供部と前記ICチップの入出力インタフェースとの間の電気的な接続を遮断する、端末装置。
  12. 金融機能を行うICチップにおいて、
    前記ICチップを用いた金融機能実行の認証に用いられるPINを提供するPIN提供部と、
    前記ICチップに対する最初の活性化時に、外部端末が前記ICチップに最初にアクセスする場合、前記PIN提供部に提供されるPINを前記外部端末に送信する入出力インタフェースと、
    前記ICチップを用いた金融機能実行のためにPINが入力されると、前記PIN提供部に提供されたPINと前記入力されたPINとを比較して前記入力されたPINを認証し、前記入力されたPINが予め指定された回数以上エラーが入力されると前記ICチップのアクセスを遮断する認証部と、
    前記ICチップに対する最初アクセスで前記PINが前記入出力インタフェースを介して外部に提供されると、前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する遮断部と、
    を備える、ICチップ。
  13. 前記遮断部は、
    少なくとも1つのフューズ及び前記少なくとも1つのフューズそれぞれに、前記少なくとも1つのフューズをメルティングされるように臨界電流以上の電流である過電流を印加できる少なくとも1つのスイッチを含み、
    前記少なくとも1つのスイッチは、前記ICチップに対する前記最初アクセスで前記PINが前記入出力インタフェースを介して外部に提供されると、前記少なくとも1つのフューズに前記過電流を印加して前記PIN提供部と前記入出力インタフェースとの間を物理的に遮断する、請求項12に記載のICチップ。
  14. 金融機能を行うICチップを認証する方法において、前記ICチップが行うステップは、
    金融機能を行うとき認証のためのPINを提供するステップと、
    前記提供されたPINを、前記ICチップに対する最初の活性化時に、前記ICチップに最初にアクセスする時に前記ICチップの外部に送信するステップと、
    前記PINの抽出を物理的に遮断するステップと、
    前記提供されたPINとユーザから受信されたPINとを比較し、前記ユーザから受信されたPINが前記提供されたPINと一致する場合、前記ICチップの使用を認証するステップと、 を含む、ICチップ認証方法。
JP2015223639A 2011-08-03 2015-11-16 識別キー漏れを防止するicチップ及びこの認証方法 Active JP6204439B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110077271A KR101080511B1 (ko) 2011-08-03 2011-08-03 식별키 누출을 방지하는 ic 칩 및 이의 인증 방법
KR10-2011-0077271 2011-08-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014523825A Division JP2014522180A (ja) 2011-08-03 2011-08-10 識別キー漏れを防止するicチップ及びこの認証方法

Publications (2)

Publication Number Publication Date
JP2016048951A JP2016048951A (ja) 2016-04-07
JP6204439B2 true JP6204439B2 (ja) 2017-09-27

Family

ID=45397231

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014523825A Pending JP2014522180A (ja) 2011-08-03 2011-08-10 識別キー漏れを防止するicチップ及びこの認証方法
JP2015223639A Active JP6204439B2 (ja) 2011-08-03 2015-11-16 識別キー漏れを防止するicチップ及びこの認証方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014523825A Pending JP2014522180A (ja) 2011-08-03 2011-08-10 識別キー漏れを防止するicチップ及びこの認証方法

Country Status (6)

Country Link
US (1) US9996836B2 (ja)
EP (1) EP2741239B1 (ja)
JP (2) JP2014522180A (ja)
KR (1) KR101080511B1 (ja)
CN (1) CN104025122A (ja)
WO (1) WO2013018947A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885819B2 (en) 2012-12-27 2014-11-11 Intel Corporation Fuse attestation to secure the provisioning of secret keys during integrated circuit manufacturing
WO2015012667A1 (ko) 2013-07-26 2015-01-29 (주) 아이씨티케이 랜덤성 테스트 장치 및 방법
KR101495448B1 (ko) 2013-10-29 2015-02-26 (주) 아이씨티케이 사용자 인증을 위한 ic 칩 및 인증 방법
JP6587188B2 (ja) * 2015-06-18 2019-10-09 パナソニックIpマネジメント株式会社 乱数処理装置、集積回路カード、および乱数処理方法
KR101922931B1 (ko) * 2015-11-03 2018-11-28 주식회사 아이씨티케이 홀딩스 보안 장치 및 그 동작 방법
US10476680B2 (en) 2016-02-03 2019-11-12 Ememory Technology Inc. Electronic device with self-protection and anti-cloning capabilities and related method
US10122538B2 (en) * 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
US10642970B2 (en) 2017-12-12 2020-05-05 John Almeida Virus immune computer system and method
US10614254B2 (en) 2017-12-12 2020-04-07 John Almeida Virus immune computer system and method
US10592697B1 (en) 2017-12-12 2020-03-17 John Almeida Virus immune computer system and method
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
GB201919297D0 (en) 2019-12-24 2020-02-05 Aronson Bill Temperature sensing physical unclonable function (puf) authenication system

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04258898A (ja) * 1991-02-13 1992-09-14 Nec Corp 混成集積回路とその製造方法
US5786587A (en) * 1995-08-10 1998-07-28 American Bank Note Holographics, Inc. Enhancement of chip card security
JP3689213B2 (ja) * 1997-01-21 2005-08-31 ローム株式会社 非接触型icカード
US6257486B1 (en) * 1998-11-23 2001-07-10 Cardis Research & Development Ltd. Smart card pin system, card, and reader
US6281028B1 (en) * 1999-09-30 2001-08-28 Advanced Micro Devices, Inc. LED alignment points for semiconductor die
DK174672B1 (da) * 1999-11-09 2003-08-25 Orange As System til elektronisk udlevering af en personlig identifikationskode
US6641050B2 (en) * 2001-11-06 2003-11-04 International Business Machines Corporation Secure credit card
JP2003303309A (ja) * 2002-04-09 2003-10-24 Hitachi Ltd カードを利用した取引システムおよび取引方法、取引のための処理を行うコンピュータプログラム
EP1588318A1 (en) 2003-01-14 2005-10-26 Koninklijke Philips Electronics N.V. Method and terminal for detecting fake and/or modified smart card
CN2613828Y (zh) * 2003-04-22 2004-04-28 上海华园微电子技术有限公司 在集成电路卡中的安全保护装置
JP4639676B2 (ja) * 2004-07-21 2011-02-23 株式会社日立製作所 レンタルサーバシステム
WO2006028231A1 (en) * 2004-09-10 2006-03-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100675423B1 (ko) 2004-09-16 2007-01-29 주식회사 국민은행 전자통장 및 공인인증서를 내장한 ic 카드와 이의처리단말기 및 카드발급서버
KR20070084351A (ko) 2004-10-18 2007-08-24 코닌클리케 필립스 일렉트로닉스 엔.브이. 보안 센서 칩
CN100565562C (zh) * 2007-10-15 2009-12-02 北京派瑞根科技开发有限公司 电子标签安全认证方法
US8232879B2 (en) * 2008-08-08 2012-07-31 Assa Abloy Ab Directional sensing mechanism and communications authentication
EP2329423B1 (en) 2008-09-26 2018-07-18 Koninklijke Philips N.V. Authenticating a device and a user
WO2010076733A1 (en) * 2008-12-29 2010-07-08 Nxp B.V. Physical structure for use in a physical unclonable function
JP3160554U (ja) * 2010-03-15 2010-07-01 俊則 清水 証明システム
CN101854357B (zh) * 2010-05-10 2013-09-04 深圳市中科新业信息科技发展有限公司 网络认证监控方法及系统
US8868923B1 (en) * 2010-07-28 2014-10-21 Sandia Corporation Multi-factor authentication

Also Published As

Publication number Publication date
JP2016048951A (ja) 2016-04-07
US20150127537A1 (en) 2015-05-07
JP2014522180A (ja) 2014-08-28
WO2013018947A1 (ko) 2013-02-07
CN104025122A (zh) 2014-09-03
EP2741239A1 (en) 2014-06-11
KR101080511B1 (ko) 2011-11-04
EP2741239B1 (en) 2020-12-23
EP2741239A4 (en) 2015-04-08
US9996836B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
JP6204439B2 (ja) 識別キー漏れを防止するicチップ及びこの認証方法
US11664997B2 (en) Authentication in ubiquitous environment
ES2632795T3 (es) Sistema de pago
JP6665217B2 (ja) カードリーダとモバイルデバイスとの間のセキュアなセッションの確立
CA2980114C (en) Authentication in ubiquitous environment
CA2838763C (en) Credential authentication methods and systems
CN103748831B (zh) 机对机通信中基于puf的装置间的安全认证装置及方法
CN107004083B (zh) 设备密钥保护
ES2881873T3 (es) Procedimiento de protección de una ficha de pago
US20210272098A1 (en) Method and system to create a trusted record or message and usage for a secure activation or strong customer authentication
CN103415855A (zh) 大容量存储设备存储器加密方法、系统及装置
TW201248409A (en) Security architecture for using host memory in the design of a secure element
WO2018096559A1 (en) System and method for translation and authentication of secure pin and sensitive data
KR100939725B1 (ko) 모바일 단말기 인증 방법
CN105608775B (zh) 一种鉴权的方法、终端、门禁卡及sam卡
Margraf et al. Security evaluation of apple pay at point-of-sale terminals
KR101495448B1 (ko) 사용자 인증을 위한 ic 칩 및 인증 방법
Daza et al. FORCE: Fully off-line secure credits for mobile micro payments
EP1715613A1 (en) Method and system for securing point to point connections
Brandt et al. Don’t push it: breaking iButton security
KR20150050335A (ko) 사용자 인증을 위한 ic 칩 및 인증 방법
CN103155010B (zh) 用于对智能卡进行个人化的简化方法以及相关联的设备
Brych et al. FIPS 140-2 Level 3 Non-Proprietary Security Policy

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170831

R150 Certificate of patent or registration of utility model

Ref document number: 6204439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250