WO2017078427A1 - 보안 장치 및 그 동작 방법 - Google Patents

보안 장치 및 그 동작 방법 Download PDF

Info

Publication number
WO2017078427A1
WO2017078427A1 PCT/KR2016/012584 KR2016012584W WO2017078427A1 WO 2017078427 A1 WO2017078427 A1 WO 2017078427A1 KR 2016012584 W KR2016012584 W KR 2016012584W WO 2017078427 A1 WO2017078427 A1 WO 2017078427A1
Authority
WO
WIPO (PCT)
Prior art keywords
security
core circuit
security device
event information
received
Prior art date
Application number
PCT/KR2016/012584
Other languages
English (en)
French (fr)
Inventor
최병덕
김동규
Original Assignee
(주) 아이씨티케이
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 아이씨티케이, 한양대학교 산학협력단 filed Critical (주) 아이씨티케이
Priority to EP16862443.5A priority Critical patent/EP3373188B1/en
Priority to CN201680077727.7A priority patent/CN108780491A/zh
Priority to US15/773,489 priority patent/US10846440B2/en
Publication of WO2017078427A1 publication Critical patent/WO2017078427A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/88—Detecting or preventing theft or loss
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols

Definitions

  • It relates to a security device and a method of operation thereof, and more particularly to a method in which the security device responds to an event of an external security attack, theft or loss.
  • Security devices such as portable communication terminals, universal subscriber identity modules (USIMs), secure digital cards (SD cards), micro-SD cards, and smart cards are used in various applications.
  • a security device may hold secure information, which may be referred to as an identification key, an authentication key, a secret key, or the like.
  • This security information can be used by core circuitry that performs security authentication, such as crypto-coprocessor.
  • the security information may be provided by a physically unclonable function (PUF), which may provide an unpredictable digital value.
  • PUF physically unclonable function
  • Individual PUFs are given the correct manufacturing process, and even if manufactured in the same process, the digital values provided by the individual PUFs are different.
  • PUF may be referred to as Physical One-Way Function practically impossible to be duplicated (POWF).
  • This non-replicable characteristic of the PUF may be used to generate an identifier of the device for security and / or authentication.
  • PUF may be used to provide a unique key to distinguish devices from one another.
  • a security device comprising: a core circuit for performing a security function using an authentication key; And when an event information indicating that the security device is in a security vulnerable state is received, applying an electric shock of at least one of overvoltage and overcurrent to the security device so that the core circuit does not normally perform the security function.
  • a security device is provided that includes a power management circuit that causes physical damage to the security device.
  • the power management circuit when the event information is received, applies the electrical shock to the core circuit to physically damage at least a portion of the core circuit.
  • the power management circuit may not directly damage the core circuit.
  • the power management circuit may apply the electric shock to the power supply path to the core circuit so that the core circuit does not normally perform the security function.
  • the security device may further include a MOSFET cap connected in parallel with the core circuit in the power supply path.
  • the power management circuit may apply the electric shock to the MOS cap device so that the MOS cap device forms a current path that bypasses both ends of the core circuit on the power supply path. have.
  • the security device may further include an anti-fuse element connected in parallel with the core circuit in the power supply path.
  • the power management circuit applies the electrical shock to the anti-fuse element so that the anti-fuse element bypasses the core circuit across the power supply path. Make a path.
  • the security device may further include a fuse device connected in series with the core circuit in the power supply path.
  • the power management circuit applies the electric shock to the fuse element so that the fuse element opens the power supply path to cut off the current path to the core circuit.
  • the event information may include a lost or stolen state identification code of the security device received from at least one of an external terminal and a server connected to the security device.
  • the event information may be generated by sensing the security device itself rather than being received from the outside.
  • the security device may further include a detection sensor that detects a security attack against the security device.
  • the event information may include an identification code of an event in which the sensor detects the security attack.
  • the security attack may include at least one of destruction of device packaging for invasive attacks, detection of electromagnetic fields for non-invasive attacks, and signal collection for power analysis attacks.
  • a security device comprising: a key providing unit for holding an authentication key; A core circuit configured to perform a security function using the authentication key from the key provider; And when the event information indicating that the security device is in a security vulnerable state is received, prevent the authentication key from being transferred from the key providing unit to the core circuit, thereby preventing the core circuit from performing the security function normally.
  • a security device is provided that includes control logic to avoid this.
  • control logic may include a selector for selecting an authentication key provided by the key provider or an arbitrary key different from the authentication key according to an enable signal value.
  • the selector may include a MUX device, for example.
  • the control logic may change an enable signal value so that the arbitrary key is provided to the core circuit instead of the authentication key.
  • the key providing unit may include a PUF that provides a random invariant over time digital value using a semiconductor process variation.
  • the authentication key may include any one of a first digital value directly provided by the PUF and a second digital value generated using the first digital value.
  • control logic may include a gate that ANDs the authentication key value and the enable signal value. In this case, if the event information is not received, the control logic maintains the enable signal value at a logic value "1" so that the authentication key is provided to the core circuit. When the event information is received, the control logic may change the enable signal value to a logic value "0" so that the authentication key is not provided to the core circuit.
  • control logic may include a gate that ORs the authentication key value and the enable signal value. In this case, if the event information is not received, the control logic maintains the enable signal value at a logic value "0" so that the authentication key is provided to the core circuit. The control logic may change the enable signal value to a logic value "1" when the event information is received so that the authentication key is not provided to the core circuit.
  • the AND operation gate may be replaced with a NAND gate.
  • the OR operation gate may also be replaced with a NOR operation gate.
  • the logic circuits described in the specification may be replaced with equivalent logic circuits having the same function, and it should be understood that such modified circuits are included in the embodiments of the present disclosure to the extent that a person skilled in the art can understand and predict the same without a list. do.
  • the event information may include a first identification code for identifying a stolen state of a security device, a second identification code for identifying a lost state of the security device, and a third identification for identifying a state where a security attack to the security device is detected. It may include at least one of the codes.
  • the control logic may include a selector configured to receive different enable signal values according to the event information and to output different values according to the enable signals.
  • a method of operating a security device the core circuit performing a security function using an authentication key; And when the event information indicating that the security device is in a security vulnerable state is received, the power management circuit applies an electric shock of at least one of overvoltage and overcurrent to the security device, such that the core circuit is configured to perform the security function.
  • a method of operating a security device comprising causing physical damage to the security device so as not to perform the normal operation.
  • the power management circuit may apply the electrical shock to the core circuit to physically damage at least a part of the core circuit.
  • the power management circuit may apply the electric shock to the power supply path to the core circuit, so that the core circuit does not normally perform the security function. have.
  • FIG. 1 illustrates a process in which a security device is connected to an external terminal and a server to process information.
  • FIG. 2 illustrates a method of operating a security device, according to an embodiment.
  • FIG. 3 is a block diagram of a security device that destroys and damages at least part of a circuit in a security vulnerable state, according to one embodiment.
  • 4-7 illustrate example implementations of a security device, according to one embodiment.
  • FIGS. 8 to 11 are block diagrams of security devices for changing security information to different values in a security vulnerable state according to another exemplary embodiment.
  • FIG. 12 is a flowchart illustrating a method of operating a security device, according to an embodiment.
  • FIG. 13 is a flowchart illustrating a method of operating a security device, according to another embodiment.
  • the security device 100 may have a contact and / or contactless connection, or may be connected by a wired and / or wireless communication network.
  • the external terminal 110 and the server 120 may be connected through a wired and / or wireless communication network. Therefore, the connection method of the security device 100, the terminal 110, and the server 120 is not limited to some exemplary methods.
  • the security device 100 may be, for example, a device such as a personal communication terminal, such as a smartphone, or a general purpose computer.
  • the security device 100 may be a security element such as a universal subscriber identity module (USIM), a secure digital card (SD card), a micro-SD card, and a smart card.
  • USB universal subscriber identity module
  • SD card secure digital card
  • micro-SD card micro-SD card
  • the security device 100 may hold secure information, which may be referred to as an identification key, an authentication key, a secret key, or the like.
  • secure information may be referred to as an identification key, an authentication key, a secret key, or the like.
  • the security information described above may be provided by the PUF.
  • This security information can then be used by core circuits (or chips) that perform security authentication, such as crypto-coprocessors.
  • the "circuit” is implemented by hardware or a combination of hardware and software, and may be in any form such as a chip, a processor, an operation unit (ALU), and a part thereof.
  • the security device 100 When the security device 100 is stolen or the user loses the device, if an unauthorized person gets the device, this may lead to the illegal use of the security device. According to an embodiment, if the security device 100 is a stolen device, a lost device, or any security vulnerable state such as an external security attack being detected, the security device 100 may not be used normally. Destroy and / or damage at least a portion of the circuitry of the device 100.
  • the device 100 when the device 100 is in such a security vulnerable state, the device 100 may change the security information used for security authentication to another value even if the circuit is not directly destroyed. You can also output code that allows you to identify what kind of security vulnerability you are looking for, rather than simply changing the value.
  • a circuit unit that responds to such a security vulnerable state, such as destruction / damage of a circuit or deactivation or replacement of security information, may be referred to as a counterpart 101 throughout the specification. However, the counterpart 101 is not necessarily a distinguishable part within the security device 100, but may be understood as at least some circuit inherent in the security device 100, or a functional block of the circuit.
  • the security device 100 may be used 131 to transmit the information of the security device 100 to the terminal 110.
  • the information may be transferred 132 from the terminal 110 to the server 120 performing a financial / security function. If the security device 100 is registered as a stolen or lost device, the server 120 confirms that the device 100 is stolen / lost from the information of the transmitted security device 132.
  • the event information may be responded 134 to the terminal 110. Then, the terminal 110 transmits such event information to the security device 100 (133), and the counterpart 101 accordingly performs a process corresponding to the security vulnerable state.
  • Such processing may be, for example, destruction / damage of the circuit, deactivation or replacement of security information, or the like.
  • the security vulnerability status is not only the information that the device 100 is stolen / lost is registered in advance in the server 120 or in real time, as well as the security device 100 detects the security vulnerability itself It also includes a case of reporting to the server 120 through the terminal 110.
  • the security device 100 detects at least one of a security attack, such as destruction of a device packaging for an invasive attack on a device, detection of an electromagnetic field for a non-invasive attack, and signal collection for a side channel attack and a power analysis attack. May be found / detected by itself and reported to the server 120.
  • Types of security attacks may include any security attacks in addition to those listed.
  • FIG. 1 The example referenced in FIG. 1 was an application in which the server 120 intervened, but an embodiment in which the server 120 does not necessarily intervene in this process is possible.
  • 2 illustrates a method of operating the security device 100 according to another exemplary embodiment. This process is a process in which the security device 100 accesses the terminal 110 to process information.
  • the relationship between the device 100 and the counterpart terminal 110 may be an arbitrary machine to machine (M2M) connection or an Internet of Things (IoT) connection.
  • M2M machine to machine
  • IoT Internet of Things
  • the security device 100 may be used 131 to transmit information of the security device 100 to the terminal 110.
  • the terminal 110 confirms that the device 100 is stolen / lost, and transmits the event information to the device (133). Can be. Then, the counterpart 101 accordingly performs a process corresponding to the security vulnerable state.
  • processing may be, for example, destruction / damage of the circuit, deactivation or replacement of security information, or the like.
  • the security vulnerability state may be that information indicating that the device 100 is stolen / lost is registered in advance in the terminal 110 or inquired in real time. Furthermore, the information may be transmitted 135 directly to the security device 100 instead of being registered / viewed toward the terminal 110.
  • the security device 100 includes a security vulnerable state reported to the terminal 110 by itself. In this case, detection of such a security weakness may include at least one of a security attack, such as the destruction of device packaging for invasive attacks on the device, the detection of electromagnetic fields for non-invasive attacks, and the collection of signals for side channel attacks and power analysis attacks. One may be detected by the security device 100 or an external device (not shown) communicating with the security device 100.
  • FIG. 3 is a block diagram of a security device 201 that destroys and damages at least a portion of a circuit in a security vulnerable state, according to one embodiment.
  • the core circuit (or core chip, hereinafter referred to only as 'core circuit') 220 may perform a security function using an authentication key, such as a secret key provided by the PUF.
  • Event information indicating that the security device is in a security vulnerable state, such as when the security device is stolen or lost, may be received by the security device 201.
  • a power management circuit (PMIC) 210 applies an electric shock of at least one of overvoltage and overcurrent to the security device, so that the core circuit does not normally perform the security function. At least a portion of 201) may cause physical destruction / damage.
  • the power management circuit 210 applies an electric shock of at least one of overvoltage and overcurrent to the security device so that the core circuit does not normally perform the security function. Can be physically damaged.
  • the electrical shock may be a method of causing breakdown of the semiconductor device inside the core circuit 220 due to the overvoltage application.
  • the electric shock may be caused to cause electromagnetization in the core circuit 220 due to the application of overcurrent.
  • the type or specific result of the damage may vary depending on the application or the case, and any physical damage that interferes with the normal operation of the core circuit 220 should be understood to be included in the application.
  • a power management circuit may apply the electrical shock to the power supply path to the core circuit so that the core circuit does not normally perform the security function.
  • the security device 201 may further include a MOSCAP 230 connected in parallel with the core circuit 220 in the power supply path.
  • the power management circuit applies the electric shock to the moscap element 230 so that the moscap element 230 crosses both ends of the core circuit 220 on the power supply path. It is possible to form a current path for passing. Then, the normal power supply voltage may not be delivered to the core circuit 220, so that the security device 201 is limited in its intended function.
  • the security device 201 may further include an anti-fuse element 235 connected in parallel with the core circuit 220 in a power supply path.
  • the power management circuit applies the electrical shock to the anti-fuse element 235, so that the anti-fuse element 235 is a core circuit (on the power supply path). 220) to form a current path bypassing both ends.
  • the same result as in the example of FIG. 4 occurs, and the normal power supply voltage is not transmitted to the core circuit 220, so that the function of the security device 201 is not normal.
  • FIG. 6 to 7 illustrate an embodiment in which a fuse element 240 is connected to the core circuit in series with the power supply path.
  • the power management circuit applies the electric shock to the fuse element 240 so that the fuse element 240 opens the power supply path to open the core circuit 220.
  • the change of the current path is different from the embodiment of Figs. 4 to 5, but the normal power supply voltage is not transferred to the core circuit 220, so that the function of the security device 201 is not normal.
  • the event information indicating the security vulnerable state may include a lost or stolen state identification code of the security device received from at least one of an external terminal and a server connected to the security device.
  • the event information may be generated by sensing the security device itself rather than being received from the outside.
  • the security device may further include a detection sensor (not shown) for detecting a security attack against the security device.
  • the event information may include an identification code of an event in which the sensor detects the security attack.
  • the security attack may include at least one of destruction of device packaging for invasive attacks, detection of electromagnetic fields for non-invasive attacks, and signal collection for power analysis attacks.
  • a power management circuit when the event information is received, applies the electric shock to the core circuit to physically damage at least a part of the core circuit.
  • the security device 301 includes a key providing unit 310 that holds security information such as an authentication key.
  • the key providing unit may include a PUF that provides a random time invariant digital value using a semiconductor process variation.
  • the authentication key may include any one of a first digital value directly provided by the PUF and a second digital value generated using the first digital value.
  • the security information is transferred from the key providing unit 310 to a core circuit (not shown) to perform a security function.
  • the control logic When event information indicating that the security device 301 is a device in a security vulnerable state is received, the control logic prevents the authentication key from being transmitted from the key provider to the core circuit.
  • the control logic may include a selector 330 that selects the authentication key provided by the key provider 310 or an arbitrary key different from the authentication key according to the enable signal value.
  • the selector may include a MUX device, for example.
  • the control logic may change an enable signal value so that the arbitrary key is provided to the core circuit instead of the authentication key.
  • the key transmitted to the outside instead of the original security information may be provided by the random number generator 320.
  • the random number generator 320 may be a true random number generator or a pseudo random number generator.
  • control logic may include a gate 340 for ANDing the authentication key value and the enable signal value.
  • the control logic may maintain the enable signal value at a logic value "1" so that the authentication key is provided to the core circuit.
  • the control logic may change the enable signal value to a logic value "0" so that the authentication key is not provided to the core circuit.
  • control logic may include a gate 350 for ORing the authentication key value and the enable signal value.
  • the control logic may maintain the enable signal value at a logic value "0" so that the authentication key is provided to the core circuit.
  • the control logic may change the enable signal value to a logic value "1" when the event information is received so that the authentication key is not provided to the core circuit.
  • the AND operation gate may be replaced with a NAND gate.
  • the OR operation gate may also be replaced with a NOR operation gate.
  • the logic circuits described in the specification may be replaced with equivalent logic circuits having the same function, and it should be understood that such modified circuits are included in the embodiments of the present disclosure to the extent that a person skilled in the art can understand and predict the same without a list. do.
  • Key providing unit 370 for providing a first identification code for identifying the stolen state of the security device, as well as the authentication key providing unit 310 containing the normal security information, a second identification code for identifying the lost state of the security device Key providing unit 360 for providing a, and a key providing unit 380 for providing a third identification code for identifying a state in which a security attack to the security device is detected.
  • the control logic selects and outputs security information when the event is not received through the MUX 355, and outputs different identification values depending on whether the received event is lost, stolen, or a security attack when the event is received. To the core circuit. The authenticating side can then take action according to the situation.
  • step 1010 an event indicating that the security device is in a security vulnerable state, such as an event indicating that it is in at least one of a state of security, loss, and attack.
  • the event reception may be information reception from the outside, or the security device may detect such a state by itself. More details are as described above with reference to FIGS. 1, 6 and the like.
  • the security information value of the security device may be changed to a random random value, or may be changed to a specific value representing the security information. This step is as described above with reference to FIGS. 8 to 11.
  • the core circuit may perform security functions using security information such as an authentication key.
  • security information such as an authentication key.
  • event information indicating that the security device is in a security vulnerable state is detected or received.
  • the power management circuit applies an electric shock of at least one of overvoltage and overcurrent in the security device, causing physical damage to the security device so that the core circuit does not normally perform the security function.
  • Such electrical damage may cause breakdown of the semiconductor device inside the core circuit due to overvoltage application.
  • it may be caused to induce electromigration inside the core circuit due to the application of overcurrent.
  • the type or specific result of the damage may vary depending on the application or the case, and it should be understood that any physical damage that interferes with the normal operation of the core circuit is included in the application. This process is as described above with reference to FIGS. 3 to 7.
  • the apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components.
  • the devices and components described in the embodiments may be, for example, processors, controllers, arithmetic logic units (ALUs), digital signal processors, microcomputers, field programmable arrays (FPAs), It may be implemented using one or more general purpose or special purpose computers, such as a programmable logic unit (PLU), microprocessor, or any other device capable of executing and responding to instructions.
  • the processing device may execute an operating system (OS) and one or more software applications running on the operating system.
  • the processing device may also access, store, manipulate, process, and generate data in response to the execution of the software.
  • OS operating system
  • the processing device may also access, store, manipulate, process, and generate data in response to the execution of the software.
  • processing device includes a plurality of processing elements and / or a plurality of types of processing elements. It can be seen that it may include.
  • the processing device may include a plurality of processors or one processor and one controller.
  • other processing configurations are possible, such as parallel processors.
  • the software may include a computer program, code, instructions, or a combination of one or more of the above, and configure the processing device to operate as desired, or process it independently or collectively. You can command the device.
  • Software and / or data may be any type of machine, component, physical device, virtual equipment, computer storage medium or device in order to be interpreted by or to provide instructions or data to the processing device. Or may be permanently or temporarily embodied in a signal wave to be transmitted.
  • the software may be distributed over networked computer systems so that they may be stored or executed in a distributed manner.
  • Software and data may be stored on one or more computer readable recording media.
  • the method according to the embodiment may be embodied in the form of program instructions that can be executed by various computer means and recorded in a computer readable medium.
  • the computer readable medium may include program instructions, data files, data structures, etc. alone or in combination.
  • the program instructions recorded on the media may be those specially designed and constructed for the purposes of the embodiments, or they may be of the kind well-known and available to those having skill in the computer software arts.
  • Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tape, optical media such as CD-ROMs, DVDs, and magnetic disks, such as floppy disks.
  • Examples of program instructions include not only machine code generated by a compiler, but also high-level language code that can be executed by a computer using an interpreter or the like.
  • the hardware device described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

Abstract

보안 기기 및 보안 기기의 동작 방법이 제시된다. 보안 기기는 인증 키, 이를테면 PUF가 제공하는 비밀 키를 이용하여 보안 기능을 수행하는 코어 회로를 포함한다. 상기 보안 기기가 도난 되었거나 분실되는 경우와 같이 상기 보안 기기가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 보안 기기로 수신될 수 있다. 이 경우, 파워 매니지먼트 회로가 과전압 및 과전류 중 적어도 하나의 전기적 충격을 상기 보안 기기 내에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 상기 보안 기기에 물리적 손상을 유발시킬 수 있다.

Description

보안 장치 및 그 동작 방법
보안 장치 및 그 동작 방법에 연관되며, 보다 특정하게는 보안 장치가 외부의 보안 공격, 도난이나 분실의 이벤트에 대응하는 방법에 연관된다.
휴대용 통신 단말기, USIM (Universal Subscriber Identity Module), SD card (Secure Digital card), micro-SD card, smart card 등 보안 기기가 여러 가지 응용 분야에 이용되고 있다. 이러한 보안 기기는 내부에 식별 키, 인증 키, 또는 비밀 키 등으로 불리울 수 있는 보안 정보(secure information)을 보유할 수 있다. 이러한 보안 정보는 crypto-coprocessor 같은 보안 인증을 수행하는 코어 회로에 의해 이용될 수 있다.
그런데 인증된 사용자A가 보안 기기를 도난 당하거나 분실하였을 때, 인증되지 않은 사용자 B 가 이 기기를 얻는다면 이는 보안 기기의 부정 사용으로 이어질 수 있다. 따라서 보안 기기의 분실, 도난 등의 이벤트가 있는 경우에 보안 기기가 정상 사용되지 않도록 하는 조치가 요구된다. 종래에는 이러한 조치는 도난/분실 신고가 있는 경우, 보안 기기와 연결되는 상대 단말기 또는 금융 거래를 수행하는 서버 측에서 거래 불승인을 하는 등의 접근이 적용되었다.
한편, 상기한 보안 정보는 PUF(Physically Unclonable Function)가 제공하는 것일 수 있는데, PUF는 예측 불가능한 (unpredictable) 디지털 값을 제공할 수 있다. 개개의 PUF들은 정확한 제조 공정이 주어지고, 동일한 공정에서 제조되더라도, 상기 개개의 PUF들이 제공하는 디지털 값은 다르다. PUF는 복제가 불가능한 POWF (Physical One-Way Function practically impossible to be duplicated)로 지칭될 수도 있다.
이러한 PUF의 복제 불가능한 특성은 보안 및/또는 인증을 위한 기기의 식별자(identifier)를 생성하는 데에 이용될 수 있다. 이를테면, 디바이스를 다른 디바이스와 구별하기 위한 유니크 키(unique key to distinguish devices from one another)를 제공하기 위해 PUF가 이용될 수 있다.
PUF의 구현에 대해서는 한국 등록특허 10-1139630호(이하 '630 특허)와 한국 등록특허 10-0926214호(이하 '214 특허)에서 제시된 바 있다. 이들 '630 특허와 '214 특허는 반도체의 공정 편차(process variation)를 이용하여 보안 정보를 하드웨어적으로 제공한다.
PUF에 대한 보안 공격의 방지에 대해서는 미국 등록특허 8,694,856호(이하 '856 특허)에서 제시된 바 있다. 이 '856 특허는 PUF에 대한 저온 노출 방법의 보안 공격이 있는 경우 메모리 값을 오버라이트(over-write) 하는 보안 공격 방지를 제시하고 있다.
일측에 따르면, 보안 기기에 있어서, 인증 키를 이용하여 보안 기능을 수행하는 코어 회로; 및 상기 보안 기기가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 수신되는 경우, 과전압 및 과전류 중 적어도 하나의 전기적 충격을 상기 보안 기기 내에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 상기 보안 기기에 물리적 손상을 유발시키는 파워 매니지먼트 회로를 포함하는 보안 기기가 제공된다.
일실시예에 따르면 상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 코어 회로에 인가하여 상기 코어 회로의 적어도 일부를 물리적으로 손상시킨다. 그러나 이는 일부 실시예에 불과하며, 다른 일실시예에 따르면 상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로가 상기 코어 회로를 직접 손상시키지는 않을 수도 있다.
이를테면 다른 일실시예에 따르면 파워 매니지먼트 회로가 상기 전기적 충격을 상기 코어 회로로의 전원 공급 경로에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 할 수 있다. 이 경우, 상기 보안 기기는 상기 전원 공급 경로에 상기 코어 회로와 병렬 연결되는 모스캡 소자를 더 포함할 수 있다. 그리고 상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 모스캡 소자에 인가하여 상기 모스캡 소자가 상기 전원 공급 경로 상에서 상기 코어 회로 양단을 바이패스 하는 전류 경로를 형성하도록 할 수 있다.
한편, 상기 보안 기기는 상기 전원 공급 경로에 상기 코어 회로와 병렬 연결되는 안티-퓨즈 소자를 더 포함할 수도 있다. 이 실시예에서는 상기 이벤트 정보가 수신되는 경우에, 상기 파워 매니지먼트 회로가 상기 전기적 충격을 상기 안티-퓨즈 소자에 인가하여 상기 안티-퓨즈 소자가 상기 전원 공급 경로 상에서 상기 코어 회로 양단을 바이패스 하는 전류 경로를 형성하도록 한다.
또 다른 일실시예에 따르면 상기 보안 기기는 상기 전원 공급 경로에 상기 코어 회로와 직렬 연결되는 퓨즈 소자를 더 포함할 수 있다. 이 실시예에서는 상기 이벤트 정보가 수신되는 경우에, 상기 파워 매니지먼트 회로가 상기 전기적 충격을 상기 퓨즈 소자에 인가하여 상기 퓨즈 소자가 상기 전원 공급 경로를 개방시켜 상기 코어 회로로의 전류 경로를 차단하도록 한다.
한편, 일실시예에 따르면 상기 이벤트 정보는 상기 보안 기기와 연결되는 외부 단말 및 서버 중 적어도 하나로부터 수신되는 보안 기기의 도난분실 상태 식별코드를 포함할 수 있다. 그러나 다른 일실시예에 따르면 상기 이벤트 정보는 외부로부터 수신되는 것이 아니라 보안 기기 스스로 감지하여 생성한 것일 수도 있다.
이 경우 보안 기기는 상기 보안 기기로의 보안 공격을 감지하는 감지 센서를 더 포함할 수 있다. 여기서 상기 이벤트 정보는 상기 감지 센서가 상기 보안 공격을 감지한 이벤트의 식별 코드를 포함할 수 있다. 예시적으로, 그러나 한정되지 않게, 상기 보안 공격은 침습적 공격을 위한 기기 패키징의 파괴, 비침습적 공격을 위한 전자기 필드의 감지, 및 전력 분석 공격을 위한 신호 수집 중 적어도 하나를 포함할 수 있다.
다른 일측에 따르면, 보안 기기에 있어서, 인증 키를 보유하는 키 제공부; 상기 키 제공부로부터 상기 인증 키를 이용하여 보안 기능을 수행하는 코어 회로; 및 상기 보안 기기가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 수신되는 경우, 상기 인증 키가 상기 키 제공부로부터 상기 코어 회로로 전달되지 않도록 하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 하는 컨트롤 로직을 포함하는 보안 기기가 제공된다.
일실시예에 따르면 상기 컨트롤 로직은 인에이블 신호 값에 따라 상기 키 제공부가 제공하는 상기 인증 키 또는 상기 인증 키와 상이한 임의 키를 선택하는 선택부를 포함할 수 있다. 선택부는 이를 테면 먹스(MUX) 소자를 포함할 수 있다. 이 경우, 상기 이벤트 정보가 수신되면 상기 컨트롤 로직은 인에이블 신호 값을 바꾸어 상기 인증 키 대신 상기 임의 키가 상기 코어 회로로 제공되도록 할 수 있다.
일실시예에 따르면 상기 키 제공부는 반도체 공정 편차를 이용하여 무작위의 시불변(invariant over time) 디지털 값을 제공하는 PUF를 포함할 수 있다. 이 실시예에서 상기 인증 키는 상기 PUF가 직접 제공하는 제1 디지털 값 및 상기 제1 디지털 값을 이용하여 생성되는 제2 디지털 값 중 어느 하나를 포함할 수 있다.
다른 일실시예에 따르면 상기 컨트롤 로직은 상기 인증 키 값과 인에이블 신호 값을 AND 연산하는 게이트를 포함할 수 있다. 이 경우, 상기 컨트롤 로직은 상기 이벤트 정보가 수신되지 않으면 상기 인에이블 신호 값을 논리 값 "1"로 유지하여 상기 인증 키가 상기 코어 회로로 제공되도록 한다. 그리고 상기 컨트롤 로직은 상기 이벤트 정보가 수신되면 상기 인에이블 신호 값을 논리 값 "0"으로 바꾸어 상기 인증 키가 상기 코어 회로로 제공되지 않도록 할 수 있다.
일실시예에 따르면 상기 컨트롤 로직은 상기 인증 키 값과 인에이블 신호 값을 OR 연산하는 게이트를 포함할 수 있다. 이 경우, 상기 컨트롤 로직은 상기 이벤트 정보가 수신되지 않으면 상기 인에이블 신호 값을 논리 값 "0"로 유지하여 상기 인증 키가 상기 코어 회로로 제공되도록 한다. 그리고 상기 컨트롤 로직은 상기 이벤트 정보가 수신되면 상기 인에이블 신호 값을 논리 값 "1"으로 바꾸어 상기 인증 키가 상기 코어 회로로 제공되지 않도록 할 수 있다.
한편, 상기 AND 연산 게이트는 NAND 게이트로 대체될 수 있다. 또한 OR 연산 게이트는 NOR 연산 게이트로 대체될 수 있다. 명세서에 기재된 논리 회로들은 동일한 기능을 하는 등가 논리 회로들로 대체될 수 있으며, 일일이 열거하지 않더라도 통상의 기술자가 이해하고 예측할 수 있는 범위에서 그러한 변형 회로들은 본원의 실시예들에 포함되는 것으로 이해되어야 한다.
여기서 상기 이벤트 정보는 보안 기기의 도난 상태를 식별하는 제1 식별코드, 상기 보안 기기의 분실 상태를 식별하는 제2 식별코드, 및 상기 보안 기기로의 보안 공격이 감지되는 상태를 식별하는 제3 식별 코드 중 적어도 하나를 포함할 수 있다. 그리고 상기 컨트롤 로직은 상기 이벤트 정보에 따라 서로 다른 인에이블 신호 값을 인가 받아 각 인에이블 신호에 따라 다른 값을 출력하는 선택부를 포함할 수 있다.
또 다른 일측에 따르면, 보안 기기의 동작 방법에 있어서, 코어 회로가 인증 키를 이용하여 보안 기능을 수행하는 단계; 및 상기 보안 기기가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로가 과전압 및 과전류 중 적어도 하나의 전기적 충격을 상기 보안 기기 내에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 상기 보안 기기에 물리적 손상을 유발시키는 단계를 포함하는 보안 기기의 동작 방법이 제공된다. 일실시예에 따르면 상기 이벤트 정보가 수신되는 경우에, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 코어 회로에 인가하여 상기 코어 회로의 적어도 일부를 물리적으로 손상시킬 수 있다. 그러나 다른 일실시예에서, 상기 이벤트 정보가 수신되는 경우에 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 코어 회로로의 전원 공급 경로에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 할 수도 있다.
도 1은 일실시예에 따른 보안 기기가 외부 단말기 및 서버와 연결되어 정보를 처리하는 과정을 도시한다.
도 2는 일실시예에 따른 보안 기기의 동작 방법을 도시한다.
도 3은 일실시예에 따라 보안 취약 상태에서 회로의 적어도 일부를 파괴 손상시키는 보안 기기의 블록도이다.
도 4 내지 도 7은 일실시예에 따른 보안 기기의 예시적 구현을 도시한다.
도 8 내지 도 11은 다른 일실시예들에 따라 보안 취약 상태에서 보안 정보를 다른 값으로 바꾸는 보안 기기들의 블록도이다.
도 12는 일실시예에 따른 보안 기기의 동작 방법을 도시하는 흐름도이다.
도 13은 다른 일실시예에 따른 보안 기기의 동작 방법을 도시하는 흐름도이다.
이하에서, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 권리범위는 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
아래 설명에서 사용되는 용어는, 연관되는 기술 분야에서 일반적이고 보편적인 것으로 선택되었으나, 기술의 발달 및/또는 변화, 관례, 기술자의 선호 등에 따라 다른 용어가 있을 수 있다. 따라서, 아래 설명에서 사용되는 용어는 기술적 사상을 한정하는 것으로 이해되어서는 안 되며, 실시예들을 설명하기 위한 예시적 용어로 이해되어야 한다.
또한 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.
도 1은 일실시예에 따른 보안 기기(100)가 외부 단말기(110) 및 서버(120)와 연결되어 정보를 처리하는 과정을 도시한다. 보안 기기(100)와 외부 단말기(110)는 접촉식 및/또는 비접촉식 연결을 가질 수 있으며, 유선 및/또는 무선 방식의 통신 네트워크에 의해 연결될 수도 있다. 외부 단말기(110)와 서버(120)은 유선 및/또는 무선 방식의 통신 네트워크를 통해 연결될 수 있다. 따라서 보안기기(100), 단말기(110) 및 서버(120)의 연결 방식에 대해서는 일부 예시적인 방식으로 한정되지 않는다. 보안 기기(100)은 이를 테면, 스마트폰과 같은 개인용 통신 단말기, 범용 컴퓨터와 같은 기기일 수 있다. 또한 다른 응용에서 보안 기기(100)는 USIM (Universal Subscriber Identity Module), SD card (Secure Digital card), micro-SD card, smart card 등 보안 요소일 수 있다.
보안 기기(100)는 내부에 식별 키, 인증 키, 또는 비밀 키 등으로 불리울 수 있는 보안 정보(secure information)을 보유할 수 있다. 예시적으로, 그러나 한정되지 않게, 상기한 보안 정보는 PUF가 제공하는 것일 수 있다. 그리고 이러한 보안 정보는 crypto-coprocessor 같은 보안 인증을 수행하는 코어 회로 (또는 칩)에 의해 이용될 수 있다. 이하에서 "회로"는 하드웨어나 하드웨어와 소프트웨어의 결합에 의해 구현되는 것으로서, 칩(chip), 프로세서(processor), 연산유닛(ALU), 및 이들의 부분(part) 등 임의의 형태일 수 있다.
이 보안 기기(100)이 도난 당하거나 사용자가 기기를 분실하였을 때, 인증되지 않은 사람이 이 기기를 얻는다면 이는 보안 기기의 부정 사용으로 이어질 수 있다. 일실시예에 따르면 보안 기기(100)가 도난당한 기기이나, 분실한 기기이거나, 또는 외부의 보안 공격이 감지되거나 하는 등 어떠한 보안 취약 상태에 있다면 보안 기기(100)는 정상적인 사용이 가능하지 않도록 스스로 기기(100)의 회로의 적어도 일부분을 파괴 및/또는 손상 시킨다.
다른 일실시예에 따르면 기기(100)는 이러한 보안 취약 상태에 있는 경우에 직접 회로를 파괴 손상시키지는 않더라도, 내부에서 보안 인증에 사용되는 보안 정보를 다른 값으로 바꿀 수 있다. 또한 단순히 값을 바꾸는 것이 아니라, 어떠한 종류의 보안 취약성인지를 식별할 수 있게 하는 코드(code)를 출력할 수도 있다. 이러한 보안 취약 상태에의 대응, 이를테면 회로의 파괴/손상, 또는 보안 정보의 비활성화 또는 교체 등의 대응을 수행하는 회로부를 명세서 전반에서 대응부(101)라고 할 수 있다. 그러나, 대응부(101)는 반드시 보안 기기(100) 내에서 구별 가능한 일부분이 아니라, 보안 기기(100)에 내재된 적어도 일부 회로, 또는 그 회로의 기능적 블록으로 이해될 수 있다.
한편, 보안 기기(100)가 사용(131)되어 보안기기(100)의 정보가 단말기(110)로 전달될 수 있다. 그리고 이러한 정보는 단말기(110)로부터 금융/보안 기능 등을 수행하는 서버(120)로 전달(132)될 수 있다. 이 보안 기기(100)가 도난되거나 분실된 기기인 것으로 등록되어 있는 경우, 서버(120)는 전달(132)된 보안기기의 정보로부터 이 기기(100)가 도난/분실된 기기임을 확인하고, 이러한 이벤트 정보를 단말기(110)로 응답(134)할 수 있다. 그러면 단말기(110)는 이러한 이벤트 정보를 보안 기기(100)로 전달(133) 하고, 대응부(101)는 이에 따라 보안 취약 상태에 대응하는 처리를 수행한다. 이러한 처리는 상기한 바와 같이 이를테면 회로의 파괴/손상, 또는 보안 정보의 비활성화 또는 교체 등의 것일 수 있다.
그리고, 보다 상세히 후술하겠지만, 보안 취약성 상태는 기기(100)가 도난/분실된 것이라는 정보가 서버(120)에 미리 등록되거나 실시간 조회되는 것뿐만 아니라, 보안 기기(100) 스스로 보안 취약 상태를 감지하여 단말기(110)를 통하여 서버(120)에 보고한 경우도 포함한다. 보안 기기(100)는 보안 공격, 이를테면 기기에 대한 침습적 공격을 위한 기기 패키징의 파괴, 비침습적 공격을 위한 전자기 필드의 감지, 및 사이드 채널 공격, 전력 분석 공격을 위한 신호 수집 중 적어도 하나가 감지된 것을 스스로 발견/감지하여 서버(120)로 보고할 수 있다. 보안 공격의 종류는 열거한 것 외에도 임의의 보안 공격을 포함할 수 있다.
도 1에서 참조한 예시는 서버(120)가 개입하는 응용이었는데, 반드시 서버(120)가 이러한 과정에 개입하지 않는 실시예도 가능하다. 도 2는 다른 일실시예에 따른 보안 기기(100)의 동작 방법을 도시한다. 이 과정은 보안 기기(100)가 단말기(110)에 접속하여 정보를 처리하는 과정이다. 기기(100)와 상대 단말기(110)의 관계는 임의의 기기 대 기기 (machine to machine: M2M) 연결이나 IoT(Internet of Things) 연결일 수 있다.
보안 기기(100)가 사용(131)되어 보안기기(100)의 정보가 단말기(110)로 전달될 수 있다. 이 보안 기기(100)가 도난되거나 분실된 기기인 것으로 등록되어 있는 경우, 단말기(110)는 이 기기(100)가 도난/분실된 기기임을 확인하고, 이러한 이벤트 정보를 기기로 전달(133) 할 수 있다. 그러면, 대응부(101)는 이에 따라 보안 취약 상태에 대응하는 처리를 수행한다. 이러한 처리는 상기한 바와 같이 이를테면 회로의 파괴/손상, 또는 보안 정보의 비활성화 또는 교체 등의 것일 수 있다.
본 실시예에서도, 보안 취약성 상태는 기기(100)가 도난/분실된 것이라는 정보가 단말기(110)에 미리 등록되거나 실시간 조회되는 것일 수 있다. 나아가, 이러한 정보는 단말기(110) 쪽으로 등록/조회 되는 것이 아니라 보안 기기(100)로 직접 전달(135)되는 것일 수도 있다. 나아가, 도 1을 참조한 실시예에서와 마찬가지로, 보안 기기(100) 스스로 보안 취약 상태를 감지하여 단말기(110)에 보고한 포함한다. 이 경우에도 그러한 보안 취약 상태의 감지는 보안 공격, 이를테면 기기에 대한 침습적 공격을 위한 기기 패키징의 파괴, 비침습적 공격을 위한 전자기 필드의 감지, 및 사이드 채널 공격, 전력 분석 공격을 위한 신호 수집 중 적어도 하나가 보안 기기(100)나 이와 통신하는 외부 기기(미도시)에 의해 감지된 경우일 수 있다.
도 3은 일실시예에 따라 보안 취약 상태에서 회로의 적어도 일부를 파괴 손상시키는 보안 기기(201)의 블록도이다. 코어 회로 (또는 코어 칩, 이하 '코어 회로'라고만 지칭한다)(220)은 인증 키, 이를테면 PUF가 제공하는 비밀 키를 이용하여 보안 기능을 수행할 수 있다. 상기 보안 기기가 도난 되었거나 분실되는 경우와 같이 상기 보안 기기가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 보안 기기(201)로 수신될 수 있다. 이 경우, 파워 매니지먼트 회로(Power Management IC: PMIC)(210)가 과전압 및 과전류 중 적어도 하나의 전기적 충격을 상기 보안 기기 내에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 상기 보안 기기(201)의 적어도 일부분에 물리적 파괴/손상을 유발시킬 수 있다. 파워 매니지먼트 회로(210)는 상기 이벤트 정보가 수신되는 경우, 과전압 및 과전류 중 적어도 하나의 전기적 충격을 상기 보안 기기 내에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 상기 보안 기기(201)을 물리적으로 손상시킬 수 있다. 이러한 전기적 충격은 과전압 인가로 인한 코어 회로(220) 내부의 반도체 소자의 브레이크다운(Breakdown) 유발의 방법일 수 있다. 또는 전기적 충격이 과전류의 인가로 인한 코어 회로(220) 내부의 전기전진(Electromigration) 유발일 수도 있다. 다만, 손상의 종류나 구체적인 결과는 응용에 따라서 또는 케이스에 따라서 다를 수 있으며, 코어 회로(220)의 정상적 동작을 방해하는 물리적 손상 어떤 것도 이러한 응용에 포함되는 것으로 이해되어야 한다.
도 4 내지 도 7은 일실시예에 따른 보안 기기의 예시적 구현을 도시한다. 파워 매니지먼트 회로가 상기 전기적 충격을 상기 코어 회로로의 전원 공급 경로에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 할 수 있다. 도 4의 실시예에서, 상기 보안 기기(201)는 상기 전원 공급 경로에 상기 코어 회로(220)와 병렬 연결되는 모스캡 소자(MOSCAP)(230)를 더 포함할 수 있다. 그리고 상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 모스캡 소자(230)에 인가하여 상기 모스캡 소자(230)가 상기 전원 공급 경로 상에서 상기 코어 회로(220) 양단을 바이패스 하는 전류 경로를 형성하도록 할 수 있다. 그러면, 코어 회로(220)로 정상 전원 전압이 전달되지 않을 수 있고, 따라서 보안 기기(201)는 의도된 기능에 제약을 받는다.
도 5는 모스캡 소자 대신 안티-퓨즈가 선택된 응용예이다. 도시된 바와 같이 보안 기기(201)는 전원 공급 경로에 상기 코어 회로(220)와 병렬 연결되는 안티-퓨즈 소자(235)를 더 포함할 수도 있다. 이 실시예에서는 상기 이벤트 정보가 수신되는 경우에, 상기 파워 매니지먼트 회로가 상기 전기적 충격을 상기 안티-퓨즈 소자(235)에 인가하여, 안티-퓨즈 소자(235)가 상기 전원 공급 경로 상에서 코어 회로(220) 양단을 바이패스 하는 전류 경로를 형성하도록 한다. 이렇게 되면 도 4의 예와 마찬가지 결과가 발생하여, 코어 회로(220)로 정상 전원 전압이 전달되지 않아, 보안 기기(201)의 기능은 정상적이지 않다.
도 6 내지 도 7은 상기 전원 공급 경로에 상기 코어 회로와 직렬 연결되는 퓨즈 소자(240)를 선택한 실시예이다. 상기 이벤트 정보가 수신되는 경우에, 상기 파워 매니지먼트 회로가 상기 전기적 충격을 상기 퓨즈 소자(240)에 인가하여 상기 퓨즈 소자(240)가 상기 전원 공급 경로를 개방(open)시켜 상기 코어 회로(220)로의 전류 경로를 차단하도록 한다. 전류 경로의 변화는 도 4 내지 도 5의 실시예와 다르지만, 코어 회로(220)로 정상 전원 전압이 전달되지 않아, 보안 기기(201)의 기능이 정상적이지 않은 점은 마찬가지이다.
한편, 상술한 실시예들에서 보안 취약 상태를 나타내는 이벤트 정보는 상기 보안 기기와 연결되는 외부 단말 및 서버 중 적어도 하나로부터 수신되는 보안 기기의 도난분실 상태 식별코드를 포함할 수 있다. 그러나 다른 일실시예에 따르면 상기 이벤트 정보는 외부로부터 수신되는 것이 아니라 보안 기기 스스로 감지하여 생성한 것일 수도 있다. 이 경우 보안 기기는 상기 보안 기기로의 보안 공격을 감지하는 감지 센서(미도시)를 더 포함할 수 있다. 여기서 상기 이벤트 정보는 상기 감지 센서가 상기 보안 공격을 감지한 이벤트의 식별 코드를 포함할 수 있다. 예시적으로, 그러나 한정되지 않게, 상기 보안 공격은 침습적 공격을 위한 기기 패키징의 파괴, 비침습적 공격을 위한 전자기 필드의 감지, 및 전력 분석 공격을 위한 신호 수집 중 적어도 하나를 포함할 수 있다.
도 4 내지 도 7을 참고하여 설명한 실시예들에서는 상기 이벤트 정보가 수신되는 경우, 파워 매니지먼트 회로가 상기 전기적 충격을 상기 코어 회로에 인가하여 상기 코어 회로의 적어도 일부를 물리적으로 손상시켰다. 그러나 이는 일부 실시예들에 불과하며, 다른 일실시예에 따르면 상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로가 상기 코어 회로를 직접 손상시키지는 않을 수도 있다. 도 8 내지 도 11은 이러한 다른 일실시예들에 따라 보안 취약 상태에서 보안 정보를 다른 값으로 바꾸는 보안 기기들의 블록도이다.
도 8을 참조하면, 보안 기기(301)는 인증 키와 같은 보안 정보를 보유하는 키 제공부(310)를 포함한다. 일실시예에 따르면 상기 키 제공부는 반도체 공정 편차를 이용하여 무작위의 시불변 디지털 값을 제공하는 PUF를 포함할 수 있다. 이 실시예에서 상기 인증 키는 상기 PUF가 직접 제공하는 제1 디지털 값 및 상기 제1 디지털 값을 이용하여 생성되는 제2 디지털 값 중 어느 하나를 포함할 수 있다. 이러한 보안 정보는 키 제공부(310)로부터 코어 회로(미도시)로 전달되어 보안 기능이 수행된다.
그런데 보안 기기(301)가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 수신되는 경우, 컨트롤 로직은 상기 인증 키가 상기 키 제공부로부터 상기 코어 회로로 전달되지 않도록 한다. 일실시예에 따르면 상기 컨트롤 로직은 인에이블 신호 값에 따라 상기 키 제공부(310)가 제공하는 상기 인증 키 또는 상기 인증 키와 상이한 임의 키를 선택하는 선택부(330)를 포함할 수 있다. 선택부는 이를 테면 먹스(MUX) 소자를 포함할 수 있다. 이 경우, 상기 이벤트 정보가 수신되면 상기 컨트롤 로직은 인에이블 신호 값을 바꾸어 상기 인증 키 대신 상기 임의 키가 상기 코어 회로로 제공되도록 할 수 있다.
여기서, 이벤트 수신의 경우에 오리지널 보안 정보 대신 외부 (이를 테면 코어 회로)로 전달되는 키는 난수 생성기 (Random number generator)(320)가 제공하는 것일 수 있다. 이 난수 생성기(320)은 진성 난수 생성기 (True random number generator)일 수도 있고, 의사 난수 생성기 (Pseudo random number generator)일 수도 있다.
한편, 도 9에 도시된 실시예에 따르면 상기 컨트롤 로직은 상기 인증 키 값과 인에이블 신호 값을 AND 연산하는 게이트(340)를 포함할 수 있다. 이 경우, 상기 컨트롤 로직은 상기 이벤트 정보가 수신되지 않으면 상기 인에이블 신호 값을 논리 값 "1"로 유지하여 상기 인증 키가 상기 코어 회로로 제공되도록 한다. 그리고 상기 컨트롤 로직은 상기 이벤트 정보가 수신되면 상기 인에이블 신호 값을 논리 값 "0"으로 바꾸어 상기 인증 키가 상기 코어 회로로 제공되지 않도록 할 수 있다.
나아가 도 10에 도시된 실시예에 따르면, 상기 컨트롤 로직은 상기 인증 키 값과 인에이블 신호 값을 OR 연산하는 게이트(350)를 포함할 수 있다. 이 경우, 상기 컨트롤 로직은 상기 이벤트 정보가 수신되지 않으면 상기 인에이블 신호 값을 논리 값 "0"로 유지하여 상기 인증 키가 상기 코어 회로로 제공되도록 한다. 그리고 상기 컨트롤 로직은 상기 이벤트 정보가 수신되면 상기 인에이블 신호 값을 논리 값 "1"으로 바꾸어 상기 인증 키가 상기 코어 회로로 제공되지 않도록 할 수 있다.
한편, 상기 AND 연산 게이트는 NAND 게이트로 대체될 수 있다. 또한 OR 연산 게이트는 NOR 연산 게이트로 대체될 수 있다. 명세서에 기재된 논리 회로들은 동일한 기능을 하는 등가 논리 회로들로 대체될 수 있으며, 일일이 열거하지 않더라도 통상의 기술자가 이해하고 예측할 수 있는 범위에서 그러한 변형 회로들은 본원의 실시예들에 포함되는 것으로 이해되어야 한다.
도 11에서 도시된 실시예에서는 상기 이벤트 정보가 보안 취약 상태인지 아닌지의 정보뿐만 아니라, 보안 취약 상태가 어떤 종류인지를 구분하여 처리하는 응용이 제시되었다. 정상적인 보안 정보가 포함되는 인증 키 제공부(310) 뿐만 아니라 보안 기기의 도난 상태를 식별하는 제1 식별코드를 제공하는 키 제공부(370), 상기 보안 기기의 분실 상태를 식별하는 제2 식별코드를 제공하는 키 제공부(360), 및 상기 보안 기기로의 보안 공격이 감지되는 상태를 식별하는 제3 식별 코드를 제공하는 키 제공부(380)이 포함되어 있다.
그리고 컨트롤 로직은 MUX(355)를 통해, 이벤트가 수신되지 않을 때는 보안 정보를 선택하여 출력하고, 이벤트가 수신되면 수신되는 이벤트가 분실인지, 도난인지, 보안 공격인지에 따라 각각 다른 식별 값을 출력하여 코어 회로로 전달한다. 그러면 인증 받는 쪽은 상황에 맞는 대처를 할 수 있다.
도 12는 일실시예에 따른 보안 기기의 동작 방법을 도시하는 흐름도이다. 단계(1010)에서 보안 기기가 보안 취약 상태에 있다는 이벤트, 이를테면 보안, 분실, 공격 중 적어도 어느 하나의 상태에 있다는 이벤트를 수신한다. 이러한 이벤트 수신은 외부로부터의 정보 수신일 수도 있으며, 보안 기기 스스로 이러한 상태를 감지하는 것일 수도 있다. 보다 상세한 내용은 도 1, 도 6 등을 참조하여 상술한 바와 같다.
그러면, 단계(1020)에서는 보안 기기의 보안 정보 값을 임의의 난수 값으로 변경하거나, 또는 보안 정보를 나타내는 특정 값으로 변경할 수 있다. 이 단계에 대해서는 도 8 내지 도 11을 참조하여 상술한 바와 같다.
도 13은 다른 일실시예에 따른 보안 기기의 동작 방법을 도시하는 흐름도이다. 코어 회로가 인증 키와 같은 보안 정보를 이용하여 보안 기능을 수행할 수 있다. 그런데 단계(1110)에서 상기 보안 기기가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 감지 또는 수신된다. 그러면, 단계(1120)에서 파워 매니지먼트 회로가 과전압 및 과전류 중 적어도 하나의 전기적 충격을 상기 보안 기기 내에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 상기 보안 기기에 물리적 손상을 유발시킨다. 이러한 전기적 손상은 과전압 인가로 인한 코어 회로 내부의 반도체 소자의 브레이크다운(Breakdown) 유발일 수 있다. 또한, 과전류 인가로 인한 코어 회로 내부의 전기전진(Electromigration) 유발일 수도 있다. 다만, 손상의 종류나 구체적인 결과는 응용에 따라서 또는 케이스에 따라서 다를 수 있으며, 코어 회로의 정상적 동작을 방해하는 물리적 손상 어떤 것도 이러한 응용에 포함되는 것으로 이해되어야 한다. 이러한 과정에 대해서는 도 3 내지 도 7을 참조하여 상술한 바와 같다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (19)

  1. 보안 기기에 있어서,
    인증 키를 이용하여 보안 기능을 수행하는 코어 회로; 및
    상기 보안 기기가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 수신되는 경우, 과전압 및 과전류 중 적어도 하나의 전기적 충격을 상기 보안 기기 내에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 상기 보안 기기에 물리적 손상을 유발시키는 파워 매니지먼트 회로
    을 포함하는 보안 기기.
  2. 제1항에 있어서,
    상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 코어 회로에 인가하여 상기 코어 회로의 적어도 일부를 물리적으로 손상시키는 보안 기기.
  3. 제1항에 있어서,
    상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 코어 회로로의 전원 공급 경로에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 하는 보안 기기.
  4. 제3항에 있어서,
    상기 보안 기기는 상기 전원 공급 경로에 상기 코어 회로와 병렬 연결되는 모스캡 소자를 더 포함하고,
    상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 모스캡 소자에 인가하여 상기 모스캡 소자가 상기 전원 공급 경로 상에서 상기 코어 회로 양단을 바이패스 하는 전류 경로를 형성하도록 하는 보안 기기.
  5. 제3항에 있어서,
    상기 보안 기기는 상기 전원 공급 경로에 상기 코어 회로와 병렬 연결되는 안티-퓨즈 소자를 더 포함하고,
    상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 안티-퓨즈 소자에 인가하여 상기 안티-퓨즈 소자가 상기 전원 공급 경로 상에서 상기 코어 회로 양단을 바이패스 하는 전류 경로를 형성하도록 하는 보안 기기.
  6. 제3항에 있어서,
    상기 보안 기기는 상기 전원 공급 경로에 상기 코어 회로와 직렬 연결되는 퓨즈 소자를 더 포함하고,
    상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 퓨즈 소자에 인가하여 상기 퓨즈 소자가 상기 전원 공급 경로를 개방시켜 상기 코어 회로로의 전류 경로를 차단하도록 하는 보안 기기.
  7. 제1항에 있어서,
    상기 이벤트 정보는 상기 보안 기기와 연결되는 외부 단말 및 서버 중 적어도 하나로부터 수신되는 보안 기기의 도난분실 상태 식별코드를 포함하는 보안 기기.
  8. 제1항에 있어서,
    상기 보안 기기로의 보안 공격을 감지하는 감지 센서
    를 더 포함하고,
    상기 이벤트 정보는 상기 감지 센서가 상기 보안 공격을 감지한 이벤트의 식별 코드를 포함하는 보안 기기.
  9. 제8항에 있어서,
    상기 보안 공격은, 침습적 공격을 위한 기기 패키징의 파괴, 비침습적 공격을 위한 전자기 필드의 감지, 및 전력 분석 공격을 위한 신호 수집 중 적어도 하나를 포함하는 보안 기기.
  10. 보안 기기에 있어서,
    인증 키를 보유하는 키 제공부;
    상기 키 제공부로부터 상기 인증 키를 이용하여 보안 기능을 수행하는 코어 회로; 및
    상기 보안 기기가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 수신되는 경우, 상기 인증 키가 상기 키 제공부로부터 상기 코어 회로로 전달되지 않도록 하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 하는 컨트롤 로직
    을 포함하는 보안 기기.
  11. 제10항에 있어서,
    상기 컨트롤 로직은 인에이블 신호 값에 따라 상기 키 제공부가 제공하는 상기 인증 키 또는 상기 인증 키와 상이한 임의 키를 선택하는 선택부를 포함하고,
    상기 이벤트 정보가 수신되는 경우, 상기 컨트롤 로직은 인에이블 신호 값을 바꾸어 상기 인증 키 대신 상기 임의 키가 상기 코어 회로로 제공되도록 하는 보안 기기.
  12. 제10항에 있어서,
    상기 키 제공부는 반도체 공정 편차를 이용하여 무작위의 시불변 디지털 값을 제공하는 PUF를 포함하고,
    상기 인증 키는 상기 PUF가 직접 제공하는 제1 디지털 값 및 상기 제1 디지털 값을 이용하여 생성되는 제2 디지털 값 중 어느 하나를 포함하는 보안 기기.
  13. 제10항에 있어서,
    상기 컨트롤 로직은 상기 인증 키 값과 인에이블 신호 값을 AND 연산하는 게이트를 포함하고,
    상기 컨트롤 로직은 상기 이벤트 정보가 수신되지 않는 경우, 상기 인에이블 신호 값을 논리 값 "1"로 유지하여 상기 인증 키가 상기 코어 회로로 제공되도록 하고,
    상기 컨트롤 로직은 상기 이벤트 정보가 수신되는 경우, 상기 인에이블 신호 값을 논리 값 "0"으로 바꾸어 상기 인증 키가 상기 코어 회로로 제공되지 않도록 하는 보안 기기.
  14. 제10항에 있어서,
    상기 컨트롤 로직은 상기 인증 키 값과 인에이블 신호 값을 OR 연산하는 게이트를 포함하고,
    상기 컨트롤 로직은 상기 이벤트 정보가 수신되지 않는 경우, 상기 인에이블 신호 값을 논리 값 "0"로 유지하여 상기 인증 키가 상기 코어 회로로 제공되도록 하고,
    상기 컨트롤 로직은 상기 이벤트 정보가 수신되는 경우, 상기 인에이블 신호 값을 논리 값 "1"으로 바꾸어 상기 인증 키가 상기 코어 회로로 제공되지 않도록 하는 보안 기기.
  15. 제10항에 있어서,
    상기 이벤트 정보는 보안 기기의 도난 상태를 식별하는 제1 식별코드, 상기 보안 기기의 분실 상태를 식별하는 제2 식별코드, 및 상기 보안 기기로의 보안 공격이 감지되는 상태를 식별하는 제3 식별 코드 중 적어도 하나를 포함하는 보안 기기.
  16. 제15항에 있어서,
    상기 컨트롤 로직은 상기 이벤트 정보에 따라 서로 다른 인에이블 신호 값을 인가 받아 각 인에이블 신호에 따라 다른 값을 출력하는 선택부를 포함하는 보안 기기.
  17. 보안 기기의 동작 방법에 있어서,
    코어 회로가 인증 키를 이용하여 보안 기능을 수행하는 단계; 및
    상기 보안 기기가 보안 취약 상태에 있는 기기임을 지시하는 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로가 과전압 및 과전류 중 적어도 하나의 전기적 충격을 상기 보안 기기 내에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 상기 보안 기기에 물리적 손상을 유발시키는 단계
    를 포함하는 보안 기기의 동작 방법.
  18. 제17항에 있어서,
    상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 코어 회로에 인가하여 상기 코어 회로의 적어도 일부를 물리적으로 손상시키는 보안 기기의 동작 방법.
  19. 제17항에 있어서,
    상기 이벤트 정보가 수신되는 경우, 상기 파워 매니지먼트 회로는 상기 전기적 충격을 상기 코어 회로로의 전원 공급 경로에 인가하여, 상기 코어 회로가 상기 보안 기능을 정상적으로 수행하지 않도록 하는 보안 기기의 동작 방법.
PCT/KR2016/012584 2015-11-03 2016-11-03 보안 장치 및 그 동작 방법 WO2017078427A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP16862443.5A EP3373188B1 (en) 2015-11-03 2016-11-03 Security apparatus and operation method thereof
CN201680077727.7A CN108780491A (zh) 2015-11-03 2016-11-03 安全装置及其操作方法
US15/773,489 US10846440B2 (en) 2015-11-03 2016-11-03 Security apparatus and operation method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0154108 2015-11-03
KR20150154108 2015-11-03

Publications (1)

Publication Number Publication Date
WO2017078427A1 true WO2017078427A1 (ko) 2017-05-11

Family

ID=58662344

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/012584 WO2017078427A1 (ko) 2015-11-03 2016-11-03 보안 장치 및 그 동작 방법

Country Status (5)

Country Link
US (1) US10846440B2 (ko)
EP (1) EP3373188B1 (ko)
KR (1) KR101922931B1 (ko)
CN (1) CN108780491A (ko)
WO (1) WO2017078427A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102201217B1 (ko) * 2017-11-24 2021-01-12 한국전자통신연구원 자가소멸 장치와 방법 및 이를 적용한 반도체 칩
US10706179B2 (en) * 2018-01-10 2020-07-07 General Electric Company Secure provisioning of secrets into MPSoC devices using untrusted third-party systems
CN110084074B (zh) * 2019-01-26 2021-06-22 鼎铉商用密码测评技术(深圳)有限公司 一种保护装置及数据设备
KR20210102740A (ko) * 2020-02-12 2021-08-20 삼성전자주식회사 물리적 복제 방지 기능에 기초하여 키를 생성하는 보안 장치 및 이의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002095550A2 (en) * 2001-04-25 2002-11-28 Marc Elisha Grey A security device useful for physically securing digital data storage media, and a method of use thereof
KR100887551B1 (ko) * 2008-09-18 2009-03-09 (주)화이트클라우드 잠금장치를 구비한 유에스비
KR101080511B1 (ko) * 2011-08-03 2011-11-04 (주) 아이씨티케이 식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법
KR20130010522A (ko) * 2011-07-18 2013-01-29 순천향대학교 산학협력단 스마트폰 분실 및 도난의 피해 방지를 위한 인증방법
KR20130027571A (ko) * 2010-07-13 2013-03-15 구글 잉크. 모바일 컴퓨팅 디바이스 보안화

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2011A (en) * 1841-03-18 Appabatxts for piling saws
US4119926A (en) * 1977-12-08 1978-10-10 Nasa Apparatus and method for stabilized phase detection for binary signal tracking loops
US4534194A (en) * 1981-03-16 1985-08-13 Kadex, Incorporated Electronic lock system
IL111469A0 (en) * 1993-11-01 1994-12-29 Omnipoint Corp Despreading/demodulating direct sequence spread spectrum signals
US5736777A (en) * 1995-12-29 1998-04-07 Intel Corporation Method and apparatus for fast self-destruction of a CMOS integrated circuit
US5790670A (en) * 1996-07-18 1998-08-04 Citicorp Development Center, Inc. Apparatus and method for securing electronic circuitry
US5930175A (en) * 1997-08-22 1999-07-27 Micron Technology, Inc. Voltage pump switch
US7979721B2 (en) * 2004-11-15 2011-07-12 Microsoft Corporation Enhanced packaging for PC security
US7502256B2 (en) * 2004-11-30 2009-03-10 Siliconsystems, Inc. Systems and methods for reducing unauthorized data recovery from solid-state storage devices
US7535373B2 (en) * 2005-07-15 2009-05-19 Honeywell International, Inc. Security techniques for electronic devices
US20070076513A1 (en) * 2005-10-04 2007-04-05 Nian Yang Decoder for memory device with loading capacitor
US20100250968A1 (en) * 2009-03-25 2010-09-30 Lsi Corporation Device for data security using user selectable one-time pad
KR100926214B1 (ko) 2009-04-23 2009-11-09 한양대학교 산학협력단 공정편차를 이용한 디지털 값 생성 장치 및 방법
CN102656588B (zh) * 2009-08-14 2015-07-15 本质Id有限责任公司 具有防篡改和抗老化系统的物理不可克隆函数
KR101418962B1 (ko) 2009-12-11 2014-07-15 한국전자통신연구원 부채널 공격 방지를 위한 보안 장치 및 방법
EP2337263B1 (en) * 2009-12-17 2020-02-12 Nxp B.V. Token comprising improved physical unclonable function
KR101139630B1 (ko) 2010-12-09 2012-05-30 한양대학교 산학협력단 식별키 생성 장치 및 방법
US20120151121A1 (en) * 2010-12-14 2012-06-14 Jose Antonio Braga Solid State Non-Volatile Storage Drives Having Self-Erase and Self-Destruct Functionality and Related Methods
EP3467716B1 (en) 2011-03-31 2020-11-04 ICTK Holdings Co., Ltd. Apparatus and method for generating a digital value
US8461863B2 (en) * 2011-04-29 2013-06-11 Altera Corporation Method and apparatus for securing a programmable device using a kill switch
CN103748831B (zh) * 2011-08-16 2017-07-21 Ictk有限公司 机对机通信中基于puf的装置间的安全认证装置及方法
US9081929B2 (en) * 2012-01-06 2015-07-14 New York University Systems, processes and computer-accessible medium for providing logic encryption utilizing fault analysis
US9336872B2 (en) * 2014-03-11 2016-05-10 Everspin Technologies, Inc. Nonvolatile logic and security circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002095550A2 (en) * 2001-04-25 2002-11-28 Marc Elisha Grey A security device useful for physically securing digital data storage media, and a method of use thereof
KR100887551B1 (ko) * 2008-09-18 2009-03-09 (주)화이트클라우드 잠금장치를 구비한 유에스비
KR20130027571A (ko) * 2010-07-13 2013-03-15 구글 잉크. 모바일 컴퓨팅 디바이스 보안화
KR20130010522A (ko) * 2011-07-18 2013-01-29 순천향대학교 산학협력단 스마트폰 분실 및 도난의 피해 방지를 위한 인증방법
KR101080511B1 (ko) * 2011-08-03 2011-11-04 (주) 아이씨티케이 식별키 누출을 방지하는 ｉｃ 칩 및 이의 인증 방법

Also Published As

Publication number Publication date
US10846440B2 (en) 2020-11-24
EP3373188A4 (en) 2019-03-20
CN108780491A (zh) 2018-11-09
US20190012487A1 (en) 2019-01-10
EP3373188A1 (en) 2018-09-12
EP3373188B1 (en) 2020-05-13
KR20170052507A (ko) 2017-05-12
KR101922931B1 (ko) 2018-11-28

Similar Documents

Publication Publication Date Title
CN110113167B (zh) 一种智能终端的信息保护方法、系统以及可读存储介质
WO2017078427A1 (ko) 보안 장치 및 그 동작 방법
US10033814B2 (en) Vehicle security network device and design method therefor
WO2018062761A1 (ko) 보안 기능이 강화된 디바이스의 초기화 방법 및 디바이스의 펌웨어 업데이트 방법
US10339307B2 (en) Intrusion detection system in a device comprising a first operating system and a second operating system
WO2017086757A1 (ko) 보안 터널을 이용하여 타겟 장치의 보안을 제어하는 방법 및 장치
CN105049445A (zh) 一种访问控制方法及独立式访问控制器
KR101373051B1 (ko) 통신차단 제어 장치 및 그 방법
CN107277040A (zh) 一种在内网进行终端接入控制的方法
CN107317925B (zh) 移动终端
EP3044721B1 (en) Automatic pairing of io devices with hardware secure elements
US9693224B2 (en) Restricting software to authorized wireless environments
KR101429178B1 (ko) 무선 네트워크 보안 시스템 및 방법
US11182509B2 (en) Hardware-based system for cybersecurity protection of microprocessor systems
WO2018088680A1 (ko) 차단된 사이트로의 접속 요청을 처리하는 보안 시스템 및 방법
CN111209544B (zh) Web应用安全保护方法、装置、电子设备及存储介质
EP3016017A1 (en) Device comprising a sensor or an actuator protected by a secure element
CN112613000A (zh) 一种敏感信息保护方法、装置、电子设备及可读存储介质
CN104636655A (zh) 一种热插拔设备的可信验证方法
CN110049494A (zh) 一种检测无线网络安全性的方法、终端设备及介质
US20180253548A1 (en) Management of a display of a view of an application on a screen of an electronic data entry device, corresponding method, device and computer program product
WO2022145664A1 (ko) 스마트카드와 puf 칩을 포함한 전자 장치 및 이의 동작 방법
WO2015182822A1 (ko) 집적 회로 장치 및 상기 집적 회로 장치에서의 신호 처리 방법
MusabIqbal et al. A review on the security of the internet of things (IOT)
EP3637717A1 (en) System and method for establishing trust of a network device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16862443

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016862443

Country of ref document: EP