KR101079970B1 - 프로세서에서 캐시 정책을 설정하기 위한 방법 및 장치 - Google Patents
프로세서에서 캐시 정책을 설정하기 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR101079970B1 KR101079970B1 KR1020097017373A KR20097017373A KR101079970B1 KR 101079970 B1 KR101079970 B1 KR 101079970B1 KR 1020097017373 A KR1020097017373 A KR 1020097017373A KR 20097017373 A KR20097017373 A KR 20097017373A KR 101079970 B1 KR101079970 B1 KR 101079970B1
- Authority
- KR
- South Korea
- Prior art keywords
- cache
- cache policy
- policy information
- processor
- memory device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
Claims (37)
- 캐시 정책(cache policy)을 결정하는 방법으로서,프로세서 내의 메모리 관리 유닛에서 제 1 캐시 정책 정보를 수신하는 단계 ― 상기 제 1 캐시 정책 정보는 타깃 메모리 디바이스와 연관된 페이지 테이블 엔트리(page table entry)를 기반으로 어드레스 디코더로부터 수신되고, 상기 프로세서는 메모리 제어기를 통해 상기 타깃 메모리 디바이스에 연결됨 ―;상기 프로세서에서 상기 제 1 캐시 정책 정보를 저장하는 단계; 및상기 메모리 제어기에서의 상기 타깃 메모리 디바이스와 연관된 제 2 캐시 정책 정보의 수신시 상기 메모리 제어기로부터 수신되는 상기 제 2 캐시 정책 정보를 기초로 상기 캐시 정책을 설정하는 단계를 포함하며, 상기 제 1 캐시 정책 정보 및 상기 제 2 캐시 정책 정보는 상기 메모리 제어기에 존재하는 상기 어드레스 디코더에 의해 생성되는, 캐시 정책을 결정하는 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 프로세서로서,상기 프로세서에 국한된(local) 정보를 저장하도록 구성된 캐시; 및상기 프로세서 내의 메모리 관리 유닛을 포함하며, 상기 메모리 관리 유닛은 상기 프로세서 외부에 있으며 타깃 메모리 디바이스와 연결되는 메모리 제어기로부터의 상기 타깃 메모리 디바이스와 연관된 캐시 정책 정보의 수신에 응답하여 상기 캐시 정책 정보를 기초로 상기 캐시에 대한 캐시 정책을 설정하도록 구성되고, 상기 메모리 제어기는 물리적 어드레스들을 디코딩하여 멀티플렉서로 하여금 상기 타깃 메모리 디바이스와 연관된 상기 캐시 정책 정보를 선택하게 하는 어드레스 디코더를 포함하는, 프로세서.
- 삭제
- 제 7 항에 있어서,상기 메모리 제어기는 상기 타깃 메모리 디바이스에 지시된 메모리 동작에 응답하여 상기 타깃 메모리 디바이스로부터 상기 캐시 정책 정보를 수신하도록 구성되는, 프로세서.
- 삭제
- 삭제
- 제 7 항에 있어서,상기 메모리 관리 유닛은 또한,상기 어드레스 디코더로부터 다른 캐시 정책 정보를 수신하고 ― 상기 다른 캐시 정책 정보는 상기 타깃 메모리 디바이스와 연관된 페이지 테이블 엔트리로부터 리트리브(retrieve)됨 ―; 그리고상기 캐시 정책 정보가 상기 메모리 제어기로부터 이용 가능하지 않을 때 상기 다른 캐시 정책 정보를 기초로 상기 캐시 정책을 설정하도록 구성되는, 프로세서.
- 삭제
- 시스템으로서,프로세서;상기 프로세서에 의해 사용되는 정보를 저장하도록 구성된 타깃 메모리 디바이스 ― 상기 타깃 메모리 디바이스는 캐시가 아님 ―; 및상기 프로세서에 연결되며 상기 타깃 메모리 디바이스와 관련되고, 어드레스 디코더 회로를 포함하는 메모리 제어기를 포함하며,상기 프로세서는,상기 프로세서에 국한된 정보를 저장하도록 구성된 캐시; 및상기 타깃 메모리 디바이스와 연관된 캐시 정책 정보가 상기 어드레스 디코더 회로로부터 이용 가능할 때 상기 캐시 정책 정보를 기초로 상기 캐시에 대한 캐시 정책을 설정하도록 구성된 메모리 관리 유닛을 포함하고, 상기 어드레스 디코더 회로는 물리적 어드레스들을 디코딩하여 멀티플렉서로 하여금 상기 타깃 메모리 디바이스와 연관된 상기 캐시 정책 정보를 선택하게 하는, 시스템.
- 삭제
- 삭제
- 삭제
- 삭제
- 제 14 항에 있어서,상기 메모리 제어기의 상기 어드레스 디코더 회로는 어드레스 디코더 및 상기 타깃 메모리 디바이스와 연관된 엔트리를 갖는 테이블을 포함하는, 시스템.
- 삭제
- 캐시 정책을 결정하는 방법으로서,타깃 메모리 디바이스와 연관된 제 1 캐시 정책 정보를 리트리브(retrieve)하는 단계;메모리 제어기를 통해 상기 타깃 메모리 디바이스에 연결되는 프로세서에서 상기 제 1 캐시 정책 정보를 저장하는 단계;상기 메모리 제어기로부터 제 2 캐시 정책 정보가 이용 가능할 때, 상기 저장된 제 1 캐시 정책 정보를 상기 제 2 캐시 정책 정보로 겹쳐 쓰기(overwrite) 하는 단계; 및상기 제 2 캐시 정책 정보를 기초로 캐시 정책을 설정하는 단계를 포함하며, 상기 메모리 제어기는 물리적 어드레스들을 디코딩하여 멀티플렉서로 하여금 상기 타깃 메모리 디바이스와 연관된 캐시 정책 정보를 선택하게 하는, 캐시 정책을 결정하는 방법.
- 제 21 항에 있어서,상기 메모리 제어기는 상기 타깃 메모리 디바이스의 디바이스 ID 레지스터로부터 상기 제 2 캐시 정책 정보를 수신하는, 캐시 정책을 결정하는 방법.
- 프로세서로서,상기 프로세서에 국한된 정보를 저장하도록 구성된 캐시; 및메모리 관리 유닛을 포함하며, 상기 메모리 관리 유닛은,상기 프로세서에서 제 1 캐시 정책 정보를 저장하고 ― 상기 제 1 캐시 정책 정보는 타깃 메모리 디바이스와 연관된 페이지 테이블 엔트리로부터 수신되고, 상기 타깃 메모리 디바이스는 캐시가 아니며, 상기 페이지 테이블 엔트리는 상기 프로세서에 의한 메모리 액세스와 관련된 어드레스에 의해 식별됨 ―;상기 제 1 캐시 정책 정보를 기초로 상기 캐시에 대한 캐시 정책을 설정하며;메모리 제어기로부터 제 2 캐시 정책 정보가 이용 가능할 때, 상기 저장된 제 1 캐시 정책 정보를 상기 제 2 캐시 정책 정보로 겹쳐 쓰기 하고; 그리고상기 제 2 캐시 정책 정보를 기초로 상기 캐시 정책을 다른 캐시 정책으로 교체하도록 구성되며, 상기 메모리 제어기는 물리적 어드레스들을 디코딩하고 멀티플렉서가 캐시 정책 정보를 선택할 수 있게 하는 제어 신호를 생성하는 어드레스 디코더를 포함하는, 프로세서.
- 제 23 항에 있어서,상기 캐시는 레벨 2(L2) 캐시를 포함하는, 프로세서.
- 시스템으로서,타깃 메모리 디바이스;상기 타깃 메모리 디바이스와 관련되며, 어드레스 디코더를 포함하는 메모리 제어기; 및상기 메모리 제어기에 연결되는 프로세서를 포함하며, 상기 프로세서는,상기 프로세서에 국한된 정보를 저장하도록 구성된 캐시; 및메모리 관리 유닛을 포함하며, 상기 메모리 관리 유닛은,상기 프로세서에서 제 1 캐시 정책 정보를 저장하고 ― 상기 제 1 캐시 정책 정보는 상기 타깃 메모리 디바이스와 연관된 페이지 테이블 엔트리로부터 수신되고, 상기 페이지 테이블 엔트리는 상기 프로세서에 의한 메모리 액세스와 관련된 어드레스에 의해 식별됨 ―;상기 제 1 캐시 정책 정보를 기초로 상기 캐시에 대한 캐시 정책을 설정하며;상기 메모리 제어기로부터 제 2 캐시 정책 정보가 이용 가능할 때, 상기 저장된 제 1 캐시 정책 정보를 상기 제 2 캐시 정책 정보로 겹쳐 쓰기 하고; 그리고상기 제 2 캐시 정책 정보를 기초로 상기 캐시 정책을 설정하도록 구성되며, 상기 제 2 캐시 정책 정보는 상기 메모리 제어기에 존재하는 상기 어드레스 디코더에 의해 생성된 제어 신호에 의해 인에이블되는 멀티플렉서에 의해 제공되는, 시스템.
- 제 25 항에 있어서,상기 캐시는 명령 캐시인, 시스템.
- 제 25 항에 있어서,상기 캐시는 데이터 캐시인, 시스템.
- 제 25 항에 있어서,상기 타깃 메모리 디바이스는 동기식 그래픽 랜덤 액세스 메모리(SGRAM: Synchronous Graphics Random Access Memory) 디바이스인, 시스템.
- 제 25 항에 있어서,상기 타깃 메모리 디바이스는 동기식 동적 랜덤 액세스 메모리(SDRAM: Synchronous Dynamic Random Access Memory) 디바이스인, 시스템.
- 제 1 항에 있어서,상기 제 2 캐시 정책 정보는 상기 타깃 메모리 디바이스의 디바이스 식별 레지스터에 저장되는, 캐시 정책을 결정하는 방법.
- 제 1 항에 있어서,상기 타깃 메모리 디바이스로부터 상기 제 2 캐시 정책 정보가 이용 가능할 때, 상기 제 1 캐시 정책 정보를 상기 제 2 캐시 정책 정보로 겹쳐 쓰기 하는 단계, 및 상기 제 2 캐시 정책 정보를 기초로 상기 캐시 정책을 설정하는 단계를 더 포함하는, 캐시 정책을 결정하는 방법.
- 제 1 항에 있어서,상기 캐시 정책은 상기 타깃 메모리 디바이스에 지시된 메모리 동작에 응답하여 캐시 라인에 어떤 레벨의 캐시를 할당할지에 관한 표시를 포함하는, 캐시 정책을 결정하는 방법.
- 제 1 항에 있어서,상기 타깃 메모리 디바이스로부터 상기 제 2 캐시 정책 정보가 이용 가능하지 않을 때 상기 제 1 캐시 정책 정보를 기초로 상기 캐시 정책을 설정하는 단계를 더 포함하는, 캐시 정책을 결정하는 방법.
- 제 21 항에 있어서,상기 캐시 정책은 상기 타깃 메모리 디바이스에 지시된 메모리 동작에 응답하여 캐시 라인에 어떤 레벨의 캐시를 할당할지에 관한 표시를 포함하는, 캐시 정책을 결정하는 방법.
- 제 21 항에 있어서,상기 캐시 정책은 판독 전용 할당(allocate on read only)을 나타내는, 캐시 정책을 결정하는 방법.
- 제 21 항에 있어서,상기 메모리 제어기는 어드레스 디코더 회로를 포함하며, 상기 어드레스 디코더 회로는 어드레스 디코더 및 상기 타깃 메모리 디바이스와 연관된 엔트리를 갖는 테이블을 포함하는, 캐시 정책을 결정하는 방법.
- 제 25 항에 있어서,상기 캐시 정책은 상기 타깃 메모리 디바이스에 지시된 메모리 동작에 응답하여 캐시 라인에 어떤 레벨의 캐시를 할당할지에 관한 표시를 포함하는, 시스템.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/626,434 | 2007-01-24 | ||
US11/626,434 US7949834B2 (en) | 2007-01-24 | 2007-01-24 | Method and apparatus for setting cache policies in a processor |
PCT/US2008/051953 WO2008092032A1 (en) | 2007-01-24 | 2008-01-24 | Method and apparatus for setting cache policies in a processor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090108716A KR20090108716A (ko) | 2009-10-16 |
KR101079970B1 true KR101079970B1 (ko) | 2011-11-04 |
Family
ID=39456426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020097017373A KR101079970B1 (ko) | 2007-01-24 | 2008-01-24 | 프로세서에서 캐시 정책을 설정하기 위한 방법 및 장치 |
Country Status (11)
Country | Link |
---|---|
US (1) | US7949834B2 (ko) |
EP (1) | EP2115599B1 (ko) |
JP (1) | JP5313168B2 (ko) |
KR (1) | KR101079970B1 (ko) |
CN (1) | CN101589374B (ko) |
BR (1) | BRPI0806756A2 (ko) |
CA (1) | CA2674868C (ko) |
MX (1) | MX2009007948A (ko) |
RU (1) | RU2427892C2 (ko) |
TW (1) | TWI446166B (ko) |
WO (1) | WO2008092032A1 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008149657A1 (ja) * | 2007-06-05 | 2008-12-11 | Nec Corporation | 入出力制御システム、入出力制御方法、及び、入出力制御プログラム |
US8393008B2 (en) * | 2008-05-21 | 2013-03-05 | Microsoft Corporation | Hardware-based output protection of multiple video streams |
US8151077B1 (en) * | 2008-06-30 | 2012-04-03 | Emc Corporation | Application aware cache management |
US8504776B2 (en) * | 2008-08-29 | 2013-08-06 | Infineon Technologies Ag | Device and method for controlling caches |
US8504839B2 (en) * | 2008-10-27 | 2013-08-06 | Advanced Micro Devices, Inc. | Method, apparatus, and device for protecting against programming attacks and/or data corruption |
US8161246B2 (en) * | 2009-03-30 | 2012-04-17 | Via Technologies, Inc. | Prefetching of next physically sequential cache line after cache line that includes loaded page table entry |
CN101866321B (zh) * | 2010-06-13 | 2012-03-21 | 北京北大众志微系统科技有限责任公司 | 一种高速缓存管理策略的调整方法及系统 |
US9652560B1 (en) * | 2011-07-18 | 2017-05-16 | Apple Inc. | Non-blocking memory management unit |
US8954704B2 (en) | 2011-08-12 | 2015-02-10 | International Business Machines Corporation | Dynamic network adapter memory resizing and bounding for virtual function translation entry storage |
US20130042238A1 (en) * | 2011-08-12 | 2013-02-14 | International Business Machines Corporation | Optimized Virtual Function Translation Entry Memory Caching |
US10042750B2 (en) | 2013-03-15 | 2018-08-07 | Micron Technology, Inc. | Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor |
US10146437B2 (en) | 2014-03-17 | 2018-12-04 | Primaryio, Inc. | Tier aware caching solution to increase application performance |
US10133488B2 (en) * | 2014-03-17 | 2018-11-20 | Primaryio, Inc. | Apparatus and method for cache provisioning, configuration for optimal application performance |
US9715455B1 (en) * | 2014-05-05 | 2017-07-25 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Hint selection of a cache policy |
WO2016191569A1 (en) * | 2015-05-27 | 2016-12-01 | Google Inc. | Memory system architecture |
US10019404B2 (en) * | 2016-04-20 | 2018-07-10 | Allone Solution Co., Ltd. | Accessing method for accessing hybrid hard-disk drive |
US10402336B2 (en) * | 2017-03-31 | 2019-09-03 | Intel Corporation | System, apparatus and method for overriding of non-locality-based instruction handling |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751996A (en) | 1994-09-30 | 1998-05-12 | Intel Corporation | Method and apparatus for processing memory-type information within a microprocessor |
US6434669B1 (en) | 1999-09-07 | 2002-08-13 | International Business Machines Corporation | Method of cache management to dynamically update information-type dependent cache policies |
US20040215893A1 (en) * | 2003-04-28 | 2004-10-28 | Lsi Logic Corporation | Method for use of ternary cam to implement software programmable cache policies |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0340046A (ja) * | 1989-07-06 | 1991-02-20 | Hitachi Ltd | キャッシュメモリ制御方式および情報処理装置 |
US5325504A (en) * | 1991-08-30 | 1994-06-28 | Compaq Computer Corporation | Method and apparatus for incorporating cache line replacement and cache write policy information into tag directories in a cache system |
WO1996035995A1 (en) * | 1995-05-10 | 1996-11-14 | The 3Do Company | Method and apparatus for managing snoop requests using snoop advisory cells |
US5946713A (en) * | 1997-08-18 | 1999-08-31 | Intel Corporation | Memory attribute palette |
JPH1173368A (ja) * | 1997-08-28 | 1999-03-16 | Seiko Epson Corp | メモリモジュール、情報処理装置の制御方法および記録媒体 |
US7328328B2 (en) * | 2002-02-19 | 2008-02-05 | Ip-First, Llc | Non-temporal memory reference control mechanism |
EP1495394B1 (en) * | 2002-04-18 | 2008-07-23 | Advanced Micro Devices, Inc. | A computer system including a secure execution mode - capable cpu and a security services processor connected via a secure communication path |
US6891543B2 (en) * | 2002-05-08 | 2005-05-10 | Intel Corporation | Method and system for optimally sharing memory between a host processor and graphics processor |
US7353334B2 (en) * | 2002-08-19 | 2008-04-01 | Aristos Logic Corporation | Method of increasing performance and manageability of network storage systems using optimized cache setting and handling policies |
JP4765249B2 (ja) * | 2003-11-18 | 2011-09-07 | セイコーエプソン株式会社 | 情報処理装置およびキャッシュメモリ制御方法 |
US7555610B2 (en) * | 2003-11-18 | 2009-06-30 | Panasonic Corporation | Cache memory and control method thereof |
JP2005267497A (ja) * | 2004-03-22 | 2005-09-29 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置、その制御方法及び磁気ディスク記憶装置 |
JP2006185284A (ja) * | 2004-12-28 | 2006-07-13 | Renesas Technology Corp | データ処理装置 |
GB2422926B (en) * | 2005-02-04 | 2008-10-01 | Advanced Risc Mach Ltd | Data processing apparatus and method for controlling access to memory |
US7472225B2 (en) * | 2005-06-20 | 2008-12-30 | Arm Limited | Caching data |
US7616218B1 (en) * | 2005-12-05 | 2009-11-10 | Nvidia Corporation | Apparatus, system, and method for clipping graphics primitives |
-
2007
- 2007-01-24 US US11/626,434 patent/US7949834B2/en active Active
-
2008
- 2008-01-24 JP JP2009547424A patent/JP5313168B2/ja active Active
- 2008-01-24 WO PCT/US2008/051953 patent/WO2008092032A1/en active Application Filing
- 2008-01-24 RU RU2009131695/08A patent/RU2427892C2/ru not_active IP Right Cessation
- 2008-01-24 TW TW097102764A patent/TWI446166B/zh active
- 2008-01-24 BR BRPI0806756-2A patent/BRPI0806756A2/pt not_active Application Discontinuation
- 2008-01-24 EP EP08713984.6A patent/EP2115599B1/en not_active Not-in-force
- 2008-01-24 CN CN2008800027469A patent/CN101589374B/zh active Active
- 2008-01-24 MX MX2009007948A patent/MX2009007948A/es active IP Right Grant
- 2008-01-24 KR KR1020097017373A patent/KR101079970B1/ko active IP Right Grant
- 2008-01-24 CA CA2674868A patent/CA2674868C/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751996A (en) | 1994-09-30 | 1998-05-12 | Intel Corporation | Method and apparatus for processing memory-type information within a microprocessor |
US6434669B1 (en) | 1999-09-07 | 2002-08-13 | International Business Machines Corporation | Method of cache management to dynamically update information-type dependent cache policies |
US20040215893A1 (en) * | 2003-04-28 | 2004-10-28 | Lsi Logic Corporation | Method for use of ternary cam to implement software programmable cache policies |
Also Published As
Publication number | Publication date |
---|---|
BRPI0806756A2 (pt) | 2011-09-13 |
TW200842572A (en) | 2008-11-01 |
US7949834B2 (en) | 2011-05-24 |
EP2115599B1 (en) | 2017-07-19 |
CN101589374A (zh) | 2009-11-25 |
RU2427892C2 (ru) | 2011-08-27 |
JP5313168B2 (ja) | 2013-10-09 |
TWI446166B (zh) | 2014-07-21 |
JP2010517179A (ja) | 2010-05-20 |
WO2008092032A1 (en) | 2008-07-31 |
MX2009007948A (es) | 2009-08-07 |
CN101589374B (zh) | 2012-07-04 |
EP2115599A1 (en) | 2009-11-11 |
US20080177952A1 (en) | 2008-07-24 |
CA2674868A1 (en) | 2008-07-31 |
CA2674868C (en) | 2015-02-03 |
KR20090108716A (ko) | 2009-10-16 |
RU2009131695A (ru) | 2011-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101079970B1 (ko) | 프로세서에서 캐시 정책을 설정하기 위한 방법 및 장치 | |
JP5580894B2 (ja) | Tlbプリフェッチング | |
US6069638A (en) | System for accelerated graphics port address remapping interface to main memory | |
US8239657B2 (en) | Address translation method and apparatus | |
JP2014078248A (ja) | キャッシュされたメモリデータを伴うキャッシュメモリ属性インジケータ | |
KR100285533B1 (ko) | 라이트 드루 가상 캐시메모리, 에일리어스 어드레싱 및 캐시플러시 | |
US20070094476A1 (en) | Updating multiple levels of translation lookaside buffers (TLBs) field | |
EP2416251B1 (en) | A method of managing computer memory, corresponding computer program product, and data storage device therefor | |
US8621152B1 (en) | Transparent level 2 cache that uses independent tag and valid random access memory arrays for cache access | |
US6948032B2 (en) | Method and apparatus for reducing the effects of hot spots in cache memories | |
EP2790107A1 (en) | Processing unit and method for controlling processing unit | |
US20190034335A1 (en) | Cache and method | |
US7949833B1 (en) | Transparent level 2 cache controller | |
JP4664586B2 (ja) | キャッシュ制御装置、キャッシュ制御方法、コンピュータシステム | |
US6931510B1 (en) | Method and system for translation lookaside buffer coherence in multiprocessor systems | |
JP2000122929A (ja) | 情報処理装置 | |
US7519778B2 (en) | System and method for cache coherence | |
JPH09231136A (ja) | キャッシュメモリの置き換えブロック選択装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140929 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160929 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170929 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180928 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 9 |