KR101078549B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101078549B1
KR101078549B1 KR1020040087483A KR20040087483A KR101078549B1 KR 101078549 B1 KR101078549 B1 KR 101078549B1 KR 1020040087483 A KR1020040087483 A KR 1020040087483A KR 20040087483 A KR20040087483 A KR 20040087483A KR 101078549 B1 KR101078549 B1 KR 101078549B1
Authority
KR
South Korea
Prior art keywords
gate
signal
liquid crystal
output
driving circuit
Prior art date
Application number
KR1020040087483A
Other languages
English (en)
Other versions
KR20060038261A (ko
Inventor
김승학
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040087483A priority Critical patent/KR101078549B1/ko
Publication of KR20060038261A publication Critical patent/KR20060038261A/ko
Application granted granted Critical
Publication of KR101078549B1 publication Critical patent/KR101078549B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 복수의 화소로 구성되어 화상이 표시되는 화상표시부를 포함하는 액정패널과, 입력받는 외부 데이터 중 제 1데이터에 따라 단일의 게이트 신호를 발생시켜 출력하는 타이밍제어부와, 상기 게이트 신호를 단일 라인을 통해 입력받아 그 게이트 신호에 기초하여 복수의 제어신호를 생성하는 게이트 신호 처리부를 포함하며, 그 생성된 제어신호에 따라 상기 화상표시부에 주사신호를 공급하는 구동회로를 포함하여 구성된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
도1은 게이트 인쇄회로기판이 제거된 형태의 액정표시장치를 나타낸 도면.
도2a는 본 발명에 따른 액정표시장치를 나타낸 도면.
도2b는 도2a의 게이트 신호 발생부의 동작 타이밍을 나타내는 도면.
도3은 본 발명에 따른 게이트 구동회로를 나타낸 블럭도.
도4a는 도3의 게이트 신호 처리부를 나타낸 블럭도.
도4b는 도3의 게이트 구동회로의 내부를 블럭으로 나타낸 도면.
도4c는 도4a 및 도4b의 신호들의 파형을 나타낸 도면.
**도면의 주요 부분에 대한 부호의 설명**
101: 액정패널 102: 박막트랜지스터 어레이기판
104: 컬러필터 기판 108: 데이터 구동회로
110: 데이터 TCP 112: 인쇄회로기판
114: 게이트TCP 116: 게이트 구동회로
118: 게이트 신호 처리부 121: 화상표시부
122: TCP공급라인 126: 라인-온-글래스 배선
128: TCP입력라인 140: 타이밍제어부
142: 게이트 신호 발생부 G_SIG: 게이트 신호
DATA[R,G,B]: 화상정보 DE: 데이터 인에이블 신호
Hsync: 수평동기신호
본 발명은 액정표시장치(liquid crystal display)에 관한 것으로, 특히, 게이트 구동회로를 정확한 타이밍으로 구동시키며, 패널의 크기(size)를 줄일 수 있는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치는 서로 대향하는 박막트랜지스터 어레이 (thin film transistor array)기판 및 컬러필터(color filter)기판이 일정한 셀-갭을 갖도록 합착되고, 그 박막트랜지스터 어레이 기판 및 컬러필터 기판의 셀-갭사이의 공간에 액정을 충진시켜 제작하는 액정패널(liquid crystal display panel)과 그 액정패널을 구동시키는 구동부로 구성된다.
상기 박막트랜지스터 어레이 기판에는 횡방향으로 일정하게 이격되어 배열되는 복수의 게이트라인과, 종방향으로 일정하게 이격되어 배열되는 복수의 데이터라인이 서로 교차하며, 그 교차되는 게이트라인과 데이터라인에 의해 구획되는 영역에는 복수의 화소(pixel)가 정의된다. 상기 화소는 상기 박막트랜지스터 어레이 기판 상에 매트릭스(matrix) 형태로 배열된다.
그리고, 상기 컬러필터 기판에는 상기 화소들에 대응하는 위치에 적색, 녹색및 청색의 컬러필터가 형성되고, 그 컬러필터를 통과하는 빛의 색간섭을 방지하기 위한 블랙매트릭스(black matrix)가 상기 컬러필터의 외곽을 감싸는 그물형태로 형성되며, 상기 박막 트랜지스터 어레이 기판의 화소전극과 함께 상기 액정층에 전계를 인가하는 공통전극이 형성된다.
상기 화소에는 박막트랜지스터(thin film transistor)와 같은 스위칭소자와 화소전극이 개별적으로 구비된다. 상기 박막트랜지스터의 게이트 전극(gate electrode)은 상기 게이트라인과 전기적으로 연결되고, 소스전극(source electrode)은 상기 데이터라인과 전기적으로 연결되며, 드레인전극(drain electrode)은 상기 화소전극과 전기적으로 연결된다. 따라서, 상기 데이터라인을 통해 전달되는 상기 소스전극에 인가되는 화상정보는 상기 드레인전극을 통해 화소전극에 인가된다. 상기 화소전극은 상기 컬러필터 기판에 형성되는 공통전극과 액정층에 전계를 형성하여 액정분자들의 배열을 변화시킴으로써, 액정층의 광투과율을 변화시킨다.
상기 구동부는 상기 게이트라인에 주사신호(scan signal)를 순차적으로 인가하는 복수의 게이트 구동회로와, 그 게이트 구동회로의 주사신호에 대응하여 상기 데이터라인을 통해 화소에 화상정보를 인가하는 복수의 데이터 구동회로와, 상기 데이터 구동회로 및 게이트 구동회로의 구동타이밍을 제어하며, 상기 데이터 구동회로에 화상정보를 공급하는 타이밍제어부(timing controller)와, 입력전원을 이용하여 액정표시장치의 구동에 사용하는 여러 구동전압을 생성 및 공급하는 전원공급부(DC/DC converter)를 구비한다.
상기 게이트 구동회로는 매 프레임 단위로 상기 게이트라인에 순차적으로 주 사신호를 인가하여 각 게이트라인에 전기적으로 접속된 스위칭소자를 턴-온(turn-on)시키며, 상기 데이터 구동회로는 상기 데이터라인을 통해 화상정보를 출력하여 상기 턴-온된 스위칭소자를 통해 화상정보가 화소에 인가되도록 한다.
일반적으로, 구동회로와 액정패널을 연결하는 방법에는 탭(tape automated bonding: TAB)방식과 칩-온-글래스(chip-on-glass: COG)방식이 있다. 상기 탭방식은 얇은 가요성(flexible) 필름 상에 구동회로를 실장한 테이프-캐리어-패키지(tape carrier package: 이하 TCP)를 액정패널에 부착시킴으로써, 상기 구동회로와 액정패널을 연결시키는 방법이며, 상기 칩-온-글래스방식은 구동회로를 액정패널 상에 직접 실장하는 방법이다. 이 중 칩-온-글래스 방식은 구동회로를 유리기판에 실장하는 과정에서 높은 열을 가해야하므로, 용융점이 낮은 유리기판이 녹는 단점이 있어 제조상의 어려움이 있다. 따라서, 비교적 제조공정이 간단한 탭방식이 많이 사용되고 있다.
상기 탭방식에서 TCP의 일변은 박막 트랜지스터 어레이 기판의 가장자리 영역에 부착되며, 또다른 일변은 인쇄회로기판(printed circuit board: PCB)에 부착된다. 즉, 상기 TCP는 상기 인쇄회로기판과 액정패널을 전기적으로 연결하게 된다.
상기 인쇄회로기판은 액정표시장치 제작 초기에는 게이트 인쇄회로기판과 데이터 인쇄회로기판이 따로 구비되어 각각 게이트 구동회로와 데이터 구동회로에 전기적으로 연결되어 있었으나 최근에는 액정표시장치를 얇고 가볍게 제작하고, 생산비용을 낮추기 위한 노력에 의해 데이터 인쇄회로기판을 통해서 게이트 구동회로 및 데이터 구동회로에 각종 신호를 인가하는 액정표시장치가 많이 개발되고 있다. 따라서, 상기 데이터 인쇄회로기판을 간단히 인쇄회로기판이라 칭하도록 하겠다.
상기 인쇄회로기판에는 타이밍제어부가 구비되며, 상기 타이밍제어부에서 생성된 제어신호는 데이터 TCP를 통해 데이터 구동회로에 공급됨과 아울러, 상기 데이터 TCP를 통해 액정패널에 인가된 제어신호는 액정패널에 직접 형성된 라인-온-글래스(line-on-glass: LOG) 배선을 통해 게이트 TCP의 게이트 구동회로에 공급된다.
도1은 게이트 인쇄회로기판이 제거된 형태의 액정표시장치를 나타낸 도면이다.
도1을 참조하면, 액정표시장치는 박막트랜지스터 어레이 기판(2)과 컬러필터 기판(4)이 합착된 액정패널(1)과, 각각 데이터 구동회로(10)를 실장하며, 상기 액정패널(1)과 인쇄회로기판(12)을 전기적으로 접속시키는 복수의 데이터 TCP(8)와, 각각 게이트 구동회로(16)를 실장하며, 상기 액정패널(1)에 전기적으로 접속되는 복수의 게이트 TCP(14)와, 화상정보와 제어신호를 상기 데이터 구동회로(10)에 공급하며, 제어신호를 상기 액정패널(1) 상에 형성된 라인-온-글래스 배선(26)을 통해 상기 게이트 구동회로(16)에 공급하는 타이밍제어부(40)를 포함하여 구성된다.
상기 액정패널(1)에는 복수의 게이트라인(20)과 복수의 데이터라인(18)이 교차하여 구획되는 영역에 화소가 정의된다. 상기 화소는 상기 액정패널(1) 상에 매트릭스 형태로 배열되어 실제로 화상이 표시되는 화상표시부(21)을 구성한다.
상기 박막트랜지스터 어레이기판(2)과 컬러필터 기판(4) 합착시 상기 컬러필터 기판(4)보다 넓은 면적을 갖는 박막트랜지스터 어레이 기판(2)의 일부, 즉, 가 장자리 영역이 외부에 노출되며, 이 영역에 복수의 게이트 TCP(14)와 복수의 데이터 TCP(8)가 접속된다.
상기 데이터TCP(8)에는 개별적으로 데이터 구동회로(10)가 실장되고, 그 데이터 구동회로(10)와 전기적으로 연결된 TCP입력라인(24) 및 TCP출력라인(25)이 형성된다. 이 때, 상기 데이터TCP(8)의 TCP입력라인(24)은 인쇄회로기판(12)과 전기적으로 연결되며, 상기 데이터TCP(8)의 TCP출력라인(25)은 액정패널(1)의 링크라인(23)들과 전기적으로 연결된다.
상기 인쇄회로기판(12)에는 타이밍제어부(40)가 구비되는데, 이 타이밍제어부(40)는 외부의 데이터를 입력받아 각종 제어신호를 생성하여 상기 데이터 구동회로(10) 및 게이트 구동회로(16)에 공급한다. 상기 제어신호에는 상기 데이터 구동회로(10)로 공급되는 소스-샘플링-클럭(source sampling clock: SSC), 소스-출력-인에이블(source output enable: SOE)신호 및 소스-스타트-펄스(source start pulse: SSP) 등의 소스 신호와, 상기 게이트 구동회로(16)로 공급되는 게이트-쉬프트-클럭(gate shift clock:GSC), 게이트-출력-인에이블(gate output enable:GOE) 신호 및 게이트-스타트-펄스(gate start pulse: GSP) 등의 게이트 신호가 있다.
도면에 도시되진 않았지만, 상기 타이밍제어부(40)와 상기 데이터TCP(8)의 TCP입력라인(24)은 전기적으로 연결되기 때문에 상기 타이밍제어부(40)에서 출력되는 소스-샘플링-클럭(source sampling clock: SSC), 소스-출력-인에이블(source output enable: SOE)신호 및 소스-스타트-펄스(source start pulse: SSP)는 상기 데이터 구동회로(10)에 입력된다.
그리고, 상기 타이밍제어부(40)는 첫번째 데이터TCP(8)에 형성된 TCP공급라인(22)와 연결되며, 상기 TCP공급라인(22)은 상기 액정패널(1) 상에 형성되어 각 게이트TCP(14)와 전기적으로 접속된 라인-온-글래스 배선(26)과 연결된다. 따라서, 상기 타이밍제어부(40)에서 출력되는 게이트-쉬프트-클럭(gate shift clock:GSC), 게이트-출력-인에이블(gate output enable:GOE) 신호 및 게이트-스타트-펄스(gate start pulse: GSP)는 각 게이트TCP(14)의 게이트 구동회로(16)에 공급된다.
상기와 같이, 인쇄회로기판(40)에서 출력되는 게이트 신호가 게이트TCP(14)까지 전달되기 위해서는 액정패널(1) 상에 라인-온-글래스 배선(26)을 형성하여야 한다. 상기 라인-온-글래스 배선(26)은 전술한 바와 같이 액정패널(1) 상에 직접 형성되는 라인으로서 상기 게이트 구동회로(16)에 공급되는 신호의 수만큼 형성된다. 그런데, 박막트랜지스터 어레이기판(2)의 가장자리 영역은 협소하며, 한정된 면적을 가지므로, 많은 라인-온-글래스 배선(26)을 형성하는데 어려움이 있다. 또한, 도시되진 않았지만, 상기 박막트랜지스터 어레이기판(2)의 가장자리 영역에는 상기 게이트 구동회로(16)에 게이트 저전압, 게이트 고전압, 전원전압 및 접지전압 등을 인가하기 위한 라인-온-글래스 배선(26)도 형성된다.
상기 라인-온-글래스 배선(26)은 한정된 영역에 형성되지만 서로간의 신호간섭이나 단락(short)를 방지하기 위해 일정한 이격을 갖도록 형성되며, 라인 저항에 의한 신호왜곡을 최대한 방지하기 위해 라인의 폭을 최대한 확보하도록 형성된다. 그러나, 라인의 폭을 늘리는데에도 한계가 있으므로, 라인 저항에 의한 신호왜곡은 발생하게 된다. 특히, 액정표시장치의 화질에 중요한 영향을 미치는 접지전압, 게 이트 저전압은 라인 저항에 의한 전압강하가 발생하게 되어 액정표시장치의 화질이 저하될 수 있다.
또한, 타이밍제어부에서 미리 생성되어 게이트 구동회로로 전달되는 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)은 상기 타이밍제어부, 액정패널을 거쳐 전달되는 과정에서 신호의 감쇄 및 지연이 발생될 수 있기 때문에 게이트 구동회로를 구동시키는 타이밍이 부정확해질 수 있다. 예를 들어, 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)이 정확한 타이밍에 출력되지 않게 되면, 주사신호의 출력 타이밍이나 출력 구간이 달라지게 되어 액정표시장치의 화질을 저하시킬 수 있다.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 복수의 게이트 제어신호를 타이밍제어부가 아니라 게이트 구동회로 내에서 생성함으로써, 기판에 형성되어 타이밍제어부에서 출력된 신호를 게이트 구동회로까지 전달하는 라인의 수를 줄여 생산 비용을 절감할 수 있으며, 액정표시장치의 면적을 줄일 수 있다.
또한, 기판 상의 라인의 수를 줄여서 확보한 영역을 활용하여 인접한 다른 라인의 폭을 증가시켜 라인 저항을 감소시킴으로써, 신호 감쇄에 의한 액정표시장치의 화질 저하를 억제할 수 있다.
또한, 게이트 제어신호를 게이트 구동회로 내에서 생성하게 되기 때문에 정확한 제어신호들의 타이밍에 의한 구동을 실현하게 되어 액정표시장치의 화질을 향 상시키게 된다.
상기한 바와 같은 발명의 목적을 달성하기 위한 액정표시장치는 복수의 화소로 구성되어 화상이 표시되는 화상표시부를 포함하는 액정패널과, 입력받는 외부 데이터 중 제 1데이터에 따라 단일의 게이트 신호를 발생시켜 출력하는 타이밍제어부와, 상기 게이트 신호를 단일 라인을 통해 입력받아 그 게이트 신호에 기초하여 복수의 제어신호를 생성하는 게이트 신호 처리부를 포함하며, 그 생성된 제어신호에 따라 상기 화상표시부에 주사신호를 공급하는 구동회로를 포함하여 구성된다.
본 발명의 특징은 종래와 같이 액정표시장치의 타이밍제어부에서 게이트-출력-인에이블(GOE) 신호, 게이트-스타트-펄스(GSP) 및 게이트-쉬프트-클럭(GSC)을 생성하지 않고, 타이밍제어부에서 출력되는 높은 주파수의 클럭신호를 이용하여 게이트 구동회로에서 생성함으로써, 종래에 게이트-출력-인에이블(GOE) 신호, 게이트-스타트-펄스(GSP) 및 게이트-쉬프트-클럭(GSC)을 전달하기 위해 기판에 각각 형성되던 라인의 수를 줄일 수 있다. 따라서, 라인 수의 감소로 인한 생산 비용 절감을 가져오며, 액정패널의 면적을 줄일 수도 있다. 그리고, 형성하는 라인 수를 감소시킴에 따라 그 여유 공간을 활용하여 타 라인의 폭을 넓게 형성하여 라인저항을 줄일 수 있다. 특히, 화질에 큰 영향을 미치는 접지전압, 게이트 저전압, 공통전압 등을 전달하는 라인의 폭을 늘림으로써, 이들의 신호 감쇄를 최소화하여 액정표시장치의 화질 저하를 최대한 억제할 수 있게 된다.
도2a는 본 발명에 따른 액정표시장치를 나타낸 도면이고, 도2b는 도2a의 게 이트 신호 발생부의 동작 타이밍을 나타내는 도면이다.
도2a 및 도2b를 참조하면, 액정표시장치는 박막트랜지스터 어레이기판(102)과 컬러필터 기판(104)이 일정한 셀-갭으로 합착된 액정패널(101)과, 상기 액정패널(101)에 종횡으로 배열된 복수의 게이트라인 및 데이터라인과, 데이터 구동회로(108)가 실장되며, 상기 액정패널(101)의 가장자리 영역에 부착되는 복수의 데이터TCP(110)와, 상기 액정패널(101)의 가장자리 영역에 부착되는 복수의 게이트TCP(114)와, 입력되는 외부 데이터에 대응하여 게이트 신호(G_SIG)를 생성하여 출력하는 타이밍제어부(140)와, 상기 타이밍제어부(140)로부터 출력된 게이트 신호(G_SIG)를 상기 게이트TCP(114)로 전달하는 단일의 라인-온-글래스 배선(126)과, 상기 게이트TCP(114)에 실장되며, 상기 게이트 신호(G_SIG)를 인가받아 복수의 게이트 제어신호로 분리하고, 그 게이트 제어신호에 따라 상기 게이트라인에 순차적으로 주사신호를 출력하는 게이트 구동회로(116)을 포함하여 구성된다.
상기 박막트랜지스터 어레이기판(102) 상에는 복수의 화소가 매트릭스 형태로 배열된다. 상기 화소는 상기 게이트라인 및 데이터라인이 서로 교차하여 구획되는 영역이다. 상기 액정패널(101)에는 복수의 화소로 이루어진 일정한 면적의 화상표시부(121)가 구비된다. 상기 화상표시부(121)는 실제적으로 화상이 표시되는 영역이다.
상기 박막트랜지스터 어레이기판(102)과 컬러필터 기판(104) 합착시 외부에 노출되는 박막트랜지스터 어레이기판(102)의 가장자리 영역에는 상기 데이터TCP(110)와 게이트TCP(114)가 부착된다. 그리고, 상기 데이터TCP(110) 일측에는 인 쇄회로기판(112)이 부착됨에 따라 상기 데이터TCP(110)는 상기 인쇄회로기판(112)와 액정패널(101)을 전기적으로 연결시킨다.
상기 인쇄회로기판(112)에는 타이밍제어부(140)가 구비되는데, 상기 타이밍제어부(140)는 외부 시스템으로부터 화상정보(DATA[R,G,B]), 데이터 인에이블 신호(data enable signal: DE) 및 수평동기신호(horizontal synchronizing signal: H-SYNC)를 인가받는다. 또한, 도시하진 않았지만, 수직동기신호(vertical synchronizing signal: V-SYNC)도 함께 인가받는다. 상기 데이터 인에이블 신호(DE)와 수평동기신호(H-SYNC)는 상기 화상표시부(121)의 각 게이트라인에 대응하는 타이밍 제어신호로서, 각 게이트라인에 화상정보(DATA[R,G,B])이 인가되는 구간을 정의하는 제어신호이다. 실제적으로 상기 데이터 인에이블 신호(DE)가 수평동기신호(H-SYNC)에 비해 구간이 약간 짧다. 그리고, 상기 수직동기신호(V-SYNC)는 한 프레임(frame)에 해당하는 제어신호로서 복수의 수평동기신호(H-SYNC) 구간으로 이루어진다.
상기 타이밍제어부(140)는 일정한 주기를 갖는 펄스(pulse)를 반복적으로 발생시키는 게이트 신호 발생부(142)를 구비한다. 이때, 상기 펄스는 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)보다 높은 주파수로 출력되어야 한다. 즉, 상기 클럭을 이용하여 상기 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 형성하기 때문이다.
상기 게이트 신호 발생부(142)는 도2b에 도시된 바와 같이 상기 데이터 인에 이블 신호(DE)나 수평동기신호(H-SYNC)가 고전위로 인가되는 구간동안 펄스를 발생시키는데, 이는 상기 화상표시부(121)에 화상정보(DATA[R,G,B])가 인가되는 타이밍과 동기시키기 위함이다.
상기 게이트 신호 발생부(142)에서 주기적으로 발생되는 펄스는 게이트 신호(G_SIG)로서 출력된다. 상기 게이트 신호(G_SIG)는 상기 인쇄회로기판(112)과 액정패널(101)을 전기적으로 연결하는 첫번째 데이터TCP(110)를 통해 상기 액정패널(101)로 공급되며, 상기 데이터TCP(110)와 게이트TCP(114)를 전기적으로 연결하는 하나의 라인-온-글래스 배선(126)을 통해 상기 게이트TCP(114)로 공급된다. 종래에는 타이밍제어부(140) 내에서 게이트 신호(G_SIG), 즉, 단일 신호가 아니라 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 생성하여 출력하였기 때문에 액정패널(101) 상에 형성되는 라인-온-글래스 배선(126)의 수도 신호의 수에 대응하여 3개를 형성하였다.
한편, 상기와 같이 게이트TCP(114)에 공급된 게이트 신호(G_SIG)는 상기 게이트 구동회로(116)에 인가된다.
상기 게이트 구동회로(116) 내에는 상기 게이트 신호(G_SIG)를 기초로 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 형성하는 게이트 신호 처리부(118)가 구비된다. 종래에는 타이밍제어부(140)에서 초기에 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)가 분리되어 게이트 구동회로(116)에 공급되었지만, 본 발명에서는 상기 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이 트-쉬프트-클럭(GSC)의 주파수를 모두 포함하는 하나의 게이트 신호(G_SIG)가 단일 라인을 통해 게이트 구동회로(116)에 공급되며, 상기 게이트 구동회로(116) 내에서 상기 게이트 신호(G_SIG)를 기초로 하여 상기 3개의 신호가 형성된다.
도3은 본 발명에 따른 게이트 구동회로를 나타낸 블럭도이다.
도3을 참조하면, 게이트 구동회로(216a,216b)는 입력되는 게이트 신호(G_SIG)를 이용하여 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 형성하며, 채널 신호(CH_SIG)에 따라 상기 게이트-스타트-펄스(GSP)의 발생주기를 결정하는 게이트 신호 처리부(218)를 포함하여 구성된다.
첫번째 게이트 구동회로(216a) 및 두번째 게이트 구동회로(216b)는 공통적으로 게이트 신호(G_SIG)와 채널 신호(CH_SIG)를 인가받고, 캐스케이드 신호(CAS_SIG)는 각 게이트 구동회로(216a,216b)마다 개별적으로 인가받는다.
먼저, 첫번째 게이트 구동회로(216a)를 보면, 상기 첫번째 게이트 구동회로(216a)는 게이트 신호(G_SIG), 채널 신호(CH_SIG) 및 캐스케이드 신호(CAS_SIG)를 인가받는데, 이 중 게이트 신호(G_SIG)와 채널 신호(CH_SIG)는 상기 게이트 구동회로(216a) 내에 구비된 게이트 신호 처리부(218)로 입력되어 상기 게이트 신호 처리부(218)를 구동시킨다.
상기 게이트 신호 처리부(218)는 입력된 게이트 신호(G_SIG)의 펄스를 이용하여 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 형성한다. 상기 게이트 신호 처리부(218) 내에는 카운터(counter, 미 도시)가 구비되며, 상기 게이트 신호 처리부(218)는 상기 카운터에 의해 상기 게이트 신호(G_SIG)의 펄스를 카운팅하게 된다. 상기 게이트 신호 처리부(218)는 상기 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)의 설정된 카운트수를 미리 저장하고 있으며, 상기 설정된 카운트수에 따라 상기 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 출력한다.
상기 게이트 신호(G_SIG)와 함께 상기 게이트 구동회로(216a,216b)에 인가되는 채널 신호(CH_SIG)는 첫번째 게이트 구동회로(216a) 및 두번째 게이트 구동회로(216b)에 공통적으로 인가된다. 상기 채널 신호(CH_SIG)는 모든 게이트 구동회로(216a,216b)에 공통적으로 인가됨으로써, 상기 게이트 구동회로(216a,216b)의 전체 출력채널의 수를 변화시키게 된다. 상기 게이트 구동회로(216a,216b)의 출력채널은 화상표시부의 게이트라인과 개별적으로 대응하여 접속되기 때문에 상기 출력채널의 수는 액정표시장치의 해상도를 의미한다. 따라서, 상기 채널 신호(CH_SIG)는 액정표시장치의 해상도에 따라 인가된다. 예를 들어, 상기 채널 신호(CH_SIG)를 고전위로 인가하면, 첫번째 게이트 구동회로(216a) 및 두번째 게이트 구동회로(216b)의 출력 채널을 모두 사용하게 되고, 상기 채널 신호(CH_SIG)를 저전위로 인가하면, 첫번째 게이트 구동회로(216a)의 출력 채널만이 사용되도록 할 수 있다.
상기 게이트 신호(G_SIG)는 전술한 바와 같이 주기적인 펄스로 이루어진 신호이다. 이러한 게이트 신호(G_SIG)가 상기 게이트 신호 처리부(218)에 연속적으로 인가되면, 상기 게이트 신호 처리부(218)는 각 펄스를 카운팅하여 설정된 카운트수 에 따라 상기 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 출력한다. 상기 게이트 신호(G_SIG)는 상기 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)에 비해 높은 주파수를 갖기 때문에 상기 게이트 신호(G_SIG)의 펄스의 상승엣지(rising edge) 또는 하강엣지(falling edge)에 동기시켜 상기 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 형성할 수 있다.
상기 게이트 구동회로(216a,216b)에 공급되는 캐스케이드 신호(CAS_SIG)는 게이트-스타트-펄스(GSP)를 각 게이트 구동회로(216a,216b)에서 직접 형성할 것인지 이전 단의 게이트 구동회로(216a,216b)에서 인가받을 것인지를 제어한다. 만일, 상기 캐스케이드 신호(CAS_SIG)가 하이(HIGH)로 인가되는 경우 각 게이트 신호 처리부(218)는 개별적으로 인가받는 게이트 신호(G_SIG)를 이용하여 게이트-스타트-펄스(GSP)를 생성하며, 상기 캐스케이드 신호(CAS_SIG)가 로우(LOW)로 인가되는 경우 첫번째 게이트 구동회로(216a)에서 생성된 게이트-스타트-펄스(GSP)를 나머지 게이트 구동회로에서 전달받아 사용한다. 도시된 바와 같이, 각 게이트 구동회로(216a,216b)의 캐스케이드 출력단(CAS_OUT)과 입력단(CAS_IN)을 통해 게이트-스타트-펄스(GSP)를 입/출력한다.
상기한 바와 같이 상기 게이트 구동회로(216a,216b)는 타이밍제어부로부터 입력되는 펄스형태의 게이트 신호(G_SIG)를 이용하여 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 형성하며, 채널 신호(CH_SIG)에 따라 액정표시장치의 다양한 해상도에 대응하여 게이트 구동회로 (216a,216b)의 출력 채널 수를 조절할 수 있다. 또한, 각 게이트 구동회로(216a,216b)에서 각각 게이트-스타트-펄스(GSP)를 형성할 수도 있으며, 하나의 게이트 구동회로(216a,216b)에서 형성된 게이트-스타트-펄스(GSP)를 모든 게이트 구동회로(216a,216b)에서 사용할 수도 있다.
도4a는 도3의 게이트 신호 처리부를 나타낸 블럭도이고, 도4b는 도3의 게이트 구동회로의 내부를 블럭으로 나타낸 도면이며, 도4c는 도4a 및 도4b의 신호들의 파형을 나타낸 도면이다.
게이트 신호 처리부는 입력되는 게이트 신호(G_SIG)를 카운팅하여 설정된 카운트수에 대응되도록 게이트-출력-인에이블 신호(GOE)와 게이트-쉬프트-클럭(GSC)을 생성 및 출력하는 제 1신호처리부(350)와, 상기 제 1신호처리부(350)로부터 게이트-쉬프트-클럭(GSC)을 인가받아 카운팅하며, 입력되는 채널 신호(CH_SIG)에 따라 설정되는 카운트수에 대응되도록 게이트-스타트-펄스(GSP)를 생성 및 출력하는 제 2신호처리부(352)를 포함하여 구성된다.
상기 제 1신호처리부(350)는 타이밍제어부에서 생성되어 출력되는 게이트 신호(G_SIG)를 인가받는다. 상기 게이트 신호(G_SIG)는 동일한 펄스가 연속적으로 반복되는 형태를 갖는다. 상기 제 1신호처리부(350)는 상기 게이트 신호(G_SIG)의 펄스를 카운팅하며, 상기 제 1신호처리부(350) 내에 미리 설정된 게이트-출력-인에이블 신호(GOE)와 게이트-쉬프트-클럭(GSC)의 카운트수에 따라 상기 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 출력한다. 예를 들어, 카운트수가 5가 되는 경우 상기 게이트-출력-인에이블 신호(GOE)를 저전위로 출력하고, 카운트 수가 10이 되는 경우 상기 게이트-출력-인에이블 신호(GOE)를 고전위로 출력하는 방법으로 설정된 카운트수에 따라 상기 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 출력한다.
상기 제 1신호처리부(350)에서 출력되는 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC) 중 게이트-쉬프트-클럭(GSC)은 상기 제 2신호처리부(352)에 입력된다. 상기 제 1신호처리부(350)는 게이트 신호(G_SIG)를 카운팅하지만, 상기 제 2신호처리부(352)는 상기 게이트-쉬프트-클럭(GSC)을 카운팅하게 된다.
상기 제 2신호처리부(352)는 상기 게이트-쉬프트-클럭(GSC)을 입력받음과 아울러, 채널 신호(CH_SIG)를 입력받는다. 상기 채널 신호(CH_SIG)는 도3에서 전술한 바와 같이 게이트 구동회로에서 사용되는 출력 채널의 수를 결정하는 제어신호이다. 상기 채널 신호(CH_SIG)는 타이밍제어부에서 각종 제어신호 생성시에 함께 생성되어 상기 제 2신호처리부(352)로 출력될 수 있다.
상기 출력 채널은 액정패널의 각 게이트라인에 일대일로 대응되며, 게이트 구동회로는 상기 게이트라인에 출력 채널을 통해 순차적으로 주사신호를 인가한다. 모든 출력 채널을 통해 각 게이트라인에 주사신호가 인가되면, 한 프레임이 완료된다. 상기 출력 채널에서는 게이트-쉬프트-클럭(GSC)에 따라 주사신호가 출력된다. 즉, 게이트-쉬프트-클럭(GSC)의 인가횟수와 사용되는 출력 채널의 수는 동일하다. 따라서, 상기 채널 신호(CH_SIG)에 따라 사용되는 출력 채널의 수가 변경되면, 상기 제 2신호처리부(352)에 한 프레임동안 인가되는 게이트-쉬프트-클럭(GSC)의 횟수도 달라질 것이다. 상기 제 2신호처리부(352)에서 출력되는 게이트-스타트-펄스(GSP)는 한 프레임에 하나씩 생성되기 때문에 상기 채널 신호(CH_SIG)에 따라 사용되는 출력 채널의 수가 달라질 경우 게이트-스타트-펄스(GSP)가 출력되는 게이트-쉬프트-클럭(GSC)의 카운트수도 달라질 것이다. 예를 들어, 제 2신호처리부(352)에 인가되는 채널 신호(CH_SIG)가 고전위일 경우 상기 제 2신호처리부(352)는 게이트-쉬프트-클럭(GSC)의 카운트수가 200일 때 게이트-스타트-펄스(GSP)를 출력하며, 채널 신호(CH_SIG)가 저전위일 경우 상기 제 2신호처리부(352)는 게이트-쉬프트-클럭(GSC)의 카운트수가 100일 때 게이트-스타트-펄스(GSP)를 출력할 수 있는 것이다. 이후 상기 제 2신호처리부(352)는 채널 신호(CH_SIG)에 의해 설정된 카운트수에 따라 게이트-스타트-펄스(GSP)를 출력하게 된다. 상기 채널 신호(CH_SIG)에 따른 카운트수의 설정은 상기 제 2신호처리부(352)에 구비되는 멀티플렉서(multiplexer)에 의해 수행한다.
상기와 같이 게이트 신호 처리부에서 형성된 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)은 게이트 구동회로 내부의 구동소자들을 작동시켜 각 출력 채널을 통해 주사신호가 출력되도록 한다. 도4b는 게이트 신호 처리부를 제외한 게이트 구동회로로서, 도4a에서 생성된 게이트-쉬프트-클럭(GSC), 게이트-출력-인에이블 신호(GOE) 및 게이트-스타트-펄스(GSP)에 의해 구동된다.
상기 게이트 구동회로는 게이트-스타트-펄스(GSP)를 인가받아 저장하며, 게이트-쉬프트-클럭(GSC)에 따라 순차적으로 출력하는 쉬프트 레지스터부부(shift register unit, 360)와, 상기 쉬프트 레지스터부(360)에서 출력되는 게이트-스타트 -펄스(GSP)와 반전된 게이트-출력-인에이블 신호(G0E_IVT)를 앤드(AND)조합하여 주사신호(OUT1∼OUT4)로 출력하는 복수의 앤드게이트(AND GATE, 366)를 포함하여 구성된다.
상기 쉬프트 레지스터부(360)는 복수의 플립플롭(flip-flop, 362)으로 구성된다. 상기 플립플롭(362)은 직렬로 연결되며, 게이트-쉬프트-클럭(GSC)을 인가하는 라인이 공통적으로 연결된다. 상기 플립플롭(360)은 한 비트의 정보를 저장하는 저장공간이며, 보통 D-플립플롭이 많이 사용된다.
상기 앤드게이트(366)는 상기 플립플롭(362) 사이에 형성되는 라인과 각각 전기적으로 연결되어 상기 플립플롭(362)에서 출력되는 게이트-스타트-펄스(GSP)를 입력받는다. 그리고, 상기 게이트-쉬프트-클럭(GSC)을 공급하는 라인은 상기 플립플롭(362)에 공통적으로 연결되는데, 상기 게이트-쉬프트-클럭(GSC)이 인버터(364)에 의해 반전되어 각 앤드게이트(366)에 입력된다.
상기 쉬프트 레지스터부(360)의 구동을 자세하게 설명하면 다음과 같다. 첫번째 플립플롭(362)에 게이트-스타트-펄스(GSP)가 인가되면, 상기 첫번째 플립플롭(362)은 상기 게이트-스타트-펄스(GSP)를 저장한다. 그리고, 각 플립플롭(362)에 게이트-쉬프트-클럭(GSC)이 인가될때 첫번째 플립플롭(362)에 저장되어 있던 게이트-스타트-펄스(GSP)는 다음 플립플롭(362)으로 전달된다. 즉, 두번째 플립플롭(362)이 게이트-스타트-펄스(GSP)를 저장하게 된다.
상기 게이트-쉬프트-클럭(GSC)에 의해 첫번째 플립플롭(362)에서 출력되어 두번째 플립플롭(362)으로 전달되는 게이트-스타트-펄스(GSP)는 앤드게이트(366)의 두 개의 입력단 중 하나로 입력된다. 그리고, 상기 앤드게이트(366)의 나머지 입력단에는 인버터(364)에 의해 반전된 게이트-출력-인에이블 신호(GOE_IVT)가 입력된다. 이와 같이, 반전된 게이트-출력-인에이블 신호(GOE_IVT)와 게이트-스타트-펄스(GSP)를 입력받은 앤드게이트(366)은 상기 반전된 게이트-출력-인에이블 신호(GOE_IVT) 및 게이트-스타트-펄스(GSP)를 앤드조합하여 출력한다.
도4c에는 도4a 및 도4b에 도시된 신호들의 동작 파형이 도시되어 있다.
전술한 바와 같이 게이트-출력-인에이블 신호(GOE), 게이트-스타트-펄스(GSP) 및 게이트-쉬프트-클럭(GSC)은 게이트 신호(G_SIG)에 기초하여 상기 게이트 신호(G_SIG)의 펄스의 상승엣지 또는 하강엣지에 동기되어 형성된다.
상기 게이트 신호(G_SIG)는 복수의 펄스를 포함한다. 상기 게이트-스타트-펄스(GSP)는 각 프레임에서 화면의 시작 게이트라인을 가리키는 기능을 수행한다. 즉, 상기 게이트-스타트-펄스(GSP)가 처음으로 인가되는 게이트라인이 첫번째 게이트라인이 되는 것이다. 상기 게이트-스타트-펄스(GSP)는 전술한 바와 같이 게이트 구동회로에 구비된쉬프트 레지스터부(360)의 플립플롭(362)에 인가되며, 게이트-쉬프트-클럭(GSC)에 따라 다음 단의 플립플롭(362)으로 쉬프트된다.
도시된 바와 같이, 상기 게이트-쉬프트-클럭(GSC)은 주기적으로 출력되며, 상기 게이트-쉬프트-클럭(GSC)의 상승엣지 부분과 중첩되도록 게이트-출력-인에이블 신호(GOE)가 주기적으로 출력된다. 도4b에 도시된 바와 같이 게이트 구동회로 내에 구비된 앤드게이트(366)은 반전된 게이트-출력-인에이블 신호(GOE_IVT)를 입력신호로 받아들인다. 따라서, 상기 게이트-출력-인에이블 신호(GOE)를 반전시키 면, 상기 반전된 게이트-출력-인에이블 신호(GOE_IVT)는 상기 게이트-쉬프트-클럭(GSC)의 상승엣지 부분과 중첩되는 일부 구간을 제외하고 나머지는 고전위 상태를 갖는다.
상기 게이트-쉬프트-클럭(GSC)이 출력되는 경우 상기 게이트-스타트-펄스(GSP)는 다음 단의 플립플롭(362)으로 전달되면서 상기 앤드게이트(366)로 입력된다. 즉, 상기 게이트-쉬프트-클럭(GSC)이 출력된 후 다음 게이트-쉬프트-클럭(GSC)이 출력될때까지 해당 앤드게이트(366)에 인가된 게이트-스타트-펄스(GSP)는 동일한 전위를 지속적으로 유지하게 된다. 따라서, 상기 반전된 게이트-출력-인에이블 신호(GOE_IVT)와 앤드조합을 하게 되면, 도면과 같은 주사신호(OUT1,OUT2)가 출력되게 된다. 상기 주사신호(OUT1,OUT2)는 각 게이트-쉬프트-클럭(GSC)의 상승엣지 부분과 일정한 여유구간을 갖는다. 즉, 각 게이트-쉬프트-클럭(GSC) 발생시 인접한 주사신호(OUT1,OUT2)가 서로 중첩되는 것을 방지하기 위해 상기 게이트-쉬프트-클럭(GSC) 상승엣지에서 일정 구간이 지난 후에 주사신호(OUT1,OUT2)가 출력되도록 하고, 다음 게이트-쉬프트-클럭(GSC)이 출력되기 일정 구간 전에 주사신호(OUT1,OUT2)의 구간이 종료되도록 조절하는 것이다.
전술한 바와 같이, 본 발명에 따른 액정표시장치는 타이밍제어부에서 생성하여 각각의 전달라인을 통해 게이트 구동회로로 전달하던 게이트-스타트-펄스(GSP), 게이트-쉬프트-클럭(GSC) 및 게이트-출력-인에이블 신호(GOE)를 상기 게이트-스타트-펄스(GSP), 게이트-쉬프트-클럭(GSC) 및 게이트-출력-인에이블 신호(GOE)를 생성할 수 있는 단일 신호를 게이트 구동회로까지 전달하고, 상기 게이트 구동회로에 서 상기 게이트-스타트-펄스(GSP), 게이트-쉬프트-클럭(GSC) 및 게이트-출력-인에이블 신호(GOE)를 생성함으로써, 액정표시장치의 여유 공간을 확보할 수 있다.
상술한 바와 같이 본 발명에 따른 액정표시장치는 종래에 타이밍제어부에서 생성되던 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)을 게이트 구동회로에서 생성함에 따라 기판 상에 형성되어 타이밍제어부의 신호를 게이트 구동회로에 전달하는 라인의 수를 줄임으로써, 액정패널의 면적을 줄일 수 있다.
그리고, 기판 상에 형성되는 라인의 수를 줄임으로써, 기판에 형성되는 타 라인의 폭을 늘릴 수 있게되어 라인저항을 감소시켜 이 라인을 통해 전달되는 신호의 왜곡 및 지연을 감소시킬 수 있다.
또한, 게이트 구동회로에서 생성되는 게이트-스타트-펄스(GSP), 게이트-출력-인에이블 신호(GOE) 및 게이트-쉬프트-클럭(GSC)에 의해 게이트 구동회로를 바로 구동시킴으로써, 보다 정확한 타이밍에 의해 게이트 구동회로를 구동시킬 수 있게되어 액정표시장치의 화질을 향상시킬 수 있다.

Claims (10)

  1. 복수의 화소로 구성되어 화상이 표시되는 화상표시부를 포함하는 액정패널;
    입력받는 외부 데이터 중, 데이터 인에이블 신호(data enable signal: DE), 및 수평 동기신호(horizontal synchronizing signal: H-SYNC) 중 어느 하나에 따라 단일의 게이트 신호(G_SIC)를 발생시켜 출력하는 타이밍제어부;
    단일 라인을 통해 상기 게이트 신호(G_SIC)를 입력받아 카운팅하여 설정된 카운트수에 대응하여 제 1,2,3 제어신호를 생성하는 게이트 신호 처리부를 포함하며, 상기 제 1,2,3 제어신호에 따라 상기 화상표시부에 주사신호를 공급하는 게이트 구동회로를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 단일 라인은 상기 액정패널의 가장자리 영역에 형성된 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 단일 라인은 라인-온-글래스(line-on-glass: LOG) 배선인 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 외부 데이터는 화상정보, 데이터 인에이블 신호(data enable signal: DE) 및 수평 동기신호(horizontal synchronizing signal: H-SYNC)인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 타이밍제어부는 상기 데이터 인에이블 신호(DE) 및 수평 동기신호(H_SYNC) 중 적어도 하나가 고전위로 인가되는 구간에서 상기 게이트 신호(G_SIC)를 발생시키는 게이트 신호 발생부를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서, 상기 게이트 구동회로는
    상기 제 3제어신호를 입력받아 저장하며, 그 제 3제어신호를 상기 제 2제어신호에 따라 일방향으로 쉬프트시킴과 아울러, 출력하는 쉬프트 레지스터부; 및
    상기 쉬프트 레지스터부로부터 입력받는 제 3제어신호와 반전된 제 1제어신호를 앤드조합하여 출력하는 복수의 앤드게이트를 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서, 상기 제 1,2,3제어신호는 각각 게이트-출력-인에이블 신호(GOE), 게이트-쉬프트-클럭(GSC) 및 게이트-스타트-펄스(GSP)인 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서, 상기 게이트 신호(G_SIC)는 상기 제 1,2,3제어신호보다 높은 주파수를 갖는 것을 특징으로 하는 액정표시장치.
  9. 제 1 항에 있어서, 상기 게이트 신호 처리부는
    상기 게이트 신호(G_SIC)의 상승에지 또는 하강에지 중 어느 하나를 카운팅하며, 설정된 카운터수에 따라 상기 제 1,2제어신호를 생성하여 출력하는 제 1신호처리부; 및
    상기 제 1신호처리부로부터 출력된 제 2제어신호를 입력받아 카운팅하며, 입력되는 채널 신호에 따라 설정된 카운트수를 출력 주기로 하여 상기 제 3제어신호를 출력하는 제 2신호처리부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서, 상기 제 2신호처리부는 상기 채널 신호에 따라 선택적으로 신호를 출력하는 멀티플렉서를 구비하며, 그 신호에 따라 제 3제어신호의 출력 주기가 결정되는 것을 특징으로 하는 액정표시장치.
KR1020040087483A 2004-10-29 2004-10-29 액정표시장치 KR101078549B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040087483A KR101078549B1 (ko) 2004-10-29 2004-10-29 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040087483A KR101078549B1 (ko) 2004-10-29 2004-10-29 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060038261A KR20060038261A (ko) 2006-05-03
KR101078549B1 true KR101078549B1 (ko) 2011-11-01

Family

ID=37145886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040087483A KR101078549B1 (ko) 2004-10-29 2004-10-29 액정표시장치

Country Status (1)

Country Link
KR (1) KR101078549B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367375B2 (en) 2020-11-19 2022-06-21 Lx Semicon Co., Ltd. Data processing device and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367375B2 (en) 2020-11-19 2022-06-21 Lx Semicon Co., Ltd. Data processing device and display device

Also Published As

Publication number Publication date
KR20060038261A (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
US7508479B2 (en) Liquid crystal display
US6552705B1 (en) Method of driving flat-panel display device
US9129576B2 (en) Gate driving waveform control
KR102396469B1 (ko) 디스플레이 장치
US7746334B2 (en) Apparatus and method for driving liquid crystal display device
US7292237B2 (en) Liquid crystal display module and scanning circuit board thereof
US7489326B2 (en) Method and apparatus for driving liquid crystal display panel
US20050200591A1 (en) Image display apparatus
KR100978168B1 (ko) 전기 광학 장치 및 전자기기
KR100954011B1 (ko) 표시 장치
JP2009064041A (ja) オンガラスシングルチップ液晶表示装置
US20130307839A1 (en) Liquid crystal display device having drive circuits with master/slave control
US5724061A (en) Display driving apparatus for presenting same display on a plurality of scan lines
US6417847B1 (en) Flat-panel display device, array substrate, and method for driving flat-panel display device
KR102459705B1 (ko) 액정표시장치
KR20030061552A (ko) 데이터 전송 장치 및 방법
KR101078549B1 (ko) 액정표시장치
KR20080002336A (ko) 액정표시장치
KR20060115817A (ko) 액정 표시장치 및 그 구동방법
JP2012159633A (ja) アクティブマトリクス基板、電気光学装置及び電子機器
JP2002108287A (ja) 液晶駆動用半導体集積回路装置
KR100898789B1 (ko) 액정표시장치의 구동방법
KR100965587B1 (ko) 액정표시장치 및 이의 구동방법
US20080192041A1 (en) Liquid crystal display for multi-scanning and driving method thereof
KR101055193B1 (ko) 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 9