KR101077499B1 - 주파수 의존 비선형성들을 통합하는 증폭기 모델을 사용하는 적응성 디지털 전치왜곡 - Google Patents

주파수 의존 비선형성들을 통합하는 증폭기 모델을 사용하는 적응성 디지털 전치왜곡 Download PDF

Info

Publication number
KR101077499B1
KR101077499B1 KR1020047015688A KR20047015688A KR101077499B1 KR 101077499 B1 KR101077499 B1 KR 101077499B1 KR 1020047015688 A KR1020047015688 A KR 1020047015688A KR 20047015688 A KR20047015688 A KR 20047015688A KR 101077499 B1 KR101077499 B1 KR 101077499B1
Authority
KR
South Korea
Prior art keywords
model
transfer function
order
input signal
amplifier
Prior art date
Application number
KR1020047015688A
Other languages
English (en)
Other versions
KR20040097266A (ko
Inventor
챈드라세카란라지브
Original Assignee
앤드류 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앤드류 엘엘씨 filed Critical 앤드류 엘엘씨
Publication of KR20040097266A publication Critical patent/KR20040097266A/ko
Application granted granted Critical
Publication of KR101077499B1 publication Critical patent/KR101077499B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3252Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

전치왜곡기는 결과적인 증폭된 신호에서 의사 방사들을 감소시키기 위해 증폭기로 입력되기 전에 입력 신호를 전치왜곡시킨다. 전치왜곡기는 증폭기의 주파수-의존(FD) 특성들 뿐만 아니라 증폭기의 주파수-독립(FI) 특성들 모두를 모델링하는 증폭기 모델의 역 버전을 수행한다. 기술들 및 아키텍처들은 (1) 모델을 생성하고 업데이트하며, (2) 모델을 반전하고, (3) 반전된 모델을 업데이트 하기위해 제공된다.
전치왜곡기, 의사방사, 변환함수, 주파수 독립 특성

Description

주파수 의존 비선형성들을 통합하는 증폭기 모델을 사용하는 적응성 디지털 전치왜곡{Adaptive digital pre-distortion using amplifier model that incorporates frequency-dependent non-linearities}
본 발명은 신호 프로세싱에 관한 것이며, 특히 예를 들면, 무선 통신 네트워크에서 의사 방사(spurious emissions)들을 감소시키기 위한 전송용 신호들의 전치왜곡에 관한 것이다.
본 출원은 대리인 문서 번호 C0013PROV인 2002년 3월 4일 출원된 임시 출원 번호 60/369,488의 출원 날짜의 이득을 청구한다.
현대의 무선 통신 네트워크들은 인접한 캐리어들과의 간섭을 회피하고 규정 바디들(예를 들면, FCC) 및 표준 바디들(예를 들면, ITU)의 요청들에 따르도록 의사 방사들(때때로 "대역 외 방사들"로 불림)의 타이트한 제어를 필요로하는 복잡한 변조 스킴들을 사용한다. 의사 방사들의 하나의 소스는 셀룰러 음성 및/또는 데이터 네트워크와 같은 무선 통신 네트워크의 무선(예를 들면, 이동) 유닛들로의 무선(예를 들면, RF) 신호들과 같은 전송 이전에 신호들을 증폭시키는데 사용되는 기지국 송신기의 증폭기이다. 이러한 의사 방사들을 감소시키는 종래의 기술들은 이전의 요청들을 만족시킬 수 있었다. 그러나, 무선 통신 네트워크들(예를 들면, 범용 이동 통신 서비스(UMTS))의 현재의 발전들은 기지국 전송기 증폭기 상의 부가적인 부담을 가지며, 의사 방사들을 감소시키는 것이 유리하다.
종래 기술에서, 클래스 A,A/B, 또는 B 모드들에서 동작하는 준-선형 증폭기들은 메모리없는 비선형성으로 모델링되었다. (당 분야에 공지된 바와 같이, 동작의 상이한 클래스들은 증폭기들의 상이한 정지 동작 포인트들과 관련된다. 클래스 A에서, 트랜지스터는 사인파 입력의 전체적인 사이클에 대해 "온" 이다. 클래스 B에서, 트랜지스터는 사이클의 반에 대하여 "온" 이다. 또한, 클래스 A/B에서, 트랜지스터는 사이클의 50%보다는 크지만 100%보다는 작다.) 메모리없는 비선형성으로서 모델링되는 가정하에서, 입력 출력 관계는 다음과 같은 식(1)에 의해 주어진다:
Figure 112004044764047-pct00001
여기서,
Figure 112008016765399-pct00002
는 입력 신호의 복소수 기저대역 표현이며, ax는 진폭이고, φx는 입력 신호 x의 위상이며,
y는 출력 신호의 복소수 기저대역 표현이고,
Figure 112008016765399-pct00003
는 입력 신호 엔벨로프의 임의의(즉, 특별하지 않으나 적절한) 함수들이다. 상기 모델에서, 증폭기의 순간적인 이득은 순간적인 입력 엔벨로프의 단독적인 함수임이 가정된다. 이러한 모델은 클래스 A,A/B, 및 B 모드들에서 동작하는 대부분의 증폭기들에서 관찰되는 AM/AM 및 AM/PM 왜곡들 모두를 설명하도록 사용될 수 있으며, AM은 진폭 변조를 나타내고 PM은 위상 변조를 나타낸다. 디지털 전치왜곡기는 상기 모델에 의해 설명되는 증폭기를 선형화하도록 구성될 수 있다.
도 1은 디지털 전치왜곡기(102)를 포함하는 종래의 증폭기 전치왜곡 아키텍처(100)의 블럭도를 도시하며, 메모리없는 증폭기(104)에 의한 증폭 전에 입력 신호를 전치왜곡한다. 전치왜곡기(102)는 다음을 구현한다:
1. 순간적인 입력 엔벨로프 ax를 계산하기 위한 방법, 및
2. 입력 신호를 단독적으로 순간적인 입력 엔벨로프의 함수인 복소수 이득으로 곱하는 것에 의한 입력 신호의 전치왜곡 방법.
전치왜곡된 신호가
Figure 112008016765399-pct00005
로 주어지면(
Figure 112008016765399-pct00079
가 전치왜곡기 이득), 이후 캐스케이드된 전치왜곡기 및 증폭기 시스템에 대한 입력 출력 관계는 다음과 같은 식(2)에 따라 기록될 수 있다:
Figure 112008016765399-pct00006
전치왜곡기 이득은 증폭기로 캐스케이드된 전치왜곡기의 이득이 상수가 되도록 계산된다. 따라서, 이상적인 전치왜곡기
Figure 112008016765399-pct00080
이며, 여기서 Gtgt는 증폭기에 대한 타겟 이득이다.
도 2는 전치왜곡기(102)가 메모리없는 증폭기(104)에 의한 증폭 전에 입력 신호를 전치왜곡시키는 전치왜곡기(102)의 종래 구현을 보다 상세하게 도시하는, 도 1의 증폭기 전치왜곡 아키텍처(100)의 블럭도이다. 특히, 전치왜곡기(102)는 증폭기(104)의 모델(202)을 포함한다. 입력 신호(x)는 왜곡된 출력 신호의 모델
Figure 112008016765399-pct00008
을 생성하기 위해 증폭기 모델(202)에 인가된다. 상이한 노드(204)는 다음과 같은 식(3)에 따라 입력 신호(x)와 모델링된 왜곡된 출력 신호
Figure 112008016765399-pct00009
에 기초하여 입력-출력 에러의 추정을 생성한다:
Figure 112008016765399-pct00010
여기서
Figure 112008016765399-pct00011
는 증폭기 이득의 추정이다. 전치왜곡된 신호
Figure 112008016765399-pct00012
는 입력 신호(x)로부터 추정된 에러(
Figure 112008016765399-pct00013
)를 감산함으로써 상이한 노드(206)에서 생성되며, 전치왜곡된 신호(
Figure 112008016765399-pct00014
)는 이후 증폭기(104)에 인가된다.
명확성을 위해, 입력 및 출력 신호들은 타겟 이득이 1이(unity) 되도록 정상화되는 것으로 가정한다. 또한, 증폭기는 실제 메모리없는 선형성으로 행동한다. 증폭기 모델(202)이 정밀하게 구성되면, 전치왜곡된 신호 입력(
Figure 112008016765399-pct00015
)을 갖는 증폭기(104)의 출력(
Figure 112008016765399-pct00016
)은 다음과 같이 식(4)에 의해 주어질 수 있음이 보여질 수 있다:
Figure 112004044764047-pct00017
메모리가 없는 증폭기 모델(202)은 대부분의 증폭기 시스템들에 대하여 근사화된 모델이다. 따라서, 이러한 모델로부터 구성된 최적의 전치 왜곡기는 대부분의 증폭기들을 완전하게 선형화할 수 없다.
종래 기술의 문제들은 도 2의 모델(202)과 같은 종래 기술의 단순한 메모리없는 모델들보다 정확하게 대부분의 클래스 A,A/B, B 증폭기들의 성능을 모델링할 수 있는 증폭기 모델에 의한 본 발명의 원리들에 따라 해결된다. 본 발명의 임의의 실시예들에서, 전치왜곡기는 결과적인 증폭된 신호의 의사 방사들을 감소시키기 위해 증폭기에 인가되기 전에 입력 신호를 전치왜곡한다. 전치왜곡기는 증폭기의 주파수-의존(FD) 특성들 뿐만 아니라 증폭기의 주파수-독립(FI) 특성들 모두를 모델링하는 증폭기 모델의 역 버전을 구현한다.
한 실시예에서, 본 발명은 증폭을 위한 신호의 전치왜곡을 위한 방법 및 장치이다. 실시예에 따라, 입력 신호가 수신되고, 전치왜곡이 전치왜곡된 신호를 생성하도록 입력 신호에 인가되어, 전치왜곡된 신호가 증폭된 신호를 생성하기 위하여 증폭기에 인가될 때, 전치왜곡이 증폭된 신호의 의사 방사들을 감소시킨다. 전치왜곡은 증폭기 모델의 역을 사용하여 생성되며, 모델은 증폭기의 주파수-의존 특 성들의 모델과 조합하여 증폭기의 주파수-독립 특성들의 모델을 포함한다.
다른 실시예에서, 본 발명은 증폭을 위한 신호의 전치왜곡을 위한 방법 및 장치이다. 하나 이상의 고차 전달 함수 요소들의 각각이 입력 신호를 위한 대응 왜곡 곱셈에 하나보다 큰 상이한 차수의 전달 함수를 인가하도록 구성된다. 합계 노드는 각각의 고차 전달 함수 요소의 입력 신호와 출력을 합하도록 구성된다. 반전된 전달 함수 요소는 역의 1차 전달 함수를 합계 노드의 출력에 인가하도록 구성된다. 역 FI 요소는 전치왜곡된 신호를 생성하도록 증폭기의 주파수-독립 이득을 반전하도록 구성되어, 전치왜곡된 신호가 증폭된 신호를 생성하도록 증폭기에 인가되면 증폭된 신호의 의사 방사들이 감소된다.
다른 실시예에서, 본 발명은 증폭기의 모델을 생성하기 위한 방법이며, 모델은 증폭기의 주파수-의존 특성들의 FD 모델과 조합하여 증폭기의 주파수-독립 특성들의 FI 모델을 포함하고, 모델은 전달 함수의 차수가 증가하는것에 대응하는 시퀀스로 FD 모델에 대한 복수의 전달 함수들을 추정함으로써 생성된다.
다른 실시예에서, 본 발명은 증폭된 신호를 생성하도록 구성된 증폭기로 적용하기 위한 입력 신호를 전치왜곡하도록 구성된 전치왜곡기를 적응적으로 업데이트하기 위한 방법이며, 전치왜곡기는 적어도 하나의 룩업 테이블(LUT)을 포함하고, 적어도 하나의 LUT는 증폭된 신호에 기초하여 입력 신호와 피드백 신호 사이의 에러를 최소화하는 것에 의해 적응적으로 업데이트 된다.
본 발명의 다른 양상들, 특성들 및 장점들이 다음의 상세한 설명, 첨부된 청구항들, 및 동일한 참조 기호들이 유사하거나 동일한 요소들을 나타내는 첨부 도면 들로부터 보다 완전하게 명백해질 것이다.
도 1은 종래의 증폭기 전치왜곡 아키텍처의 블럭도를 도시하는 도면.
도 2는 전치왜곡기의 종래 구현을 보다 상세하게 도시하는, 도 1의 증폭기 전치왜곡 아키텍처의 블럭도를 도시하는 도면.
도 3은 본 발명의 한 실시예에 따른, 증폭기 전치왜곡 아키텍처의 블럭도를 도시하는 도면.
도 4는 본 발명의 한 실시예에 따른, 클래스 A,A/B,B의 모델의 이산 시간 표시를 도시하는 도면.
도 5는 본 발명의 대안의 구현을 따른, 증폭기 모델의 이산 시간 표시를 도시하는 도면.
도 6은 본 발명의 한 실시예에 따른, 도 3의 이산 왜곡기에 의해 구현된 프로세싱의 흐름도를 도시하는 도면.
도 7은 본 발명의 한 실시예에 따른, 도 4의 증폭기 모델을 반전하는데 사용될 수 있는 아키텍처를 도시하는 도면.
도 8은 도 3의 전치왜곡기의 동작을 도시하는 고레벨 블럭도를 도시하는 도면.
도 9는 본 발명의 한 실시예에 따른, 도 3의 전치왜곡기에 대한 아키텍처의 블럭도를 도시하는 도면.
도 3은 본 발명의 한 실시예에 따른, 증폭기 전치왜곡 아키텍처(300)의 블럭도를 도시한다. 도 3에 도시된 바와 같이, 이산 시간 입력 신호 x[n]는 디지털 전치왜곡기(302)에 인가되고, 이는 고전원 증폭기(HPA)(304)의 모델에 기초하여 디지털 전치왜곡된 신호 p(x[n])을 생성한다. 디지털 전치왜곡된 신호는 이후 채널(303)을 통과하여 아날로그 전치왜곡된 신호 p(x(t))로서 증폭기(304)에 도달한다. 채널(303)은 디지털 전치왜곡된 신호 p(x[n])를 아날로그 전치왜곡된 신호 p(x(t))로 변환하는 적절한 디지털-아날로그 변환기들, IF-RF 업변환기들, 믹서들, 및 필터들을 포함한다. 증폭기(304)는 아날로그 출력 신호 h(p(t))를 생성하며, 여기서 h(ㆍ)는 그 이득이 KG인 증폭기(304)의 전달 함수이다. 아키텍처(300)는 또한 피드백(FB) 채널(305)을 포함하며, 출력 신호 h(p(t))를 샘플링하여 디지털 FB 신호 h(p[n])를 전치왜곡기(302)로 제공하고, 그 피드백 신호에 따라 그의 프로세싱을 주기적으로 업데이트한다.
도 4는 본 발명의 한 실시예에 따른, 도 3의 증폭기(304)와 같은, 클래스 A,A/B 또는 B 증폭기의 모델의 이산 시간 표시를 도시한다. 도 4에 나타난 바와 같이, 증폭기의 출력
Figure 112010018921040-pct00018
은 몇몇 성분들
Figure 112010018921040-pct00019
의 합으로서 모델링되며, 여기서:
Figure 112008016765399-pct00081
는 입력 신호 x[n]를 모델(402)에 인가하고, 이후 1차 전달 함수 H1(z) 모듈(404-1)에 인가한 결과이며, 이는 출력 매칭 네트워크들을 모델링한다. AM/AM 및 AM/PM 왜곡을 1차로 모델링하는 모델(402)은 입력 신호 엔벨로프(ax)의 메모리없는 비선형함수인 이득
Figure 112008016765399-pct00021
을 인가하며;
Figure 112008016765399-pct00022
는 다음과 같은 식(5)에 따른 입력의 2차 왜곡 곱셈 x2[n] 을 수행하는 임의의 전달 함수의 출력이며:
Figure 112008016765399-pct00023
여기서, "*"는 컨벌루션(convolution)을 나타내고, h2[n]은 2차 전달 함수 H2(z) 모듈(404-2)에 대응하는 임펄스 응답이며, 이는 전달 함수의 z-변환을 인가하고;
Figure 112008016765399-pct00024
는 다음과 같은 식(6)에 따른 입력의 3차 왜곡 곱셈 x3[n]을 수행하는 임의의 전달 함수의 출력이며:
Figure 112008016765399-pct00025
여기서, h3[n]은 3차 전달 함수 H3(z) 모듈(404-3)에 대응하는 임펄스 응답이며, 이는 전달 함수의 z-변환을 인가하고;
Figure 112008016765399-pct00026
는 다음과 같은 식(7)에 따른 입력의 N차 왜곡 곱셈 xN[n]을 수행하는 임의의 전달 함수의 출력이며:
Figure 112008016765399-pct00027
여기서, hN[n]은 N차 전달 함수 HN(z) 모듈(404-N)에 대응하는 임펄스 응답이며, 이는 전달 함수의 z-변환을 인가한다.
이러한 N개의 성분들
Figure 112010018921040-pct00028
는 모델링된 증폭기 출력 신호
Figure 112010018921040-pct00029
를 형성하도록 합계 노드(406)에서 함께 부가되며, 여기서 일반적으로 N은 임의의 양의 정수일 수 있다. 노드(400)는 보다 높은 차수의 곱셈들이 출력에 부가됨에 따라 보다 정확해진다. 임펄스 응답이 {h1[n]}에 의해 나타내어지는 전달 함수 H1(z)는 출력 매칭 네트워크들 및 조합기들로부터의 주파수 의존 결과를 모델링한다는 것에 주의한다. 대부분의 실질적인 응용들에 대하여, 전달 함수들 Hi(z)은 원인 한정 임펄스 응답(FIR) 필터들로서 모델링될 수 있다.
도 5는 본 발명의 대안의 구현을 따른, 증폭기 모델(500)의 이산 시간 표시를 도시한다. 모델(500)에서, AM/AM-AM/PM 모델(502) 및 1차 전달 함수 모듈(504-1)은 도 4의 AM/AM-AM/PM 모델(402)과 1차 전달 함수 모듈(404-1)과 동일하다. 그러나, 모델(500)에서 입력 신호의 모든 고차 왜곡 곱셈들은 하나의 2차 전달 함수 H2(z) 모듈(504-2)에 의해 처리된다.
또한, 도 3에 도시된 바와 같이, 입력 신호 x[n]은 상이한 노드(503)의 AM/AM-AM/PM 모델(502)의 전치왜곡된 출력으로부터 감산된다. 이와 같이, 2차 전달 함수 모듈(504-2)로부터의 출력
Figure 112008016765399-pct00030
은 다음과 같은 식 (8)에 따라 주어질 수 있다:
Figure 112008016765399-pct00031
증폭기 모델(500)은 대부분의 전치왜곡 응용들에 대하여 알맞아야 한다. 보다 나은 성능이 전치왜곡으로부터 요구된다면, 도 4의 보다 일반적인 증폭기 모델(400)이 항상 사용되어야 한다.
본 발명의 증폭기 모델이 사용되는 것에 독립적으로, 선택된 모델에 대한 파라메터들이 계산되어야 할 필요가 있다. 이는 메모리없는 증폭기 이득 G(ㆍ) 및 모든 전달 함수들 Hi(z)의 추정들을 계산하는 것을 포함한다. 일단 계산되면, 본 발명에 따른 증폭기 모델은 도 2의 전치왜곡 아키텍처의 종래 기술의 증폭기 모델(202)을 대체할 수 있으며, 결과적인 전치왜곡 아키텍처(또는 임의의 다른 적절한 아키텍처)가 모델을 반전하고 증폭기를 선형화하기 위하여 사용될 수 있다.
도 6은 본 발명의 한 실시예에 따른, 도 4의 모델(400) 또는 도 5의 모델(500)과 같은, 증폭기 모델을 생성하고 업데이트하는데 수반되는 프로세싱의 흐름도를 도시한다. 도 6의 단계(602)에서, 증폭기의 이득이 추정된다. 기저대역의 입력(
Figure 112008016765399-pct00032
) 및 출력(
Figure 112008016765399-pct00033
) 신호들의 실시간 동기화된 샘플들이 사용가능하면, 측정된 이득(Gmeasured)이 다음과 같은 식(9)에 따라 계산될 수 있다:
Figure 112004044764047-pct00034
여기서 [ㆍ]t는 컬럼 벡터의 트랜스포스(transpose)를 나타낸다. 임의의 선형 함수
Figure 112008016765399-pct00035
는 이후 증폭기 이득을 모델링하도록 측정된 데이터에 알맞게 될 수 있다. 임의의 함수에 대한 파라메터들이 최소 제곱들의 방법에 의해 추정될 수 있다. 즉, 이득을 모델링하는 함수의 파라메터들이 다음과 같은 식(10)에 의해 주어진 비용 함수 χ를 최소화하는 것에 의해 계산된다.
Figure 112008016765399-pct00036
여기서
Figure 112008016765399-pct00037
W는 가중 매트릭스이다. 가중 매트릭스의 선택은 특정 응용에 의존한다. 예를 들어, 가중 매트릭스는 보다 낮은 파워 레벨들에서와 높은 파워 레벨들에서 상이하게 에러를 가중하도록 선택될 수 있다. 모든 파워 레벨들이 동일하게 가중되면, 가중 매트릭스는 단위 매트릭스(identity matrix)로 선택될 수 있다. 임의의 비선형 함수가 측정된 데이터로 맞춰질 수 있다는 것에 주의한다. 다항식들 및 스플레인(spline)들은 사용될 수 있는 임의의 비선형 함수들의 특수 경우들이다. 적절한 비선형 함수의 선택은 당업자에게 명백하여야 한다.
증폭기 이득이 단계(602)에서 추정된 후에, 전달 함수들이 단계(604)에서 추정된다. 특히, 전달 함수 H1(z)는 다음과 같은 식(11)에 의해 주어진 비용 함수 χ0를 최소화하는 것에 의해 추정될 수 있다.
Figure 112008016765399-pct00038
여기서
Figure 112008016765399-pct00039
는 메모리없는 AM/AM-AM/PM 모델(예를 들면, 도 4의 모델(402) 또는 도 5의 모델(502))의 출력이다. 최적의 해결책은 반복 최소 제곱들(RLS), 최소 평균 제곱(LMS), 또는 최소 제곱들의 해결책들과 같은 임의의 공지된 적응성 추정 기술들을 사용하여 얻어질 수 있다.
H1(z)의 추정 후에, 전달 함수 H2(z)는 다음과 같은 식(12)에 의해 주어진 비용 함수 χ1를 최소화하는 것에 의해 추정될 수 있다.
Figure 112008016765399-pct00040
다시 한번, 임의의 공지된 적응성 추정 기술들을 사용하여 최적의 해결책이 얻어질 수 있다. 대안적으로, 해결책은 다음과 같은 주파수 영역에서 얻어질 수 있다. 주어진 주파수의 H2(z)에 대한 최적의 해결책은 주파수 영역의 비용 함수를 최소화하고 관심있는 주파수 포인트들을 가중함으로써 얻어질 수 있다. 이는 이후 몇몇 주파수 포인트들에 대해 반복될 수 있다. H2(z)의 주파수 응답이 N개의 이산 주파수 포인트들에 의해 추정되면, 시간 영역 임펄스 응답 {h2[n]}은 원하는 주파수 응답에 대한 최소 제곱들에 의해 얻어질 수 있다.
다음, 전달 함수 H3(z)는 다음과 같은 식(13)에 의해 주어진 비용 함수 χ2를 최소화하는 것에 의해 추정될 수 있다.
Figure 112008016765399-pct00041
여기서
Figure 112008016765399-pct00042
이다. 임의의 고차 전달 함수들 Hi(z)는 i>3에 대하여 동일한 방식으로 계산될 수 있다.
일단 전달 함수들이 계산되면, 증폭기 모델의 역 버전이 구성될 수 있으며, 이후 증폭기에 인가되는(단계 608) 전치왜곡된 신호를 생성하도록(단계 606) 사용될 수 있다. 도 2에 도시된 전치왜곡기 아키텍처(또는 도 4 또는 도 5의 증폭기 모델을 반전하는 임의의 다른 적절한 아키텍처)는 신호를 전치왜곡하고 증폭기를 선형화하는데 사용될 수 있다.
도 7은 본 발명의 한 실시예에 따른, 도 4의 증폭기 모델(400)을 반전하는데 사용될 수 있는 아키텍처(700)를 도시한다. 실제로, FIR 필터들은 아키텍처(700)의 전달 함수들을 대략화하는데 사용될 수 있다. 도 7에 제안된 바와 같이, 아키텍처(700)는 2 이상의 차수의 음의 전달 함수들의 임의의 하나 이상의 경로들로 구현될 수 있다. 임의의 음의 전달 함수 경로들 없이 아키텍처(700)를 구현하는 것이 또한 가능하다. 이 경우에 합계 노드가 생략될 수 있는데, 여기서 단지 입력 신호만이 반전된 1차 전달 함수로 입력되고, AM/AM-AM/PM 모델의 역이 뒤따른다.
단계들(602 및 604)에서 생성된 증폭기 이득 및 전달 함수들의 추정들은 적절한 순환 추정 기술들을 사용하여 증폭기 출력 신호에 기초하여 적응적으로 업데이트될 수 있다. 이러한 업데이트는 다른 통과를 위해 단계(608)로부터 단계(602)로 되돌아가는 프로세스에 의해 도 6에 나타난다. 이러한 업데이트는 예를 들면, 고정된 간격들에서 또는 필요에 따라 간헐적으로 구현될 수 있다.
적응형 필터들을 위한 반복 추정 기술들은 공지되어 있다. 예를 들면, 그 교시들이 본 명세서에 참조로 포함되는 Simon Haykin의 Adaptive Filter Theory, Third Edition, Prentice Hall, 2001을 참조한다. 이러한 많은 기술들이 전달 함수들 Hi(z)를 반복적으로 추정하는데 적용될 수 있다. 그러나, AM/AM-AM/PM 전치왜곡기(예를 들면, 도 4의 모델(402) 또는 도 B의 모델(502)에 대응하는)를 계산하기 위한 반복 추정 기술들은 공지되어 있지 않다. 다음 논의는 메모리없는 전치왜곡기를 반복적으로 계산하기 위한 새로운 방법을 논의한다.
도 8은 본 발명의 구현을 따라 도 3의 전치왜곡기(302)의 동작을 도시하는 고레벨 블럭도를 도시한다. 이러한 구현에서, 전치왜곡기(302)는 디지털 입력 신호 x[n]이 진폭 위상 포맷으로 변환되는 룩업 테이블(LUT) 동작에 의존한다. 입력 진폭 신호는 AM/AM LUT 제어(802) 및 AM/PM LUT 제어(804) 모두에 병렬로 인가된다. AM/AM LUT 제어(802)로부터의 출력은 전치왜곡된 진폭 신호이며, 전치왜곡된 위상 신호는 AM/PM LUT 제어(804)로부터의 출력을 입력 위상 신호로 합하는 것에 의해 합계 노드(806)에서 생성된다.
바람직한 구현들에서, 전치왜곡기 동작의 AM/AM 및 AM/PM 부분들에 대한 LUT들은 주기적 기반으로 적응적으로 수정된다. 이러한 수정은 도 3의 피드백 신호 h(p[n])와 입력 신호 x[n] 사이의 평균 제곱 에러를 최소화하는 것에 기초할 수 있다. 피드백 제어에 사용된 비용 함수(χ2 K)는 현재의 관찰 데이터 세트(입력 및 피드백 신호들이 시간 지연 등화를 수행하는 것에 의해 시간 정렬되는 것으로 가정된다)에 기초하며 다음과 같은 식(14)에 따라 정의된다.
Figure 112004044764047-pct00043
여기서
Figure 112008016765399-pct00044
이고, ε(n)은 n번째 입력 샘플 xn과 대응 피드백 증폭기 샘플
Figure 112008016765399-pct00045
사이의 정상화된 에러이며, 여기서
Figure 112008016765399-pct00046
는 h[p[xn]]을 나타낸다. 정상화된 에러는 다음과 같은 식(15)에 의해 주어진다.
Figure 112004044764047-pct00047
여기서 h(x)는 증폭기 전달 함수이며, p(x)는 AM/AM 및 AM/PM LUT들을 생성하도록 사용된 전치왜곡 다항식이고, σ2 K 는 관찰 세트
Figure 112008016765399-pct00048
를 통한 샘플 변이이다. 전치왜곡 다항식 p(x)은 다음과 같은 식(16)에 의해 주어진다:
Figure 112004044764047-pct00049
여기서
Figure 112008016765399-pct00050
는 LUT 생성기 다항식을 특징화하기 위한 계수들의 벡터이며,
Figure 112008016765399-pct00051
는 입력 데이터에 의해 표현된 선형 공간을 위한 기본 벡터이다. 샘플 변이(σ2 K )는 다음과 같은 식(17)에 의해 주어진다.
Figure 112004044764047-pct00052
여기서 mk는 관찰자 세트를 통한 샘플 평균이며, 다음과 같은 식(18)에 의해 주어진다.
Figure 112004044764047-pct00053
적응화를 위한 최적화 기준인 a k는 다음과 같은 식(19)에 의해 주어진다.
Figure 112004044764047-pct00054
여기서
Figure 112008016765399-pct00055
는 함수 f(x)를 최소화하는 x의 값으로 회귀한다. 최적화 기준 a k는 고유하며, 다음과 같은 식(20)에서와 같이 계수 벡터 a 내지 0에 대하여 비용 함수(χ2 K)의 그래디언트를 계산하는 것에 의해 얻어진다.
Figure 112004044764047-pct00056
여기서 매트릭스 H는 다음과 같은 식(21)에 의해 정의된다.
Figure 112004044764047-pct00057
여기서
Figure 112004044764047-pct00058
이며 이는 다음과 같은 식(22)에 의해서 정의된다.
Figure 112004044764047-pct00059
여기서
Figure 112008016765399-pct00060
는 문맥에 따라 유도 또는 그래디언트에 대한 숏핸드(short-hand) 정의이며, p'(x)는 x에 대한 다항식 p(x)의 첫번째 유도이다.
확률적인 근사가 식(20)의 그래디언트를 연속적으로 최소화하기 위해 이러한 문제로 적용될 수 있다. 이는 다음과 같은 식(23)에 의해 주어진 계수 세트에 대한 업데이트 절차를 생성한다:
Figure 112008016765399-pct00061
여기서 λ는 작은 스칼라 적응 이득(예를 들면, 전형적으로 약 0.0005)이며,
Figure 112004044764047-pct00062
여기서 D는 매트릭스 H의 수도 역(pseudo-inverse)이다.
식(22)의 표현은 단지 다음 세가지에만 의존한다:
(1)입력 신호
Figure 112008016765399-pct00082
에 대응하는 증폭기 출력 피드백 관찰
Figure 112008016765399-pct00083
;
(2)
Figure 112008016765399-pct00065
는 각각 룩업 테이블과 그 테이블의 자신으로의 반복 적용으로부터 얻어진다는 점; 및
(3)전치왜곡기 LUT 출력 상에서 계산된 다항식 p(x)의 첫번째 유도에 기초한 하나 이상의 개별적인 LUT들인(또는 일 수 있는)
Figure 112008016765399-pct00066
.
다항식 p(x)가 원래의 a0=0을 통해 통과하도록 제한되면, 이후 매트릭스 H의 새로운 로우가 제거될 수 있다. 이러한 유도의 나머지는 그러한 가정에 의존한다.
SVD가 수적인 안정성의 표준점으로부터의 해결책의 바람직한 방법이라고 하여도, 다음의 3개의 주요한 단점들을 갖는다:
(1) 계산 비용이 상당하며, K2에 비례한다;
(2) 저장 요구량들이 다른 방법들보다 크다;
(3) 일반적으로, 이중 정밀도 계산이 많은 중간 단계들에 대하여 사용되어야 한다.
대안으로서, H의 수도 역은 매트릭스가 나쁜 조건이 되도록 허용하지 않게 제공된 O(N2+KN) FLOPS를 직접 사용하여 계산될 수 있다. 이러한 조건에 대하여 효율적인 하나의 접근 방식은 다음 프로세싱에 기초한다:
다음 알고리즘에 의해 스칼라 λ를 정의한다:
if(χ 2 K >χ 2 last )
then γ = 5γ
else γ = 0.8γ
endif
χ 2 last 에 대한 값은 이전 반복의 평균 제곱 에러 χ 2 K 이다.
제곱 매트릭스 H t H 는 이후 다음과 같이 (재)정의된다
Figure 112004044764047-pct00067
이러한 수정된 정의를 사용하여, 수도 역이 NxN 매트릭스 H t H 를 반전하는 것 에 의해 계산된다.
이러한 절차를 적용하는 것에 의해, '보다 빠른' 안정적인 해결책을 업데이트 절차로 제공하여야 하는 안정적이고 보다 효율적인 방법이 구현될 수 있다.
업데이트 절차의 마지막 단계는 다항식 계수들의 수정된 세트 a new를 사용하여 AM/AM 및 AM/PM LUT들(및 "유도" 테이블)을 재계산하고 대체하며, 이전의 계수 세트를 이러한 새로운 추정(a old=a new)으로 대체하는 것이다. 유도 LUT 생성기 다항식은 다음과 같은 식(24)에 의해 주어진다:
Figure 112004044764047-pct00068
여기서 계수들은 전치왜곡 LUT들에 대한 것과 동일하다.
다른 구현들에서, 전치왜곡기가 단지 하나의 LUT(예를 들면, 단지 AM/AM LUT 또는 단지 AM/PM LUT 중 하나)로 구현되는 것이 가능하다. 이러한 구현들에서, 상술된 업데이트 방법이 단지 하나의 LUT로 적용될 것이다.
도 9는 본 발명의 한 실시예에 따른, 도 3의 전치왜곡기(302)에 대한 아키텍처(900)의 블럭도를 도시한다. 특히, 아키텍처(900)는 도 7에 도시된 전치왜곡기 아키텍처의 2차 구현에 대응하며, FIR(908)은 전달 함수 -H2(z)를 구현하고, FIR(912)은 전달 함수
Figure 112008016765399-pct00069
를 구현하며, LUT(918) 및 곱셈기(920)는 AM/AM-AM/PM 모델의 역을 구현한다. 지연들(902 및 914)은 그들의 연관된 병렬 처리 경로들의 처리 시간을 차지함으로써 아키텍처(900) 내의 동기화를 수행하도록 제공된다. 일반적으로, 고차 항들(3차원 및 그보다 높은)이 또한 원한다면 도 7에 도시된 구조를 사용하여 포함될 수 있다.
일반적으로, 도 9의 모든 신호들은 정사각-폴라(R2P) 변환기들(904 및 916)의 출력들을 제외하고는 (어두운 선들로 도시된) 복소수이다. 각각의 R2P 변환기는 공지된 CORDOC 알고리즘을 사용하여 그의 입력 신호의 진폭을 계산한다. 예를 들면, 그 교시들 모두가 참조문헌으로서 본 명세서에 포함된 안드라카 컨설팅 그룹 인크(Andraka Consulting Group, Inc.)의 Andraka, R., "FPGA 기반 컴퓨터들을 위한 CORDIC 알고리즘의 총체적인 보고(A survey of CORDIC algorithms for FPGA based computers)", 및 1959년 9월의 Volder, J., "OORDIC 3각 함수 컴퓨팅 기술(The CORDIC trigonometric computing technique)", IRE Trans. Electronic Computing, Vol. EC-8, pp. 330-334를 참조한다. 이러한 구현은 AM/AM-AM/PM 효과들에 대한 LUT-기반 보정, 채널 왜곡에 대한 등화기, 및 2차 주파수 의존 비선형성에 대한 보정을 포함한다. 대안의 실시예들에서, CORDIC R2P 변환기들(904 및 916)은 측정이 진폭, 파워 도는 입력 신호의 고차 측정일 수 있는 구현에 따라 입력 신호의 적절한 측정을 생성하는 다른 성분들에 의해 대체될 수 있다.
도 9는 도 7의 전치왜곡기 아키텍처의 2차, 기저대역 구현에 대응한다. 기저대역이 아닌(예를 들면, RF) 구현들이 또한 가능하다. 한 가능한 2차의 RF 구현에서, FIR(912)은 RF 필터에 선행하는 기저대역-RF 변환기에 의해 대체되며, 곱셈기(920)는 벡터 변조기에 의해 대체된다.
본 발명은 기지국에서 무선 통신 네트워크의 하나 이상의 이동국들로 전송된 무선 신호들의 문맥에서 구현될 수 있다. 이론에서, 본 발명의 실시예들은 이동국으로부터 하나 이상의 기지국들로 전송된 무선 신호들에 대하여 구현될 수 있다. 본 발명은 또한 의사 방사들을 감소시키기 위해 다른 무선 또는 유선 통신 네트워크들의 문맥에서도 구현될 수 있다.
본 발명의 실시예들은 단일 집적 회로에서 가능한 구현을 포함하는, 회로 기반 프로세스들로서 구현될 수 있다. 당업자에게 명백한 바와 같이, 회로 소자들의 다양한 기능들이 소프트웨어 프로그램의 처리 단계들로 또한 구현될 수 있다. 이러한 소프트웨어는 예를 들면, 디지털 신호 프로세서, 마이크로 제어기, 또는 범용 컴퓨터에 사용될 수 있다.
본 발명은 방법들 및 이러한 방법들을 수행하기 위한 장치들의 형태로 구현될 수 있다. 본 발명은 플로피 디스켓들, CD-ROM들, 하드 드라이브들, 또는 임의의 다른 머신 판독가능한 저장 매체와 같은 실체의 매체에서 구현된 프로그램 코드의 형태로 또한 구현될 수 있으며, 프로그램 코드가 컴퓨터와 같은 머신으로 로드되거나 그에 의해 수행될 때 머신이 본 발명을 수행하기 위한 장치가 된다. 본 발명은 또한 예를 들면, 저장 매체에 저장되거나, 머신으로 로딩 및/또는 머신에 의해 수행되거나, 또는 전기적 배선이나 케이블을 통해 광 섬유들이나 전자기 방사를 통하여 일부 전송 매체 또는 캐리어로 전송되는 프로그램 코드의 형태로 구현될 수 있으며, 프로그램 코드가 컴퓨터와 같은 머신으로 로드되거나 그에 의해 구현될 때 머신은 본 발명을 수행하기 위한 장치가 된다. 범용 프로세서 상에서 수행될 때, 프로그램 코드 세그먼트들은 특정 로직 회로들과 유사하게 동작하는 유일한 디바이스를 제공하도록 프로세서와 조합한다.
본 발명의 특성을 설명하기 위해 구현되고 도시된 상세한 부분들, 재료들 및 부품들의 구성들의 다양한 변화들이 다음 청구항들에서 설명된 본 발명의 범위로부터 벗어남이 없이 당업자에 의해 만들어질 수 있다는 것이 또한 이해될 것이다.

Claims (48)

  1. 증폭을 위한 신호를 전치왜곡(pre-distorting)하기 위한 방법으로서,
    (a) 증폭기의 주파수-독립(FI) 특성들의 모델(FI 모델)을 상기 증폭기의 주파수-의존(FD) 특성들의 모델(FD 모델)과 조합함으로써 상기 증폭기의 모델을 생성하는 단계;
    (b) 상기 모델의 역을 생성하는 단계로서,
    (1) 하나 이상의 음의 고차(negated high-order) 전달 함수 요소들로서, 각각은 하나보다 큰 차수의 상기 FD 모델의 하나 이상의 전달 함수들 중 하나의 음에 대응하고, 대응 왜곡 곱셈을 연산하도록 구성되는, 상기 하나 이상의 음의 고차 전달 함수 요소들;
    (2) 상기 FD 모델의 1차 전달 함수의 역에 대응하고, 입력 신호와 상기 하나 이상의 음의 고차 전달 함수 요소들로부터의 하나 이상의 출력들의 합을 연산하도록 구성된 반전된 1차 전달 함수 요소; 및
    (3) 상기 FI 모델의 역에 대응하고, 상기 전치왜곡된 신호를 생성하도록 상기 반전된 1차 전달 함수로부터의 상기 출력을 연산하도록 구성된 반전된 FI 모델 요소를 포함하는, 상기 모델의 역을 생성하는 단계;
    (c) 입력 신호를 수신하는 단계;
    (d) 상기 모델의 역을 이용하여 상기 입력 신호에 대한 전치-왜곡을 생성하는 단계; 및
    (e) 전치왜곡된 신호를 생성하도록 전치왜곡을 상기 입력 신호에 인가하는 단계로서, 상기 전치왜곡된 신호가 증폭된 신호를 생성하기 위해 증폭기에 인가될 때, 상기 전치왜곡이 상기 증폭된 신호의 의사 방사들(spurious emissions)을 감소하게 하는, 상기 인가하는 단계를 포함하고,
    상기 FI 모델 및 상기 FD 모델의 적어도 하나를 생성하는 단계를 더 포함하는, 방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 FD 모델은 복수의 전달 함수에서 각각의 전달 함수의 증가하는 차수(order)에 대응하는 시퀀스로 상기 복수의 전달 함수들을 추정함으로써 생성되는, 방법.
  4. 제 1 항에 있어서, 상기 모델은,
    (1) 상기 증폭기의 상기 주파수-독립 이득의 추정에 기초하여 상기 FI 모델을 추정하는 단계와,
    (2) 추정된 FI 모델을 사용하여 상기 FD 모델에 대한 1차 전달 함수(first-order transfer function)를 추정하는 단계와,
    (3) 상기 추정된 FI 모델과 추정된 1차 전달 함수를 사용하여 상기 FD 모델에 대한 2차 전달 함수를 추정하는 단계에 의해 생성되는, 방법.
  5. 제 4 항에 있어서,
    상기 FI 모델은 상기 증폭기의 이득에 의존하는 비용 함수를 최소화함으로써 추정되고,
    상기 1차 전달 함수는 상기 추정된 FI 모델에 의존하는 비용 함수를 최소화함으로써 추정되며,
    상기 2차 전달 함수는 상기 추정된 FI 모델 및 상기 추정된 1차 전달 함수에 의존하는 비용 함수를 최소화함으로써 추정되는, 방법.
  6. 제 4 항에 있어서, 상기 모델은 2보다 큰 차수의 상기 FD 모델에 대한 하나 이상의 전달 함수들을 추정함으로써 더 생성되며, n차의 전달 함수는 상기 추정된 FI 모델과 n보다 작은 차수의 각각의 추정된 전달 함수를 사용하여 추정되는, 방법.
  7. 제 1 항에 있어서, 상기 모델을 적응적으로 업데이트하는 단계를 더 포함하는, 방법.
  8. 제 7 항에 있어서, 상기 모델은 복수의 전달 함수에서 각각의 전달 함수의 증가하는 차수에 대응하는 시퀀스로 상기 복수의 전달 함수들을 적응적으로 업데이트함으로써 적응적으로 업데이트되는, 방법.
  9. 제 1 항에 있어서, 상기 FD 모델은 복수의 상이한 차수의 전달 함수들을 포함하고, 이들 각각은 상기 입력 신호에 기초하여 상이한 차수의 왜곡 곱셈(different-order distortion product)을 연산하도록 구성되며,
    상기 FI 모델로부터의 출력은 1차 전달 함수에 인가되고,
    상기 복수의 전달 함수들로부터의 출력들은 상기 증폭된 신호의 추정을 생성하도록 합해지는, 방법.
  10. 제 9 항에 있어서, 상기 FD 모델은 상기 입력 신호 및 상기 FI 모델로부터의 출력 사이의 차이를 연산하도록 구성되는 2차 전달 함수를 포함하는, 방법.
  11. 제 9 항에 있어서, 상기 FD 모델은 2보다 큰 차수를 갖는 하나 이상의 전달 함수들을 포함하며, 이들 각각은 2보다 큰 대응 차수를 갖는 왜곡 곱셈을 연산하도록 구성되는, 방법.
  12. 제 11 항에 있어서, 상기 FD 모델은 2보다 큰 차수를 갖는 둘 이상의 전달 함수들을 포함하며, 이들 각각은 2보다 큰 대응 차수를 갖는 왜곡 곱셈을 연산하도록 구성되는, 방법.
  13. 제 9 항에 있어서, 상기 모델의 생성시에, 상기 복수의 전달 함수들은 증가하는 차수에 대응하는 시퀀스로 추정되는, 방법.
  14. 삭제
  15. 제 1 항에 있어서,
    0, 1 또는 그 이상의 음의 고차 전달 함수 요소들은,
    (A) 상기 입력 신호의 측정을 생성하도록 구성된 제 1 성분와,
    (B) 2차 왜곡 곱셈을 생성하도록 상기 입력 신호를 상기 입력 신호의 측정으로 곱하도록 구성된 제 1 곱셈기와,
    (C) 음의 2차 전달 함수를 상기 2차 왜곡 곱셈에 인가하도록 구성된 제 1 필터를 포함하는 음의 2차 전달 함수 요소를 포함하고,
    상기 반전된 1차 전달 함수 요소는 상기 입력 신호와 상기 하나 이상의 음의 고차 전달 함수 요소들로부터의 상기 하나 이상의 출력들의 합에 상기 반전된 1차 전달 함수를 인가하도록 구성된 제 2 필터를 포함하며,
    상기 반전된 FI 모델 요소는,
    (A) 상기 제 2 필터로부터의 출력의 측정을 생성하도록 구성된 제 2 성분와,
    (B) 상기 제 2 필터로부터의 출력의 상기 측정에 기초하여 하나 이상의 전치왜곡 성분들을 검색하도록 구성된 룩업 테이블과,
    (C) 상기 전치왜곡된 신호를 생성하도록 상기 제 2 필터로부터의 상기 출력을 상기 하나 이상의 전치왜곡 성분들로 곱하도록 구성된 제 2 곱셈기를 포함하는, 방법.
  16. 제 15 항에 있어서,
    상기 제 1 성분은 상기 입력 신호의 파워 또는 진폭의 측정을 생성하도록 구성되고,
    상기 제 1 필터는 FIR 필터(finite impulse reponse filter)인, 방법.
  17. 제 16 항에 있어서, 상기 제 2 필터는 1차 전달 함수의 역에 대응하는 FIR 필터인, 방법.
  18. 제 16 항에 있어서,
    상기 반전된 1차 전달 함수는 상기 제 2 필터에 선행하는 기저대역-RF 변환기를 더 포함하고,
    상기 제 2 필터는 1차 전달 함수의 역에 대응하는 RF 필터이며,
    상기 제 2 곱셈기는 벡터 변조기인, 방법.
  19. 제 1 항에 있어서,
    상기 모델의 역은 상기 FI 모델의 역을 포함하고,
    상기 FI 모델의 역은 진폭과 위상을 갖는 반전된 FI 모델 출력을 생성하고,
    상기 반전된 FI 모델 출력의 진폭은 상기 입력 신호의 진폭의 함수이며, 및
    상기 반전된 FI 모델 출력의 위상은 상기 입력 신호의 상기 진폭 및 위상 둘 다의 함수인, 방법.
  20. 제 19 항에 있어서,
    상기 반전된 FI 모델 출력의 진폭은 AM/AM 룩업 테이블로의 인덱스로서 상기 입력 신호 진폭을 사용하여 유도되고,
    상기 반전된 FI 모델 출력의 위상은 AM/PM 룩업 테이블로의 인덱스로서 상기 입력 신호 진폭을 사용하여 검색된 값과 입력 신호 위상을 합함으로써 유도되는, 방법.
  21. 제 20 항에 있어서, 상기 룩업 테이블들 중 적어도 하나는 상기 증폭된 신호에 기초한 상기 입력 신호와 피드백 신호 사이의 에러를 최소화함으로써 적응적으로 업데이트되는, 방법.
  22. 제 21 항에 있어서, 상기 적어도 하나의 룩업 테이블은 반복 추정 기술을 상기 룩업 테이블에 적용함으로써 업데이트되는, 방법.
  23. 제 22 항에 있어서, 상기 반복 추정 기술은 비선형 최소 평균 제곱들 추정(non-linear least mean squares estimation)에 기초하는, 방법.
  24. 증폭을 위한 신호를 전치왜곡하기 위한 장치로서,
    (a) 증폭기의 주파수-독립(FI) 특성들의 모델(FI 모델)을 상기 증폭기의 주파수-의존(FD) 특성들의 모델(FD 모델)과 조합함으로써 상기 증폭기의 모델을 생성하는 수단;
    (b) 상기 모델의 역을 생성하는 수단으로서,
    (1) 하나 이상의 음의 고차 전달 함수 요소들로서, 각각은 하나보다 큰 차수의 상기 FD 모델의 하나 이상의 전달 함수들 중 하나의 음에 대응하고, 대응 왜곡 곱셈을 연산하도록 구성되는, 상기 하나 이상의 음의 고차 전달 함수 요소들;
    (2) 상기 FD 모델의 1차 전달 함수의 역에 대응하고, 입력 신호와 상기 하나 이상의 음의 고차 전달 함수 요소들로부터의 하나 이상의 출력들의 합을 연산하도록 구성된 반전된 1차 전달 함수 요소; 및
    (3) 상기 FI 모델의 역에 대응하고, 상기 전치왜곡된 신호를 생성하도록 상기 반전된 1차 전달 함수로부터의 상기 출력을 연산하도록 구성된 반전된 FI 모델 요소를 포함하는, 상기 모델의 역을 생성하는 수단;
    (c) 입력 신호를 수신하는 수단;
    (d) 상기 모델의 역을 이용하여 상기 입력 신호에 대한 전치-왜곡을 생성하는 수단; 및
    (e) 전치왜곡된 신호를 생성하도록 전치왜곡을 상기 입력 신호에 인가하는 수단으로서, 상기 전치왜곡된 신호가 증폭된 신호를 생성하기 위해 증폭기에 인가될 때, 상기 전치왜곡이 상기 증폭된 신호의 의사 방사들을 감소하게 되는, 상기 인가하는 수단을 포함하고,
    상기 FD 모델은 복수의 상이한 차수의 전달 함수들을 포함하고, 이들 각각은 상기 입력 신호에 기초하여 상이한 차수의 왜곡 곱셈(different-order distortion product)을 연산하도록 구성되며,
    상기 FI 모델로부터의 출력은 1차 전달 함수에 인가되고,
    상기 복수의 전달 함수들로부터의 출력들은 상기 증폭된 신호의 추정을 생성하도록 합해지는, 장치.
  25. 증폭기에 의한 증폭용 신호를 전치왜곡하기 위한 장치로서,
    (a) 하나 이상의 고차 전달 함수 요소들로서, 각각은 하나보다 큰 상이한 차수의 전달 함수를 입력 신호에 대한 대응하는 왜곡 곱셈에 인가하도록 구성되는, 상기 하나 이상의 고차 전달 함수 요소들;
    (b) 각각의 고차 전달 함수 요소의 입력 신호 및 출력을 합하도록 구성된 합계 노드;
    (c) 반전된 1차 전달 함수를 상기 합계 노드의 출력에 인가하도록 구성된 반전된 전달 함수 요소, 및
    (d) 전치왜곡된 신호를 생성하도록 상기 증폭기의 주파수-독립(FI) 이득을 반전시키도록 구성된 반전된 FI 요소로서, 상기 전치왜곡된 신호가 증폭된 신호를 생성하도록 상기 증폭기에 인가될 때 증폭된 신호에서 의사 방사들이 감소되도록 하는, 상기 반전된 FI 요소를 포함하고,
    상기 하나 이상의 고차 전달 함수 요소들은,
    (A) 상기 입력 신호의 측정을 생성하도록 구성된 제 1 성분;
    (B) 2차 왜곡 곱셈을 생성하도록 상기 입력 신호를 상기 입력 신호의 측정으로 곱하도록 구성된 제 1 곱셈기; 및
    (C) 2차 전달 함수를 상기 2차 왜곡 곱셈에 인가하도록 구성된 제 1 필터를 포함하는 2차 전달 함수를 포함하고,
    상기 반전된 1차 전달 함수 요소는 상기 반전된 1차 전달 함수를 상기 입력 신호와 상기 하나 이상의 고차 전달 함수 요소들로부터의 출력들의 합에 인가하도록 구성된 제 2 필터를 포함하며,
    상기 반전된 FI 요소는,
    (A) 상기 제 2 필터로부터의 출력의 측정을 생성하도록 구성된 제 2 성분;
    (B) 상기 제 2 필터로부터의 출력의 상기 측정에 기초하여 하나 이상의 전치왜곡 성분들을 검색하도록 구성된 룩업 테이블; 및
    (C) 상기 전치왜곡된 신호를 생성하도록 상기 제 2 필터로부터의 출력을 상기 하나 이상의 전치왜곡 성분들로 곱하도록 구성된 제 2 곱셈기를 포함하는, 장치.
  26. 삭제
  27. 제 25 항에 있어서,
    상기 제 1 성분은 상기 입력 신호의 파워 또는 진폭의 측정을 생성하도록 구성되고,
    상기 제 1 필터는 FIR 필터인, 장치.
  28. 제 27 항에 있어서, 상기 제 2 필터는 1차 전달 함수의 역에 대응하는 FIR 필터인, 장치.
  29. 제 27 항에 있어서,
    상기 반전된 1차 전달 함수는 상기 제 2 필터에 선행하는 기저대역-RF 변환기를 더 포함하고,
    상기 제 2 필터는 1차 전달 함수의 역에 대응하는 RF 필터이고,
    상기 제 2 곱셈기는 벡터 변조기인, 장치.
  30. 증폭기의 모델을 생성하기 위한 방법으로서, 상기 모델은 상기 증폭기의 주파수-의존 특성들의 FD 모델과 조합하는 상기 증폭기의 주파수-독립 특성들의 FI 모델을 포함하고, 상기 모델은 복수의 전달 함수에서 각각의 전달 함수의 증가하는 차수에 대응하는 시퀀스로 상기 FD 모델에 대한 상기 복수의 전달 함수들을 추정함으로써 생성되고, 상기 모델은,
    (1) 상기 증폭기의 주파수-독립 이득의 추정에 기초하여 상기 FI 모델을 추정하고,
    (2) 추정된 FI 모델을 사용하여 상기 FD 모델에 대한 1차 전달 함수를 추정하고,
    (3) 상기 추정된 FI 모델과 추정된 1차 전달 함수를 사용하여 상기 FD 모델에 대한 2차 전달 함수를 추정함으로써 생성되는, 방법.
  31. 삭제
  32. 제 30 항에 있어서,
    상기 FI 모델은 상기 증폭기의 이득에 의존하는 비용 함수를 최소화함으로써 추정되고,
    상기 1차 전달 함수는 상기 추정된 FI 모델에 의존하는 비용 함수를 최소화함으로써 추정되며,
    상기 2차 전달 함수는 상기 추정된 FI 모델 및 상기 추정된 1차 전달 함수에 의존하는 비용 함수를 최소화함으로써 추정되는, 방법.
  33. 제 30 항에 있어서, 상기 모델은 2보다 큰 차수의 상기 FD 모델에 대한 하나 이상의 전달 함수들을 추정함으로써 더 생성되며, n차의 전달 함수는 상기 추정된 FI 모델과 n보다 작은 차수의 각각의 추정된 전달 함수를 사용하여 추정되는, 방법.
  34. 제 30 항에 있어서, 상기 모델을 적응적으로 업데이트하는 단계를 더 포함하는, 방법.
  35. 제 34 항에 있어서, 상기 모델은 상기 전달 함수의 증가하는 차수에 대응하는 시퀀스로 복수의 전달 함수들을 적응적으로 업데이트함으로써 적응적으로 업데이트되는, 방법.
  36. 삭제
  37. 삭제
  38. 삭제
  39. 증폭용 신호를 사전-왜곡하는 방법에 있어서,
    (a) 입력 신호를 수신하는 단계; 및
    (b) 전치왜곡된 신호를 생성하도록 전치왜곡을 상기 입력 신호에 인가하는 단계로서, 상기 전치왜곡된 신호가 증폭된 신호를 생성하기 위해 증폭기에 인가될 때, 상기 전치왜곡이 상기 증폭된 신호의 의사 방사들을 감소하게 하는, 상기 인가하는 단계를 포함하고,
    상기 전치왜곡은 상기 증폭기의 모델의 역을 이용하여 생성되고,
    상기 모델은 상기 증폭기의 주파수-의존(FD) 특성들의 모델(FD 모델)과 조합하는 상기 증폭기의 주파수-독립(FI) 특성들의 모델(FI 모델)을 포함하고,
    상기 모델의 역은 상기 FI 모델의 역을 포함하고,
    상기 FI 모델의 역은 진폭 및 위상을 갖는 반전된 FI 모델 출력을 생성하고,
    상기 반전된 FI 모델 출력의 진폭은 상기 입력 신호의 진폭의 함수이고,
    상기 반전된 FI 모델 출력의 위상은 상기 입력 신호의 진폭 및 위상 둘다의 함수이고,
    상기 반전된 FI 모델 출력의 진폭은 AM/AM 룩업 테이블로의 인덱스로서 상기 입력 신호 진폭을 사용하여 유도되고,
    상기 반전된 FI 모델 출력의 위상은 AM/PM 룩업 테이블로의 인덱스로서 상기 입력 신호 진폭을 사용하여 검색된 값과 입력 신호 위상을 합함으로써 유도되는 방법.
  40. 삭제
  41. 제 39 항에 있어서, 상기 룩업 테이블들 중 적어도 하나는 상기 증폭된 신호에 기초한 상기 입력 신호와 피드백 신호 사이의 에러를 최소화함으로써 적응적으로 업데이트되는, 방법.
  42. 제 41 항에 있어서, 상기 적어도 하나의 룩업 테이블은 반복 추정 기술(recursive estimation technique)을 상기 룩업 테이블에 적용함으로써 업데이트되는, 방법.
  43. 제 42 항에 있어서, 상기 반복 추정 기술은 비선형 최소 평균 제곱들 추정에 기초하는, 방법.
  44. 증폭을 위한 신호를 전치왜곡하기 위한 방법으로서,
    (a) 증폭기의 주파수-독립(FI) 특성들의 모델(FI 모델)을 상기 증폭기의 주파수-의존(FD) 특성들의 모델(FD 모델)과 조합함으로써 상기 증폭기의 모델을 생성하는 단계;
    (b) 상기 모델의 역을 생성하는 단계로서,
    (1) 하나 이상의 음의 고차 전달 함수 요소들로서, 각각은 하나보다 큰 차수의 상기 FD 모델의 하나 이상의 전달 함수들 중 하나의 음에 대응하고, 대응 왜곡 곱셈을 연산하도록 구성되는, 상기 하나 이상의 음의 고차 전달 함수 요소들;
    (2) 상기 FD 모델의 1차 전달 함수의 역에 대응하고, 입력 신호와 상기 하나 이상의 음의 고차 전달 함수 요소들로부터의 하나 이상의 출력들의 합을 연산하도록 구성된 반전된 1차 전달 함수 요소; 및
    (3) 상기 FI 모델의 역에 대응하고, 상기 전치왜곡된 신호를 생성하도록 상기 반전된 1차 전달 함수로부터의 상기 출력을 연산하도록 구성된 반전된 FI 모델 요소를 포함하는, 상기 모델의 역을 생성하는 단계;
    (c) 입력 신호를 수신하는 단계;
    (d) 상기 모델의 역을 이용하여 상기 입력 신호에 대한 전치-왜곡을 생성하는 단계; 및
    (e) 전치왜곡된 신호를 생성하도록 전치왜곡을 상기 입력 신호에 인가하는 단계로서, 상기 전치왜곡된 신호가 증폭된 신호를 생성하기 위해 증폭기에 인가될 때, 상기 전치왜곡이 상기 증폭된 신호의 의사 방사들을 감소하게 하고, 상기 FD 모델은 복수의 상이한 차수의 전달 함수들을 포함하고, 이들 각각은 상기 입력 신호에 기초하여 상이한 차수의 왜곡 곱셈을 연산하도록 구성되는, 상기 인가하는 단계를 포함하고,
    상기 FI 모델로부터의 출력은 1차 전달 함수에 인가되고,
    상기 복수의 전달 함수들로부터의 출력들은 상기 증폭된 신호의 추정을 생성하도록 합해지는, 방법.
  45. 제 44 항에 있어서, 상기 FD 모델은 상기 입력 신호 및 상기 FI 모델로부터의 출력 사이의 차이를 연산하도록 구성되는 2차 전달 함수를 포함하는, 방법.
  46. 제 44 항에 있어서, 상기 FD 모델은 2보다 큰 차수를 갖는 하나 이상의 전달 함수들을 포함하며, 이들 각각은 2보다 큰 대응 차수를 갖는 왜곡 곱셈을 연산하도록 구성되는, 방법.
  47. 제 44 항에 있어서, 상기 FD 모델은 2보다 큰 차수를 갖는 둘 이상의 전달 함수들을 포함하며, 이들 각각은 2보다 큰 대응 차수를 갖는 왜곡 곱셈을 연산하도록 구성되는, 방법.
  48. 제 44 항에 있어서, 상기 모델의 생성시에, 상기 복수의 전달 함수들은 증가하는 차수에 대응하는 시퀀스로 추정되는, 방법.
KR1020047015688A 2002-04-03 2003-03-07 주파수 의존 비선형성들을 통합하는 증폭기 모델을 사용하는 적응성 디지털 전치왜곡 KR101077499B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US36948802P 2002-04-03 2002-04-03
US60/369,488 2002-04-03
US10/245,008 US6801086B1 (en) 2002-04-03 2002-09-17 Adaptive digital pre-distortion using amplifier model that incorporates frequency-dependent non-linearities
US10/245,008 2002-09-17
PCT/US2003/007046 WO2003085822A1 (en) 2002-04-03 2003-03-07 Adaptive digital pre-distortion using amplifier model that incorporates frequency-dependent non-linearities

Publications (2)

Publication Number Publication Date
KR20040097266A KR20040097266A (ko) 2004-11-17
KR101077499B1 true KR101077499B1 (ko) 2011-10-28

Family

ID=28794162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047015688A KR101077499B1 (ko) 2002-04-03 2003-03-07 주파수 의존 비선형성들을 통합하는 증폭기 모델을 사용하는 적응성 디지털 전치왜곡

Country Status (7)

Country Link
US (1) US6801086B1 (ko)
KR (1) KR101077499B1 (ko)
CN (1) CN100472949C (ko)
AU (1) AU2003223229A1 (ko)
DE (1) DE10392496T5 (ko)
GB (1) GB2402566B (ko)
WO (1) WO2003085822A1 (ko)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248642B1 (en) 2002-02-05 2007-07-24 Andrew Corporation Frequency-dependent phase pre-distortion for reducing spurious emissions in communication networks
US7197085B1 (en) 2002-03-08 2007-03-27 Andrew Corporation Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks
US7266159B2 (en) 2002-03-08 2007-09-04 Andrew Corporation Frequency-dependent magnitude pre-distortion on non-baseband input signals for reducing spurious emissions in communication networks
US7801244B2 (en) * 2002-05-16 2010-09-21 Rf Micro Devices, Inc. Am to AM correction system for polar modulator
US7991071B2 (en) * 2002-05-16 2011-08-02 Rf Micro Devices, Inc. AM to PM correction system for polar modulator
GB2388983B (en) * 2002-05-24 2006-06-28 Wireless Systems Int Ltd Predistortion Control
US7139327B2 (en) 2002-06-10 2006-11-21 Andrew Corporation Digital pre-distortion of input signals for reducing spurious emissions in communication networks
US7143015B1 (en) * 2002-11-07 2006-11-28 Bbn Technologies Corp. Method and system for rapid identification of multiple input systems
US7251293B2 (en) * 2003-06-27 2007-07-31 Andrew Corporation Digital pre-distortion for the linearization of power amplifiers with asymmetrical characteristics
US7071777B2 (en) 2003-12-02 2006-07-04 Motorola, Inc. Digital memory-based predistortion technique
US7577211B2 (en) * 2004-03-01 2009-08-18 Powerwave Technologies, Inc. Digital predistortion system and method for linearizing an RF power amplifier with nonlinear gain characteristics and memory effects
US7274748B1 (en) 2004-06-02 2007-09-25 Rf Micro Devices, Inc. AM to FM correction system for a polar modulator
GB2415308A (en) * 2004-06-18 2005-12-21 Filtronic Plc Memory effect predistortion for a transmit power amplifier in a telecommunications system
US7551686B1 (en) * 2004-06-23 2009-06-23 Rf Micro Devices, Inc. Multiple polynomial digital predistortion
US7529523B1 (en) 2004-08-23 2009-05-05 Rf Micro Devices, Inc. N-th order curve fit for power calibration in a mobile terminal
US7330073B2 (en) * 2004-10-06 2008-02-12 Telefonaktiebolaget L M Ericsson (Publ) Arbitrary waveform predistortion table generation
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US7355470B2 (en) 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
FI20055012A0 (fi) * 2005-01-07 2005-01-07 Nokia Corp Lähetyssignaalin leikkaaminen
US7457586B1 (en) 2005-03-15 2008-11-25 Rf Micro Devices, Inc. Method of in-device phase measurement and correlation to programmable factors
US8224265B1 (en) * 2005-06-13 2012-07-17 Rf Micro Devices, Inc. Method for optimizing AM/AM and AM/PM predistortion in a mobile terminal
US7653147B2 (en) * 2005-08-17 2010-01-26 Intel Corporation Transmitter control
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
US8013675B2 (en) 2007-06-19 2011-09-06 Parkervision, Inc. Combiner-less multiple input single output (MISO) amplification with blended control
US7877060B1 (en) 2006-02-06 2011-01-25 Rf Micro Devices, Inc. Fast calibration of AM/PM pre-distortion
US7962108B1 (en) 2006-03-29 2011-06-14 Rf Micro Devices, Inc. Adaptive AM/PM compensation
US8031804B2 (en) 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US7937106B2 (en) 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US7593698B1 (en) 2006-07-11 2009-09-22 Rf Micro Devices, Inc. Large signal polar modulated power amplifier
US8315336B2 (en) 2007-05-18 2012-11-20 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment
US7689182B1 (en) 2006-10-12 2010-03-30 Rf Micro Devices, Inc. Temperature compensated bias for AM/PM improvement
WO2008064492A1 (en) * 2006-12-01 2008-06-05 University Technologies International Inc. Nonlinear behavior models and methods for use thereof in wireless radio systems
JP2008144738A (ja) * 2006-12-13 2008-06-26 Toyota Motor Corp 車両用動力出力装置の制御装置
KR100712594B1 (ko) * 2007-01-03 2007-05-02 주식회사 프리웍스 디지털 전치 왜곡을 이용한 디지털 광중계 시스템
US8009762B1 (en) 2007-04-17 2011-08-30 Rf Micro Devices, Inc. Method for calibrating a phase distortion compensated polar modulated radio frequency transmitter
WO2009005768A1 (en) 2007-06-28 2009-01-08 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
US8077770B2 (en) * 2008-05-20 2011-12-13 Panasonic Corporation Methods and apparatus for reducing modulation signal bandwidth in polar modulation transmitters
WO2009145887A1 (en) 2008-05-27 2009-12-03 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
GB2463015A (en) * 2008-08-27 2010-03-03 Roke Manor Research An RF transmitter with distortion reduction by feedforward of a model-derived error signal
US8483313B2 (en) * 2008-11-14 2013-07-09 Qualcomm Incorporated Transmission suppression
CN102246477B (zh) * 2009-04-07 2014-04-30 华为技术有限公司 提高线路驱动器的功率效率
US8489042B1 (en) 2009-10-08 2013-07-16 Rf Micro Devices, Inc. Polar feedback linearization
CN103270695B (zh) * 2010-12-22 2016-11-16 住友电气工业株式会社 放大器电路以及无线通信装置
US8494086B2 (en) * 2011-01-14 2013-07-23 Broadcom Corporation Distortion and aliasing reduction for digital to analog conversion
KR20140026458A (ko) 2011-04-08 2014-03-05 파커비전, 인크. Rf 전력 송신, 변조 및 증폭 시스템들 및 방법들
US8711976B2 (en) 2011-05-12 2014-04-29 Andrew Llc Pre-distortion architecture for compensating non-linear effects
WO2012167111A2 (en) 2011-06-02 2012-12-06 Parkervision, Inc. Antenna control
RU2012102842A (ru) 2012-01-27 2013-08-10 ЭлЭсАй Корпорейшн Инкрементное обнаружение преамбулы
KR20140084290A (ko) * 2011-10-27 2014-07-04 엘에스아이 코포레이션 디지털 전치 왜곡(dpd) 및 다른 비선형 애플리케이션을 위해 사용자 정의의 비선형 함수와 함께 명령어 집합을 갖는 프로세서
US9813223B2 (en) 2013-04-17 2017-11-07 Intel Corporation Non-linear modeling of a physical system using direct optimization of look-up table values
US9923595B2 (en) 2013-04-17 2018-03-20 Intel Corporation Digital predistortion for dual-band power amplifiers
EP3047348A4 (en) 2013-09-17 2016-09-07 Parkervision Inc METHOD, DEVICE AND SYSTEM FOR THE PRESENTATION OF A MEDIA TIME FUNCTION
EP2854286A1 (en) * 2013-09-27 2015-04-01 Telefonaktiebolaget L M Ericsson (Publ) Radio frequency power amplifier non-linearity compensation
US10311375B2 (en) * 2014-10-16 2019-06-04 Nanyang Technological University Systems and methods for classifying electrical signals
US10270478B2 (en) * 2015-07-27 2019-04-23 Northrop Grumman Systems Corporation Non-linear transmitter pre-coding
US10382073B2 (en) 2015-11-03 2019-08-13 Infineon Technologies Ag Analog RF pre-distorter and non-linear splitter
CN105866838B (zh) * 2016-05-17 2018-10-16 中国石油天然气股份有限公司 一种地震数据低频信息补偿方法及装置
WO2021086238A1 (en) * 2019-10-29 2021-05-06 Telefonaktiebolaget Lm Ericsson (Publ) Recursive linearization of a non-linear model for an electronic device
CN111506533A (zh) * 2020-04-29 2020-08-07 广东天亿马信息产业股份有限公司 一种计算机网络接口

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000074232A1 (fr) 1999-05-28 2000-12-07 Fujitsu Limited Amplificateur de compensation de distorsion du type predistorsion
US20010033238A1 (en) * 1999-04-16 2001-10-25 Velazquez Scott R. Linearity error compensator
US6335767B1 (en) 1998-06-26 2002-01-01 Harris Corporation Broadcast transmission system with distributed correction
US20020008578A1 (en) * 1999-07-13 2002-01-24 Wright Andrew S. Amplifier measurement and modeling processes for use in generating predistortion parameters

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3614785A1 (de) 1986-05-02 1988-01-21 Rohde & Schwarz Hilfssystem zur entzerrung frequenzabhaengiger nichtlinearer systeme insbesondere verstaerker
US5141390A (en) * 1990-05-29 1992-08-25 Haentjens Walter D Vertical axis centilevered pump provided with a stabilizing by-pass flow
US5923712A (en) 1997-05-05 1999-07-13 Glenayre Electronics, Inc. Method and apparatus for linear transmission by direct inverse modeling
FR2766992B1 (fr) * 1997-08-01 2000-12-29 France Telecom Procede de simulation d'amplificateur non lineaire a memoire d'enveloppe
US6057733A (en) * 1997-12-18 2000-05-02 Lucent Technologies, Inc. Feedforward multicarrier linear RF power amplifier
US6288610B1 (en) 1998-03-19 2001-09-11 Fujitsu Limited Method and apparatus for correcting signals, apparatus for compensating for distortion, apparatus for preparing distortion compensating data, and transmitter
GB9823190D0 (en) 1998-10-23 1998-12-16 Nds Ltd Method and apparatus for reducing distorsion of digital data
US6166603A (en) 1998-12-02 2000-12-26 Maxim Integrated Products, Inc. Class-ab output stages with improved distortion performance
US6236267B1 (en) 1998-12-29 2001-05-22 International Business Machines Corporation Linearization for power amplifiers using feed-forward and feedback control
US6246283B1 (en) 1999-03-09 2001-06-12 Tripath Technology, Inc. Power efficient line driver
GB2348755B (en) 1999-04-01 2001-03-07 Wireless Systems Int Ltd Signal processing
US6587514B1 (en) * 1999-07-13 2003-07-01 Pmc-Sierra, Inc. Digital predistortion methods for wideband amplifiers
WO2001056146A1 (en) 2000-01-26 2001-08-02 Nokia Corporation Method and system for compensating non-linearities and time-varying changes of a transfer function acting on an input signal
US6366177B1 (en) 2000-02-02 2002-04-02 Tropian Inc. High-efficiency power modulators
AU2000238065A1 (en) 2000-02-24 2001-09-03 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. System for reducing adjacent-channel interference by pre-linearization and pre-distortion
GB0011326D0 (en) 2000-05-11 2000-06-28 Nortel Networks Corp A linear amplifier arrangement
JP3850649B2 (ja) 2000-09-22 2006-11-29 株式会社日立国際電気 歪補償増幅器
US6545535B2 (en) 2000-10-12 2003-04-08 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for reducing distortion
KR20020054149A (ko) 2000-12-27 2002-07-06 엘지전자 주식회사 디지털 전치왜곡기를 갖는 기지국 송신장치
US6538509B2 (en) 2001-03-09 2003-03-25 Dragonwave Inc. Linearizer for a power amplifier
SE520466C2 (sv) * 2001-11-12 2003-07-15 Ericsson Telefon Ab L M Metod och anordning vid en digital linjäriseringskoppling

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335767B1 (en) 1998-06-26 2002-01-01 Harris Corporation Broadcast transmission system with distributed correction
US20010033238A1 (en) * 1999-04-16 2001-10-25 Velazquez Scott R. Linearity error compensator
WO2000074232A1 (fr) 1999-05-28 2000-12-07 Fujitsu Limited Amplificateur de compensation de distorsion du type predistorsion
US20020008578A1 (en) * 1999-07-13 2002-01-24 Wright Andrew S. Amplifier measurement and modeling processes for use in generating predistortion parameters

Also Published As

Publication number Publication date
CN1643783A (zh) 2005-07-20
KR20040097266A (ko) 2004-11-17
DE10392496T5 (de) 2005-02-24
GB2402566B (en) 2006-06-07
CN100472949C (zh) 2009-03-25
AU2003223229A1 (en) 2003-10-20
WO2003085822A1 (en) 2003-10-16
US6801086B1 (en) 2004-10-05
GB2402566A (en) 2004-12-08
GB0420816D0 (en) 2004-10-20

Similar Documents

Publication Publication Date Title
KR101077499B1 (ko) 주파수 의존 비선형성들을 통합하는 증폭기 모델을 사용하는 적응성 디지털 전치왜곡
US20200313631A1 (en) Power amplifier time-delay invariant predistortion methods and apparatus
KR100837743B1 (ko) Rf 전력 증폭기 내에서 메모리 효과들을 정정하는 디지털 전치 왜곡 시스템 및 방법
CN112385142A (zh) 用于非线性系统的数字补偿器
US6236837B1 (en) Polynomial Predistortion linearizing device, method, phone and base station
US8855234B2 (en) Method and system for baseband predistortion linearization in multi-channel wideband communications systems
JP5753272B2 (ja) タップ出力の正規化を伴う非線形モデル
JP5120178B2 (ja) 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
Cao et al. I/Q imbalance compensation using a nonlinear modeling approach
US6956433B2 (en) Polynomial predistorter using complex vector multiplication
US6794939B2 (en) Signal predistortion using a combination of multiple predistortion techniques
EP1560329A1 (en) Digital predistorter using power series model
Li et al. A fast digital predistortion algorithm for radio-frequency power amplifier linearization with loop delay compensation
CN109075745B (zh) 预失真装置
KR20070026478A (ko) 전력 증폭기의 모델 기반 왜곡 감소
KR20140040270A (ko) 비선형 증폭기를 위한 신호 전치왜곡
US7412469B2 (en) Power amplifier pre-distorter training
KR101386239B1 (ko) 비선형 왜곡의 보상을 위한 전치 왜곡 장치 및 방법
WO2003017466A2 (en) An adaptive pre-distortion method and apparatus for digital rf transmitters
JP2019201347A (ja) 歪み補償装置及び歪み補償方法
KR100654856B1 (ko) 비선형 왜곡 보상을 위한 적응 전치 왜곡기
JP2010050908A (ja) プリディストータ
Ntouné et al. Power amplifier behavioral modeling by neural networks and their implementation on FPGA
JP5238461B2 (ja) プリディストータ
Kudupudi et al. Analysis of Deep Learning Models Towards High Performance Digital Predistortion for RF Power Amplifiers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141008

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee