KR101077399B1 - Method for testing printed circuit board - Google Patents

Method for testing printed circuit board Download PDF

Info

Publication number
KR101077399B1
KR101077399B1 KR1020100066533A KR20100066533A KR101077399B1 KR 101077399 B1 KR101077399 B1 KR 101077399B1 KR 1020100066533 A KR1020100066533 A KR 1020100066533A KR 20100066533 A KR20100066533 A KR 20100066533A KR 101077399 B1 KR101077399 B1 KR 101077399B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
constant current
test coupon
land
Prior art date
Application number
KR1020100066533A
Other languages
Korean (ko)
Inventor
키요하루 미즈노
이상원
이형록
백슬기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100066533A priority Critical patent/KR101077399B1/en
Application granted granted Critical
Publication of KR101077399B1 publication Critical patent/KR101077399B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/306—Contactless testing using electron beams of printed or hybrid circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/08—Monitoring manufacture of assemblages

Abstract

본 발명은 인쇄회로기판의 비아와 내층 랜드 간 동작 접속성을 검사하는 방법에 관련된 것으로, 비아 테스트 쿠폰에 온풍을 불어넣고 줄열을 이용하며, 인쇄회로기판 겉면 및 내층에 형성된 비아와 내층 랜드의 접속성을 비파괴 검사하는 것에 특징이 있다.
본 발명의 줄열을 이용하여 비아와 내층 랜드 접속성을 검사하는 방법은 반제품 상태에서 비교적 간단하게 비파괴 검사로 측정함으로써 높은 정확도로 신뢰성 검증이 가능하다.
또한, 비교적 간단한 전용 테스트 쿠폰을 제품 내에 설치함으로써 공정 완성 단계까지 경제적으로 신뢰성 확인을 수행할 수 있다. The present invention relates to a method for checking the operational connectivity between vias and inner layer lands of a printed circuit board. It is characterized by nondestructive testing of sex.
The method for inspecting the via and inner layer land connectivity using the Joule heat of the present invention enables reliability verification with high accuracy by relatively simple measurement in a semi-finished state.
In addition, by installing a relatively simple dedicated test coupon in the product, it is possible to economically perform reliability check up to the completion of the process.

Description

인쇄회로기판의 검사 방법 {Method for testing printed circuit board}Test method for printed circuit board {Method for testing printed circuit board}

본 발명은 인쇄회로기판의 검사 방법에 관한 것이다.The present invention relates to a method for inspecting a printed circuit board.

인쇄회로기판에는 통상 층간 전기적 접속을 위한 비아가 구비된다.
Printed circuit boards are usually provided with vias for electrical connection between layers.

도 1은 인쇄회로기판의 비아와 랜드 사이의 접속 상태를 개략적으로 설명하기 위하여 나타낸 단면도이다.1 is a cross-sectional view schematically illustrating a connection state between a via and a land of a printed circuit board.

도 1을 참조하면, 통상 하부면에 내층 랜드(11)가 구비된 절연층(12)에 레이저 가공에 의해 비아홀(13)이 형성되며, 상기 비아홀(13) 내벽에 도금층(14)이 형성되어 비아와 랜드 사이에 전기적 접속이 이루어진다.
Referring to FIG. 1, a via hole 13 is formed in an insulating layer 12 having an inner layer land 11 on a lower surface thereof by laser processing, and a plating layer 14 is formed on an inner wall of the via hole 13. An electrical connection is made between the via and the land.

이러한 인쇄회로기판의 비아와 랜드 사이의 접속 상태를 검사하기 위한 방법으로서, 종래에는 마이크로 섹션, 연마, 현미경 검사 등이 알려져 있다.
As a method for inspecting a connection state between vias and lands of such a printed circuit board, micro-section, polishing, microscopic examination, and the like are conventionally known.

일례로, 환경시험을 실시하고 나서, 인쇄회로기판 비아와 랜드 부위를 수지로 몰딩하고, 비아 단면 파괴연마 마이크로 섹션을 실시하여 비아와 내층의 랜드 접속성에 대해 현미경으로 검사하는 방법이 있다.
For example, after environmental testing, printed circuit board vias and land portions are molded with resin, and via cross-sectional fracture polishing microsection is performed to inspect the connection of the vias and inner layers with a microscope.

또 다른 예로서, 환경시험을 실시하고 나서 저저항 도통 저항 측정기를 이용하여 도통 접속저항을 측정하고 인쇄회로기판의 비아와 내층 랜드 부위를 수지로 몰딩 성형하고, 비아 단면 파괴연마 마이크로 섹션을 실시하여 비아와 내층의 랜드 접속성에 대해 현미경으로 검사하는 방법이 있다.
As another example, after conducting an environmental test, the conduction connection resistance is measured using a low resistance conduction resistance meter, molded vias and inner land parts of the printed circuit board are molded with resin, and the via end fracture polishing microsection is performed. There is a method for microscopic examination of land connectivity of vias and inner layers.

도 2는 종래기술의 일 실시예에 따른 인쇄회로기판의 검사 방법을 개략적으로 설명하기 위하여 나타낸 도면이다.2 is a view illustrating schematically a test method of a printed circuit board according to an exemplary embodiment of the prior art.

우선, 정해진 환경 시험으로 정해진 시험 사이클을 실시하고 나서, 검사 대상이 되는 인쇄회로기판에서 비아와 내층 랜드 부위를 절단하고 절단 부위(21)를 수지(22)로 몰딩 성형하여 수지 몰딩 성형체(20)를 준비한다(S1). 이어서, 상기 수지 몰딩 성형체(20)를 예를 들어, 숫돌가루가 도포된 사지(emery paper; 31) 위에서 인쇄회로기판의 비아와 내층 랜드가 접속하고 있는 중앙까지 단면 섹션하고 알루미나 연마로 마무리한다(S2). 이와 같은 과정을 통해서 준비된 검사 시료의 비아 단면을 현미경(32)으로 검사(S3)하여 비아와 랜드 간의 접속성 양호 여부를 판단한다(S4).First, after performing a predetermined test cycle with a predetermined environmental test, the via and the inner layer land portion are cut from the printed circuit board to be inspected, and the cut portion 21 is molded by molding the resin 22 into the resin molded body 20. Prepare (S1). Subsequently, the resin molding 20 is cross-sectioned to a center where the vias of the printed circuit board and the inner layer land are connected, for example, on an emery paper 31 coated with whetstone powder and finished with alumina polishing ( S2). The via section of the test sample prepared through the above process is inspected by the microscope 32 (S3) to determine whether the connection between the via and the land is good (S4).

그러나, 상술한 종래기술의 검사 방법은 파괴 검사로서, 비아와 랜드의 접속성에 대해 현미경으로 검사측정을 완료하기까지 장시간을 요한다.
However, the above-described prior art inspection method is a fracture inspection, and it takes a long time to complete inspection inspection under a microscope for the connection of vias and lands.

한편, 종래기술의 또 다른 방법으로서 세트(Set) 기판에서는 인쇄회로기판을 납땜으로 소자를 고정 접속하여 세트 기판의 동작기능을 검사하는 방법이 있다. 그러나, 상기 방법은 내장형 인쇄회로기판에서 동작기능을 검사 측정하는 것이 곤란하다는 문제점이 있다. 또한, 도통 저항 측정에서도 측정전류가 10mA 정도로 저항검사 측정에도 한계가 있었다.On the other hand, as another method of the prior art, there is a method of fixing a device by soldering a printed circuit board to a set substrate to inspect an operating function of the set substrate. However, the method has a problem that it is difficult to test and measure the operation function in the embedded printed circuit board. In addition, even in the conduction resistance measurement, the resistance test measurement was limited to about 10 mA.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 인쇄회로기판의 비아와 내층 랜드간 접속성을 인-라인으로 검사할 수 있는 인쇄회로기판의 검사 방법을 제공하는 것이다.The present invention is to solve the above-mentioned problems of the prior art, an aspect of the present invention is to provide a test method for a printed circuit board that can inspect the connectivity between the via and the inner layer land of the printed circuit board in-line. will be.

본 발명의 다른 측면은 비파괴 검사로 수행되는 인쇄회로기판의 검사 방법을 제공하는 것이다.Another aspect of the present invention is to provide a method for inspecting a printed circuit board which is performed by non-destructive inspection.

본 발명의 또 다른 측면은 단시간에 고신뢰성의 비파괴 검사로 수행되는 인쇄회로기판의 검사 방법을 제공하는 것이다.Another aspect of the present invention is to provide a method of inspecting a printed circuit board which is performed by a high reliability nondestructive inspection in a short time.

본 발명의 또 다른 측면은 장시간에 걸친 환경시험을 수행하지 않고 비파괴 검사로 수행되는 인쇄회로기판의 검사 방법을 제공하는 것이다.Yet another aspect of the present invention is to provide a method for inspecting a printed circuit board, which is performed by non-destructive inspection without performing environmental tests for a long time.

본 발명의 바람직한 제1측면에 따르면, According to a first preferred aspect of the invention,

측정 패드와 비아 및 랜드가 전기적 접속을 유지하여 데이지 체인 패턴을 형성하고 있는 비아 테스트 쿠폰이 구비된 인쇄회로기판을 준비하는 단계; Preparing a printed circuit board having a via test coupon having a measurement pad, vias, and lands electrically connected to form a daisy chain pattern;

상기 비아 테스트 쿠폰을 가온하는 단계; Warming up the via test coupon;

상기 가온된 비아 테스트 쿠폰에 지정된 값의 정전류를 인가하여 줄열을 발생시키는 단계; Generating joule heat by applying a constant current of a specified value to the warmed via test coupon;

정전류의 통전 상태 계측을 통해서 비아와 랜드 사이의 접속상태 양호여부를 판단하는 단계;Determining whether the connection state between the via and the land is good by measuring the energization state of the constant current;

를 포함하는 인쇄회로기판의 검사 방법이 제공된다.Provided is a method of inspecting a printed circuit board.

상기 데이지 체인 패턴에서 상기 비아는 상기 랜드와 독립적으로 접속되는 것이 바람직하다.In the daisy chain pattern, the via is preferably connected to the land independently.

상기 비아 테스트 쿠폰은 상기 인쇄회로기판의 더미 영역에 구비되는 것이 바람직하다.The via test coupon is preferably provided in the dummy area of the printed circuit board.

상기 비아 테스트 쿠폰을 가온하는 단계는 온풍 공급 장치에 의해 수행될 수 있다.The heating of the via test coupon may be performed by a warm air supply device.

상기 지정된 값의 정전류 인가 및 상기 정전류의 통전 상태 계측은 상기 측정 패드에 연결된 측정 프로브를 통해서 수행될 수 있다.The constant current application of the specified value and the measurement of the energization state of the constant current may be performed through a measurement probe connected to the measurement pad.

또한, 상기 지정된 값의 정전류 인가 후 계측되는 전류값의 차이로부터 비아와 랜드 사이의 접속상태 양호여부를 판단할 수 있다.In addition, it is possible to determine whether the connection state between the via and the land is good from the difference in the current value measured after the constant current is applied to the designated value.

한편, 상기 정전류의 통전 상태 계측은 줄열을 발생시키고 있는 상태에서 수행되는 것이 바람직하다.
On the other hand, it is preferable that the conduction state measurement of the constant current is performed while generating Joule heat.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to this, the terms or words used in this specification and claims are not to be interpreted in a conventional and dictionary sense, and the inventors may appropriately define the concept of terms in order to best describe their own invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.

본 발명에 따르면, 인쇄회로기판에 비아 전용 데이지 체인 패턴을 갖는 비아 테스트 쿠폰을 배치한 후 비아의 비파괴 검사 측정이 가능함으로써, 인쇄회로기판의 제조공정에서 반제품 상태로 단시간에 용이하게 비아와 내층 랜드 간 접속상태 양호여부를 인-라인(in line)에서 시행할 수 있기 때문에 공정의 품질관리를 높은 정확도로 신속히 할 수 있다.According to the present invention, by placing a via test coupon having a via-specific daisy chain pattern on a printed circuit board, non-destructive inspection measurement of the via is possible, so that vias and inner layer lands can be easily completed in a short time in a semi-finished state in the manufacturing process of the printed circuit board. Good quality control of the process can be achieved quickly and with high accuracy, because good inter-connection can be performed in-line.

동시에, 비파괴 검사이므로, 재차 특별한 시료 확보도 필요 없기 때문에 경제적으로도 유효하여 이용가치가 기대된다.
At the same time, since it is a non-destructive test, it is economically effective and expects a useful value since it does not require special sample again.

도 1은 인쇄회로기판의 비아와 랜드 사이의 접속 상태를 개략적으로 설명하기 위하여 나타낸 단면도이다.
도 2는 종래기술의 일 실시예에 따른 인쇄회로기판의 검사 방법을 개략적으로 설명하기 위하여 나타낸 도면이다.
도 3은 본 발명의 바람직한 일 실시형태에 따른 비아 전용 데이지 체인 패턴을 갖는 비아 테스트 쿠폰을 설명하기 위하여 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 바람직한 일 실시형태에 따른 비아 전용 데이지 체인 패턴을 설명하기 위하여 개략적으로 나타낸 정면도 및 배면도이다.
도 5는 본 발명의 바람직한 일 실시형태에 따른 비아 테스트 쿠폰이 구비된 인쇄회로기판을 설명하기 위하여 개략적으로 나타낸 평면도이다.
도 6은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 검사 방법을 설명하기 위하여 개략적으로 나타낸 공정도이다.
도 7은 본 발명의 실시예 1에서 검사된 인쇄회로기판의 비아와 랜드 사이의 접속상태를 확인하기 위한 현미경 사진이다.
도 8은 본 발명의 실시예 2에서 검사된 인쇄회로기판의 비아와 랜드 사이의 접속상태를 확인하기 위한 현미경 사진이다.1 is a cross-sectional view schematically illustrating a connection state between a via and a land of a printed circuit board.
2 is a view illustrating schematically a test method of a printed circuit board according to an exemplary embodiment of the prior art.
3 is a cross-sectional view schematically illustrating a via test coupon having a via-only daisy chain pattern according to a preferred embodiment of the present invention.
4 is a front view and a back view schematically illustrating a via-only daisy chain pattern according to a preferred embodiment of the present invention.
5 is a plan view schematically illustrating a printed circuit board having a via test coupon according to an exemplary embodiment of the present invention.
6 is a schematic process diagram illustrating a method for inspecting a printed circuit board according to an exemplary embodiment of the present invention.
7 is a photomicrograph for confirming the connection state between the via and the land of the printed circuit board examined in Example 1 of the present invention.
8 is a photomicrograph for confirming the connection state between the via and the land of the printed circuit board examined in Example 2 of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시형태를 상세히 설명하기로 한다.
Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 3은 본 발명의 바람직한 일 실시형태에 따른 비아 전용 데이지 체인 패턴을 갖는 비아 테스트 쿠폰을 설명하기 위하여 개략적으로 나타낸 단면도이며, 도 4는 본 발명의 바람직한 일 실시형태에 따른 비아 전용 데이지 체인 패턴을 설명하기 위하여 개략적으로 나타낸 정면도 및 배면도이다. 도 5는 본 발명의 바람직한 일 실시형태에 따른 비아 테스트 쿠폰이 구비된 인쇄회로기판을 설명하기 위하여 개략적으로 나타낸 평면도이며, 도 6은 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 검사 방법을 설명하기 위하여 개략적으로 나타낸 공정도이다.
3 is a cross-sectional view schematically illustrating a via test coupon having a via-only daisy chain pattern according to a preferred embodiment of the present invention, and FIG. 4 is a via-only daisy chain pattern according to a preferred embodiment of the present invention. The front view and back view which are shown schematically for illustration. 5 is a plan view schematically illustrating a printed circuit board having a via test coupon according to an exemplary embodiment of the present invention, and FIG. 6 is a method of inspecting a printed circuit board according to an exemplary embodiment of the present invention. It is a process chart shown schematically for explanation.

본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 검사 방법은:The inspection method of the printed circuit board according to the preferred embodiment of the present invention is:

측정 패드와 비아 및 랜드가 전기적 접속을 유지하여 데이지 체인 패턴을 형성하고 있는 비아 테스트 쿠폰이 구비된 인쇄회로기판을 준비하는 단계; Preparing a printed circuit board having a via test coupon having a measurement pad, vias, and lands electrically connected to form a daisy chain pattern;

상기 비아 테스트 쿠폰을 가온하는 단계; Warming up the via test coupon;

상기 가온된 비아 테스트 쿠폰에 지정된 값의 정전류를 인가하여 줄열을 발생시키는 단계; Generating joule heat by applying a constant current of a specified value to the warmed via test coupon;

정전류의 통전 상태 계측을 통해서 비아와 랜드 사이의 접속상태 양호여부를 판단하는 단계;Determining whether the connection state between the via and the land is good by measuring the energization state of the constant current;

를 포함한다.
It includes.

이하, 도 3 내지 도 6을 참조하여 본 발명의 바람직한 일 실시형태에 따른 인쇄회로기판의 검사 방법을 구체적으로 설명한다.
Hereinafter, an inspection method of a printed circuit board according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3 to 6.

우선, 도 3 내지 도 5를 참조하면, 데이지 체인 패턴을 형성하고 있는 비아 테스트 쿠폰(40)이 구비된 인쇄회로기판(100)을 준비한다.First, referring to FIGS. 3 to 5, a printed circuit board 100 having a via test coupon 40 forming a daisy chain pattern is prepared.

도 3 내지 도 4를 참조하면, 본 발명에서 사용되는 비아 테스트 쿠폰(40)은 측정 패드(41)와 1층의 비아(42; 도 4의 L1 참조) 및 2층의 내층 랜드(43; 도 4의 L2 참조)가 전기적 접속을 유지하여 데이지 체인 패턴을 형성하고 있다. 바람직하게는, 비아와 비아 사이에 패턴을 배치하지 않고 비아와 랜드를 독립적으로 접속시킨 비교적 간단한 비아 전용 데이지 체인 패턴을 설계할 수 있다. 본원에서 사용되는 용어 '독립적으로'는 비아와 비아 사이에 패턴이 배치되지 않고 비아가 랜드에만 접속된 상태를 의미한다. 단, 본 도면에서는 2층 구조를 나타내었으나, 특별히 이에 한정되지 않고 그 이상의 다층 구조도 형성 가능하다. 또한, 상술한 데이지 체인 패턴 형상은 일례에 불과할 뿐, 본 발명에서는 이에 한정되지 않고 당업계에 공지된 다양한 형태의 데이지 체인 패턴을 갖는 비아 테스트 쿠폰이 사용될 수 있음은 물론이다.3 to 4, the via test coupon 40 used in the present invention includes a measurement pad 41, a first layer of via 42 (see L1 in FIG. 4), and an inner layer land 43 of the second layer. L2 in Fig. 4) maintains the electrical connection to form a daisy chain pattern. Preferably, a relatively simple via-only daisy chain pattern can be designed in which vias and lands are independently connected without arranging a pattern between vias and vias. As used herein, the term 'independently' refers to a state in which a via is connected only to a land without a pattern disposed between the via and the via. However, in this figure, although the two-layer structure is shown, it is not limited to this, More multilayer structures can also be formed. In addition, the above-described daisy chain pattern shape is merely an example, and the present invention is not limited thereto, and a via test coupon having various types of daisy chain patterns known in the art may be used.

도 5를 참조하면, 상기와 같이 비아와 내층 랜드를 조합한 비아 전용 데이지 체인 패턴을 갖는 비아 테스트 쿠폰(40)을 인쇄회로기판(100)에 배치한다. 바람직하게는, 상기 비아 테스트 쿠폰(40)은 인쇄회로기판(100)에서 제품이 형성되지 않은 빈 공간의 더미 영역에 구비될 수 있다.
Referring to FIG. 5, a via test coupon 40 having a via-only daisy chain pattern combining a via and an inner layer land as described above is disposed on the printed circuit board 100. Preferably, the via test coupon 40 may be provided in a dummy area of an empty space in which the product is not formed on the printed circuit board 100.

다음, 도 6을 참조하면, 상기 비아 테스트 쿠폰(40)을 임의로 설정된 온도까지 가온한다. 바람직하게는, 상기 비아 테스트 쿠폰(40)의 가온은 온풍 공급 장치(60)로부터 온풍을 불어넣어 수행될 수 있으나, 특별히 이에 한정되는 것은 아니다.
Next, referring to FIG. 6, the via test coupon 40 is warmed to a predetermined temperature. Preferably, the heating of the via test coupon 40 may be performed by blowing warm air from the warm air supply device 60, but is not particularly limited thereto.

다음, 도 6을 참조하면, 상기 가온된 비아 테스트 쿠폰(40)에 지정된 값의 정전류를 임의의 시간동안 인가하여 줄열을 발생시킨다. 이때, 상기 비아 테스트 쿠폰(40)에의 정전류 인가는 상기 측정 패드(41)에 연결된 측정 프로브(50, 51, 52)를 통해서 수행될 수 있다.
Next, referring to FIG. 6, the joule heat is generated by applying a constant current having a specified value to the heated via test coupon 40 for a predetermined time. In this case, the constant current may be applied to the via test coupon 40 through measurement probes 50, 51, and 52 connected to the measurement pad 41.

다음, 도 6을 참조하면, 상기 측정 패드(41)에 연결된 측정 프로브(51, 52)를 이용한 정전류의 통전 상태 계측을 통해서 비아와 랜드 사이의 접속상태 양호여부를 판단한다. 즉, 지정된 값의 정전류를 인가한 후 정전류 상태에서『지정된 전류값 보다 음의 값을 나타낼 경우』를 계측하고, 예를 들어, 계측된 전류값이 지정된 정전류값에 비해 90% 이하의 값을 나타내는 경우, 비아와 내층 랜드의 접속이 불량한 것으로 판단할 수 있다. 상기 불량여부 판단 기준은 실제 검사 대상에 따라 적절히 설정될 수 있음은 물론이다.Next, referring to FIG. 6, it is determined whether the connection state between the via and the land is good by measuring the energization state of the constant current using the measurement probes 51 and 52 connected to the measurement pad 41. That is, after applying the constant current of the specified value, measure "when the value is negative than the specified current value" in the constant current state, for example, the measured current value indicates 90% or less of the specified constant current value. In this case, it may be determined that the connection between the via and the inner layer land is poor. Of course, the failure determination criteria may be appropriately set according to the actual inspection target.

이때, 상기 정전류의 통전 상태 계측은 줄열을 발생시키고 있는 상태에서 수행되는 것이 바람직하다.
At this time, the energization state measurement of the constant current is preferably performed in a state generating joule heat.

이처럼, 기존 방법에서는 인쇄회로기판 파괴를 동반한 검사와 장시간에 걸친 환경시험을 수행하는 반면, 본 발명의 방법에 따르면, 환경검사를 수행하지 않고 기존의 방법에 비해 좀 더 간단한 방법을 통해서 단시간에 인쇄회로기판을 비파괴 검사함으로써 인쇄회로기판의 비아와 내층 랜드 사이의 접속성을 고정밀도로 검사할 수 있다. As described above, in the conventional method, the inspection accompanied by the destruction of the printed circuit board and the environmental test for a long time are performed, while the method of the present invention does not perform the environmental inspection in a short time through a simpler method than the conventional method. By nondestructive inspection of the printed circuit board, the connectivity between the vias of the printed circuit board and the inner layer land can be inspected with high accuracy.

또한, 인쇄회로기판에 비아 전용 데이지 체인 패턴을 갖는 비아 테스트 쿠폰을 배치하고 가온을 통한 줄열발생 과정을 도입하여 비아의 비파괴 검사 측정이 가능함으로써, 인쇄회로기판의 제조공정에서 반제품 상태로 단시간에 용이하게 비아와 내층 랜드 간 접속 양호여부를 인-라인(in line)에서 시행할 수 있기 때문에 공정의 품질관리를 높은 정확도로 신속히 할 수 있다.In addition, by placing a via test coupon having a via-specific daisy chain pattern on the printed circuit board and introducing a Joule heat generation process through heating, non-destructive inspection measurement of the via is possible, so that the semi-finished state in the manufacturing process of the printed circuit board can be easily performed in a short time. In addition, good connection between the vias and the inner layer land can be performed in-line, so the quality control of the process can be performed quickly and with high accuracy.

동시에, 비파괴 검사이므로, 재차 특별한 시료 확보도 필요 없기 때문에 경제적으로도 유효하여 이용가치가 기대된다.
At the same time, since it is a non-destructive test, it is economically effective and expects a useful value since it does not require special sample again.

이하, 하기 실시예 및 비교예를 통해 본 발명을 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to the following examples and comparative examples, but the scope of the present invention is not limited thereto.

실시예 1Example 1

도 5에 나타낸 바와 같이, 비아 전용 데이지 체인 패턴을 갖는 비아 테스트 쿠폰을 더미 영역에 배치한 검사 대상 인쇄회로기판을 준비했다.As shown in FIG. 5, an inspection target printed circuit board having a via test coupon having a via-only daisy chain pattern in a dummy area was prepared.

다음, 상기 비아 테스트 쿠폰에 약 100℃의 온풍을 불어넣으면서, 도 6에 나타낸 바와 같이, 양측의 측정 패드(41)에 연결된 측정 프로브(50, 51, 52)를 통해서 지정된 값의 정전류를 5초 동안 인가하여 소정의 줄열을 발생시켰다. Next, while blowing the warm air of about 100 ℃ to the via test coupon, as shown in Figure 6, the constant current of the specified value through the measurement probe (50, 51, 52) connected to the measurement pad 41 on both sides for 5 seconds Was applied to generate some Joule heat.

이 후에, 전류계 표시값을 검사계측한 결과, 상기에서 지정된 정전류값 대비 90% 이하의 값을 나타냈다. 이 결과로부터, 비아와 내층 랜드의 접속이 불량한 것으로 판단하였다.Subsequently, as a result of inspecting and measuring the ammeter display value, it showed a value of 90% or less with respect to the constant current value specified above. From this result, it was judged that the connection between the via and the inner layer land was poor.

한편, 상기에서 불량으로 판정된 인쇄회로기판의 비아와 내층 랜드의 접속형태를 도 2에서 상술한 바와 같은 기존 파괴검사 측정방법으로 측정하고, 이로부터 얻어진 현미경 사진을 도 7에 나타내었다.On the other hand, the connection form of the via and the inner layer land of the printed circuit board, which was determined as defective in the above, was measured by the existing fracture inspection measuring method as described above in FIG. 2, and the micrograph obtained therefrom is shown in FIG. 7.

도 7에서 확인할 수 있는 바와 같이, 비아와 내층 랜드 사이에 크랙(Crack) 현상을 볼 수 있다.
As can be seen in FIG. 7, a crack phenomenon can be seen between the via and the inner layer land.

실시예 2Example 2

도 5에 나타낸 바와 같이, 비아 전용 데이지 체인 패턴을 갖는 비아 테스트 쿠폰을 더미 영역에 배치한 또 다른 검사 대상 인쇄회로기판을 준비했다.As shown in FIG. 5, another test target printed circuit board having a via test coupon having a via-only daisy chain pattern in a dummy area was prepared.

다음, 상기 비아 테스트 쿠폰에 약 100℃의 온풍을 불어넣으면서, 도 6에 나타낸 바와 같이, 양측의 측정 패드(41)에 연결된 측정 프로브(50, 51, 52)를 통해서 지정된 값의 정전류를 5초 동안 인가하여 소정의 줄열을 발생시켰다. Next, while blowing the warm air of about 100 ℃ to the via test coupon, as shown in Figure 6, the constant current of the specified value through the measurement probe (50, 51, 52) connected to the measurement pad 41 on both sides for 5 seconds Was applied to generate some Joule heat.

이 후에, 전류계 표시값을 검사계측한 결과, 상기에서 지정된 정전류값 대비 실질적으로 변동되지 않은 값을 나타냈다. 이 결과로부터, 비아와 내층 랜드의 접속이 양호한 것으로 판단하였다.Subsequently, as a result of inspecting and measuring the ammeter display value, it showed a value substantially unchanged from the constant current value specified above. From this result, it was judged that the connection between the via and the inner layer land is good.

한편, 상기에서 접속이 양호한 것으로 판정된 인쇄회로기판의 비아와 내층 랜드의 접속형태를 도 2에서 상술한 바와 같은 기존 파괴검사 측정방법으로 측정하고, 이로부터 얻어진 현미경 사진을 도 8에 나타내었다.On the other hand, the connection form of the via and the inner layer land of the printed circuit board which was determined to be good in the above connection was measured by the conventional fracture inspection measuring method as described above in FIG.

도 8에서 확인할 수 있는 바와 같이, 비아와 내층 랜드 사이에 크랙 현상 없이 그 접속상태가 양호함을 알 수 있다.
As can be seen in FIG. 8, it can be seen that the connection state between the via and the inner layer land is good without cracking.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 검사 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the inspection method of the printed circuit board according to the present invention is not limited thereto. It is apparent that modifications and improvements are possible to those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

40 : 데이지 체인 패턴을 형성하고 있는 비아 테스트 쿠폰
41 : 측정 패드
42 : 비아
43 : 랜드
100 : 인쇄회로기판
50, 51, 52 : 측정 프로브
60 : 온풍 공급 장치40: Via test coupon forming daisy chain pattern
41: measuring pad
42: Via
43: land
100: printed circuit board
50, 51, 52: measuring probe
60: hot air supply device

Claims (7)

측정 패드와 비아 및 랜드가 전기적 접속을 유지하여 데이지 체인 패턴을 형성하고 있는 비아 테스트 쿠폰이 구비된 인쇄회로기판을 준비하는 단계;
상기 비아 테스트 쿠폰을 가온하는 단계;
상기 가온된 비아 테스트 쿠폰에 지정된 값의 정전류를 인가하여 줄열을 발생시키는 단계;
정전류의 통전 상태 계측을 통해서 비아와 랜드 사이의 접속상태 양호여부를 판단하는 단계;
를 포함하는 인쇄회로기판의 검사 방법.Preparing a printed circuit board having a via test coupon having a measurement pad, vias, and lands electrically connected to form a daisy chain pattern;
Warming up the via test coupon;
Generating joule heat by applying a constant current of a specified value to the warmed via test coupon;
Determining whether the connection state between the via and the land is good by measuring the energization state of the constant current;
Inspection method of a printed circuit board comprising a. 청구항 1에 있어서,
상기 데이지 체인 패턴에서 상기 비아는 상기 랜드와 독립적으로 접속되는 인쇄회로기판의 검사 방법.The method according to claim 1,
And in the daisy chain pattern, the vias are independently connected to the lands. 청구항 1에 있어서,
상기 비아 테스트 쿠폰은 상기 인쇄회로기판의 더미 영역에 구비되는 인쇄회로기판의 검사 방법.The method according to claim 1,
And the via test coupon is provided in a dummy area of the printed circuit board. 청구항 1에 있어서,
상기 비아 테스트 쿠폰을 가온하는 단계는 온풍 공급 장치에 의해 수행되는 인쇄회로기판의 검사 방법.The method according to claim 1,
Heating the via test coupon is performed by a hot air supply apparatus. 청구항 1에 있어서,
상기 지정된 값의 정전류 인가 및 상기 정전류의 통전 상태 계측은 상기 측정 패드에 연결된 측정 프로브를 통해서 수행되는 인쇄회로기판의 검사 방법.The method according to claim 1,
The application of the constant current of the specified value and the measurement of the energization state of the constant current is carried out through a measurement probe connected to the measurement pad. 청구항 1에 있어서,
상기 지정된 값의 정전류 인가 후 계측되는 전류값의 차이로부터 비아와 랜드 사이의 접속상태 양호여부를 판단하는 인쇄회로기판의 검사 방법.The method according to claim 1,
And checking whether the connection state between the via and the land is good from the difference in the current value measured after the constant current is applied to the designated value. 청구항 1에 있어서,
상기 정전류의 통전 상태 계측은 줄열을 발생시키고 있는 상태에서 수행되는 인쇄회로기판의 검사 방법.The method according to claim 1,
Measuring the energized state of the constant current is performed in a state in which joule heat is generated.
KR1020100066533A 2010-07-09 2010-07-09 Method for testing printed circuit board KR101077399B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100066533A KR101077399B1 (en) 2010-07-09 2010-07-09 Method for testing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066533A KR101077399B1 (en) 2010-07-09 2010-07-09 Method for testing printed circuit board

Publications (1)

Publication Number Publication Date
KR101077399B1 true KR101077399B1 (en) 2011-10-26

Family

ID=45033475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066533A KR101077399B1 (en) 2010-07-09 2010-07-09 Method for testing printed circuit board

Country Status (1)

Country Link
KR (1) KR101077399B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572089B1 (en) 2014-06-09 2015-11-25 대덕지디에스 주식회사 Method of defect inspection for printed circuit board
KR102207091B1 (en) * 2019-08-16 2021-01-25 주식회사 시스다인 Test Socket Board Aging Test System and Test Socket Board Aging Test Method
US11812547B2 (en) 2020-09-03 2023-11-07 Samsung Electronics Co., Ltd. Memory module for protection of a circuit, a memory module protection device, and a memory module protection system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003294802A (en) 2002-04-04 2003-10-15 Matsushita Electric Ind Co Ltd Method and device for inspecting printed wiring board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003294802A (en) 2002-04-04 2003-10-15 Matsushita Electric Ind Co Ltd Method and device for inspecting printed wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101572089B1 (en) 2014-06-09 2015-11-25 대덕지디에스 주식회사 Method of defect inspection for printed circuit board
KR102207091B1 (en) * 2019-08-16 2021-01-25 주식회사 시스다인 Test Socket Board Aging Test System and Test Socket Board Aging Test Method
US11812547B2 (en) 2020-09-03 2023-11-07 Samsung Electronics Co., Ltd. Memory module for protection of a circuit, a memory module protection device, and a memory module protection system

Similar Documents

Publication Publication Date Title
US8429960B2 (en) Process for measuring an adhesion energy, and associated substrates
CN109188243A (en) A kind of PCB interconnection method for testing reliability
KR101077399B1 (en) Method for testing printed circuit board
Kanygina et al. Optical and electrical control in printed circuit board manufacturing
US6452410B1 (en) Apparatus and method for electrolytic bare board testing
US8410465B2 (en) Apparatus and method for inspecting defects of a circuit pattern formed on a substrate using a laser and a non-contact capacitor sensor
TWI780874B (en) Inspection jig, inspection jig set, and substrate inspecting apparatus
JP2005315775A (en) Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe
CN106158830B (en) Self-heating electro-migration testing structure and wafer scale self-heating electro-migration testing method
Smetana et al. A Standard Multilayer Printed Wiring Board for Material Reliability Evaluations
TW200409914A (en) Method and device for the detection of defective printed circuit board blanks
JP4251722B2 (en) Circuit board inspection equipment
KR200446581Y1 (en) Apparatus for inserting a needle of a probe card
Dušek et al. Thermal cycle testing of printed circuit board vias (Barrel Plates)
Albrecht et al. Study on the effect of the warpage of electronic assemblies on their reliability
TWI328688B (en)
JP2014020815A (en) Substrate inspection device and substrate inspection method
TWI461711B (en) Device and method of determing properties of an electrical device
TW201242466A (en) Electrical detection device and method for manufacturing wiring substrate
KR100888580B1 (en) Active device embedded printed circuit board with self failure test capability
Yung et al. Correlating interconnect stress test and accelerated thermal cycling for accessing the reliabilities of high performance printed circuit boards
KR20090092935A (en) Bonding method of probe
KR101300505B1 (en) Substrate inspecting apparatus and substrate inspecting method
Zhu Reliability failure analysis of PCB and its technological improvement
KR20050068118A (en) Method for testing the needle of probe card

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee