JP2003294802A - Method and device for inspecting printed wiring board - Google Patents

Method and device for inspecting printed wiring board

Info

Publication number
JP2003294802A
JP2003294802A JP2002102346A JP2002102346A JP2003294802A JP 2003294802 A JP2003294802 A JP 2003294802A JP 2002102346 A JP2002102346 A JP 2002102346A JP 2002102346 A JP2002102346 A JP 2002102346A JP 2003294802 A JP2003294802 A JP 2003294802A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
voltage
inspecting
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002102346A
Other languages
Japanese (ja)
Other versions
JP3835333B2 (en
Inventor
Kunihiro Yamauchi
邦広 山内
Akira Wada
彰 和田
Yoshiaki Tanaka
義明 田中
Makiko Sasaki
満紀子 笹木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002102346A priority Critical patent/JP3835333B2/en
Publication of JP2003294802A publication Critical patent/JP2003294802A/en
Application granted granted Critical
Publication of JP3835333B2 publication Critical patent/JP3835333B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inspection method and an inspection device which promote insulation degradation between two conductor patterns of a printed wiring board for detecting a potential short circuit. <P>SOLUTION: A high voltage pulse is applied between the two conductor patterns for a prescribed time period, thus promoting insulation degradation. Then a DC voltage is applied for continuity inspection, to detect a potential short circuit. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はプリント配線板の検
査方法と検査装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board inspection method and inspection apparatus.

【0002】[0002]

【従来の技術】従来プリント配線板の導通検査としては
プリント配線板の両端に検査用パッドを設け、これらの
パッドに検査用プローブを接触させ、検査したい箇所を
順次切換えながら電流を流し、断線や短絡(ショート)
を検査していた。
2. Description of the Related Art Conventionally, as a continuity inspection of a printed wiring board, inspection pads are provided at both ends of the printed wiring board, an inspection probe is brought into contact with these pads, an electric current is passed while sequentially switching the portions to be inspected, disconnection or Short circuit
Was inspecting.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記の
方法においては、検査段階で完全に断線、および短絡し
ているものについては欠陥を発見することができるが、
図7、図8に示すような、ひげ状の導体23aが隣接す
る導体22に近づいている場合や、導体に突起物23b
が生じている場合、あるいは図9に示すように導体22
が断線しかかっている場合は、それを発見し、取り除く
ことが困難となり、電子機器を使用中に断線や短絡に至
る可能性もあった。
However, in the above-mentioned method, defects can be found in those that are completely disconnected or short-circuited in the inspection stage.
As shown in FIGS. 7 and 8, when a whisker-shaped conductor 23a is close to an adjacent conductor 22, or a protrusion 23b is formed on the conductor.
, Or the conductor 22 as shown in FIG.
If it is about to be disconnected, it will be difficult to find and remove it, and there is a possibility of disconnection or short circuit while using the electronic device.

【0004】特に、電子機器内の電子回路が作動、通電
状態にある場合、独立した2つの回路間において、マイ
グレーションと呼ばれる絶縁劣化によって短絡に至るケ
ースがある。
In particular, when an electronic circuit in an electronic device is in an operating and energized state, a short circuit may occur between two independent circuits due to insulation deterioration called migration.

【0005】マイグレーションとは、絶縁基板上の対電
極の一方からイオン化金属が移行し、デンドライトとい
われる析出物を生成する現象をいう。
The migration is a phenomenon in which an ionized metal migrates from one of the counter electrodes on an insulating substrate to form a precipitate called dendrite.

【0006】マイグレーションの主な原因は電気化学的
反応によるものであり、電解質を介した電極間に、直流
電圧が印加されると、電気化学例に示す平行電極電位の
高い領域の電極金属がイオンとなって溶出することに起
因する。
The main cause of migration is due to an electrochemical reaction. When a direct current voltage is applied between electrodes via an electrolyte, the electrode metal in the high parallel electrode potential region shown in the electrochemical example is ionized. And is eluted.

【0007】その他、マイグレーションの発生進展する
原因は、次の事項が関連するといわれている。 (1)直流電圧の印加 (2)導体金属の種類:銀、鉛、銅、錫など。 (3)絶縁層:材料、構成、構造の違い。 (4)プロセス:異物の混入、イオン性残渣、クラック
の発生、洗浄の度合いなど。 (5)環境:温度、湿度、イオン性成分などで、実際に
はこれらの因子が複合した形でデンドライトが生成さ
れ、絶縁劣化を進める原因となるのである。
In addition, it is said that the following factors are related to the cause of migration and progress. (1) Application of DC voltage (2) Kind of conductor metal: silver, lead, copper, tin, etc. (3) Insulating layer: Difference in material, structure, and structure. (4) Process: Foreign matter mixing, ionic residue, crack generation, cleaning degree, etc. (5) Environment: Temperature, humidity, ionic components, etc., and in fact, dendrites are generated in the form of a combination of these factors, which causes insulation deterioration.

【0008】特に、プリント配線板の配線が高密度、細
線化が進むと析出物の生成速度が増し、配線間の絶縁破
壊が進み絶縁劣化が生じ易くなる。
In particular, if the wiring of a printed wiring board has a high density and is made finer, the rate of formation of precipitates increases, insulation breakdown between the wirings proceeds, and insulation deterioration easily occurs.

【0009】したがってプリント配線板の電気検査の段
階で、短絡のしかかり、すなわち潜在的短絡を見つけ、
それを取り除くことは重要なこととなる。
Therefore, during the electrical inspection of the printed wiring board, a short circuit is about to occur, that is, a potential short circuit is found.
Removing it becomes important.

【0010】本発明は上記の課題を解決するためのもの
であり、2つの導体パターン間に生じた潜在的短絡を検
出し、それを取り除くために有効なプリント配線板の検
査方法と検査装置を提供するものである。
The present invention is intended to solve the above problems, and provides a method and apparatus for inspecting a printed wiring board, which is effective for detecting a potential short circuit between two conductor patterns and removing it. It is provided.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明の請求項1に記載の発明は、特に、プリント
配線板の少なくとも2つの導体パターン間に所定のパル
ス幅を有するパルス電圧を複数回印加する工程と、前記
導体パターン間に直流電圧を印加する工程を備えたプリ
ント配線板の検査方法というものであり、前記回路間の
絶縁劣化を促進し、その後前記導体パターン間に直流電
圧を印加することによって絶縁抵抗値あるいは導通の有
無を確認し、潜在的短絡を検出することができる。
In order to achieve the above-mentioned object, the invention according to claim 1 of the present invention is, in particular, a pulse voltage having a predetermined pulse width between at least two conductor patterns of a printed wiring board. Is a method of inspecting a printed wiring board, which comprises a step of applying a plurality of times and a step of applying a DC voltage between the conductor patterns, which promotes insulation deterioration between the circuits, and then a DC voltage between the conductor patterns. By applying a voltage, the insulation resistance value or the presence or absence of conduction can be confirmed, and a potential short circuit can be detected.

【0012】本発明の請求項2に記載の発明は、特に、
パルス電圧は2つの導体パターンに交互に直流電圧を印
加することを特徴とする請求項1に記載のプリント配線
板の検査方法というものであり、2つの導体パターンの
双方から絶縁劣化を促進することができ、効率的に潜在
的短絡を検出することができる。
The invention according to claim 2 of the present invention is
The method for inspecting a printed wiring board according to claim 1, wherein a direct current voltage is alternately applied to the two conductor patterns as the pulse voltage, and insulation deterioration is promoted from both of the two conductor patterns. The potential short circuit can be efficiently detected.

【0013】本発明の請求項3に記載の発明は、特に、
パルス電圧は2つの導体パターンに交流電圧を印加する
ことを特徴とする請求項1に記載のプリント配線板の検
査方法というものであり、導体回路をブラシ研磨するこ
とにより発生する場合がある潜在的短絡(通称ひげショ
ートという)を検出する場合において、特に効果的に検
出できる。
The invention according to claim 3 of the present invention is
The pulse voltage is the method for inspecting a printed wiring board according to claim 1, characterized in that an alternating voltage is applied to two conductor patterns, which may be generated by brush-polishing a conductor circuit. This is particularly effective when detecting a short circuit (commonly called whisker short).

【0014】本発明の請求項4に記載の発明は、特に、
パルス電圧は、150〜500Vであることを特徴とす
る請求項1に記載のプリント配線板の検査方法というも
のであり、高電圧による絶縁破壊や、接触抵抗の熱によ
るランドパターンの焼損を発生させることなく、効率良
く潜在的短絡を検出するパルス電圧の設定範囲を示すも
のである。
The invention according to claim 4 of the present invention is
The pulse voltage is 150 to 500 V, which is the method for inspecting a printed wiring board according to claim 1, which causes dielectric breakdown due to high voltage and burnout of a land pattern due to heat of contact resistance. In other words, it shows the setting range of the pulse voltage for efficiently detecting the potential short circuit.

【0015】本発明の請求項5に記載の発明は、特に、
所定のパルス幅は、0.3ms〜0.9msであること
を特徴とする請求項1に記載のプリント配線板の検査方
法というものであり、マイグレーションの発生により絶
縁劣化を促進し、効率的に潜在的短絡を検出し得るパル
ス幅の設定範囲を示すものである。
The invention according to claim 5 of the present invention is
The predetermined pulse width is 0.3 ms to 0.9 ms, which is the method for inspecting a printed wiring board according to claim 1, which promotes insulation deterioration due to occurrence of migration and efficiently It shows a setting range of a pulse width capable of detecting a potential short circuit.

【0016】本発明の請求項6に記載の発明は、特に、
導通の有無を確認する工程は、絶縁抵抗値を判定基準と
するものであって、前記絶縁抵抗値は1.0×107Ω
以下であることを特徴とする請求項1に記載のプリント
配線板の検査方法というものであり、電子機器が誤作動
する可能性が高いとされる絶縁抵抗値1.0×107Ω
以下に低下した潜在的短絡の回路を確実に取り除くとい
うものである。
The invention according to claim 6 of the present invention is
In the step of confirming the presence or absence of continuity, the insulation resistance value is used as a judgment standard, and the insulation resistance value is 1.0 × 10 7 Ω.
The method for inspecting a printed wiring board according to claim 1, wherein the insulation resistance value is 1.0 × 10 7 Ω, which is considered to have a high possibility of causing an electronic device to malfunction.
The following is to ensure that the circuit of the potential short circuit that has dropped is removed.

【0017】本発明の請求項7に記載の発明は、特に、
導体パターン間の間隔は少なくとも0.04mmであ
り、前記導体パターン間には前記間隔の20%以上の突
起状導体が存在している潜在的短絡を有するプリント配
線板の検査方法に特に有効であるというものである。
The invention according to claim 7 of the present invention is
The spacing between the conductor patterns is at least 0.04 mm, and it is particularly effective for a method for inspecting a printed wiring board having a potential short circuit in which 20% or more of the spacing between the conductor patterns is a protruding conductor. That is.

【0018】本発明の請求項8に記載の発明は、特に、
パルス電圧は250Vであり、所定のパルス幅は0.5
msであり、パルス電圧を印加する回数は5回以上であ
ることを特徴とする請求項7に記載のプリント配線板の
検査方法であり、請求項7に記載の潜在的短絡を有する
プリント配線板において、0.5msのパルス幅で25
0Vのパルス電圧を5回以上印加することによって潜在
的短絡を検出できるというものである。
The invention according to claim 8 of the present invention is
The pulse voltage is 250 V and the predetermined pulse width is 0.5
The method for inspecting a printed wiring board according to claim 7, wherein the pulse voltage is applied 5 times or more, and the printed wiring board having a latent short circuit according to claim 7. At a pulse width of 0.5 ms at 25
A potential short circuit can be detected by applying a pulse voltage of 0 V five times or more.

【0019】本発明の請求項9に記載の発明は、特に、
2つの導体パターン間の少なくとも一方は、接続ランド
であることを特徴とする請求項1に記載のプリント配線
板の検査方法というものであり、潜在的短絡が発生し易
い回路間において、特に有効な検査方法というものであ
る。
The invention according to claim 9 of the present invention is
The printed wiring board inspection method according to claim 1, wherein at least one of the two conductor patterns is a connection land, which is particularly effective between circuits in which a potential short circuit is likely to occur. It is an inspection method.

【0020】本発明の請求項10に記載の発明は、特
に、接続ランド直下は導通孔が設けられ、前記導通孔
は、貫通孔に導電性ペーストを充填硬化して形成されて
いることを特徴とする請求項9に記載のプリント配線板
の検査方法というものであり、マイグーションの生成に
より潜在的短絡に至り易いプリント配線板の回路間にお
いて、特に有効な検査方法というものである。
According to a tenth aspect of the present invention, in particular, a conduction hole is provided immediately below the connection land, and the conduction hole is formed by filling a through hole with a conductive paste and curing it. According to another aspect of the present invention, there is provided a method for inspecting a printed wiring board according to claim 9, which is a particularly effective inspection method between circuits of the printed wiring board which are likely to cause a potential short circuit due to generation of migration.

【0021】本発明の請求項11に記載の発明は、貫通
孔は、シート状の樹脂含浸基材の両面にPETフィルム
を貼付けた後、レーザー加工にて形成したことを特徴と
する請求項10に記載のプリント配線板の検査方法とい
うものであり、製造プロセスの特徴により導電ペースト
のにじみが発生し、潜在的短絡に至り易いプリント配線
板の回路間において、特に有効な検査方法というもので
ある。
The invention according to claim 11 of the present invention is characterized in that the through-holes are formed by laser processing after attaching PET films to both surfaces of a sheet-shaped resin-impregnated base material. The method for inspecting a printed wiring board as described in 1) is a particularly effective inspection method between the circuits of the printed wiring board, in which the bleeding of the conductive paste occurs due to the characteristics of the manufacturing process and a potential short circuit easily occurs. .

【0022】本発明の請求項12に記載の発明は、特
に、導電性ペーストは、銀粉または銅粉を含有している
ことを特徴とする請求項10に記載のプリント配線板の
検査方法というものであり、銀粉または銅粉の含有によ
りさらにマイグレーションが発生し易く、潜在的短絡に
至り易いプリント配線板の回路間において、特に有効な
検査方法というものである。
According to a twelfth aspect of the present invention, in particular, the conductive paste contains silver powder or copper powder, and the method for inspecting a printed wiring board according to the tenth aspect is characterized. This is a particularly effective inspection method between the circuits of the printed wiring board in which migration is more likely to occur due to the inclusion of silver powder or copper powder and a potential short circuit is likely to occur.

【0023】本発明の請求項13に記載の発明は、特
に、プリント配線板上の検査パターンと同位置に設けら
れた複数の検査用端子のうち、少なくとも2つの端子を
1組とし、2つの端子間にパルス電圧を発生手段と、前
記パルス電圧を停止する手段と、前記2つの端子間に一
定電圧を印加する手段と、前記2つの端子間の抵抗値を
検出する手段を備えたプリント配線板の検査装置という
ものであり、回路間の絶縁劣化を促進し、その後前記導
体パターン間に直流電圧を印加することによって絶縁抵
抗値あるいは導通の有無を確認し、潜在的短絡を検出す
ることができる検査装置を提供するものである。
According to a thirteenth aspect of the present invention, in particular, at least two terminals out of a plurality of inspection terminals provided at the same position as an inspection pattern on a printed wiring board are set as one set, and two terminals are provided. Printed wiring provided with means for generating a pulse voltage between terminals, means for stopping the pulse voltage, means for applying a constant voltage between the two terminals, and means for detecting a resistance value between the two terminals. It is a board inspection device that accelerates insulation deterioration between circuits and then checks the insulation resistance value or conduction by applying a DC voltage between the conductor patterns to detect a potential short circuit. The inspection device that can be used is provided.

【0024】本発明の請求項14に記載の発明は、特
に、2つの端子間にパルス電圧を発生手段は、2つの端
子間の交互にパルス電圧を発生することを特徴とする請
求項13に記載のプリント配線板の検査装置というもの
であり、2つの導体パターンの双方から絶縁劣化を促進
することができ、効率的に潜在的短絡を検出することが
できる検査装置を提供するものである。
According to a fourteenth aspect of the present invention, in particular, the pulse voltage generating means for generating the pulse voltage between the two terminals alternately generates the pulse voltage between the two terminals. The inspection device for a printed wiring board described above provides an inspection device capable of promoting insulation deterioration from both of the two conductor patterns and efficiently detecting a potential short circuit.

【0025】本発明の請求項15に記載の発明は、特
に、2つの端子間の抵抗値を検出する手段を、2つの端
子間の電流値を検知する手段に置き換えることを特徴と
する請求項13に記載のプリント配線板の検査装置とい
うものであり、被検査物の形態に応じて、抵抗値の検出
とするか、漏れ電流の検出とするかを選択することがで
きる。
According to a fifteenth aspect of the present invention, in particular, the means for detecting the resistance value between the two terminals is replaced with a means for detecting the current value between the two terminals. The printed wiring board inspecting apparatus according to the item 13 is capable of selecting a resistance value detection or a leakage current detection depending on the form of the inspection object.

【0026】[0026]

【発明の実施の形態】(実施の形態)以下、本発明の実
施の形態を用いて、図面を参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment) An embodiment of the present invention will be described below with reference to the drawings.

【0027】図1はプリント配線板を検査するための電
気回路の概略図であり、図2は検査における電圧と時間
の関係図である。
FIG. 1 is a schematic diagram of an electric circuit for inspecting a printed wiring board, and FIG. 2 is a relationship diagram of voltage and time in the inspection.

【0028】まず、本発明のプリント配線板の検査装置
の原理について説明する。
First, the principle of the printed wiring board inspection apparatus of the present invention will be described.

【0029】図1において、まずスイッチ5dを閉じて
電源6bのグランドに接続させ、スイッチ5aを閉じ
て、回路に200Vの電圧をかける。そうすることによ
り、ランド4a,4b部分の電圧は200V、ランド4
c,4dの電圧は0Vとなる。
In FIG. 1, first, the switch 5d is closed to connect it to the ground of the power source 6b, the switch 5a is closed, and a voltage of 200 V is applied to the circuit. By doing so, the voltage of the lands 4a and 4b is 200V,
The voltage of c and 4d becomes 0V.

【0030】次にすべてのスイッチ5a〜5dをもとに
戻し、スイッチ5cを閉じて電源6aのグランドに接続
し、スイッチ5bを閉じてこの回路に200Vの電圧を
かける。そうすることにより、ランド4c,4d部分の
電圧は200V、ランド4a,4bの電圧は0Vとな
る。
Next, all the switches 5a to 5d are replaced, the switch 5c is closed and connected to the ground of the power source 6a, and the switch 5b is closed to apply a voltage of 200V to this circuit. By doing so, the voltage of the lands 4c and 4d becomes 200V, and the voltage of the lands 4a and 4b becomes 0V.

【0031】これを数回繰り返し行うことにより、ラン
ド4a,4b間は図2(a)に、ランド4c,4d間は
図2(b)に示すようなパルス波形の電圧を印加するこ
ととなる。
By repeating this several times, a voltage having a pulse waveform as shown in FIG. 2A is applied between the lands 4a and 4b and a voltage having a pulse waveform as shown in FIG. 2B is applied between the lands 4c and 4d. .

【0032】このパルス波形の電圧を印加することによ
り、ランド4a,4c間にイオンマイグレーションが進
み、絶縁劣化が促進される。
By applying the voltage of this pulse waveform, ion migration proceeds between the lands 4a and 4c, and insulation deterioration is promoted.

【0033】その後、スイッチ5dを閉(電源6bに接
続、スイッチ5bを開)、スイッチ5aを閉(200V
に接続、スイッチ5cを開)にし、ランド4aと4cの
間に200Vの直流電圧を所定時間印加し、ランド4a
と4c間の抵抗値を検出する手段、または電流を検知す
る手段によって、ランド4aと4c間の絶縁劣化の程度
を判定する。
Thereafter, the switch 5d is closed (connected to the power supply 6b, the switch 5b is opened), and the switch 5a is closed (200 V).
, And switch 5c is opened), and a DC voltage of 200 V is applied between lands 4a and 4c for a predetermined time, and land 4a
The degree of insulation deterioration between the lands 4a and 4c is determined by means of detecting the resistance value between the lands 4a and 4c or means for detecting the current.

【0034】一定値以上の電流値、あるいは一定以下の
抵抗値の場合は、短絡しかかり、すなわち潜在的短絡と
して、取り除くことができる。
When the current value is a certain value or more, or the resistance value is less than the certain value, a short circuit is about to occur, that is, a potential short circuit can be removed.

【0035】なお、スイッチ5a〜5d及び、その開閉
と動作タイミングは、マイコンやIC等に置き換えるこ
とが可能である。
The switches 5a to 5d and their opening / closing and operation timings can be replaced with a microcomputer or IC.

【0036】また、ランド4aと4cの間を抵抗値を検
出手段とするか、または電流を検知する手段とするか
は、被検査物の形態に応じて採用することができる。
Whether the resistance value between the lands 4a and 4c is a detecting means or a current detecting means can be adopted depending on the form of the object to be inspected.

【0037】次に被検査用のプリント配線板について説
明する。
Next, the printed wiring board to be inspected will be described.

【0038】図3は被検査用の多層のプリント配線板で
ある。11は銅はく、12はランド、13は絶縁基板、
14は導通孔である。
FIG. 3 shows a multilayer printed wiring board to be inspected. 11 is a copper foil, 12 is a land, 13 is an insulating substrate,
Reference numeral 14 is a conduction hole.

【0039】このプリント配線板の製造プロセスを図4
(a)〜図4(f)を用いて以下に説明する。 (a)アラミド不織布にエポキシ樹脂を含浸させたプリ
プレグ15にPETフィルム16を貼り付け、レーザ光
を用いてビア加工を行う(図4(a)に対応、以下同
様)。 (b)加工されたビアに銅粉とエポキシ樹脂からなる導
電性ペースト17を充填し、前記PETフィルム16を
剥がす。 (c)このプリプレグ15の両面に銅はく11を配置
し、熱プレスにより加熱、加圧し、積層する。 (d)この両面の銅はく11を従来のエッチング・パタ
ーンニングし、内部に層間導通用の導電性ペースト17
が充填、硬化されたビアが形成された両面プリント配線
板が得られる。 (e)前記(d)の両面プリント配線板の両側に前記の
導電性ペースト17を充填したプリプレグを、銅はく1
1の位置をあわせ、配置して、再度熱プレスで加熱・加
圧して多層化する。 (f)前記(e)の多層プリント配線板の最表層の銅は
く11をエッチング、パターンニングする。
The manufacturing process of this printed wiring board is shown in FIG.
This will be described below with reference to (a) to FIG. (A) A PET film 16 is attached to a prepreg 15 in which an aramid nonwoven fabric is impregnated with an epoxy resin, and via processing is performed using laser light (corresponding to FIG. 4A, the same applies hereinafter). (B) The processed via is filled with a conductive paste 17 made of copper powder and epoxy resin, and the PET film 16 is peeled off. (C) Copper foils 11 are arranged on both surfaces of the prepreg 15 and heated and pressed by a hot press to be laminated. (D) The copper foils 11 on both sides are subjected to conventional etching patterning, and a conductive paste 17 for interlayer conduction is provided inside.
A double-sided printed wiring board having vias filled and cured is obtained. (E) A copper foil 1 is provided with a prepreg filled with the conductive paste 17 on both sides of the double-sided printed wiring board of (d).
The positions of 1 are aligned and arranged, and heated and pressed again by a hot press to form a multilayer. (F) The outermost copper foil 11 of the multilayer printed wiring board of (e) is etched and patterned.

【0040】以上の工程の中で、特に(b)のPETフ
ィルム16を剥がす際に、ビアに充填した導電性ペース
ト17が一緒に取られてしまう場合があり、銅はく11
を積層したあとに、この導電性ペースト17がにじみだ
す場合がある。
In the above steps, when the PET film 16 of (b) is peeled off, the conductive paste 17 filled in the via may be taken off together, and the copper foil 11
After stacking, the conductive paste 17 may ooze out.

【0041】また、ランド12間の距離が小さく高密度
な配置となっているため、長時間連続通電状態における
前記導電性ペースト17中の銅のマイグレーションが発
生し易く、2つの回路間が短絡する場合もある。
Further, since the distance between the lands 12 is small and the densities are high, the migration of copper in the conductive paste 17 is likely to occur in a continuously energized state for a long time, so that the two circuits are short-circuited. In some cases.

【0042】また、上記のような多層のプリント配線板
は、配線収容性が高く、狭ピッチ、細線化が可能とな
る。ちなみに、ランド間隔、パターン間隔、ランドパタ
ーン間隔は、0.07±0.03mmとなり、ビアピッ
チ間隔は、0.43±0.06mmとなる。
Further, the multilayer printed wiring board as described above has a high wiring accommodating ability and can be formed with a narrow pitch and a thin wire. Incidentally, the land interval, the pattern interval, and the land pattern interval are 0.07 ± 0.03 mm, and the via pitch interval is 0.43 ± 0.06 mm.

【0043】このような狭ピッチ構造のプリント配線板
において、回路間に短絡しかかりの状態(潜在的短絡)
が存在するとき、その回路に一定時間以上の連続通電を
行うと、絶縁劣化により回路間が短絡に至るケースがあ
る。
In such a narrow-pitch structure printed wiring board, a short circuit between circuits (potential short circuit) occurs.
If the circuit is continuously energized for a certain time or longer, there is a case where a short circuit occurs between the circuits due to insulation deterioration.

【0044】一般的にマイグレーションによる短絡の可
能性の判別には独立した2つの回路間の絶縁抵抗値1.
0×108Ωをもって判断する。
Generally, the insulation resistance value between two independent circuits is 1.
Judge with 0 × 10 8 Ω.

【0045】特に、絶縁抵抗値が1.0×107Ω以下
に低下すると電子機器が誤動作する可能性が高い。
In particular, if the insulation resistance value is reduced to 1.0 × 10 7 Ω or less, the electronic device is likely to malfunction.

【0046】次に、プリント配線板線上の独立する回路
間の絶縁抵抗値が、所定の条件下において、1.0×1
7Ω以下に至る潜在的短絡の形態について述べる。
Next, the insulation resistance value between the independent circuits on the printed wiring board line is 1.0 × 1 under predetermined conditions.
The form of the potential short circuit down to 0 7 Ω or less will be described.

【0047】本発明者は、次の不良モード(A),
(B)がそれに該当することを確認した。
The present inventor has made the following failure modes (A),
It was confirmed that (B) corresponds to that.

【0048】以下に不良モードを説明する。The failure mode will be described below.

【0049】不良モード(A):設計値として線間0.
07±0.03mmに対して、最少回路間隔0.04m
mに仕上がった場合において、回路間隔の20%以上の
突起状導体が回路間に生じたとき。
Defect mode (A): As a design value, the line spacing is 0.
Minimum circuit distance of 0.04m against 07 ± 0.03mm
When 20 m or more of the circuit interval has a protruding conductor between the circuits when finished to m.

【0050】不良モード(B):設計値としてランド間
隔0.07±0.03mmに対して、最少ランド間隔
0.04mmに仕上がった場合において、0.01mm
以上大きさ(長さ)のペーストにじみが生じたとき。
Defect mode (B): 0.01 mm when the minimum land interval is 0.04 mm with respect to the designed land interval of 0.07 ± 0.03 mm
When the paste of the above size (length) is bleeding.

【0051】これらは、本発明者が確認実験や不良品の
解析に基づき把握されたものである。
These are grasped by the present inventor based on confirmation experiments and analysis of defective products.

【0052】つまり80℃/85%の湿度で、100V
の連続通電試験を行った場合、上記の不良モード
(A)、不良モード(B)のケースは、500時間経過
後で90%以上の確率で絶縁劣化が発生する(1.0×
107Ω以下)ことを確認した。
That is, at 80 ° C./85% humidity, 100 V
In the case of the failure mode (A) and the failure mode (B), insulation deterioration occurs with a probability of 90% or more after 500 hours (1.0 ×).
10 7 Ω or less) was confirmed.

【0053】したがって、不良モード(A)の場合の突
起状導体が生じた回路、不良モード(B)の場合のペー
ストにじみが生じたランドを電気検査にて検出し、不良
品として確実に除去することができればよいわけであ
る。
Therefore, the circuit in which the protruding conductor is generated in the defective mode (A) and the land in which the paste is bleeded in the defective mode (B) are detected by the electrical inspection and are reliably removed as defective products. I wish I could.

【0054】しかし、これらの不良モード(A),
(B)は、室温(25〜30℃)及び通常の湿度(50
〜60%)における初期の電気検査(短絡検査)におい
ては、1.0×108Ω以上の絶縁抵抗を有しているた
め、短絡検査においては良品の判定となる。
However, these failure modes (A),
(B) is room temperature (25 to 30 ° C.) and normal humidity (50
In the initial electrical inspection (short-circuit inspection) at 60%), the insulation resistance is 1.0 × 10 8 Ω or more, and therefore the short-circuit inspection is judged to be non-defective.

【0055】そこで本発明は、短絡しかかり(潜在的短
絡)の2つの回路間に高電圧パルスを所定時間印加する
方法を提案する。
Therefore, the present invention proposes a method of applying a high voltage pulse between two circuits which are short-circuited (potentially short-circuited) for a predetermined time.

【0056】具体的には、150〜500V、望ましく
は250Vで、パルス幅は0.3ms〜0.5ms(m
s:1000分の1秒)の高電圧パルスを5パルス以上
の複数回印加することである。
Specifically, the pulse width is 150 to 500 V, preferably 250 V, and the pulse width is 0.3 ms to 0.5 ms (m
It is to apply a high voltage pulse of s: 1/1000 second) five or more times a plurality of times.

【0057】これによって、短絡しかかりの2つの回路
間の絶縁劣化が促進される。その後、直流電圧を印加す
ることによって、短絡の有無を確認することができる。
This promotes the deterioration of insulation between the two circuits which are short-circuited. Then, by applying a DC voltage, it is possible to confirm the presence or absence of a short circuit.

【0058】以下に具体的事例として不良モード(A)
と良品部分とを比較しつつ本発明の検査方法の原理を説
明する。
In the following, as a specific example, the failure mode (A)
The principle of the inspection method of the present invention will be described by comparing the non-defective product with the non-defective product.

【0059】図5に示すように、良品部分の間隔は、
0.07mmであり、一方潜在的短絡部分である不良モ
ード(A)の間隙は、図6に示すように0.04mmの
仕上がり間隔に、20%の突起物23bがあるため0.
032mmとなる。
As shown in FIG. 5, the interval between the good parts is
On the other hand, the gap in the defective mode (A), which is a potential short circuit portion, is 0.07 mm because the finished space of 0.04 mm has 20% of the protrusions 23b as shown in FIG.
It becomes 032 mm.

【0060】良品部分と潜在的短絡部分の回路間に、図
1で説明した本発明のプリント配線板の検査装置を用い
て複数回の高電圧パルスを印加したときについて、以下
に説明する。 (1)1回目のパルス電圧 1回目のパルス電圧が2つの回路間に250Vの電圧を
印加したとき、良品部分の電界強度は、250V/0.
07mm=3571.4V/mm、潜在的短絡部分の電
界強度は250V/0.032mm=7812.5V/
mm、回路間の距離が短い分、潜在的短絡部分の電界強
度(7812.5V/mm)が、強くなる。
A case where a high voltage pulse is applied a plurality of times between the circuits of the non-defective part and the potential short-circuited part using the printed wiring board inspection apparatus of the present invention described in FIG. 1 will be described below. (1) First-time pulse voltage When a voltage of 250 V is applied between the two circuits as the first-time pulse voltage, the electric field strength of the non-defective part is 250 V / 0.
07mm = 3571.4V / mm, electric field strength of potential short circuit part is 250V / 0.032mm = 7812.5V /
mm, the electric field strength (7812.5 V / mm) at the potential short circuit portion becomes stronger as the distance between the circuits becomes shorter.

【0061】電界強度と導体を構成する銅の溶解速度は
比例関係にあるため、潜在的短絡部分の銅溶解量は、良
品部分に比較して2.18倍となる。
Since the electric field strength and the dissolution rate of copper constituting the conductor are in a proportional relationship, the amount of copper dissolved in the potential short-circuited portion is 2.18 times that in the non-defective portion.

【0062】また、マイグレーションの長さは、銅の溶
解量に比例する。
The migration length is proportional to the amount of copper dissolved.

【0063】いまここで本発明の検査方法の原理を説明
するために便宜上、良品部分の電界強度3571.4V
/mmにおいて、印加パルス幅0.5ms(10000
分の5秒)印加した場合の良品部分のマイグレーション
の長さを、0.001mmであったとする。
Here, for convenience of explanation of the principle of the inspection method of the present invention, the electric field strength of the non-defective portion is 3571.4V.
/ Mm, applied pulse width 0.5 ms (10000
It is assumed that the migration length of the non-defective part when applied is 0.001 mm.

【0064】この場合、潜在的短絡部分のマイグレーシ
ョンの長さは、その2.18倍の0.00218mmと
なる(以下便宜上、少数点以下の有効数字は考慮しない
ものとする)。
In this case, the migration length of the potential short-circuited portion is 2.18 times 0.00218 mm (for the sake of convenience, the significant figures below the decimal point are not considered).

【0065】それぞれの間隙は、次のように狭小・変化
する。
The respective gaps are narrowed / changed as follows.

【0066】良品部分:0.0700mm−0.001
mm=0.0690mm潜在的短絡部分:0.0320
mm−0.00218mm=0.02982mm (2)2回目のパルス電圧 (1)の場合に狭小・変化した2つの回路間に250V
の電圧を印加したとき(2回目)、良品部分の電界強度
は、250V/0.0690mm=3623.2V/m
m、潜在的短絡部分の電界強度は、250V/0.02
982mm=8383.6V/mm、潜在的短絡部分の
電界強度(8383.6V/mm)は、良品部分の電界
強度(3623.2V/mm)に対してさらに強くな
る。
Non-defective part: 0.0700 mm-0.001
mm = 0.0690 mm Potential short circuit part: 0.0320
mm-0.00218mm = 0.02982mm (2) 250V between the two circuits that are narrowed / changed in the case of the second pulse voltage (1)
When the voltage is applied (second time), the electric field strength in the non-defective part is 250 V / 0.0690 mm = 3623.2 V / m.
m, electric field strength of potential short circuit part is 250V / 0.02
982 mm = 8383.6 V / mm, the electric field strength (8383.6 V / mm) of the potential short-circuited portion becomes stronger than the electric field strength (3623.2 V / mm) of the non-defective portion.

【0067】電界強度と銅溶解速度は比例関係にあるた
め、潜在的短絡部分の溶解量は、良品部分に比較して
2.31倍となる。
Since the electric field strength and the copper dissolution rate are in a proportional relationship, the amount of dissolution in the potential short-circuited portion is 2.31 times that in the non-defective portion.

【0068】良品部分のマイグレーションの長さを0.
001014mm(上記(1)の電界強度3571.4
V/mmにおけるマイグレーション長さ0.001mm
に対する比)とすると、潜在的短絡部分はその2.31
倍の0.002342mmとなる。
The migration length of the non-defective part is set to 0.
001014 mm (electric field strength of the above (1) 3571.4
Migration length at V / mm 0.001mm
Ratio) to 2.33.
This is double 0.002342 mm.

【0069】それぞれの間隙は、次のようにさらに狭小
・変化する。
Each gap is further narrowed and changed as follows.

【0070】良品部分:0.069mm−0.0010
14mm=0.06798mm、潜在的短絡部分:0.
02982mm−0.002342mm=0.0274
8mm (3)3回目のパルス電圧 (2)の場合にさらに狭小・変化した2つの回路間に2
50Vの電圧を印加したとき(3回目)、良品部分の電
界強度は、250V/0.06798mm=3677.
5V/mm、潜在的短絡部分の電界強度は、250V/
0.02748mm=9097.5V/mm、潜在的短
絡部分の電界強度(9097.5V/mm)は、良品部
分の電界強度(3677.5V/mm)に対してさらに
強くなる。
Non-defective part: 0.069 mm-0.0010
14 mm = 0.06798 mm, potential short circuit part: 0.
02982 mm-0.002342 mm = 0.0274
8mm (3) In case of the third pulse voltage (2)
When a voltage of 50 V is applied (third time), the electric field strength of the non-defective part is 250 V / 0.06798 mm = 3677.
5V / mm, electric field strength of potential short circuit part is 250V /
0.02748 mm = 9097.5 V / mm, the electric field strength of the potentially short-circuited portion (9097.5 V / mm) becomes stronger than the electric field strength of the non-defective portion (3667.5 V / mm).

【0071】電界強度と銅溶解速度は比例関係にあるた
め、潜在的短絡部分の溶解量は、良品部分に比較して
2.47倍となる。
Since the electric field strength and the copper dissolution rate are in a proportional relationship, the amount of dissolution in the potential short circuit portion is 2.47 times that in the non-defective portion.

【0072】良品部分のマイグレーションの長さを0.
001029mm(上記(1)の電界強度3571.4
V/mmにおけるマイグレーション長さ0.001mm
に対する比)とすると、潜在的短絡部分は、その2.4
7倍の0.002542mmとなり、それぞれの間隙
は、次のようにさらに狭小・変化する。
The migration length of the non-defective part is set to 0.
001029 mm (electric field strength of (1) above 3571.4
Migration length at V / mm 0.001mm
Ratio) to the potential short circuit part 2.4.
It becomes seven times 0.002542 mm, and the respective gaps are further narrowed and changed as follows.

【0073】良品部分:0.06798mm−0.00
1029mm=0.06695mm、潜在的短絡部分:
0.02748mm−0.002547mm=0.02
493mm (4)4回目のパルス電圧 (3)の場合にさらに狭小・変化した2つの回路間に2
50Vの電圧を印加したとき(4回目)、良品部分の電
界強度は、250V/0.06695mm=3734.
1V/mm、潜在的短絡部分の電界強度は、250V/
0.02493mm=10028.1V/mm、潜在的
短絡部分の電界強度(10028.1V/mm)は、良
品部分の電界強度(3734.1V/mm)に対してさ
らに強くなる。
Non-defective part: 0.06798 mm-0.00
1029 mm = 0.06695 mm, potential short circuit:
0.02748mm-0.002547mm = 0.02
493 mm (4) 2 between the two circuits that are further narrowed and changed in the case of the fourth pulse voltage (3)
When a voltage of 50 V is applied (fourth time), the electric field strength of the non-defective portion is 250 V / 0.06695 mm = 3734.
1 V / mm, electric field strength of potential short circuit part is 250 V /
0.02493 mm = 1008.1 V / mm, the electric field strength (1008.1 V / mm) of the potential short-circuited portion is stronger than the electric field strength (3734.1 V / mm) of the non-defective portion.

【0074】電界強度と銅溶解速度は比例関係にあるた
め、不良部分の溶解量は、良品部分に比較して2.68
倍となる。
Since the electric field strength and the copper dissolution rate are in a proportional relationship, the amount of dissolution in the defective portion is 2.68 as compared with that in the non-defective portion.
Doubled.

【0075】良品部分のマイグレーションの長さを0.
001045mm(上記(1)の電界強度3571.4
V/mmにおけるマイグレーション長さ0.001mm
に対する比)とすると、潜在的短絡部分は、その2.6
8倍の0.002800mmとなり、それぞれの間隙
は、次のようにさらに狭小・変化する。
The migration length of the non-defective part is set to 0.
001045 mm (electric field strength of the above (1) 3571.4
Migration length at V / mm 0.001mm
Ratio) to the potential short-circuit portion.
It is eight times as large as 0.002800 mm, and each gap is further narrowed and changed as follows.

【0076】良品部分:0.06695mm−0.00
1045mm=0.06591mm、潜在的短絡部分:
0.02493mm−0.002800mm=0.02
213mm (5)5回目のパルス電圧 (4)の場合にさらに狭小・変化した2つの回路間に2
50Vの電圧を印加したとき(5回目)、良品部分の電
界強度は、250V/0.06591mm=3793.
1V/mm、潜在的短絡部分の電界強度は、250V/
0.02213mm=11296.9V/mm、潜在的
短絡部分の電界強度(11296.9V/mm)は、良
品部分の電界強度(3793.1V/mm)に対してさ
らに強くなる。
Non-defective part: 0.06695 mm-0.00
1045 mm = 0.05691 mm, potential short circuit part:
0.02493mm-0.002800mm = 0.02
213mm (5) In case of 5th pulse voltage (4)
When a voltage of 50 V is applied (fifth time), the electric field strength of the non-defective portion is 250 V / 0.05691 mm = 3793.
1 V / mm, electric field strength of potential short circuit part is 250 V /
0.02213 mm = 11296.9 V / mm, the electric field strength (11296.9 V / mm) of the potential short-circuited portion becomes stronger than the electric field strength (3793.1 V / mm) of the non-defective portion.

【0077】電界強度と銅溶解速度は比例関係にあるた
め、潜在的短絡部分の溶解量は、良品部分に比較して
2.98倍となる。
Since the electric field strength and the copper dissolution rate are in a proportional relationship, the amount of dissolution in the potential short-circuited portion is 2.98 times that in the non-defective portion.

【0078】良品部分のマイグレーションの長さを0.
001062mm(上記(1)の電界強度3571.4
V/mmにおけるマイグレーション長さ0.001mm
に対する比)とすると、潜在的短絡部分は、その2.9
8倍の0.003163mmとなり、それぞれの間隙
は、次のようにさらに狭小・変化する。
The migration length of the non-defective part is set to 0.
001062 mm (electric field strength of (1) above 3571.4
Migration length at V / mm 0.001mm
Ratio) to the potential short-circuited part.
It is eight times as large as 0.003163 mm, and each gap is further narrowed and changed as follows.

【0079】良品部分:0.06591mm−0.00
1062mm=0.06485mm、 潜在的短絡部分:0.022213mm−0.0031
63mm=0.01896mm 以上の1回目のパルスから5回目のパルスに至る回路間
の間隔は、良品部分が、0.07mm−0.04648
5mm=0.00515mm、潜在的短絡部分が、0.
032mm−0.01896mm=0.01304mm
狭くなっている。
Non-defective part: 0.05691 mm-0.00
1062mm = 0.06485mm, potential short circuit part: 0.022213mm-0.0031
63 mm = 0.01896 mm The interval between the circuits from the first pulse to the fifth pulse is 0.07 mm-0.04648 in the non-defective part.
5 mm = 0.00515 mm, the potential short circuit portion is 0.
032mm-0.01896mm = 0.01304mm
It is getting narrower.

【0080】このことから判明することは、潜在的短絡
部分のマイグレーションによる銅の溶解量は、良品部分
に比較して、級数倍的に増えていく。
From this, it can be seen that the amount of copper dissolved due to the migration of the potential short-circuited portion increases in series by a factor as compared with the non-defective portion.

【0081】その結果、潜在的短絡部分のマイグレーシ
ョンの進行は、良品部分に比較してパルス電圧が印加す
る毎に速くなり、導体間隙が加算級数的に狭くなってい
くため、電界強度も同様に上昇していく。
As a result, the progress of migration in the potential short-circuited portion becomes faster as the pulse voltage is applied than in the non-defective portion, and the conductor gap becomes narrower in addition series. Going up.

【0082】そして、このパルス電圧を複数回印加する
ことによって絶縁劣化が促進され、ついには短絡に至
る。
By applying the pulse voltage a plurality of times, insulation deterioration is promoted, and eventually a short circuit occurs.

【0083】上記の5回目のパルスの後、200Vの直
流電圧を回路間にかけると、潜在的短絡部分の絶縁抵抗
は、100MΩ以下となり、短絡しかかり品として除か
れる。
When a DC voltage of 200 V is applied between the circuits after the above-mentioned fifth pulse, the insulation resistance of the potential short-circuited portion becomes 100 MΩ or less, and the product is short-circuited and removed.

【0084】なお本発明の原理の説明において、銅マイ
グレーションの長さは電界強度が強くなるにしたがって
便宜上、比較的に増えるものとして説明したが、実際的
には直線的に増えるものではない。
In the explanation of the principle of the present invention, the length of copper migration is explained to increase relatively as the electric field strength increases, but it does not increase linearly in practice.

【0085】これはマイグレーションとして溶解した銅
量は電界強度に比例したとしても、銅の粒子の大きさや
数、あるいは析出物の形状や密度によって抵抗値に差が
生じるためである。
This is because even if the amount of copper dissolved as migration is proportional to the electric field strength, the resistance value varies depending on the size and number of copper particles or the shape and density of the precipitate.

【0086】但し、潜在的短絡部分のマイグレーション
の進行は、良品部分に比較してパルス電圧が印加する毎
に速くなり、導体間隙が加算級数的に狭くなることにお
いては原理的に変わりはない。
However, the progress of migration in the potential short-circuited portion is faster than that in the non-defective portion each time a pulse voltage is applied, and the conductor gap is theoretically the same as that in the addition series.

【0087】また本発明の高電圧パルスとして、具体的
には150〜500V、本実施の形態では250Vのパ
ルス電圧を印加し、電流を流すことは、被検査パターン
に瞬間的に高い電気エネルギーを加えることであり、プ
リント配線板にとって決して好ましいものではない。
As the high-voltage pulse of the present invention, a pulse voltage of 150 to 500 V, specifically 250 V in the present embodiment, is applied and a current is passed, so that a high electrical energy is momentarily applied to the pattern to be inspected. However, it is not preferable for printed wiring boards.

【0088】すなわち、図3に示した被検査用の多層の
プリント配線板の被検査パターンとしてのランド12は
細線であり、導体の厚みも比較的薄いものである。この
ような、被検査パターンとしてのランド12に250V
のパルス電圧を長時間印加すると、検査プローブに当接
している部分に熱的衝撃を与えてしまい、ランド12や
その周辺の絶縁基材13を破壊してしまう可能性があ
る。
That is, the land 12 as the pattern to be inspected of the multilayer printed wiring board to be inspected shown in FIG. 3 is a fine line, and the conductor is also relatively thin. 250V is applied to the land 12 as the pattern to be inspected.
If the pulse voltage of 1 is applied for a long time, thermal shock may be applied to the portion in contact with the inspection probe, and the land 12 and the insulating base material 13 around it may be destroyed.

【0089】そこで、250Vのパルス電圧において、
確認実験上有効であった印加パルス幅は、0.3ms〜
0.9msの範囲であり、本実施の形態においては、
0.5ms(10000分の5秒)を採用した。
Therefore, at a pulse voltage of 250 V,
The applied pulse width that was effective in the confirmation experiment was 0.3 ms
The range is 0.9 ms, and in the present embodiment,
0.5 ms (5 / 10,000 second) was adopted.

【0090】0.3ms以下の場合、マイグレーション
の発生が小さく、絶縁劣化を進めることにおいては、非
効率である。また0.9ms以上の場合は、マイグレー
ションの発生が大きく、良品部品においても絶縁劣化を
進めてしまう可能がある。
When the time is 0.3 ms or less, the occurrence of migration is small, and it is inefficient in promoting insulation deterioration. Further, if it is 0.9 ms or more, the occurrence of migration is large, and insulation deterioration may proceed even in non-defective parts.

【0091】さらに、パルス電圧を500V以上にする
と、印加パルス幅を極小(0.01ms以下)に設定し
ても高電圧による絶縁破壊や、接触抵抗の熱によるラン
ドパターンの焼損を発生する可能性がある。
Further, if the pulse voltage is set to 500 V or more, even if the applied pulse width is set to a minimum (0.01 ms or less), dielectric breakdown due to high voltage or land pattern burning due to heat of contact resistance may occur. There is.

【0092】一方、パルス電圧を150V以下にする
と、絶縁劣化の効果が低下し、検査効率が悪く、潜在的
短絡を見逃してしまう可能性がある。
On the other hand, when the pulse voltage is set to 150 V or less, the effect of insulation deterioration is reduced, the inspection efficiency is poor, and a potential short circuit may be missed.

【0093】なお、本発明は、2つの回路の交互に直流
電圧を印加して絶縁劣化を促進の場合を示したが、2つ
の回路に交流電圧を印加した場合においても同様の効果
が得られる。但しこの場合、交流電源の周波数、各周波
数を考慮して電圧を設定するものとする。
Although the present invention shows the case where the DC voltage is alternately applied to the two circuits to promote the insulation deterioration, the same effect can be obtained when the AC voltage is applied to the two circuits. . However, in this case, the voltage is set in consideration of the frequency of the AC power supply and each frequency.

【0094】導体回路をブラシ研磨することにより発生
する場合がある潜在的短絡(通称ひげショート3a,3
cという)を検出する場合において、交流電圧を印加す
ると、特に有効である。
A potential short circuit (commonly called whisker short 3a, 3) which may occur by brush polishing the conductor circuit.
It is particularly effective to apply an AC voltage in the case of detecting (c).

【0095】なお、本実施の形態では印加するパルス電
圧印加後の直流電圧を200Vとしたが、導体の長さ、
絶縁体の種類等により、これに限るものではない。
In this embodiment, the DC voltage after applying the pulse voltage is 200 V, but the length of the conductor is
It is not limited to this depending on the type of the insulator.

【0096】[0096]

【発明の効果】以上のように本発明は、2つの導体パタ
ーン間に高電圧パルスを所定時間印加することによっ
て、絶縁劣化を促進させ、潜在的な短絡を発見し、それ
を取り除くことによって電子機器の使用時の信頼性を向
上させることが出来るという効果を有するものである。
As described above, according to the present invention, by applying a high voltage pulse between two conductor patterns for a predetermined time, insulation deterioration is promoted, a potential short circuit is detected, and it is removed to remove electrons. This has the effect of improving the reliability when the device is used.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態における電気回路の概略図FIG. 1 is a schematic diagram of an electric circuit according to an embodiment of the present invention.

【図2】(a)本発明の実施の形態における回路間に印
加されるパルス電圧を示す図 (b)本発明の実施の形態における回路間に印加される
パルス電圧を示す図
FIG. 2A is a diagram showing a pulse voltage applied between the circuits in the embodiment of the present invention. FIG. 2B is a diagram showing a pulse voltage applied between the circuits in the embodiment of the present invention.

【図3】本発明の実施の形態における多層プリント配線
板の断面図
FIG. 3 is a sectional view of a multilayer printed wiring board according to an embodiment of the present invention.

【図4】本発明の実施の形態におけるプリント配線板の
製造プロセスを示す図
FIG. 4 is a diagram showing a manufacturing process of the printed wiring board in the embodiment of the present invention.

【図5】本発明の実施の形態における良品部分を示す断
面図
FIG. 5 is a sectional view showing a non-defective part in the embodiment of the present invention.

【図6】本発明の実施の形態における不良部分を示す断
面図
FIG. 6 is a sectional view showing a defective portion according to the embodiment of the present invention.

【図7】2つの導体パターンにおけるひげショートの発
生を示す図
FIG. 7 is a diagram showing occurrence of whisker shorts in two conductor patterns.

【図8】2つの導体パターンにおける突起物の状態を示
す図
FIG. 8 is a diagram showing a state of protrusions in two conductor patterns.

【図9】2つの導体パターンにおける断線しかかりの状
態を示す図
FIG. 9 is a diagram showing a state where two conductor patterns are about to break.

【符号の説明】[Explanation of symbols]

3a,3c ひげショート 3b 突起物 4a〜4d 検査対象プローブに接触されたランド部分 5a〜5d スイッチ 6a,6b グランド(接地) 7 電圧計 11 銅はく 12 ランド 13 絶縁基板 14 導通孔 15 プリプレグ 16 PETフィルム 17 導電性ペースト 3a, 3c Beard short 3b protrusion 4a-4d Land portion contacted with the probe to be inspected 5a-5d switch 6a, 6b Ground (ground) 7 Voltmeter 11 Copper foil 12 lands 13 Insulation board 14 Conduction hole 15 prepreg 16 PET film 17 Conductive paste

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 義明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 笹木 満紀子 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2G014 AA03 AA13 AA17 AB59 AC10 5E317 AA11 AA24 BB01 BB12 BB14 CC25 GG20    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Yoshiaki Tanaka             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. (72) Inventor Makiko Sasaki             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F term (reference) 2G014 AA03 AA13 AA17 AB59 AC10                 5E317 AA11 AA24 BB01 BB12 BB14                       CC25 GG20

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 プリント配線板の少なくとも2つの導体
パターン間に所定のパルス幅を有するパルス電圧を複数
回印加する工程と、前記導体パターン間に直流電圧を印
加する工程を備えたプリント配線板の検査方法。
1. A printed wiring board comprising: a step of applying a pulse voltage having a predetermined pulse width a plurality of times between at least two conductor patterns of the printed wiring board; and a step of applying a DC voltage between the conductor patterns. Inspection method.
【請求項2】 パルス電圧は2つの導体パターンに交互
に直流電圧を印加することを特徴とする請求項1に記載
のプリント配線板の検査方法。
2. The method for inspecting a printed wiring board according to claim 1, wherein a direct current voltage is alternately applied to the two conductor patterns as the pulse voltage.
【請求項3】 パルス電圧は2つの導体パターンに交流
電圧を印加することを特徴とする請求項1に記載のプリ
ント配線板の検査方法。
3. The method for inspecting a printed wiring board according to claim 1, wherein an alternating voltage is applied to the two conductor patterns as the pulse voltage.
【請求項4】 パルス電圧は、150〜500Vである
ことを特徴とする請求項1に記載のプリント配線板の検
査方法。
4. The method for inspecting a printed wiring board according to claim 1, wherein the pulse voltage is 150 to 500V.
【請求項5】 所定のパルス幅は、0.3ms〜0.9
msであることを特徴とする請求項1に記載のプリント
配線板の検査方法。
5. The predetermined pulse width is 0.3 ms to 0.9.
The printed wiring board inspection method according to claim 1, wherein the inspection method is ms.
【請求項6】 導通の有無を確認する工程は、絶縁抵抗
値を判定基準とするものであって、前記絶縁抵抗値は
1.0×107Ω以下であることを特徴とする請求項1
に記載のプリント配線板の検査方法。
6. The step of confirming the presence or absence of continuity is based on an insulation resistance value as a criterion, and the insulation resistance value is 1.0 × 10 7 Ω or less.
The method for inspecting printed wiring boards described in.
【請求項7】 導体パターン間の間隔は少なくとも0.
04mmであり、前記導体パターン間には前記間隔の2
0%以上の突起状導体が存在していることを特徴とする
請求項1に記載のプリント配線板の検査方法。
7. The distance between the conductor patterns is at least 0.
04 mm, and the distance between the conductor patterns is 2
The printed wiring board inspection method according to claim 1, wherein 0% or more of the protruding conductors are present.
【請求項8】 パルス電圧は250Vであり、所定のパ
ルス幅は0.5msであり、パルス電圧を印加する回数
は5回以上であることを特徴とする請求項7に記載のプ
リント配線板の検査方法。
8. The printed wiring board according to claim 7, wherein the pulse voltage is 250 V, the predetermined pulse width is 0.5 ms, and the pulse voltage is applied 5 times or more. Inspection method.
【請求項9】 2つの導体パターン間の少なくとも一方
は、接続ランドであることを特徴とする請求項1に記載
のプリント配線板の検査方法。
9. The method for inspecting a printed wiring board according to claim 1, wherein at least one of the two conductor patterns is a connection land.
【請求項10】 接続ランド直下は導通孔が設けられ、
前記導通孔は貫通孔に導電性ペーストを充填硬化して形
成されていることを特徴とする請求項9に記載のプリン
ト配線板の検査方法。
10. A conduction hole is provided immediately below the connection land,
The method for inspecting a printed wiring board according to claim 9, wherein the conductive hole is formed by filling a through hole with a conductive paste and curing the conductive paste.
【請求項11】 貫通孔はシート状の樹脂含浸基材の両
面にPETフィルムを貼付けた後、レーザー加工にて形
成したことを特徴とする請求項10に記載のプリント配
線板の検査方法。
11. The method for inspecting a printed wiring board according to claim 10, wherein the through holes are formed by laser processing after attaching PET films to both surfaces of the sheet-shaped resin-impregnated base material.
【請求項12】 導電性ペーストは銀粉または銅粉を含
有していることを特徴とする請求項10に記載のプリン
ト配線板の検査方法。
12. The method for inspecting a printed wiring board according to claim 10, wherein the conductive paste contains silver powder or copper powder.
【請求項13】 プリント配線板上の検査パターンと同
位置に設けられた複数の検査用端子のうち、少なくとも
2つの端子を1組とし、2つの端子間にパルス電圧を発
生手段と、前記パルス電圧を停止する手段と、前記2つ
の端子間に一定電圧を印加する手段と、前記2つの端子
間の抵抗値を検出する手段を備えたプリント配線板の検
査装置。
13. A plurality of inspection terminals provided at the same position as an inspection pattern on a printed wiring board, at least two terminals being one set, a pulse voltage generating means between the two terminals, and the pulse. A printed wiring board inspecting apparatus comprising: a means for stopping a voltage; a means for applying a constant voltage between the two terminals; and a means for detecting a resistance value between the two terminals.
【請求項14】 2つの端子間にパルス電圧を発生手段
は、2つの端子間の交互にパルス電圧を発生することを
特徴とする請求項13に記載のプリント配線板の検査装
置。
14. The printed wiring board inspecting device according to claim 13, wherein the means for generating the pulse voltage between the two terminals alternately generates the pulse voltage between the two terminals.
【請求項15】 2つの端子間の抵抗値を検出する手段
を、2つの端子間の電流値を検知する手段に置き換える
ことを特徴とする請求項13に記載のプリント配線板の
検査装置。
15. The printed wiring board inspection apparatus according to claim 13, wherein the means for detecting the resistance value between the two terminals is replaced with a means for detecting the current value between the two terminals.
JP2002102346A 2002-04-04 2002-04-04 Inspection method and inspection device for printed wiring board Expired - Fee Related JP3835333B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002102346A JP3835333B2 (en) 2002-04-04 2002-04-04 Inspection method and inspection device for printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002102346A JP3835333B2 (en) 2002-04-04 2002-04-04 Inspection method and inspection device for printed wiring board

Publications (2)

Publication Number Publication Date
JP2003294802A true JP2003294802A (en) 2003-10-15
JP3835333B2 JP3835333B2 (en) 2006-10-18

Family

ID=29242213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002102346A Expired - Fee Related JP3835333B2 (en) 2002-04-04 2002-04-04 Inspection method and inspection device for printed wiring board

Country Status (1)

Country Link
JP (1) JP3835333B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005257568A (en) * 2004-03-12 2005-09-22 Mitsui Mining & Smelting Co Ltd Electrical test method of printed wiring board for mounting electronic component, electrical inspection device, and computer-readable recording medium
JP2006253586A (en) * 2005-03-14 2006-09-21 Kobe Steel Ltd Method for locating pair of electric wiring or pair of electrodes
JP2007212372A (en) * 2006-02-13 2007-08-23 Matsushita Electric Ind Co Ltd Electrical testing method for printed-wiring board
JP2009200205A (en) * 2008-02-21 2009-09-03 Panasonic Corp Circuit board, inspecting method for circuit board, and manufacturing method of circuit board
KR101077399B1 (en) 2010-07-09 2011-10-26 삼성전기주식회사 Method for testing printed circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005257568A (en) * 2004-03-12 2005-09-22 Mitsui Mining & Smelting Co Ltd Electrical test method of printed wiring board for mounting electronic component, electrical inspection device, and computer-readable recording medium
JP2006253586A (en) * 2005-03-14 2006-09-21 Kobe Steel Ltd Method for locating pair of electric wiring or pair of electrodes
JP2007212372A (en) * 2006-02-13 2007-08-23 Matsushita Electric Ind Co Ltd Electrical testing method for printed-wiring board
JP2009200205A (en) * 2008-02-21 2009-09-03 Panasonic Corp Circuit board, inspecting method for circuit board, and manufacturing method of circuit board
KR101077399B1 (en) 2010-07-09 2011-10-26 삼성전기주식회사 Method for testing printed circuit board

Also Published As

Publication number Publication date
JP3835333B2 (en) 2006-10-18

Similar Documents

Publication Publication Date Title
US7183892B2 (en) Chip PTC thermistor and method for manufacturing the same
JP2008041909A (en) Wiring circuit board
JP2003294802A (en) Method and device for inspecting printed wiring board
RU2439866C2 (en) Interfacial connection for integrated circuits and method of its manufacturing
JP4288814B2 (en) Semiconductor inspection jig and manufacturing method thereof
CN114585166B (en) Layer deviation detection method for flexible antenna multilayer board
Slee et al. Introduction to printed circuit board failures
JP2009272424A (en) Printed circuit board and method of manufacturing the same
JPH10197557A (en) Inspection member and manufacture thereof
JP4167925B2 (en) Inspection method for flexible substrates
JP5764897B2 (en) Inspection method of semiconductor package substrate
CN112218437B (en) Method for removing electroplating connection line of thin film circuit pattern
JPH04206648A (en) Evaluating and testing method for generation of ion migration of insulating material for printed circuit board
JP2001033485A (en) Inspecting jig and its manufacture
JP2001160668A (en) Printed circuit board
JPH04110491A (en) Circuit board
JPH11135386A (en) Aging jig for chip capacitor
JP2001135934A (en) Method for manufacturing printed circuit board
JPH06849Y2 (en) Printed wiring board
Hu Study on the factors which affecting the conductive anodic filament reliability for packing substrate
JPH05232177A (en) Method for inspecting printed wiring board
JPH11135907A (en) Wiring circuit board structure equipped with test electrode
JP3114693B2 (en) Fusing device to fix wiring board
JPH05232141A (en) Conduction inspecting jig for printed wiring board
CN115191153A (en) Printed circuit board device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130804

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees