KR101070016B1 - 입력신호의 이득조절이 가능한 벡터 변조기 - Google Patents

Abstract

제한된 범위의 제어전압을 이용하여 입력신호의 이득 조절이 가능한 벡터 변조기가 개시된다. 상기 벡터변조기는, 입력신호를 서로 다른 위상을 갖는 두 신호로 분리하는 신호 분리부; 상기 신호 분리부에 의해 분리된 신호 중 하나의 이득을 조정하며 서로 다른 크기의 이득제어 전압에 의해 가변되는 감쇠이득을 갖는 직렬 연결된 둘 이상의 감쇠기를 갖는 제1 이득 조정부; 외부에서 입력받은 하나의 메인 제어전압을 분배하여 상기 제1 이득 조정부에 포함된 감쇠기들의 이득제어 전압을 생성하는 제1 제어전압 생성부; 상기 신호 분리부에 의해 분리된 신호 중 나머지 하나의 이득을 조정하며 서로 다른 크기의 이득제어 전압에 의해 가변되는 감쇠이득을 갖는 직렬 연결된 둘 이상의 감쇠기를 갖는 제2 이득 조정부; 외부에서 입력받은 하나의 메인 제어전압을 분배하여 상기 제2 이득 조정부에 포함된 감쇠기들의 이득제어 전압을 생성하는 제2 제어전압 생성부; 및 상기 제1 및 제2 이득 조정부에서 이득 조정된 신호를 상호 결합하는 신호 결합부를 포함할 수 있다.

벡터 변조기, 전치 왜곡, 감쇠기, 미세 조정

Description

입력신호의 이득조절이 가능한 벡터 변조기{GAIN CONTROLLERABLE VECTOR MODULATOR}

본 발명은 벡터 변조기에 관한 것으로, 더욱 상세하게는 제한된 범위의 제어전압을 이용하여 미세하게 이득의 조정이 가능한 벡터 변조기에 관한 것이다.

일반적으로, 벡터 변조기는 제어 신호를 이용하여 입력되는 신호의 이득의 크기와 위상을 변화시킬 수 있는 아날로그 회로로서, 전치 왜곡(Predistortion) 시스템, 피드포워드(feedforward) 시스템, 스마트 안테나 시스템 등에서 적용되고 있다.

현재까지 벡터 변조기는 다양한 적용 분야의 관점에서 진행되어 다수의 보고서가 발표되어 왔다. 일반적인 벡터 변조기의 구조는 [D. S. McPherson and S. Lucyszyn, "Vector Modulator for W-Band Software Radar Techniques," vol. 49, no. 8, Aug. 2001] 을 비롯한 다수의 보고서를 통해 발표된 것처럼, 복수 개의 쿼드러쳐 하이브리드(quadrature hybrid)와 인페이즈 결합기(in-phase combiner)를 이용한 구조가 주를 이루고 있다. 이러한 구조를 가진 벡터 변조기는 주로 수십 GHz 대역에서 집적 회로 형태로 설계되고 있다. 그러나 현재 상용 무선 통신 시스템의 주파수 대역인 2 GHz 주변 대역에서는 파장의 길이가 수 십 센티미터 대이므로 쿼드러쳐 하이브리드 구조를 이용한 벡터 변조기는 집적 회로 형태로 구현할 수 없다는 문제점이 있다.

한편, 벡터 변조기를 저주파 대역에서 집적 회로 형태로 구현하는 구조는 [J. Grajal, J. Gismero, M. Mahfoudi, and F. A. Petz, "A 1.4-2.7 GHz Analog MMIC Vector Modulator for a Crossbar Beamforming Network," IEEE Trans. Microw. Theory Tech., vol. 45, no. 10, Oct. 1997] 등의 보고서를 통하여 발표된 바 있다. 이러한 구조를 이용한 벡터 변조기에서는 이득의 크기와 위상을 변화시키기 위하여 두 개 이상의 RF 신호의 경로가 존재한다. 각 경로에 동위상의 RF 신호가 나누어져서 인가되며, 각각 고대역 통과 필터 또는 저대역 통과 필터를 지나면서 각 경로를 진행하는 신호들 간에 위상차가 발생하게 된다. 각 경로를 지나면서 RF 신호에 가변 이득을 적용할 수 있어서 인페이즈 결합기에 들어오는 복수의 RF 신호는 크기 뿐 아니라 위상까지 서로 다른 신호가 된다. 이러한 복수 개의 신호가 인페이즈 결합기에서 결합하여 한 개의 RF 출력 신호로 나타나게 되며, 이렇게 신호가 합쳐지는 과정은 2차원에서의 벡터합의 원리와 동일하다. 따라서 각 경로를 지나는 신호의 크기와 위상을 변화시킴으로써, 전체 벡터 변조기의 이득의 크기와 위상을 원하는 대로 변화시킬 수 있다. 전술한 바와 같이, 이러한 구조에서는 각 경로에 고대역 통과 필터 혹은 저대역 통과 필터가 삽입되는데, 인덕터와 캐패시터로 이루어진 이러한 구조를 모든 경로에 위치시키는 것은 많은 면적을 필요로 하 며, 차동 구조로 구현할 경우에는 두 배로 많은 면적을 필요로 한다.

한편, 벡터 변조기는 전치 왜곡 시스템에서 선형화 회로로 사용될 수 있다. 적절한 조정 신호 값을 인가하여 벡터 변조기의 이득의 크기와 위상이 전력 증폭기 이득의 그것과 역(Inverse)의 값을 갖도록 하여, AM-AM 및 AM-PM 왜곡을 보정할 수 있다.

그러나 위와 같은 구조가 무선 통신 시스템의 주파수 대역에서 집적 회로 형태로 구현할 수 있다고 하더라도, 이와 같은 구조로 이루어진 벡터 변조기의 이득은 크기의 조정 범위가 수십 dB 이며, 위상의 조정 범위는 일반적으로 360도이기 때문에 0 V ~ 3.3 V 사이의 조정 신호 값으로는 미세하게 원하는 크기와 이득을 얻는 것이 쉽지 않다. 특히 전치 왜곡 시스템의 경우, 선형화의 질을 향상시키기 위해서는 벡터 변조기의 이득을 세밀하게 조정할 수 있어야 하는데, 범용으로 사용되는 일반적인 벡터 변조기의 경우 이러한 조정이 불가능하다.

본 발명은, 신호의 이득을 조정하는 조정 능력이 이득 조정 회로를 통해 벡터 변조기의 이득의 크기와 위상을 정밀하게 조정하도록 함으로써, 전치 왜곡 시스템에 적합한 벡터 변조기를 제공하는 것을 해결하고자 하는 기술적 과제로 한다.

상기 과제를 해결하기 위한 기술적 수단으로서 본 발명은,

입력신호를 서로 다른 위상을 갖는 두 신호로 분리하는 신호 분리부;

상기 신호 분리부에 의해 분리된 신호 중 하나의 이득을 조정하며 서로 다른 크기의 이득제어 전압에 의해 가변되는 감쇠이득을 갖는 직렬 연결된 둘 이상의 감쇠기를 갖는 제1 이득 조정부;

외부에서 입력받은 하나의 메인 제어전압을 분배하여 상기 제1 이득 조정부에 포함된 감쇠기들의 이득제어 전압을 생성하는 제1 제어전압 생성부;

상기 신호 분리부에 의해 분리된 신호 중 나머지 하나의 이득을 조정하며 서로 다른 크기의 이득제어 전압에 의해 가변되는 감쇠이득을 갖는 직렬 연결된 둘 이상의 감쇠기를 갖는 제2 이득 조정부;

외부에서 입력받은 하나의 메인 제어전압을 분배하여 상기 제2 이득 조정부에 포함된 감쇠기들의 이득제어 전압을 생성하는 제2 제어전압 생성부; 및

상기 제1 및 제2 이득 조정부에서 이득 조정된 신호를 상호 결합하는 신호 결합부를 포함하는 입력신호의 이득조절이 가능한 벡터 변조기를 제공한다.

본 발명의 일실시형태에서, 상기 감쇠기는, 상기 이득제어전압이 게이트에 인가되며, 이득을 감쇠시킬 신호가 소스로 입력되는 제1 트랜지스터; 상기 이득제어전압이 게이트에 인가되며 상기 제1 트랜지스터의 드레인에 소스가 연결되며 이득이 감쇠된 신호가 드레인으로 출력되는 제2 트랜지스터; 상기 제1 트랜지스터의 소스와 드레인 사이에 연결된 제1 저항; 상기 제2 트랜지스터의 소스와 드레인 사이에 연결된 제2 저항; 및 상기 제1 트랜지스터의 드레인과 접지 사이에 연결된 제3 저항을 포함할 수 있다.

본 발명의 일실시형태에서, 상기 제1 이득 조정부는 직렬 연결된 제1 감쇠기 및 제2 감쇠기를 포함하고, 상기 제2 이득 조정부는 직렬 연결된 제3 감쇠기 및 제4 감쇠기를 포함하며, 상기 제1 제어전압 생성부는 상기 메인 제어전압이 입력되는 노드와 각각의 일단이 연결된 제1 저항 및 제3 저항; 상기 제1 저항의 타단과 접지 사이에 연결된 제2 저항 및 상기 제3 저항의 타단과 접지 사이에 연결된 제4 저항을 포함하며, 상기 제1 저항과 제2 저항의 접속노드를 통해 제1 감쇠기에 제1 이득제어전압을 공급하고, 상기 제3 저항과 제4 저항의 접속노드를 통해 제2 감쇠기에 제2 이득제어전압을 공급하며, 상기 제2 제어전압 생성부는 상기 메인 제어전압이 입력되는 노드와 각각의 일단이 연결된 제5 저항 및 제7 저항; 상기 제5 저항의 타단과 접지 사이에 연결된 제6 저항; 상기 제7 저항의 타단과 접지 사이에 연결된 제8 저항을 포함하며, 상기 제5 저항과 제6 저항의 접속노드를 통해 제3 감쇠기에 제3 이득제어전압을 공급하고, 상기 제7 저항과 제8 저항의 접속노드를 통해 제4 감쇠기에 제4 이득제어전압을 공급할 수 있다.

본 발명의 일실시형태에서, 상기 신호분리부는, 올패스 필터를 포함할 수 있다.

본 발명의 일실시형태에서, 상기 신호 결합부는, 상기 제1 및 제2 이득 조정부에서 출력되는 신호에 정의 이득을 각각 제공하는 제1 및 제2 증폭기를 포함할 수 있다. 이 실시형태에서, 상기 제1 및 제2 증폭기의 출력단은 상호 접속되어 각각의 출력 신호를 전류 결합 방식으로 상호 결합할 수 있다.

본 발명에 따른 벡터 변조기는 이득의 크기에 관계없이 위상이 일정한 값을 가지면서 높은 조정 능력을 갖는다. 즉, 본 발명에 따른 벡터 변조기는 이득을 조정할 수 있는 메인 제어전압의 범위가 넓어지므로 감쇠이득의 미세한 조정이 가능하다. 따라서, 본 발명에 따른 벡터 변조기는 전치 왜곡 시스템에서 요구하는 이득의 크기와 위상의 미세조정이 가능하게 할 수 있다. 또한 본 발명에 따르면, 메인 제어전압의 변동에 따라 변동하는 이득의 크기가 작아지므로 노이즈에 더욱 둔감하면서 정확한 조정이 가능하다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다는 점을 유념해야 할 것이다.

도 1은 본 발명의 일실시형태에 따른 벡터 변조기의 블록 구성도이다.

도 1에 도시된 바와 같이, 본 발명의 일실시형태는, 입력 신호를 서로 다른 위상을 갖는 두 신호로 분리하여 출력하는 신호 분리부(11)와, 분리된 신호 각각의 이득을 조정하는 제1 및 제2 이득 조정부(12, 14)와, 상기 제1 및 제2 이득 조정부(12, 14)에 의해 이득 조정된 신호를 상호 결합하여 하나의 신호로 출력하는 신호 결합부(16)를 포함하여 구성된다.

상기 신호 분리부(11)는 입력되는 신호를 서로 다른 위상, 예를 들어 90°의 위상차를 갖는 두 신호로 분리하여 출력한다. 즉, 신호 분리부(11)는 입력 신호를 서로 90°의 위상차를 갖는 인-페이즈(In-phase) 신호(I-신호)와 쿼더러쳐-페이즈(Quadrature-phase) 신호(Q-신호)로 분리하여 두 개의 신호 경로로 각각 출력할 수 있다.

본 발명에서, 상기 신호 분리부(11)는 올패스 필터(all-pass filter)로 구현될 수 있다. 올패스 필터의 일례는 도 7의 참조부호 "11"에 도시된 것과 같이 캐패시터, 인덕터 및 저항으로 구성될 수 있다. 이 올패스 필터는 무선 주파수(Radio Frequency: RF) 입력 신호를 임의의 위상차를 가지는 두 개의 신호로 분리할 수 있으며, 이 분리된 두 신호와 위상이 각각 반대인 두 개의 신호를 추가적으로 생성할 수 있다. 이와 같은 올패스 필터의 특성으로 인해, 도 7에 도시된 것과 같이 그 다음 단에 오는 블록들을 차동 구조 형태로 구현하는 것을 가능하게 할 수 있으며, 특히 CMOS 공정에서 널리 사용될 수 있다. 도 7에 도시된 것과 같이, 올패스 필터의 후단에 차동 구조 회로를 연결할 경우, 이 벡터 변조기의 이득의 위상은 360도가 아닌, 두 신호의 위상차 사이에서 출력 범위가 결정되게 된다. 도시하지는 않았지만, 신호 분리부(11)로서 전술한 올패스 필터 이외에도 당 기술분야에서 알려진 다른 구조의 신호 분리 회로 구조가 채용될 수도 있다.

상기 이득 조정부(12, 14)는 각각의 신호경로에 하나씩 구비되어 신호 분리부(11)에 의해 분리되어 각 신호 경로로 출력되는 하나의 신호에 대한 이득을 조정한다. 상기 이득 조정부(12, 14) 각각은 상기 제어전압 생성부(13, 15)에서 출력되는 이득제어전압을 입력받아 그 크기에 따라 감쇠이득이 결정되는 복수의 감쇠기(121, 122, 141, 142)를 포함할 수 있다. 각 신호 경로에 배치되는 이득 조정부(12, 14)에는 각각 별도의 제어전압 생성부(13, 15)에서 출력되는 제어전압을 입력받아 개별적인 이득 조정이 이루어질 수 있다.

도 2는 본 발명의 일실시형태에 적용되는 감쇠기의 일례를 도시한 회로도이다. 도 2에 도시된 바와 같이, 본 발명의 일실시형태에 적용되는 감쇠기는, 능동소자인 제1, 2 트랜지스터(T1, T2)와, 복수의 저항(R1-R5)을 포함하여 구성될 수 있다. 구체적으로, 제1 트랜지스터(T1)는, 상기 제어전압 생성부(13, 15)에서 출력되는 이득제어전압이 인가되는 게이트와 이득을 감쇠시키고자 하는 신호가 입력되는 소스와 상기 제2 트랜지스터(T2)의 소스와 연결된 드레인을 포함할 수 있다. 또한, 제2 트랜지스터(T2)는, 상기 이득제어전압에 인가되는 게이트와, 상기 제1 트랜지스터(T1)의 드레인과 연결된 소스와 이득이 감쇠된 신호가 출력되는 드레인을 포함할 수 있다. 또한, 제1 저항(R1)은 상기 제1 트랜지스터(T1)의 소스와 드레인 사이에 연결되고, 상기 제2 저항(R2)은 상기 제2 트랜지스터(T2)의 소스와 드레인 사이에 연결되며, 상기 제3 저항(R3)은 상기 제1 트랜지스터(T1)의 드레인과 접지 사이 에 연결될 수 있다. 상기 이득제어전압은 저항(R4, R5)를 통해 트랜지스터(T1, T2)의 게이트로 인가될 수 있다. 전술한 것과 같은 감쇠기 구조는 이득제어전압의 크기에 따라 상기 트랜지스터(T1, T2)의 소스-드레인 간의 저항값이 조정됨으로써 입력되는 신호의 감쇠이득을 제어할 수 있다. 또한, 트랜지스터(T1, T2)의 소스와 드레인 사이에 연결된 제1 및 제2 저항(R1, R2)에 의해 입력 및 출력의 매칭 조건을 유지하면서 동시에 전달 경로의 위상 변화를 제거할 수 있다. 즉, 본 발명의 감쇠기 구조는 입력단과 출력단이 예를 들어, 50Ω 매칭을 형성하면서도 감쇠이득의 위상이 그 크기에 상관없이 일정하게 유지될 수 있게 할 수 있다. 이는, 감쇠이득의 크기와 무관하게 한 신호경로에서의 위상의 변화가 없어야 이후 신호 결합부에서 두 신호의 벡터 합(vector sum)이 바람직하게 이루어 질 수 있게 한다.

한편, 도 3은 도 1에 도시된 것과 같은 감쇠기의 트랜지스터(T1, T2)의 사이즈 및 이득제어전압의 크기에 따른 감쇠이득의 변동을 도시한 그래프이다. 도 3에 도시된 바와 같이, 단일 감쇠기의 구조를 사용하는 경우, 작은 사이즈의 트랜지스터를 적용하면 이득제어전압의 크기에 따라 조정할 수 있는 감쇠이득의 폭이 매우 좁고 큰 사이즈의 트랜지스터를 적용하면 감쇠이득을 제어할 수 있는 이득제어전압의 조정폭이 매우 좁아진다. 즉, 단일 감쇠기로는 주어진 범위의 제어전압을 이용하여 원하는 감쇠 이득의 변동 폭 내에서 감쇠이득의 미세조정이 매우 어렵다. 감쇠 이득의 변동을 미세하게 조정하기 위해서는 주어진 제어전압의 범위 내에서 감쇠 이득이 원하는 범위만큼 거의 선형적으로 변동되도록 제어전압과 감쇠이득의 관계가 형성되어야 한다.

이러한 감쇠이득의 미세조정을 위해, 본 발명은 도 4에 도시된 것과 같이 이득 조정부와 제어전압 생성부를 구성할 수 있다. 도 4는 본 발명의 일실시형태에 따른 벡터 변조기에 적용된 이득 조정부 및 제어전압 생성부의 상세 회로도이다. 도 4에 도시된 것과 같이, 본 발명의 일실시형태에 따른 벡터 변조기의 이득 조정부는 도 3에 도시된 것과 같은 감쇠기(121, 122)를 상호 직렬 연결하고, 제어전압 생성부(13)는 외부로부터 입력되는 메인 제어전압(Vctrl)을 저항(R6-R9)을 이용한 전압 분배 방식으로 분압하여 감쇠기(121, 122)의 이득제어 전압을 생성할 수 있다.

상기 메인 제어전압(Vctrl)은 외부로부터 입력되는 신호로써 그 변동 범위가 제한적이다. 예를 들어, 상기 메인 제어전압(Vctrl)은 0 내지 3.3 V의 크기로 그 범위가 한정될 수 있다. 전술한 바와 같이, 이 메인 제어전압(Vctrl)이 하나의 감쇠기에 직접 이득제어 전압으로 인가되면 도 3의 그래프와 같이 제어할 수 있는 감쇠이득폭이 매우 좁거나, 이득폭을 제어할 수 있는 메인 제어전압의 범위가 매우 제약된다. 그러나, 도 4에 도시된 거과 같이, 이 메인 제어전압(Vctrl)을 저항(R6-R9)을 이용하여 분압한 서로 다른 크기의 전압을 이득제어 전압으로서 각각의 감쇠기에 제공하는 경우, 이득제어 전압의 크기가 메인 제어전압보다 감소하기 때문에 큰 사이즈의 트랜지스터를 적용한 경우 발생하는 급격한 감쇠 이득 변화를 제한할 수 있을 뿐만 아니라, 각각의 감쇠기에 서로 다른 크기의 이득 제어전압이 인가되게 함으로써 메인 제어전압(Vctrl)의 크기 변동에 따라 두 감쇠기의 감쇠이득 변도 특성을 다르게 설정함으로써 메인 제어전압(Vctrl)의 변동에 따른 두 감쇠기의 감 쇠이득 합이 거의 선형적으로 변동되도록 설정할 수 있다.

도 4에서 제1 감쇠기(121)에 제공되도록 저항(R6, R7)에 의해 분압되어 형성되는 전압을 제1 이득제어전압이라 하고, 제2 감쇠기(122)에 제공되도록 저항(R8, R9)에 의해 분압되어 형성되는 전압을 제2 이득제어전압이라고 하면, 상기 저항(R6-R9)의 적절한 저항값 선택에 따라 상기 제1,2 이득제어전압의 크기는 일정한 비율로 유지될 수 있다. 예를 들어, 제1 이득제어전압의 크기가 제2 이득제어전압의 크기보다 크게 저항값이 결정되면, 메인 제어전압(Vctrl)의 크기가 증가할수록 더 큰 값의 이득제어전압이 인가되는 제1 감쇠기의 감쇠이득은 먼저 증가하고 더 작은 값의 이득제어전압이 인가되는 제2 감쇠기의 감쇠이득은 메인 제어전압(Vctrl)의 크기가 더 증가하였을 때 감쇠이득이 증가할 수 있다. 이러한 특성은 도 5의 (a)에 도시된다. 도 5의 (a)에서 참조부호 '51'은 제1 이득제어전압이 인가되는 제1 감쇠기의 감쇠이득 특성을 나타내고, 참조부호 '52'는 제2 이득제어전압이 인가되는 제2 감쇠기의 이득 특성을 나타낸다. 이와 같이, 하나의 메인 제어전압(Vctrl)의 크기 변동에 따라 각 감쇠기는 서로 다른 감쇠이득 변동 특성을 타나낸다. 본 발명에서는 복수의 감쇠기가 상호 직렬연결되므로, 두 감쇠이득은 상호 합산되어, 도 5의 (b)에 도시한 것과 같이, 메인 제어전압(Vctrl)의 변동 범위(0 - 3.3 V)에서 거의 선형적으로 변동될 수 있다. 이와 같이, 본 발명은 메인 제어전압(Vctrl)의 변동 범위 전체에서 원하는 감쇠이득의 변동을 거의 선형적으로 이루어낼 수 있으며, 이를 통해 메인 제어전압(Vctrl)의 조정에 따라 이득조정부의 감쇠이득을 미세하게 조정하는 것이 가능해 진다.

도 1 내지 도 5에서는 하나의 신호 경로에 적용된 이득조정부와 제어전압 생성부에 대해 설명하였으나, 다른 경로에도 동일한 구조의 이득조정부와 제어전압 생성부가 적용될 수 있으므로 다른 경로에 대한 추가적인 설명을 생략하기로 한다. 또한, 도 1 내지 도 5에서 이득조정부는 두개의 감쇠기로 구성된 예를 설명하고 있으나, 필요에 따라 셋 이상의 감쇠기를 포함할 수도 있으며, 이러한 감쇠기의 개수는 삽입 손실의 관점에 따라 당업자가 용이하게 변경할 수 있는 것이다.

다시 도 1을 참조하면, 상기 신호 결합부(16)는 상기 제1 및 제2 이득 조정부(12, 14)에서 이득 조정된 신호를 상호 결합하여 하나의 신호로 출력한다. 더욱 구체적으로 상기 신호 결합부(16)는 도 7에 도시된 것과 같이, 상기 제1 및 제2 이득 조정부(12a, 14a 또는 12b, 14b)에서 출력되는 신호에 정의 이득을 각각 제공하는 제1 및 제2 증폭기(161, 162)를 포함하며, 상기 제1 및 제2 증폭기(161, 162)의 출력단은 상호 접속되어 각각의 출력 신호를 전류 결합 방식으로 상호 결합할 수 있다. 예를 들어, 상기 제1 및 제2 증폭기(161, 162)을 구성하는 트랜지스터의 드레인단을 상호 접속하여 전류 결합 방식의 신호 결합부를 구현할 수 있다. 이와 같은 전류 결합 방식을 적용하는 경우 별도의 인-페이즈 결합기를 사용하는 종래의 신호 결합부에 비해 회로 사이즈를 감소시킬 수 있다.

도 6은 (a)는 통상적인 벡터 변조기의 특성을 도시한 폴라 플롯이며, (b)는 본 발명의 일실시형태에 따른 벡터 변조기의 특성을 도시한 폴라 플롯이다. 도 6의 (a) 및 (b)에 도시된 것과 같이, 통상적인 벡터 변조기에 비해 본 발명의 일실시형태에 따른 벡터 변조기는 이득의 범위를 제한할 수 있으며, 이에 따라 제약된 제어 전압의 범위 내에서 벡터 변조기의 이득을 미세하게 조정할 수 있다.

도 7은 차동 구조에 적용된 본 발명의 일실시형태에 따른 벡터변조기의 일례를 도시한다. 신호 분리부(11)로 사용된 올패스 필터의 두 입력단으로는 서로 반대위상의 차동 신호(Vin+, Vin-)가 입력되고, 올패스 필터는 이 각각의 차동 신호를 분리하여 상호 90°의 위상차를 갖는 신호로 출력한다. 즉, 입력 신호(Vin+)를 분리하여 두 신호(Vi+, Vq+)로 출력하고, 입력 신호(Vin-)를 분리하여 두 신호(Vi-, Vq-)로 출력한다. 각각 출력된 신호는 전술한 것과 같은 이득 조정부(12a, 12b, 14a, 14b)에 의해 이득조정되고, 신호 결합부(16)에 포함된 증폭기(161, 162)의 출력단에서 전류 결합방식으로 결합되어 출력된다(Vout+, Vout-).

이상에서 설명한 바와 같이, 본 발명에 의한 벡터 변조기의 이득 조정부(12, 14)는 이득의 크기에 관계없이 위상이 일정한 값을 가지면서 높은 조정 능력을 갖는 감쇠기를 포함한다. 이러한 감쇠기에서는 이득을 조정할 수 있는 메인 제어전압의 범위가 넓어지므로 감쇠이득의 미세한 조정이 가능하다. 따라서, 본 발명에 따른 벡터 변조기는 전치 왜곡 시스템에서 요구하는 이득의 크기와 위상의 미세조정이 가능하게 할 수 있다. 또한, 본 발명에 따르면, 메인 제어전압의 변동에 따라 변동하는 이득의 크기가 작아지므로 노이즈에 더욱 둔감하면서 정확한 조정이 가능 하다.

본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

도 1은 본 발명의 일실시형태에 따른 벡터 변조기의 블록 구성도이다.

도 2는 본 발명의 일실시형태에 적용되는 감쇠기의 일례를 도시한 회로도이다.

도 3은 도 2에 도시된 것과 같은 감쇠기의 트랜지스터의 사이즈 및 이득제어전압의 크기에 따른 감쇠이득의 변동을 도시한 그래프이다.

도 4는 본 발명의 일실시형태에 따른 벡터 변조기에 적용된 이득 조정부 및 제어전압 생성부의 상세 회로도이다.

도 5의 (a)는 본 발명의 일실시형태에 따른 벡터 변조기에서, 메인 제어전압의 크기 변동에 따른 각 감쇠기의 감쇠이득 특성을 도시한 그래프이며, (b)는 각 감쇠기의 감쇠이득을 합산한 최종 감쇠이득을 도시한 그래프이다.

도 6은 (a)는 통상적인 벡터 변조기의 특성을 도시한 폴라 플롯이며, (b)는 본 발명의 일실시형태에 따른 벡터 변조기의 특성을 도시한 폴라 플롯이다.

도 7은 차동 신호에 사용된 본 발명의 일실시형태에 따른 벡터 변조기의 회로도이다.

Claims (5)

1. 입력신호를 서로 다른 위상을 갖는 두 신호로 분리하는 신호 분리부;

   상기 신호 분리부에 의해 분리된 신호 중 하나의 이득을 조정하며 서로 다른 크기의 이득제어 전압에 의해 가변되는 감쇠이득을 갖는 직렬 연결된 둘 이상의 감쇠기를 갖는 제1 이득 조정부;

   외부에서 입력받은 하나의 메인 제어전압을 분배하여 상기 제1 이득 조정부에 포함된 감쇠기들의 이득제어 전압을 생성하는 제1 제어전압 생성부;

   상기 신호 분리부에 의해 분리된 신호 중 나머지 하나의 이득을 조정하며 서로 다른 크기의 이득제어 전압에 의해 가변되는 감쇠이득을 갖는 직렬 연결된 둘 이상의 감쇠기를 갖는 제2 이득 조정부;

   외부에서 입력받은 하나의 메인 제어전압을 분배하여 상기 제2 이득 조정부에 포함된 감쇠기들의 이득제어 전압을 생성하는 제2 제어전압 생성부; 및

   상기 제1 및 제2 이득 조정부에서 이득 조정된 신호를 상호 결합하는 신호 결합부를 포함하는 입력신호의 이득조절이 가능한 벡터 변조기.
2. 제1항에 있어서, 상기 감쇠기는,

   상기 이득제어전압이 게이트에 인가되며, 이득을 감쇠시킬 신호가 소스로 입력되는 제1 트랜지스터;

   상기 이득제어전압이 게이트에 인가되며 상기 제1 트랜지스터의 드레인에 소스가 연결되며 이득이 감쇠된 신호가 드레인으로 출력되는 제2 트랜지스터;

   상기 제1 트랜지스터의 소스와 드레인 사이에 연결된 제1 저항;

   상기 제2 트랜지스터의 소스와 드레인 사이에 연결된 제2 저항; 및

   상기 제1 트랜지스터의 드레인과 접지 사이에 연결된 제3 저항을 포함하는 것을 특징으로 하는 입력신호의 이득조절이 가능한 벡터 변조기.
3. 제1항에 있어서,

   상기 제1 이득 조정부는 직렬 연결된 제1 감쇠기 및 제2 감쇠기를 포함하고,

   상기 제2 이득 조정부는 직렬 연결된 제3 감쇠기 및 제4 감쇠기를 포함하며,

   상기 제1 제어전압 생성부는 상기 메인 제어전압이 입력되는 노드와 각각의 일단이 연결된 제1 저항 및 제3 저항; 상기 제1 저항의 타단과 접지 사이에 연결된 제2 저항 및 상기 제3 저항의 타단과 접지 사이에 연결된 제4 저항을 포함하며, 상기 제1 저항과 제2 저항의 접속노드를 통해 제1 감쇠기에 제1 이득제어전압을 공급하고, 상기 제3 저항과 제4 저항의 접속노드를 통해 제2 감쇠기에 제2 이득제어전압을 공급하며,

   상기 제2 제어전압 생성부는 상기 메인 제어전압이 입력되는 노드와 각각의 일단이 연결된 제5 저항 및 제7 저항; 상기 제5 저항의 타단과 접지 사이에 연결된 제6 저항; 상기 제7 저항의 타단과 접지 사이에 연결된 제8 저항을 포함하며, 상기 제5 저항과 제6 저항의 접속노드를 통해 제3 감쇠기에 제3 이득제어전압을 공급하고, 상기 제7 저항과 제8 저항의 접속노드를 통해 제4 감쇠기에 제4 이득제어전압을 공급하는 것

   을 특징으로 하는 입력신호의 이득 조절이 가능한 벡터 변조기.
4. 제1항에 있어서, 상기 신호분리부는,

   올패스 필터를 포함하는 것을 특징으로 하는 입력신호의 이득조절이 가능한 벡터 변조기.
5. 제1항에 있어서, 상기 신호 결합부는,

   상기 제1 및 제2 이득 조정부에서 출력되는 신호에 정의 이득을 각각 제공하는 제1 및 제2 증폭기를 포함하며, 상기 제1 및 제2 증폭기의 출력단은 상호 접속되어 각각의 출력 신호를 전류 결합 방식으로 상호 결합하는 것을 특징으로 하는 입력신호의 이득조절이 가능한 벡터 변조기.

Images