KR101067470B1

KR101067470B1 - Ｉｑ 디지털 벡터 변조기

Info

Publication number: KR101067470B1
Application number: KR1020090121663A
Authority: KR
Inventors: 홍성철; 구본현
Original assignee: 한국과학기술원
Priority date: 2009-12-09
Filing date: 2009-12-09
Publication date: 2011-09-27
Also published as: KR20110064892A

Abstract

본 발명은 IQ(INVERSE QUANTIZATION) 디지털 벡터 변조기에 관한 것으로서, 입력부(502)를 통해 인가받은 신호를 0^o, 90^o 의 두 신호로 생성하는 IQ 신호 생성기(503); 두 신호를 각각 0^o 및 180^o 의 두 위상을 스위칭 하는 180^o 디지털 위상 변위기(504a, 504b); 180^o 디지털 위상 변위기(504a, 504b)를 통과한 신호들의 진폭을 변화시키는 다중-bit 디지털 감쇠기(505a, 505b); 진폭이 변환된 두 신호(506a, 506b)를 결합시키는 2-방향 전력 결합기(507); 및 결합된 신호를 출력하는 출력부(508); 를 포함한다.

상기와 같은 본 발명에 따르면, 아날로그 제어 방식을 가지는 벡터 변조기를 완전한 디지털 제어 방식으로 대체할 수 있게 되므로, D/A 변환기(Digital-to-Analog Converter) 를 사용할 필요가 없다. 따라서, D/A 변환기 등에 의해 보다 복잡해지는 위상 배열 시스템 등을 상당 부분 효율적으로 구성할 수 있도록 하는 효과가 있다.

벡터 변조기, 위상 변조기, 감쇠기, 트랜지스터, 스위치, 디지털, IQ 신호 발생기, 전력 결합기

Description

ＩＱ 디지털 벡터 변조기{IQ INVERSE QUANTIZATION DIGITAL VECTOR MODULATOR}

본 발명은 IQ(INVERSE QUANTIZATION) 디지털 벡터 변조기에 관한 것으로서, 더욱 상세하게는 별도의 A/D변환기 없이 완전한 디지털 제어가 가능하도록 하되, nMOS 스위치를 이용하여 삽입손실을 최소화하는 수동형 회로를 구성한 IQ 디지털 벡터 변조기를 제공하며, 벡터 분포의 균일성을 향성시킴과 아울러, 특정 위상에서의 진폭 변조에 의한 벡터 오차를 최소화 하는 기술에 관한 것이다.

위상 배열 시스템(phased array systems)이나 캐리어 변조(carrier modulation)를 수행하는 고주파 시스템의 경우, 신호의 위상 및 진폭의 제어를 가능하도록 하는 가변 위상 변위기와 가변 감쇠기(혹은 가변 증폭기) 또는 벡터 변조기를 내부에 가지고 있다.

위상 배열 시스템의 경우, 빔(beam)을 형성하기 위해 배열 안테나를 구성한다. 이 때, 수 백 혹은 수 천개 이상의 벡터 변조기가 사용된다. 이러한 대량의 회로를 신뢰성 있고 효율적으로 제어하기 위해서 디지털 방식의 제어가 되는 것이 유리하다.

오늘날까지 벡터 변조기는 반도체 기술을 기반으로 한 트랜지스터를 사용하여 구현이 되어 왔으나, 위상 및 진폭 제어를 주로 아날로그 방식에 의존한 상태에서 연구 및 개발이 진행되어 왔다.

[Mahesh Kumar, Raymond J. Menna, Ho-Chung Huang, "Broad-Band Active Phase Shifter Using Dual-Gate MESFET," IEEE Transaction on Microwave Theory and Techniques, vol. 29, no. 10, pp. 1098??1102, Oct. 1981]. 이 보고서에서는 도 1a에서 명시된 바와 같이, 입력부(102)를 통해 신호를 받아 밸런스 신호 생성기(180^o Balun)(103)을 통해 차동 신호를 만들고 각각의 신및호가 3 dB 방향성 커플러(3 dB Directional coupler)(104)를 거치게 되면, 0^o, 90^o, 180^o및 270^o의 직교 신호가 생성이 된다.

이들 신호는 각각 다음단의 가변 이득 증폭기(105)를 통해 진폭을 조절하게 되고, 진폭이 변조된 0^o, 90^o, 180^o및 270^o 의 직교 신호는 IQ 벡터를 합성하기 위해 4-방향 전력 결합기(4-way power combiner)(106)를 거치게 되어 출력부(107)로 최종 신호가 나타난다.

도 1b 는 예시로 생성된 벡터를 나타내며, 네 개의 직교 성분의 신호(109a, 109b, 109c 및 109d)가 합성되어 최종 벡터 신호(110)가 생성된다. 이러한 방식은 4개의 가변 이득 증폭기를 사용해야 하므로 복잡한 위상 배열 시스템을 구성하려면 D/A 변환기의 복잡도나 전력 소모 등에 불리하고, 네 개의 직교 신호를 생성 및 합성하기 위해 거대한 수동 소자가 많이 사용이 된다.

[Seward T. Salvage, Edward E. Messer, Jr., "MONOLITHIC VECTOR MODULATOR/COMPLEX WEIGHTING USING ALL-PASS NETWORK," US Patent, no. 4,806,888. Feb. 1989]. 이 보고서에서는 도 2a 에서 명시된 바와 같이, 입력부(202)로 신호를 받아 밸런스 IQ 신호 생성기로서 전대역 네트워크 (All-pass network)(203)를 사용하였다.

생성된 신호는 두 개의 차동 증폭기(204a 및 204b)를 거쳐 네 개의 직교 신호가 생성이 되고, 각각 감쇠기(205)를 거치면서 진폭 변조가 이루어진 네 개의 직교 신호(206a, 206b, 206c 및 206d)가 4-방향 전력 결합기(207)를 통해 출력부(208)에 최종 신호가 나타나게 된다.

도 2b 는 예시로 생성된 벡터를 나타내며, 네 개의 직교 성분의 신호(209a, 209b, 209c 및 209d)가 합성되어 최종 벡터 신호(210)가 생성된다. 이 방식은 네 개의 이중 게이트 (dual gate) MESFET을 사용하므로 역시 아날로그 제어를 하게 된다.

[Pei-Si Wu, Hong-Yeh Chang, Ming-Da Tsai, Tian-Wei Huang, Huei Wang "New Miniature 15-20 GHz Continuous-Phase/Amplitude Control MMICs Using 0.18-um CMOS Technology," IEEE Transaction on Microwave Theory and Techniques, vol. 52, no. 1, pp. 10??20, Jan. 2006]. 이 보고서에서는 도 3 및 도 4 에 명시된 구조를 제시하였다.

먼저, 도 3a 은 입력부(302)로 신호를 받아 밸런스 신호 생성기 (180^o Balun)(303)을 통해 차동 신호를 만들고 각 신호를 1차 가변 이득 증폭기(304)를 통해 변조를 하게 된다.

변조된 신호를 3 dB 방향성 커플러(305)를 지난 후, 다시 2차 가변 이득 증폭기(306)를 지나면 최종 신호(307a 및 307b)가 생성되며 이를 2-방향 전력 결합기(308)를 통과시켜 출력부(309)로 신호를 얻는다. 1차 및 2차 이득 증폭기의 이득을 적절히 제어하여 벡터의 위상과 진폭을 결정할 수 있다.

도 3b 는 예시로 생성된 벡터를 나타내며, 네 개의 직교 성분의 신호 크기는 각 1, 2차 가변 이득 증폭기의 이득 조절로 결정이 된다. 두 개의 1차 이득 증폭기(304)의 이득 A₁ 이 A₃ 보다 큰 경우라면, 2차 이득 증폭기(306)를 거치면 신호(310a 및 310b)로 나타나고, 2-방향 전력 결합기를 거치면 (312)와 같은 신호가 생성된다.

반대로 두 개의 1차 이득 증폭기(304)의 이득 A₁ 이 A₃ 보다 작은 경우라면, 2차 이득 증폭기(306)를 거치면 신호(312a 및 312b)로 나타나고, 2-방향 전력 결합기를 거치면(313)의 신호가 생성된다. 그러나, 4 개의 가변 이득 증폭기를 아날로그 제어를 하여야 하며, 3 dB 방향성 커플러를 사용해야 한다.

도 4a 는 입력부(402)로 신호를 받아 밸런스 신호 생성기 (180^o Balun)(403)를 통해 차동 신호를 만든 후, 각 신호를 반사형 위상 변위기로서 Varactor(405)가 연결된 3 dB 방향성 커플러(404)를 통해 90^o - 180^o 및 270^o - 360^o의 가변 위상 신 호를 만들게 된다.

이를 진폭 변조하기 위해 가변 이득 증폭기(406)를 통과시킨 후, 생성된 신호(407a 및 407b)는 2-방향 전력 결합기(408)를 통해 출력부(409)로 신호를 인가한다. 도 4b 는 예시로 생성된 벡터를 나타내며, 3 dB 방향성 커플러(404)를 통과한 신호(410a 및 410b)는 Varactor 조절에 따른 위상 변화에 따라 각각 1, 3 사분면에 위치하게 되고, 이 두 신호가 각각 가변 이득 증폭기(406)를 통과한 후 결합이 되어 최종 신호 411이 생성된다. 이 방식은 Varactor 및 가변 이득 증폭기의 제어가 아날로그 방식으로 이루어진다.

본 발명은, 완전한 디지털 제어가 가능한 IQ 벡터 변조기를 형성하기 위하여 IQ 신호 생성기와 2-방향 전력 결합기 및 디지털 제어가 가능한 위상 변위기와 신호 감쇠기를 사용하였다. 그리고, 벡터 분포의 균일성 및 특정 위상에서 진폭 변조에 의한 벡터 오차를 줄이기 위한 방법을 고안하였다. 또한 디지털 제어가 가능하면서 신호 이득을 향상시킬 수 있는 구조를 제안하였다.

본 발명의 목적은, 별도의 D/A 변환기 (analog-to-digital converter) 없이 완전한 디지털 제어가 가능하며, nMOS 스위치를 이용한 수동형 회로로 구성되는 것으로, IQ 디지털 벡터 변조기를 제공함에 있다.

그리고, 본 발명의 또 다른 목적은, 수동형 구조의 단점인 삽입손실을 줄이기 위해 적절한 이득을 가지는 이득 증폭기 (gain amplifier)를 각 I-및 Q-채널에 사용함으로서, IQ 디지털 벡터 변조기를 제공함에 있다.

이러한 기술적 과제를 달성하기 위한 본 발명의 IQ 디지털 벡터 변조기은, 입력부(502)를 통해 인가받은 신호를 0, 90^o 의 두 신호로 생성하는 IQ 신호 생성기(503); 두 신호를 각각 0^o 및 180^o 의 두 위상을 스위칭 하는 180^o 디지털 위상 변위기(504a, 504b); 180^o 디지털 위상 변위기(504a, 504b)를 통과한 신호들의 진폭을 변화시키는 다중-bit 디지털 감쇠기(505a, 505b); 진폭이 변환된 두 신호(506a, 506b)를 결합시키는 2-방향 전력 결합기(507); 및 결합된 신호를 출력하는 출력부(508); 를 포함한다.

상기와 같은 본 발명에 따르면, 아날로그 제어 방식을 가지는 벡터 변조기를 완전한 디지털 제어 방식으로 대체할 수 있게 되므로, D/A 변환기를 사용할 필요가 없다. 따라서, D/A 변환기 등에 의해 보다 복잡해지는 위상 배열 시스템 등을 상당 부분 효율적으로 구성할 수 있도록 하는 효과가 있다.

본 발명의 구체적인 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 할 것이다. 또한, 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.

이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명한다.

도 5 는 본 발명에 따른 IQ 디지털 벡터 변조기를 도시한 구성도이고, 도 6 은 도 5 의 기본 구성단위 중 하나인 180^o 디지털 위상 변위기(504a, 504b)의 회로도를 나타낸다. 또한, 도 7a 및 7b 는 도 5의 기본 구성단위 중 하나인 낮은 통과 위상 변동을 가지는 1-bit 디지털 감쇠기의 구조를 나타내며, 도 7c 는 도 7a 및 7b 등으로 구성된 n-bit 디지털 감쇠기의 구조를 나타낸다.

도 5 의 구조 자체는 아날로그 방식으로 구현하는 한에서는 이미 알려진 구성 방법이나, 완전한 디지털 제어가 가능하도록 하기 위해서는 별도의 방법이 필하며, 이것은 위상 변위기와 감쇠기를 디지털로 제어하여 IQ 벡터 변조기를 구성해야 함을 밝혀둔다.

도 5 에 도시된 바와 같이, 입력부(502)를 통해 인가받은 신호는 IQ 신호 생성기(503)를 거쳐 0, 90^o 의 두 신호를 생성한다. 이 두 신호는 각각 0^o 및 180^o 의 두 위상을 스위칭 하는 180^o 디지털 위상 변위기(504a, 504b)를 통과하고 진폭 변화를 위한 다중-bit 디지털 감쇠기(505a, 505b)를 통과한다. 여기에, 사용된 다중-bit 디지털 감쇠기는 통과 위상 변동이 낮은 특성을 가지도록 구성된다.

이렇게 처리된 두 신호(506a, 506b)는 최종적으로 2-방향 전력 결합기(507)를 거쳐 출력부(508)를 통해 나타나게 된다.

도 6 은 도 5 의 180^o 디지털 위상 변위기의 회로도를 나타낸다. 입력부(602)에서 신호를 받아 상보적으로 동작하는 스위치(603a 혹은 604a)를 거쳐 각각 고대역 필터(high pass filter)(605) 또는 저대역 필터 (low pass filter)(606)을 거친 후, 다시 상보적으로 동작하는 스위치(603b 혹은 604b)를 거쳐 최종 출력부(611)로 신호가 나오게 된다.

이때, 스위치(603a, 603b, 604a, 604b)는 각각 nMOS 트랜지스터를 사용하고 각각의 게이트 단자에 높은 직렬 저항(607, 608, 609, 610)을 거쳐 제어 전압을 인가하게 되는데, 스위치(603a 및 604a) 그리고, 스위치(603b 및 604b)는 각각 SPDT (single-pole-double-throw) 스위치와 동일하게 작동하며, 각각 스위치의 제어 전압은 개별적으로 제어가 가능하다.

도 7 은 도 5 의 다중-bit 디지털 감쇠기의 세부 회로도 및 전체 구성도를 나타낸 도면이다.

도 7a 는 Pi-형 디지털 감쇠기 구조를 형성하는 것으로, 입력부(702)와 출력부(708) 사이에 직렬 스위치(703)가 연결되어 있고, 또한 입력부(702)와 출력부(708)에 각각 병렬 스위치(704) 및 이에 직렬 접속된 저항(705)으로 구성된다.

그리고, 낮은 통과 위상 변동을 가지도록 저대역 통과 필터로서 병렬 캐패시턴스(707)를 사용하였고, 직렬 저항(706)을 양단에 접속하여 원하는 신호 감쇠가 가능하도록 구성되고, 직렬 스위치(703)는 병렬 스위치(704)와 상보적(相補的)으로 동작을 하며, 직렬 스위치(703)가 턴-온(turn-on) 되면 기준 상태로 전환되고, 턴-오프(turn-off) 되면 감쇠 상태로 전환되어 1-bit 디지털 제어가 가능하다.

도 7b는 T-형 디지털 감쇠기 구조를 가지는 것으로, 입력부(710)와 출력부(717) 사이에 직렬 스위치(711)가 연결되어 있고, 정합을 위한 저항(714)이 연결되도록 구성되고, 저항(714)의 가운데에 병렬 스위치(712) 및 이에 직렬 접속된 저항(713)으로 구성된다.

그리고, 낮은 통과 위상 변동을 가지도록 저대역 통과 필터로서 병렬 캐패시턴스(716)를 구비하였고, 직렬 저항(715)을 입력부(710)와 출력부(717) 양단에 접속하여 원하는 신호 감쇠가 가능하도록 하였다. 이때, 직렬 스위치(711)는 병렬 스위치(712)와 상보적으로 동작을 하며, 직렬 스위치(711)가 턴-온(turn-on) 되면 기준 상태로 전환되고, 턴-오프(turn-off) 되면 감쇠 상태로 전환되어 1-bit 디지털 제어가 가능하다.

도 7c 는 상기한 도 7a 및 도 7b 에 명시된 구조를 1-bit 디지털 감쇠기로 하여, N-bit 디지털 감쇠기를 구성한 것으로, 각각의 1-bit 디지털 감쇠기들 사이에 정합을 위하여 인덕턴스 성분을 삽입하여 구성된다.

이하, 도 8a 을 참조하여 본 발명에 따른 IQ 디지털 벡터 변조기의 작동 원리에 대해 살피면 아래와 같다.

도 8a 은 180^o 디지털 위상 변위기의 위상 변화와 디지털 감쇠기의 진폭 변화에 따른 특정 벡터의 생성 예시를 도시한 도면인바, 먼저, 도 8a 는 상기 도 5 의 180^o 디지털 위상 변위기를 두 개의 SPDT 스위치 및 고대역/저대역 필터의 세부 회로 단위로 간략히 도시한 것이다.

SPDT 스위치의 제어 전압에 따라 각각 고대역 및 저대역 필터로 스위칭이 되고, 이 때 두 위상의 차이가 180^o를 이루며, 입력부(802)로 신호가 들어와서 IQ 신호 생성기(803)에 의해 0^o, 90^o 신호가 발생한다.

각각 180^o 디지털 위상 변위기를 통과하게 되면, 다음과 같은 네 종류의 위상 성분 결합((0^o, 90^o), (0^o, 270^o), (180^o, 90^o) 및 (180^o, 270^o))이 각각 생성이 될 수 있으며, 이 신호가 디지털 감쇠기(804a 및 804b)를 통과하여 805a 및 805b에 나타나게 된다.

이 두 신호(805a 및 805b)가 2-방향 동상 전력 결합기(806)에 의해 결합이 되어 최종 신호가 나오게 된다. 도 8b 는 도 8a에 도시된 180^o 디지털 위상 변위기의 SPDT 스위치가 상기한 상태와 같을 때, 각 I-및 Q-채널은 0^o및 90^o의 위상 성분을 가지게 된다.

디지털 감쇠기의 감쇠가 동일하다면, 805a 및 805b에는 808a 및 808b의 신호가 생성이 되고 최종적으로 벡터 합을 통해 45^o의 위상을 가지는 809의 신호가 나타난다. SPDT 스위치의 상태에 따라 상기한 네 종류의 위상 조합((0^o, 90^o), (0^o, 270^o), (180^o, 90^o) 및 (180^o, 270^o))이 발생시킬 수 있고 벡터 다이어그램 상에서 모든 360^o 위상을 표시할 수가 있게 된다.

반면에, 각 I-및 Q-채널이 0^o및 90^o의 위상 성분을 가지면서 디지털 감쇠기(804a)의 감쇠가 804b 보다 커지게 되면, 805a 및 805b에는 810a 및 810b의 신호가 생성이 되고 최종적으로 벡터 합을 통해 60^o 위상을 가지는 811과 같은 신호가 나타난다.

한편, 도 9 는 벡터의 위상이 0^o, 90^o, 180^o및 270^o인 경우에, 진폭의 감쇠에 따른 위상 오차가 증가함을 보여주는 것으로, 예를 들어 벡터의 위상이 0^o인 신호를 생성하기 위해서는, 벡터 신호(902)만이 출력부에 나타나면 되지만 본 발명에 따른 IQ 디지털 벡터 변조기의 동작 방식에 의해 0^o신호 902와 최대 감쇠를 가지는 90^o신호 903의 벡터 합에 의해 0^o위상 신호 904를 생성하게 된다.

따라서, 디지털 감쇠기의 최대 감쇠 크기에 따라 위상 오차 907이 발생된다. 만약, 위상 성분이 0^o이면서 진폭은 905와 같이 감소시키는 경우에, 벡터 합은 906으로 나타나며 이때 벡터 오차 908는 더욱 증가하게 된다.

상기와 같은 벡터 오차를 감소시키기 위해서 두 가지 방법을 생각할 수 있다. 첫째, 디지털 감쇠기의 최대 감쇠 값을 증가시키는 것이다. 하지만, 이것은 디지털 감쇠기의 설계 부담을 가중시키고 또한 해상도를 유지하면서 추가적인 감쇠를 위해서는 bit 수를 증가시켜야 하므로 반도체 회로의 면적도 상승시키게 되고 삽입손실 면에서도 불리하다.

두 번째 방법은, 180^o 디지털 위상 변위기의 스위칭 방법을 위상 성분이 0^o, 90^o, 180^o 및 270^o인 경우에, 다른 방식으로 해주는 것이다. 즉, 이러한 네 성분의 경우, I-혹은 Q-채널의 신호 전송이 완전히 차단되는 것이 유리하므로 180^o 디지털 위상 변위기가 가지는 두 위상 상태 이외에 추가적으로 높은 격리(high isolation) 특성을 가지는 상태를 추가하면 된다.

도 10 에 도시된 바와 같이, 하나의 180^o 디지털 위상 변위기(1003b)가 높은 격리 특성을 가지도록 스위치를 제어하고, 다음 단의 디지털 감쇠기(1004b)는 최대 감쇠 값을 가지도록 한다면, 1005b의 신호의 크기는 디지털 감쇠기의 최대 감쇠 값에 더하여 180^o 디지털 위상 변위기의 격리 특성이 추가되므로 신호의 크기가 더욱 작아질 것이다. 따라서, 이러한 방식으로 위상 성분이 0^o, 90^o, 180^o및 270^o인 신호의 위상 오차를 줄일 수 있다.

상기와 같은 목적을 달성하기 위해, 추가적인 회로를 사용하지 않고 180^o 디지털 위상 변위기의 스위치 제어 전압을 별도로 조절해 주는 것으로 가능하다. 도 11a 는 180^o 디지털 위상 변위기의 스위치 제어 전압을 모두 턴-오프 전압 (0 V) 을 인가해 준 경우이다.

이렇게 하면 모든 스위치가 꺼지게 되어 높은 격리 특성을 얻을 수 있다. 그러나 고주파 신호를 전송할 경우, nMOS 스위치의 기생 성분이 크게 보이기 때문에, 입출력 정합 특성이 열화되는 문제가 발생하게 되고 격리 특성도 이에 영향을 받게 된다.

입출력 정합 특성을 어느 정도 유지하기 위해서는, 도 11b에 도시된 바와 같이 위상 성분이 0^o, 90^o, 180^o, 270^o인 경우 이외의 위상에서 180^o디지털 위상 변위기의 스위치 동작처럼, 스위치 1110a와 1111a가 서로 상보적으로 동작하게 하였다. 동시에 높은 격리 특성을 얻기 위하여 1110a 와 1110b가 또한 상보적으로 동작을 하게 하였고, 1110b와 1111b가 서로 상보적으로 동작을 하게 된다. 여기서 스위치를 동작시키는 제어 전압에 따른 입출력 정합특성 및 격리 특성을 모의시험 결과를 통해 알 수 있다.

도 12a 와 도 12b 는 제어 전압 (Vctr) 에 따른 입력 정합 ((S(1,1)) 및 출력 정합 (S(2,2)) 의 특성을 나타낸 것이다. 도 12c 는 제어 전압 (Vctr) 에 따른 격리 특성 (S(2,1)) 을 나타내는 것이다.

제어 전압이 0 V 인 경우는, 상기한 도 11a 의 경우를 의미하는 것으로, 모든 스위치가 0 V 의 신호가 입력이 되는 경우이다. 이때, 입출력 정합 특성이 매우 열화되는 것을 모의시험 결과를 통해 확인할 수 있다. 모든 스위치가 턴-오프 (0 V) 되더라도 고주파 동작에서는 기생 성분 때문에 완전한 격리 특성을 얻기는 어려움을 확인할 수 있다.

제어 전압 (Vctr) 이 1.8 V 인 경우는, 도 11b 에 도시된 경우와 같은 것으로 예상한 바와 같이, 입출력 정합 특성이 보다 향상되었음을 확인할 수 있다. 그러나, 여전히 충분한 정합특성을 얻기에는 부족하다. 스위치를 형성하는 것은 nMOS 트랜지스터이므로 높은 정합특성을 얻기 위해서는 50 Ω 정합이 이루어져야 하므로, nMOS 의 온-저항(on resistance)이 50 Ω 에 가까운 전압을 인가해 주어야 함을 알 수 있다.

따라서, 도 11c 에 도시된 바와 같이, 입력부(1116)와 출력부(1123) 사이에 병렬 접속되는 스위치(1118a)를 구성하고, 입력부(1116)와 출력부(1123) 사이에 직렬 접속되는 스위치(1118b)를 구비하며, 입력부(1116)와 스위치(1117b) 사이에 직렬 접속되어 인가받은 신호를 필터링하는 고대역 필터(high pass filter)(1119)와, 스위치(1117a)와 출력부(1123) 사이에 병렬 접속되어 인가받은 신호를 필터링하는 저대역 필터(low pass filter)(1120)를 구성한다.

또한, 입력부(1116)와 고대역 필터(high pass filter)(1119) 사이에 직렬 접속되어 인가받은 신호가 50Ω의 정합을 이루도록 nMOS 트랜지스터의 기능을 수행하는 직렬스위치(1117a) 및 저항(1121)을 구성하고, 스위치(1117b)와 저대역 필터(low pass filter)(1120) 및 출력부(1123) 사이에 병렬 접속되어 인가받은 신호가 50Ω의 정합을 이루도록 nMOS 트랜지스터의 기능을 수행하는 직렬스위치(1118b) 및 저항(1122)을 구성하여 우수한 정합 특성을 가지도록 할 수 있다.

도 12d 는 제어 전압에 따른 nMOS 트랜지스터의 온-저항을 나타낸 것이다. 즉, 제어 전압 1.8V 가 인가된다면 온-저항의 값이 매우 작아지므로 50 Ω 정합에 적합하지 않게 된다. 따라서 적절한 제어 전압을 선택해야 한다. 문턱 전압 보다 조금 높은 정도의 제어 전압에서 50 Ω 을 가지는 것을 알 수 있다. 이렇게 결정한 제어 전압(Vctr = 0.6 V)으로 스위치 동작을 시켰을 때, 도 12a와 도 12b에서 매우 좋은 정합 특성을 가지는 것을 확인할 수 있으며, 도 12c 의 격리 특성을 살펴보면, 20 dB 이하의 높은 격리 특성을 가짐을 확인할 수 있다.

따라서, 180^o 디지털 위상 변위기가 별도의 스위칭 방법을 적용할 때, 높은 입출력 정합 및 격리 특성을 가지기 위해서는 스위치 제어 전압을 적절한 값으로 정해주는 방법이 필요한 것이다.

아울러, 도 13a 는 고안된 IQ 디지털 벡터 변조기의 I-및 Q-채널에 각각 적절한 이득을 가지는 단방향 증폭기(1305a, 1305b)를 삽입함으로써 전체 이득을 향 상시킨 구조이다. 도 13b 는 고안된 IQ 디지털 벡터 변조기가 가지는 양방향 신호 전송 특성을 유지하면서 전체 이득을 향상시키기 위해, 양방향 증폭기(1310a, 1310b)를 각각 I-및 Q-채널에 삽입한 구조를 나타낸다.

이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등 물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.

도 1a 는 종래의 벡터 변조기를 도시한 것으로, 밸런스 신호 생성기, 두 개의 3 dB 방향성 커플러, 네 개의 가변 이득 증폭기 및 4-방향 전력 결합기를 가지는 벡터 변조기를 나타낸 도면.

도 1b 는 도 1a 의 벡터 신호 생성을 설명하는 벡터 다이어그램을 나타낸 도면.

도 2a 는 종래의 벡터 변조기를 도시한 것으로, 밸런스 IQ 신호 생성기로서 전대역 네트워크 (All-pass network), 두 개의 차동 증폭기, 네 개의 가변 감쇠기 및 4-방향 전력 결합기를 가지는 벡터 변조기를 나타낸 도면.

도 2b 는 도 2a 의 벡터 신호 생성을 설명하는 벡터 다이어그램을 나타낸 도면.

도 3a 는 종래의 벡터 변조기를 도시한 것으로, 밸런스 신호 생성기, 3 dB 방향성 커플러, 네 개의 가변 이득 증폭기, 및 2-방향 전력 결합기를 가지는 벡터 변조기를 나타낸 도면.

도 3b 는 도 3a 의 벡터 신호 생성을 설명하는 벡터 다이어그램을 나타낸 도면.

도 4a 는 종래의 벡터 변조기를 도시한 것으로, 밸런스 신호 생성기, 반사형 위상 변위기로서 Varactor가 연결된 3 dB 방향성 커플러, 두 개의 가변 이득 증폭기, 및 2-방향 전력 결합기를 가지는 벡터 변조기를 나타낸 도면.

도 4b 는 도 4a 의 벡터 신호 생성을 설명하는 벡터 다이어그램을 나타낸 도 면.

도 5a 는 본 발명에 따른 입력부에 IQ 신호 생성기, 스위치용 트랜지스터를 사용하여 동작하는 180^o 디지털 위상 변위기, 다중-bit 디지털 감쇠기 및 출력부에 2-방향 전력 결합기를 포함하는 IQ 디지털 벡터 변조기를 나타낸 구성도.

도 6 은 도 5 의 180^o 디지털 위상 변위기의 세부 회로의 구성도.

도 7a 및 7b 는 도 5 의 디지털 감쇠기를 구성하는 1-bit 디지털 감쇠기 회로의 구성도.

도 7c 는 도 5 의 다중-bit 디지털 감쇠기를 구성하기 위해 1-bit 디지털 감쇠기를 직렬 연결한 구성도.

도 8a 는 본 발명의 IQ 디지털 벡터 변조기의 동작을 설명하기 위해 도 5 의 180^o 디지털 위상 변위기를 구체적으로 나타낸 구성도.

도 8b 는 도 8a 의 벡터 신호 생성을 설명하는 벡터 다이어그램을 나타낸 도면.

도 9 는 위상 성분이 0^o, 90^o, 180^o, 270^o인 신호를 생성할 때, 진폭의 감쇠에 따른 위상 오차의 증가를 설명하기 위한 벡터 다이어그램을 나타낸 도면.

도 10 은 위상 성분이 0^o, 90^o, 180^o, 270^o인 신호를 생성할 때, 진폭의 감쇠에 따른 위상 오차의 증가를 해결하기 위한 방법을 설명하기 위한 구성도.

도 11a, 도 11b 및 도 11c 는 180^o 디지털 위상 변위기의 격리 특성을 증가시키기 위한 방법을 설명하기 위한 구성도.

도 12a 및 도 12b 는 제어 전압에 따른 입력 및 출력 정합 특성을 모의 실험한 결과를 나타내는 그래프를 나타낸 도면.

도 12c 는 제어 전압에 따른 격리 특성을 모의 실험한 결과를 나타내는 그래프를 나타낸 도면.

도 12d 는 제어 전압에 따른 nMOS 스위치의 온-저항 값을 모의 실험한 결과를 나타내는 그래프를 나타낸 도면.

도 13a 는 전체 이득을 증가시키기 위해 상기한 도 5 의 구성도의 I-및 Q-채널 각각에 단방향 증폭기를 삽입하는 IQ 디지털 벡터 변조기 구조를 나타낸 도면.

도 13b 는 전체 이득을 증가시키기 위해 상기한 도 5 의 구성도의 I-및 Q-채널 각각에 양방향 증폭기를 삽입하는 IQ 디지털 벡터 변조기 구조를 나타낸 도면.

** 도면의 주요 부분에 대한 부호의 설명 **

102, 202, 302, 402, 502, 602, 702, 710, 719, 802, 1002, 1102, 1109, 1116, 1302: 입력부

103, 303, 403: 밸런스 신호 생성기

104, 305, 404: 3 dB 방향성 커플러

105, 304, 306, 406: 가변 이득 증폭기

106: 4-방향 전력 결합기(4-way power combiner)

107, 208, 309, 409, 508, 611, 708, 717, 807, 1007, 1107, 1114, 1123, 1309: 출력부

203: 전대역 네트워크

204a, 204b: 차동 증폭기

205: 감쇠기

207: 4-방향 전력 결합기

308, 408, 507, 806, 1006, 1308: 2-방향 전력 결합기

405: varactor

503, 803, 1003, 1303: IQ 신호 생성기

504a, 504b, 803a, 803b, 1003a, 1003b, 1304a, 1304b: 180^o 디지털 위상 변위기

505a, 505b, 804a, 804b, 1004a, 1004b, 1036a, 1036b: 다중-bit 디지털 감쇠기

603a 603b, 604a, 604b, 703, 704, 711, 712, 1103a, 1103b, 1104a, 1104b, 1110a, 1110b, 1111a, 1111b, 1117a, 1117b, 1118a, 1118b: 스위치

607, 608, 609, 610, 705, 706, 713, 714, 715, 1121, 1122: 저항

605, 1105, 1112, 1119: 고대역 필터

606, 1106, 1113, 1120: 저대역 필터

707, 716: 캐패시턴스

1305a, 1305b: 단방향 증폭기

1310a, 1310b: 단방향 증폭기

Claims

IQ 디지털 벡터 변환기에 있어서,

입력부(502)를 통해 인가받은 신호를 0, 90^o 의 두 신호로 생성하는 IQ 신호 생성기(503);

상기 두 신호를 각각 0^o 및 180^o 의 두 위상을 스위칭 하는 180^o 디지털 위상 변위기(504a, 504b);

상기 180^o 디지털 위상 변위기(504a, 504b)를 통과한 신호들의 진폭을 변화시키는 다중-bit 디지털 감쇠기(505a, 505b);

상기 진폭이 변환된 두 신호(506a, 506b)를 결합시키는 2-방향 전력 결합기(507); 및

상기 결합된 신호를 출력하는 출력부(508); 를 포함하는 것을 특징으로 하는 IQ 디지털 벡터 변환기.
제 1항에 있어서,

상기 180^o 디지털 위상 변위기(504a, 504b)는,

상기 입력부(502)로부터 신호를 인가받아 상보적으로 동작하는 스위치(603a 또는 604a);

상기 스위치(603a 또는 604a)로부터 인가받은 신호를 필터링하는 고대역 필터(high pass filter)(605) 또는 저대역 필터(low pass filter)(606);

상기 고대역 필터(high pass filter)(605) 또는 저대역 필터(low pass filter)(606)로부터 인가받은 신호를 인가받아 상보적으로 동작하는 스위치(603b 또는 604b); 및

상기 스위치(603b 또는 604b)로부터 인가받은 신호를 상기 IQ 신호 생성기(503)로 출력하는 출력부(611); 로 구성되는 것을 특징으로 하는 IQ 디지털 벡터 변환기.
제 1 항에 있어서,

상기 다중-bit 디지털 감쇠기(505a, 505b)는,

상기 180^o 디지털 위상 변위기(504a, 504b)로부터 신호를 입력받는 입력부(702);

상기 입력부(702)와 출력부(708) 사이에 구비되는 직렬 스위치(703);

상기 입력부(702)와 출력부(708) 사이에 구비되는 각각의 병렬 스위치(704);

상기 병렬 스위치(704) 각각과 직렬 접속된 저항(705);

상기 병렬 스위치(704) 양단에 접속되어 원하는 신호를 감쇠토록 하는 직렬 저항(706); 및

상기 직렬 저항(706) 사이에 접속되어 낮은 통과 위상 변동을 가지도록 저대 역 통과 필터 기능을 수행하는 병렬 캐패시턴스(707); 를 포함하되,

상기 직렬 스위치(703)와 병렬 스위치(704)가 상보적으로 동작하며, 상기 직렬 스위치(703)가 턴-온(turn-on)되면 기준 상태이고, 턴-오프(turn-off)되면 감쇠 상태로 되어 1-bit 디지털 제어를 제공하는 특징으로 하는 IQ 디지털 벡터 변환기.
제 1 항에 있어서,

상기 다중-bit 디지털 감쇠기(505a, 505b)는,

상기 180^o 디지털 위상 변위기(504a, 504b)로부터 신호를 입력받는 입력부(710);

상기 입력부(710)와 출력부(717) 사이에 구비되는 직렬 스위치(711);

상기 입력부(710)와 출력부(717)와 접속되어 양자간의 정합을 위해 구비되는 저항(714);

상기 저항(714) 사이에 구비된 병렬 스위치(712);

상기 병렬 스위치(712)에 직렬 접속된 저항(713);

상기 입력부(710)와 출력부(717)와 접속되는 상기 직렬 저항(715); 및

상기 직렬 저항(715) 사이에 접속되어 낮은 통과 위상 변동을 가지도록 저대역 통과 필터 기능을 수행하는 병렬 캐패시턴스(716); 를 포함하되,

상기 직렬 스위치(711)와 병렬 스위치(712)가 상보적으로 동작하며, 상기 직렬 스위치(711)가 턴-온(turn-on)되면 기준 상태이고, 턴-오프(turn-off)되면 감쇠 상태로 되어 1-bit 디지털 제어를 제공하는 특징으로 하는 IQ 디지털 벡터 변환기.
제 1 항에 있어서,

상기 180^o 디지털 위상 변위기(504a, 504b)는,

상기 입력부(502)로부터 신호를 인가받는 입력부(802);

상기 입력부(802)로부터 인가받은 신호의 위상차를 180^o로 변환시키는 IQ 신호 생성기(803);

상기 IQ 신호 생성기(803)를 통해 생성된 0^o, 90^o 신호의 위상 성분을 각각 (0^o, 90^o), (0^o, 270^o), (180^o, 90^o) 및 (180^o, 270^o)의 위상 성분으로 생성하는 180^o 위상 변위기(803a, 803b);

상기 (0^o, 90^o), (0^o, 270^o), (180^o, 90^o) 및 (180^o, 270^o)의 위상 성분을 저대역 필터링을 통해 감쇠시키는 디지털 감쇠기(804a, 804b); 및

상기 디지털 감쇠기(804a, 804b)로부터 인가받은 신호(805a, 805b)를 결합시키는 2-방향 동상 전력 결합기(806); 를 포함하되,

상기 디지털 감쇠기(804a) 및 디지털 감쇠기(804b)의 감쇠가 동일한 경우, 감쇠된 신호(805a, 805b)는 808a 및 808b와 같이 생성되고, 이 신호(808a 및 808b)는 상기 2-방향 동상 전력 결합기(806)를 경유하여 벡터 가합을 통해 45^o의 위상을 갖는 신호(809)를 생성하며, 상기 디지털 감쇠기(804a)의 감쇠가 디지털 감쇠기(804b) 보다 커지는 경우, 감쇠된 신호(805a, 805b)는 810a 및 810b와 같이 생성되고, 이 신호(810a 및 810b)는 상기 2-방향 동상 전력 결합기(806)를 경유하여 벡터 가합을 통해 60^o의 위상을 갖는 신호(811)를 생성하는 것을 특징으로 하는 IQ 디지털 벡터 변환기.
제 1 항에 있어서,

상기 180^o 디지털 위상 변위기(504a, 504b)는,

상기 입력부(502)로부터 신호를 인가받는 입력부(1002);

상기 입력부(1002)로부터 인가받은 신호의 위상차를 180^o로 변환시키는 IQ 신호 생성기(1003);

상기 IQ 신호 생성기(1003)를 통해 생성된 0^o, 90^o 신호의 위상 성분을 각각 (0^o , 90^o), (0^o , 270^o), (180^o , 90^o) 및 (180^o , 270^o)의 위상 성분으로 생성하는 180^o 위상 변위기(1003a, 1003b);

상기 (0^o, 90^o), (0^o, 270^o), (180^o, 90^o) 및 (180^o, 270^o)의 위상 성분을 저대역 필터링을 통해 감쇠시키는 디지털 감쇠기(1004a, 1004b); 및

상기 디지털 감쇠기(1004a, 1004b)로부터 인가받은 신호(1005a, 1005b)를 결합시키는 2-방향 동상 전력 결합기(1006); 를 포함하되,

상기 180^o 디지털 위상 변위기(1003b)의 스위치 제어 전압을 모두 턴-오프 전압 (0 V) 을 인가하여 모든 스위치가 꺼지도록 제어하고, 상기 디지털 감쇠기(1004b)가 최대 감쇠 값을 가지도록 함으로써, 상기 1005b의 신호 크기를 최소화하여 위상 성분이 0^o, 90^o, 180^o및 270^o인 신호의 위상 오차를 최소화하는 것을 특징으로 하는 IQ 디지털 벡터 변환기.
제 1 항에 있어서,

상기 180^o 디지털 위상 변위기(504a, 504b)는,

상기 입력부(502)로부터 신호를 인가받는 입력부(1116);

상기 입력부(1116)와 출력부(1123) 사이에 병렬 접속되는 스위치(1118a);

상기 입력부(1116)와 출력부(1123) 사이에 직렬 접속되는 스위치(1118b);

상기 입력부(1116)와 스위치(1117b) 사이에 직렬 접속되어 인가받은 신호를 필터링하는 고대역 필터(high pass filter)(1119);

상기 스위치(1117b)와 출력부(1123) 사이에 병렬 접속되어 인가받은 신호를 필터링하는 저대역 필터(low pass filter)(1120);

상기 입력부(1116)와 고대역 필터(high pass filter)(1119) 사이에 직렬 접속되어 인가받은 신호가 50Ω의 정합을 이루도록 nMOS 트랜지스터의 기능을 수행하는 직렬스위치(1117a) 및 저항(1121);

상기 스위치(1117b)와 저대역 필터(low pass filter)(1120) 및 출력부(1123) 사이에 병렬 접속되어 인가받은 신호가 50Ω의 정합을 이루도록 nMOS 트랜지스터의 기능을 수행하는 직렬스위치(1118b) 및 저항(1122); 및

상기 스위치(1117b) 또는 직렬스위치(1118b)로부터 인가받은 신호를 상기 IQ 신호 생성기(503)로 출력하는 출력부(1123); 를 포함하는 것을 특징으로 하는 IQ 디지털 벡터 변환기.
제 1 항에 있어서,

전체 이득을 증가시키기 위해 상기 180^o 디지털 위상 변위기(504a, 504b)와 다중-bit 디지털 감쇠기(505a, 505b) 사이에 단방향 증폭기(1305a, 1305b); 를 더 포함하는 것을 특징으로 하는 IQ 디지털 벡터 변환기.
제 1 항에 있어서,

전체 이득을 증가시키기 위해 상기 180^o 디지털 위상 변위기(504a, 504b)와 다중-bit 디지털 감쇠기(505a, 505b) 사이에 양방향 증폭기(1310a, 1310b); 를 더 포함하는 것을 특징으로 하는 IQ 디지털 벡터 변환기.