KR101067863B1 - Method for forming fine pattern - Google Patents

Method for forming fine pattern Download PDF

Info

Publication number
KR101067863B1
KR101067863B1 KR20050101364A KR20050101364A KR101067863B1 KR 101067863 B1 KR101067863 B1 KR 101067863B1 KR 20050101364 A KR20050101364 A KR 20050101364A KR 20050101364 A KR20050101364 A KR 20050101364A KR 101067863 B1 KR101067863 B1 KR 101067863B1
Authority
KR
South Korea
Prior art keywords
pattern
film
hard mask
mask layer
forming
Prior art date
Application number
KR20050101364A
Other languages
Korean (ko)
Other versions
KR20070044983A (en
Inventor
박사로한
반근도
김서민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20050101364A priority Critical patent/KR101067863B1/en
Publication of KR20070044983A publication Critical patent/KR20070044983A/en
Application granted granted Critical
Publication of KR101067863B1 publication Critical patent/KR101067863B1/en

Links

Images

Abstract

본 발명은 미세 패턴 형성 방법에 관한 것으로, 하드마스크층 패턴 상부에 산화막을 증착하고 평탄화 식각 공정을 수행하여 단차를 제거한 후 반사방지막을 형성함으로써 상기 반사방지막의 균일도 불량 및 코팅 불량을 방지하여 반도체 소자의 집적도를 향상시키는 기술을 나타낸다.The present invention relates to a method for forming a fine pattern, by depositing an oxide film on the hard mask layer pattern and performing a planarization etching process to remove a step, thereby forming an anti-reflection film to prevent uniformity and coating defect of the anti-reflection film to prevent semiconductor devices. Represents a technique for improving the degree of integration.

Description

미세 패턴 형성 방법{METHOD FOR FORMING FINE PATTERN}Fine pattern formation method {METHOD FOR FORMING FINE PATTERN}

도 1a 내지 도 1f는 종래 기술에 따른 미세 패턴 형성 방법을 도시한 단면도들. 1A to 1F are cross-sectional views showing a fine pattern forming method according to the prior art.

도 2a 및 도 2b는 종래 기술에 따른 미세 패턴 형성 방법의 문제점을 도시한 사진.2A and 2B are photographs showing a problem of the method for forming a fine pattern according to the prior art.

도 3a 내지 도 3g는 본 발명에 따른 미세 패턴 형성 방법을 도시한 단면도들. 3A to 3G are cross-sectional views illustrating a method for forming a fine pattern according to the present invention.

본 발명은 미세 패턴 형성 방법에 관한 것으로, 하드마스크층 패턴 상부에 산화막을 증착하고 평탄화 식각 공정을 수행하여 단차를 제거한 후 반사방지막을 형성함으로써 상기 반사방지막의 균일도 불량 및 코팅 불량을 방지하여 반도체 소자의 집적도를 향상시키는 기술을 나타낸다.The present invention relates to a method for forming a fine pattern, by depositing an oxide film on the hard mask layer pattern and performing a planarization etching process to remove a step, thereby forming an anti-reflection film to prevent uniformity and coating defect of the anti-reflection film to prevent semiconductor devices. Represents a technique for improving the degree of integration.

도 1a 내지 도 1f는 종래 기술에 따른 미세 패턴 형성 방법을 도시한 단면도들이다. 1A to 1F are cross-sectional views illustrating a fine pattern forming method according to the prior art.

도 1a를 참조하면, 반도체 기판(10) 상부에 제 1 하드마스크층(20), 제 1 반 사방지막(30) 및 제 1 감광막(40)을 형성한 후 제 1 노광 마스크(50)를 사용하여 1차 노광 공정을 수행한다. Referring to FIG. 1A, after forming the first hard mask layer 20, the first anti-reflection film 30, and the first photoresist film 40 on the semiconductor substrate 10, the first exposure mask 50 is used. To perform the primary exposure process.

도 1b를 참조하면, 노광된 제 1 감광막(40)을 현상하여 제 1 감광막 패턴(45)을 형성한다. Referring to FIG. 1B, the exposed first photosensitive film 40 is developed to form a first photosensitive film pattern 45.

도 1c를 참조하면, 제 1 감광막 패턴(45)을 식각 마스크로 제 1 반사방지막(30) 및 제 1 하드마스크층(20)을 식각한 후 제 1 반사방지막(30)을 제거하고 제 1 하드마스크층 패턴(25)를 형성한다. Referring to FIG. 1C, after etching the first anti-reflection film 30 and the first hard mask layer 20 using the first photoresist pattern 45 as an etching mask, the first anti-reflection film 30 is removed and the first hard film is removed. The mask layer pattern 25 is formed.

여기서, 제 1 하드마스크층 패턴(20)은 3 : 1의 선폭을 갖는 라인 또는 스페이스 형태인 것이 바람직하다.Here, the first hard mask layer pattern 20 is preferably in the form of a line or space having a line width of 3: 1.

도 1d를 참조하면, 제 1 하드마스크층 패턴(25)를 포함하는 반도체 기판(10)상부에 제 2 반사방지막(35) 및 제 2 감광막(60)을 형성한 후 제 2 노광 마스크(70)를 사용하여 2차 노광 공정을 수행한다. Referring to FIG. 1D, after forming the second anti-reflection film 35 and the second photosensitive film 60 on the semiconductor substrate 10 including the first hard mask layer pattern 25, the second exposure mask 70 is formed. To perform the secondary exposure process.

여기서, 제 2 반사방지막(35)은 제 1 하드마스크층 패턴(25)의 단차로 인해 균일하지 않게 형성된다. Here, the second anti-reflection film 35 is not uniformly formed due to the step of the first hard mask layer pattern 25.

도 1e를 참조하면, 노광된 제 2 감광막(60)을 현상하여 제 2 감광막 패턴(65)을 형성한다.Referring to FIG. 1E, the exposed second photosensitive film 60 is developed to form a second photosensitive film pattern 65.

이때, 제 2 감광막 패턴(65)은 제 1 하드마스크층 패턴(25)의 라인 영역이 일부 노출되도록 형성하는 것이 바람직하다. In this case, the second photoresist layer pattern 65 may be formed to partially expose the line region of the first hard mask layer pattern 25.

도 1f를 참조하면, 제 2 감광막 패턴(65)을 마스크로 제 2 반사방지막(35) 및 제 1 하드마스크층 패턴(25)을 식각하여 제 2 하드마스크층 패턴(80)을 형성하 고, 제 2 반사 방지막(35) 및 제 2 감광막 패턴(65)을 제거한다. Referring to FIG. 1F, the second anti-reflection film 35 and the first hard mask layer pattern 25 are etched using the second photoresist pattern 65 as a mask to form a second hard mask layer pattern 80. The second anti-reflection film 35 and the second photosensitive film pattern 65 are removed.

이때, 제 2 하드마스크층 패턴(80)은 1 : 1의 선폭을 갖는 라인 또는 스페이스 패턴의 형태로 형성되는 것이 바람직하다. At this time, the second hard mask layer pattern 80 is preferably formed in the form of a line or space pattern having a line width of 1: 1.

도 2a 및 도 2b는 종래 기술에 따른 미세 패턴 형성 방법의 문제점을 도시한 사진이다. 2A and 2B are photographs showing a problem of the method for forming a fine pattern according to the prior art.

도 2a를 참조하면, 하드 마스크층(25)의 두께에 따른 반사방지막(35)의 코팅 균일도가 불량한 모습을 나타낸 TEM (Transmission Electron Microscope) 사진으로, 하드마스크층(25)의 두께가 두꺼울수록 패턴의 골과 마루부분의 반사방지막(35)의 두께 차이가 크게 발생하는 것을 알 수 있다. Referring to FIG. 2A, the TEM (Transmission Electron Microscope) photograph showing a poor coating uniformity of the anti-reflection film 35 according to the thickness of the hard mask layer 25. The thicker the hard mask layer 25 is, the pattern is. It can be seen that the difference in the thickness of the antireflection film 35 of the valley and the floor portion of the large.

도 2b를 참조하면, 이중노광 공정을 수행하여 형성한 라인 또는 스페이스 패턴을 나타낸 것으로, 반사방지막의 코팅 불량으로 인해 라인 패턴의 에지부 선폭이 균일하지 않게 형성된 것을 알 수 있다. Referring to FIG. 2B, it shows a line or space pattern formed by performing a double exposure process, and it can be seen that the line width of the edge portion of the line pattern is not uniform due to the poor coating of the anti-reflection film.

상술한 종래 기술에 따른 미세 패턴 형성 방법에서, 3 : 1의 라인 또는 스페이스 형태인 하드마스크층 패턴 상부에 반사방지막을 코팅할 경우 라인 영역 및 스페이스 영역의 단차로 반사방지막의 코팅이 균일하지 않게 형성되어 상기 반사방지막 하부의 난반사를 제어하지 못하는 문제점이 있다. 이로 인해 후속 공정시 형성하는 제 2 반사방지막의 균일도는 더 큰 차이를 보이게 되어 코팅 불량의 문제점이 있다.In the above-described fine pattern forming method according to the prior art, when the antireflection film is coated on the hard mask layer pattern having a 3: 1 line or space shape, the coating of the antireflection film is not uniformly formed due to the step between the line area and the space area. There is a problem that can not control the diffuse reflection of the lower anti-reflection film. As a result, the uniformity of the second anti-reflection film formed during the subsequent process may show a greater difference, resulting in poor coating.

상기 문제점을 해결하기 위하여, 하드마스크층 패턴 상부에 산화막을 증착하 고 평탄화 식각 공정을 수행하여 단차를 제거한 후 반사방지막을 형성함으로써 상기 반사방지막의 균일도 불량 및 코팅 불량을 방지하여 반도체 소자의 집적도를 향상시키는 기술을 제공하는 것을 목적으로 한다. In order to solve the above problems, by depositing an oxide film on the hard mask layer pattern and performing a planarization etching process to remove the step, an anti-reflection film is formed to prevent uniformity and coating defect of the anti-reflection film to improve the integration degree of the semiconductor device. It is an object to provide a technique for improving.

본 발명에 따른 미세 패턴 형성 방법은 The fine pattern forming method according to the present invention

제 1 하드마스크층 패턴이 구비된 반도체 기판의 표면에 산화막을 형성하여 평탄화하는 단계;Forming an oxide film on the surface of the semiconductor substrate provided with the first hard mask layer pattern to planarize it;

상기 산화막 상부에 반사방지막 및 감광막을 형성하는 단계와,Forming an anti-reflection film and a photoresist film on the oxide film;

노광 및 현상 공정을 수행하여 감광막 패턴을 형성한 후 상기 감광막 패턴을 마스크로 상기 반사방지막, 산화막 및 제 1 하드마스크층 패턴을 식각하여 제 2 하드마스크층 패턴을 형성한 후 상기 감광막 패턴 및 반사방지막을 제거하는 단계After the exposure and development processes are performed to form a photoresist pattern, the antireflection film, the oxide film, and the first hard mask layer pattern are etched using the photoresist pattern as a mask to form a second hard mask layer pattern, and then the photoresist pattern and the antireflection film Steps to remove

를 포함하는 것을 특징으로 한다. Characterized in that it comprises a.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 3a 내지 도 3g는 본 발명에 따른 미세 패턴 형성 방법을 도시한 단면도들이다. 3A to 3G are cross-sectional views illustrating a method for forming a fine pattern according to the present invention.

도 3a를 참조하면, 반도체 기판(100) 상부에 제 1 하드마스크층(110), 제 1 반사방지막(120) 및 제 1 감광막(130)을 순차적으로 형성한 후 제 1 노광 마스크(140)를 사용하여 1차 노광 공정을 수행한다. Referring to FIG. 3A, the first hard mask layer 110, the first anti-reflection film 120, and the first photoresist film 130 are sequentially formed on the semiconductor substrate 100, and then the first exposure mask 140 is formed. To perform the primary exposure process.

도 3b 및 도 3c를 참조하면, 노광된 제 1 감광막(130)을 현상하여 제 1 감광막 패턴(135)를 형성하고, 제 1 감광막 패턴(135)을 마스크로 제 1 반사방지막(120) 및 제 1 하드마스크층(110)을 식각한 후 제 1 감광막 패턴(135) 및 제 1 반사방지막(120)을 제거하여 제 1 하드마스크층 패턴(115)을 형성한다. 3B and 3C, the exposed first photoresist layer 130 is developed to form a first photoresist layer pattern 135, and the first anti-reflection layer 120 and the first photoresist layer pattern 135 are masked. 1 After the hard mask layer 110 is etched, the first photoresist layer pattern 135 and the first anti-reflection layer 120 are removed to form the first hard mask layer pattern 115.

여기서, 제 1 하드마스크층 패턴(115)은 3 : 1의 선폭을 갖는 라인 또는 스페이스 형태로 형성하는 것이 바람직하다. Here, the first hard mask layer pattern 115 may be formed in a line or space shape having a line width of 3: 1.

도 3d를 참조하면, 제 1 하드마스크층 패턴(115)을 포함하는 반도체 기판(100) 전면에 산화막(150)을 형성한 후 평탄화 식각 공정을 수행한다. Referring to FIG. 3D, an oxide film 150 is formed on the entire surface of the semiconductor substrate 100 including the first hard mask layer pattern 115, and then a planarization etching process is performed.

여기서, 산화막(150)은 500 내지 2500Å의 SiO2, BPSG (Boro-Phospho-Silicate Glass) 및 PSG (Phospho-Silicata Glass)로 형성하는 것이 바람직하다. Here, the oxide film 150 is preferably formed of SiO 2 , Boro-Phospho-Silicate Glass (BPSG) and Phospho-Silicata Glass (PSG) of 500 to 2500 Pa.

도 3e를 참조하면, 평탄화된 산화막(150) 상부에 제 2 반사방지막(160) 및 제 2 감광막(170)을 형성한 후 제 2 노광 마스크(180)를 사용하여 2차 노광 공정을 수행한다. Referring to FIG. 3E, after forming the second anti-reflection film 160 and the second photoresist film 170 on the planarized oxide film 150, the second exposure process is performed using the second exposure mask 180.

여기서, 제 2 반사방지막(160)은 250 내지 400Å의 두께로 형성하며, 제 2 감광막(170)은 800 내지 2500Å의 두께로 형성하는 것이 바람직하다. Here, the second anti-reflection film 160 may be formed to a thickness of 250 to 400 kPa, and the second photoresist film 170 may be formed to a thickness of 800 to 2500 kPa.

도 3f를 참조하면, 노광된 제 2 감광막(170)을 현상하여 제 2 감광막 패턴(미도시)을 형성한 후 상기 제 2 감광막 패턴(미도시)을 마스크로 제 2 반사방지막(160), 산화막(150) 및 제 1 하드마스크층 패턴(115)의 라인 영역을 식각하고 제 2 감광막 패턴(미도시), 제 2 반사방지막(160) 및 산화막(150)을 제거하여 제 2 하드 마스크층 패턴(190)을 형성한다. Referring to FIG. 3F, the exposed second photoresist film 170 is developed to form a second photoresist pattern (not shown), and then the second anti-reflection film 160 and the oxide film are formed using the second photoresist pattern (not shown) as a mask. The line region of the 150 and the first hard mask layer pattern 115 is etched, and the second photoresist layer pattern (not shown), the second anti-reflective layer 160, and the oxide layer 150 are removed to remove the second hard mask layer pattern ( 190).

여기서, 상기 제 2 감광막 패턴(미도시), 제 2 반사방지막(160) 및 산화막(150)의 제거 공정은 건식 또는 습식 식각 공정을 수행하여 진행하는 것이 바람직하다. In this case, the removal process of the second photoresist layer pattern (not shown), the second anti-reflection layer 160 and the oxide layer 150 may be performed by performing a dry or wet etching process.

도 3g를 참조하면, 제 2 하드마스크층 패턴(190) 사이의 산화막(150)이 완전히 제거되지 않으므로 건식 또는 습식 식각 공정을 수행하여 산화막(150)을 완전히 제거한다. Referring to FIG. 3G, since the oxide layer 150 between the second hard mask layer patterns 190 is not completely removed, the oxide layer 150 is completely removed by performing a dry or wet etching process.

여기서, 제 2 하드마스크층 패턴(190)은 질화막 또는 산화질화막으로 형성되어 산화막(150)과 식각선택비를 갖기 때문에 산화막(150)을 완전히 제거할 수 있다. Here, since the second hard mask layer pattern 190 is formed of a nitride film or an oxynitride film and has an etching selectivity with respect to the oxide film 150, the oxide film 150 may be completely removed.

또한, 제 2 하드마스크층 패턴(190)은 1 : 1의 선폭을 갖는 라인 또는 스페이스 형태로 형성되는 것이 바람직하다. In addition, the second hard mask layer pattern 190 may be formed in a line or space having a line width of 1: 1.

본 발명에 따른 미세 패턴 형성 방법은 하드마스크층 패턴 상부에 산화막을 증착하고 평탄화 식각 공정을 수행하여 단차를 제거한 후 반사방지막을 형성함으로써 상기 반사방지막의 균일도 불량 및 코팅 불량을 방지하여 반도체 소자의 집적도를 향상시키는 효과가 있다. In the method of forming a fine pattern according to the present invention, an oxide film is deposited on a hard mask layer pattern and a planar etching process is performed to remove a step, thereby forming an antireflection film to prevent uniformity and coating defect of the antireflection film, thereby preventing integration of semiconductor devices. Has the effect of improving.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으 로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as being in scope.

Claims (9)

제 1 하드마스크층 패턴이 구비된 반도체 기판의 표면에 산화막을 형성하여 평탄화하는 단계;Forming an oxide film on the surface of the semiconductor substrate provided with the first hard mask layer pattern to planarize it; 상기 산화막 상부에 반사방지막 및 감광막을 형성하는 단계; 및Forming an anti-reflection film and a photoresist film on the oxide film; And 노광 및 현상 공정을 수행하여 감광막 패턴을 형성한 후 상기 감광막 패턴을 마스크로 상기 반사방지막, 산화막 및 제 1 하드마스크층 패턴을 식각하여 제 2 하드마스크층 패턴을 형성한 후 상기 감광막 패턴 및 반사방지막을 제거하는 단계; After the exposure and development processes are performed to form a photoresist pattern, the antireflection film, the oxide film, and the first hard mask layer pattern are etched using the photoresist pattern as a mask to form a second hard mask layer pattern, and then the photoresist pattern and the antireflection film Removing; 를 포함하는 것을 특징으로 하는 미세 패턴 형성 방법. Fine pattern forming method comprising a. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1 항에 있어서, The method of claim 1, 상기 제 1 하드마스크층 패턴은 3 : 1의 선폭을 갖는 라인 또는 스페이스 패턴인 것을 특징으로 하는 미세 패턴 형성 방법. The first hard mask layer pattern is a fine pattern forming method, characterized in that the line or space pattern having a line width of 3: 1. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제 1 항에 있어서, The method of claim 1, 상기 산화막은 500 내지 2500Å의 두께로 형성하는 것을 특징으로 하는 미세 패턴 형성 방법.The oxide film is a fine pattern forming method, characterized in that formed to a thickness of 500 to 2500Å. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제 1 항에 있어서, The method of claim 1, 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 1 항에 있어서,The method of claim 1, 상기 반사방지막은 250 내지 400Å의 두께로 형성하는 것을 특징으로 하는 미세 패턴 형성 방법. The anti-reflection film is a fine pattern forming method, characterized in that formed in a thickness of 250 to 400Å. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제 1 항에 있어서, The method of claim 1, 상기 감광막은 800 내지 2500Å의 두께로 형성하는 것을 특징으로 하는 미세 패턴 형성 방법.The photosensitive film is a fine pattern forming method, characterized in that formed in a thickness of 800 to 2500Å. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제 1 항에 있어서,The method of claim 1, 상기 감광막 패턴 및 반사방지막을 제거하는 단계 후 After removing the photoresist pattern and the anti-reflection film 상기 산화막을 제거하는 공정을 더 포함하는 것을 특징으로 하는 미세 패턴 형성 방법. The method of forming a fine pattern further comprising the step of removing the oxide film. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제 7 항에 있어서, The method of claim 7, wherein 상기 산화막 제거 공정은 건식 또는 습식 식각 공정을 수행하여 진행하는 것을 특징으로 하는 미세 패턴 형성 방법. The oxide film removing process is performed by performing a dry or wet etching process. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 상기 제 2 하드마스크층 패턴은 1 : 1의 선폭을 갖는 라인 또는 스페이스 패턴인 것을 특징으로 하는 미세 패턴 형성 방법. The second hard mask layer pattern is a fine pattern forming method, characterized in that the line or space pattern having a line width of 1: 1.
KR20050101364A 2005-10-26 2005-10-26 Method for forming fine pattern KR101067863B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050101364A KR101067863B1 (en) 2005-10-26 2005-10-26 Method for forming fine pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050101364A KR101067863B1 (en) 2005-10-26 2005-10-26 Method for forming fine pattern

Publications (2)

Publication Number Publication Date
KR20070044983A KR20070044983A (en) 2007-05-02
KR101067863B1 true KR101067863B1 (en) 2011-09-27

Family

ID=38270980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050101364A KR101067863B1 (en) 2005-10-26 2005-10-26 Method for forming fine pattern

Country Status (1)

Country Link
KR (1) KR101067863B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017000431A1 (en) * 2015-06-29 2017-01-05 京东方科技集团股份有限公司 Array substrate and preparation method therefor, display panel, and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050041430A (en) * 2003-10-31 2005-05-04 매그나칩 반도체 유한회사 Method for manufacturing semiconductor device
KR20050059927A (en) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 Method of manufacturing a flash device
KR20050070766A (en) * 2003-12-30 2005-07-07 동부아남반도체 주식회사 Method for manufacturing semiconductor devices
KR20050070694A (en) * 2003-12-30 2005-07-07 동부아남반도체 주식회사 Method for making minute pattern in the semiconductor device manufacture processing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050041430A (en) * 2003-10-31 2005-05-04 매그나칩 반도체 유한회사 Method for manufacturing semiconductor device
KR20050059927A (en) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 Method of manufacturing a flash device
KR20050070766A (en) * 2003-12-30 2005-07-07 동부아남반도체 주식회사 Method for manufacturing semiconductor devices
KR20050070694A (en) * 2003-12-30 2005-07-07 동부아남반도체 주식회사 Method for making minute pattern in the semiconductor device manufacture processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017000431A1 (en) * 2015-06-29 2017-01-05 京东方科技集团股份有限公司 Array substrate and preparation method therefor, display panel, and display device
US10204932B2 (en) 2015-06-29 2019-02-12 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, display panel and display device

Also Published As

Publication number Publication date
KR20070044983A (en) 2007-05-02

Similar Documents

Publication Publication Date Title
US9911646B2 (en) Self-aligned double spacer patterning process
JP4996155B2 (en) Semiconductor device and manufacturing method thereof
JP6196739B2 (en) Method for self-aligned double patterning without atomic layer deposition
TWI443742B (en) Method of reducing striation on a sidewall of a recess
KR101067863B1 (en) Method for forming fine pattern
KR20070113604A (en) Method for forming micro pattern of semiconductor device
KR100819672B1 (en) Method for forming metal pattern of semiconductor device
KR20060136174A (en) Method for manufacturing fine pattern
KR100596431B1 (en) Patterning method using top surface imaging process by silylation
KR20070000204A (en) Method for manufacturing fine pattern
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
KR101161797B1 (en) Method for forming micropattern in semiconductor device
US5958797A (en) Planarization of a patterned structure on a substrate using an ion implantation-assisted wet chemical etch
KR100827520B1 (en) Method for manufacturing semiconductor device
KR20080002529A (en) Method for manufacturing semiconductor device
JPH05182885A (en) Manufacture of semiconductor device
KR100604540B1 (en) Method for improving Damascence Process by stopper
KR19990065142A (en) Method for forming vertical profile pattern of material layer containing silicon
KR100559641B1 (en) Method for making sub micron pattern by using oxide hard mask
JP2597424B2 (en) Method for manufacturing semiconductor device
KR101067021B1 (en) Method for forming bit line of semiconductor
KR101051951B1 (en) Metal contact formation method of semiconductor device
KR101064555B1 (en) Manufacturing Method for Gate of Semiconductor Device
KR960006435B1 (en) Manufacturing method of metal wiring of semiconductor device
KR20060104876A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee