KR101055976B1

KR101055976B1 - 전기통신 수신기 및 송신기

Info

Publication number: KR101055976B1
Application number: KR1020040032284A
Authority: KR
Inventors: 피셔게오르크; 리터카이우베
Original assignee: 알카텔-루센트 유에스에이 인코포레이티드
Priority date: 2003-05-12
Filing date: 2004-05-07
Publication date: 2011-08-11
Also published as: JP2004343753A; JP4464194B2; DE602004000320D1; EP1478097B1; EP1478097A1; US7003263B2; US20040229584A1; KR20040097897A; DE602004000320T2

Abstract

전기통신 송신기 및 수신기에서 두 개의 IQ 믹서들이 180도 위상 시프트로 동작된다. 양 송신기 및 수신기에서, 입력신호는 각각의 IQ 믹서에 결합되고 믹서들의 출력신호는 각각의 개개의 출력신호 원하지 않는 에러 성분들을 소거시키도록 결합된다. 송신기에서, 잔여 캐리어 신호들이 소거되고, 수신기에서는 DC 오프셋들이 소거된다. 이들 둘 모두에서, 원하는 신호들이 가산되고, 결과적인 출력신호의 진폭을 2배로 함으로써 출력파워가 4배 이상이 되게 하고 동적범위를 향상시킨다.

믹서, 차동 가변 이득 증폭기, 저역통과 필터

Description

전기통신 수신기 및 송신기{A telecommunication receiver and a transmitter}

도 1은 본 발명에 따른 수신기의 제1 실시예를 도시한 도면.

도 2는 수신기의 제2 실시예를 도시한 도면.

도 3은 수신기의 제3 실시예를 도시한 도면.

도 4는 본 발명에 따른 송신기의 제1 실시예를 도시한 도면.

도 5는 송신기의 제2 실시예를 도시한 도면.

본 발명은 전기통신 수신기 및 전기통신 송신기에 관한 것이다.

지금까지 이동 전기통신을 위한 수신기 및 송신기 기술 분야에서, 고정된 아날로그 중간 주파수(IF) 단(stage)들을 탑재한 수신기들만이 기지국에 사용에 적합한 것으로 알려졌다. 이것은 취급되어야 하는 큰 범위의 파워 레벨들 때문이며, 또한 블록킹이 저 레벨이어야 하는 요건 때문이다. 파워 레벨 범위를 흔히 동적범위(dynamic range)라고도 하며 통상은 가장 강한 사용가능한 파워 레벨과 가장 약한 사용가능한 파워 레벨간의 비로서 그 양이 정해진다. 물론, 블록킹이라는 것은 약한 신호가 강한 신호에 의해 가려지게 되는 문제이다.

제로 혹은 거의 제로에 가까운 IF 단들을 구비한 직접 변환 수신기들이 사용되고 있다. 그러나 이들은 이동 사용자 단말들에만 적합할 뿐이고 이동 사용자 단말들의 파워 범위 및 블록킹 요건들이 기지국들보다는 훨씬 덜 요하기 때문에 기지국엔 적합하지 않다. 직접 다운 변환 수신기들은 이들의 IQ-믹서들엔, 유용한 동적범위를 제한시키는 것인 직류(DC) 오프셋 문제가 있는 것으로 알려져 있다. 또한, IQ-믹서들은 이 기술에서는 I/Q 변조기들 및 직교(quadrature) 믹서들로서 알려진 것이며, 여기서 I는 신호의 동위상(in-phase) 성분이고 Q는 직교 위상 성분을 지칭한다.

이동 사용자 단말들용의 소위 오델로(Othello) 칩셋이 공지되어 있고, 이 칩셋은 3부분 대역 동작(GSM 900, 1800, 1900 MHz 대역들)을 위해 제로 IF 직접 변환 수신기를 탑재하고 있다. 거의 제로에 가까운 IF, 즉 100kHz로 동작하는 이동 사용자 단말들용의 칩셋이 또한 공지되어 있다. 이러한 칩셋들은 이동 사용자 단말의 동적범위 요건에 대처하기 위해서 자동 이득 제어(AGC) 루프의 일부로서의 가변 이득 증폭기들(VGA)을 사용한다. 직류(DC) 오프셋을 보상하기 위해서, 적용될 DC 오프셋 보정을 추정하기 위해 장시간에 대한 평균화가 사용된다.

직접 다운 변환 수신기에서의 DC 오프셋은 성능을 제한시킨다. 약한 입력신호들의 경우에 발생하는 것으로 DC 오프셋이, 원하는 신호보다 강할 때는 정확한 검출은 가능하지 않다. 결국, 동위상(I) 및 직교위상(Q) 신호 성분들을 샘플링하는 데 사용되는 아날로그 디지털 변환기(ADC)의 동적범위는 자주 불충분하여 동적범위는 가장 약한 수신된 신호가 아닌 DC 오프셋에 대한 가장 강한 수신된 신호와의 비로 된다.

송신기들에 관하여, 높은 레벨의 캐리어 신호 억압이 자주 필요할지라도, 직접 업 변환이 사용될 수 있다. 각각이 IQ 믹서로 구성된 직접 업 변환 변조기들이 시중에 나와 있다. 그러나, 기지국들에서 사용되는 파워들은 대부분 이들 변조기들이 취급할 수 있는 최소의 파워들, 즉 "노이즈플로어(noisefloor)"에 가깝다. 통상 이러한 변조기들은 튜닝 없이도 35dB 정도의 캐리어 신호 억압을 제공한다. 그러나, 캐리어 억압을 향상시키기 위해서, 예를 들면 IQ 믹서의 I 브랜치와 Q 브랜치 간에 약간의 이득 차와 지연들을 보상하기 위해서 가변 저항기들 및 캐패시터들의 조정을 수반하는 수동 또는 자동 튜닝 과정이 사용된다.

공지의 직접 업 변환 믹서들의 한계가 있는 캐리어 억압 능력은 이들의 성능을 제한시킨다. I 및 Q 입력 신호들에 적용되는 진폭 변조는 I 및 Q 신호들의 각각의 최소 진폭이 억압 후의 캐리어의 레벨과 동일하기 때문에 캐리어 신호 억압에 의해 제한된다. 또한 억압된 캐리어는 출력 신호에 에러 벡터 크기(EVM)라고 하는 어떤 왜곡을 발생시킨다. 이 왜곡은, 원하는 신호에 회전 페이저(rotating phasor) 또는 IQ-평면에서의 변위로서 더해진다.

본 발명에 따른 수신기, 송신기, 및 수신 방법 및 송신 방법은 읽는 자가 이제 참조해야 할 독립 청구항들에 정의되어 있다. 바람직한 특징들은 종속 청구항 들에 개시되었다.

본 발명에 따른 수신기들 및 송신기들의 실시예들은 동일 유형 및 동일 칩 상에 집적될 수 있고 정상적으로는 매우 유사하게 동작하는 두 개의 회로들을 실현한다. 이들 실시예들에서, 180도 위상 시프트로 동작되는 2개의 IQ 믹서단들을 사용하여, 출력신호들의 에러 성분들이 소거되게 한다. 이에 따라 본 발명에 따른 수신기들 및 송신기들의 실시예는 바람직하게는 출력신호들의 원하지 않은 성분들을 소거시키기 위해 동일 유형의 두 개의 IQ 믹서들의 사용을 포함한다. 수신기들에서, DC 오프셋들이 소거된다. 송신기들에서, 잔여(residual) 캐리어 신호들이 소거된다. 또한, 양 송신기들 및 수신기들에서, 원하는 신호들이 더해져 출력신호의 진폭이 2배가 되게 하고 출력파워가 4배 이상이 되게 하여, 출력에 향상된 동적범위를 제공한다.

본 발명의 실시예는 동일 유형의 제1 및 제2 IQ 믹서들을 구비한 전기통신 수신기이다. 제2 믹서에는 제1 믹서에 입력되는 수신된 신호의 위상과는 반대위상으로 입력신호가 제공된다. 각각의 믹서는 I 신호 및 Q 신호를 출력한다. 제2 믹서로부터의 I신호는 제1 믹서로부터의 I 신호와 동위상 혹은 반대위상이고, 제2 믹서로부터의 Q신호는 제2 믹서로부터의 Q 신호와 동위상 혹은 반대위상이다. I 및 Q 신호들 각각은 각각의 DC 오프셋 성분을 포함한다. 두 개의 I신호들이 서로 반대되는 위상일 땐 두 I 신호들의 합이고, 이들이 동일 위상일 땐 두 I 신호들 간 차이인 제1 출력신호가 생성됨으로써 I신호들의 DC 오프셋 성분들이 적어도 부분적으로 소거되게 한다. 또한, 두 개의 Q신호들이 서로 반대되는 위상일 땐 두 Q 신호들의 합이고, 이들이 동일 위상일 땐 두 Q 신호들 간 차이인 제2 출력신호가 생성됨으로써 Q신호들의 DC 오프셋 성분들이 적어도 부분적으로 소거되게 한다.

본 발명의 또 다른 실시예는 동일 유형의 제1 및 제2 IQ 믹서들을 구비한 전기통신 송신기이다. 각각의 믹서는 I 신호 및 Q 신호를 생성한다. 제2 믹서에 입력되는 I 신호는 제1 믹서에 입력되는 I신호와 동위상이다. 제2 믹서에 입력되는 Q 신호는 제2 믹서에 입력되는 Q신호와 동위상이다. 제2 믹서는 제1 믹서에 의해 생성되는 출력신호와 반대위상의 출력신호를 생성하고, 각각의 출력신호는 잔여 캐리어 성분을 포함한다. 송신을 위한 신호는 신호들을 하나를 180도만큼 위상을 시프트시키고 이를 다른 출력신호에 더함으로써 잔여 캐리어 성분들이 적어도 부분적으로 소거되게 두 개의 출력신호들을 결합함으로써 제공된다.

본 발명의 실시예들은 현저한 다른 잇점들을 또한 제공할 수 있다. 수신기 실시예들에 관하여, DC 오프셋들은 실시간으로 소거되고, 믹서들에 국부 발진기(LO) 입력 신호들의 신호 강도, 주파수, 혹은 레벨과 무관하다. 또 다른 잇점은 역방향으로 국부 발진기 신호의 어떠한 피드스루(feedthrough)이든 수신기에의 입력에서 180 파워 결합기에서 소거된다는 것이다.

송신기 실시예들에 관하여, 180도 결합기에 각각의 IQ 믹서의 개개의 잔여 캐리어 신호들, 예를 들면 잔여 국부 발진기 신호들을 소거시킴으로써 향상된다. 또한, 노이즈플로어, 즉 취급할 최소 신호 파워는 IQ 믹서들의 잡음은 상관되지 않고 두 믹서들에 의해 처리된 원하는 신호들이 상관됨으로써 3dB만큼 향상된다.

양 수신기들 및 송신기들의 실시예들의 또 다른 잇점에 관하여, 장치 의존 성 영향들, 이를테면 온도 드리프트는 이들이 동일 유형의 두 개의 IQ 믹서들에 대해 동일하기 때문에 완전히 보상된다. 수신기 실시예들의 또 다른 잇점은 종래기술에서 이득과 I 브랜치와 Q 브랜치(전술한 바와 같은) 간 지연 차이들을 조종할 필요성이 회피된다는 것이다.

수신기들의 실시예들을 이하 기술한다. 변환은 라디오 주파수(RF)에서 기저대(즉, 직류)로의 변환이다. 이에 이어, 중간 주파수(IF) 변환 단 없이, 기저대에서 RF로의 변환을 포함하는 송신기들의 실시예들을 기술한다.

제1 수신기

도 1에 도시한 바와 같은 제1 수신기 실시예 1에서, 입력신호(A)는 증폭기(DRV)에 의해 증폭되고, 위상 시프트가 없는 경로(10)와 180°의 위상 시프트를 갖는 경로(12)인 2개의 경로들(10, 12)로 분리된다. 위상 시프트를 달성하는 한 방법은 신호 레벨들이 두 경로들(10, 12)에 대해 확실히 동일하게 되도록 180°하이브리드(14)를 사용하는 것이다.

경로들(10, 12) 각각의 신호들은 각각의 IQ 믹서(16, 18)에 의해 처리되고, 각각의 믹서는 0°위상 시프트를 갖는 LO-신호(22)와 90°위상 시프트를 갖는 LO-신호인 2개의 LO-신호들을 사용한다. 양 경로들(10, 12)에 있어서의 IQ 믹서들(16, 18)은 구조가 동일하다. 각각의 믹서(16, 18)는 스플리터(20)와, 국부 발진기(LO, 도시생략)로부터의 신호 입력들(22, 23)을 혼합한다. 양 IQ 믹서들은 동일 집적회로 칩 상에 구현된다. 180° 하이브리드(14)부터 각각의 스플리터까지의 커넥터들(38)의 길이는 동일하다.

IQ 믹서들(16, 18)의 불완전함에 기인하여, 원하지 않는 DC 오프셋이 IQ 믹서들(16, 18)의 출력들에 나타난다. IQ 믹서(2)의 각각의 I 출력은 IQ 믹서(1)의 대응하는 I 출력에 비해 180°위상으로 시프트된다. 그러나, 두 IQ 믹서들(16, 18)로부터의 DC 오프셋은 위상이 시프트되지 않는다. 이와 동일한 바가 Q 출력들에 대해서도 적용된다.

모든 출력들은 가산기단들(24, 25, 26, 27)에 엇갈려 연결되고, 동일 위상의 I 및 Q 성분들은 이들이 더해지도록 접속된다. 각각의 가산기에서, 두 개의 입력들 중 하나는 다른 것에 비해 180°만큼 시프트된 DC 오프셋을 갖는다. 따라서, DC 오프셋들은 가산기들에 의해 소거된다

차동 가변 이득 증폭기들(I 신호들에 대해선 도 1에 30, 31로 표시되었고, Q 신호들에 대해선 도 1에 30', 31'로 표시되었음)에 의한 어떤 증폭 및 저역통과 필터들(I 신호들에 대해서 도 1에 28, 29로 표시되었고, Q 신호들에 대해선 도 1에 28', 29'로 표시되었음)에 의해 기저대 필터링 후에, I 및 Q 신호들(I 신호(32) 및 Q 신호(34), 각각은 동일 위상 및 반대 위상 성분들을 갖고 있음)은 아날로그 디지털 변환기(ADC)(36)에 의해 샘플링되고 이어서 처리단들(도시생략)에 의해 복조되어 복호된다. 이 예에서, ADC는 최대 10dBm의 기저대 입력 파워를 갖는다.

IQ 믹서들의 불완전함의 또 다른 영향은 IQ 믹서의 입력에의 LO 신호의 피드스루이다. 기술된 실시예에서, 이들 잔여 신호들은 입력신호를 분할하는 180°하이브리드(14)의 출력에 동일 레벨로 다시 도달할 것이다. 이 경우 반대로 동작하여 잔여 신호들은 180°하이브리드(14)에 입력에 더해지는데 이들은 위상이 180° 시프트되어 있으므로 두 잔여 신호들이 소거된다.

모든 소거 효과들은 실시간으로 작동한다.

제2 수신기

제2 수신기(201)의 실시예를 도 2에 도시하였다. 이 수신기는 근본적으로, 입력신호(A')가 한 경로(210)로 보내지는 것(따라서, 180°하이브리드는 없다)을 제외하곤 도 1에 도시한 수신기와 동일 구조 및 동일 기능을 갖는다. 대신, 제로인 기준신호(B)는, 도 1의 수신기에서처럼 소거 목적에 사용하게 되는 기준 DC 오프셋을 제2 IQ 믹서(218)에서 사용하도록 다른 경로(212)에 제공된다. 입력 신호 레벨에 의존하는 효과들의 소거가 고려되지 않으므로, 이 실시예의 성능은 도 1의 수신기보다 낮을 수도 있다.

다른 수신기들

제3 수신기(301)를 도 3에 도시하였다. 이 수신기에서, 각각의 IQ 믹서(316, 318)로부터의 I 및 Q 신호들은 차동 가변 이득 증폭기들(330)에의 언밸런스 신호들로서 제공된다. 구체적으로, IQ 믹서(316)로부터의 0°위상 I 성분 및 IQ 믹서(318)로부터의 180°위상 I 성분은 각각의 차동 가변 이득 증폭기(330) 및 저역통과 필터(328)를 통과한 후 각각의 차동 가변 이득 증폭기(331) 및 저역통과 필터(329)를 통과하여 I 신호(332) 및 기저대 주파수를 제공한다. 유사하게, IQ 믹서(316)로부터의 0°위상 Q 성분 및 IQ 믹서(318)로부터의 180°위상 Q 성분은 각각의 차동 가변 이득 증폭기(330') 및 저역통과 필터(328')를 통과한 후 각각의 차동 가변 이득 증폭기(331') 및 저역통과 필터(329')를 통과하여 I 신호(334) 및 기저대 주파수를 제공한다. 따라서 가산기들(비교를 위해 도 1의 참조부호 24, 25, 26, 27 참조)은 필요하지 않다. 어떠한 DC 오프셋이든 IQ 믹서들(316, 318)에 의해 제공되는 I 및 Q 성분들에서 0°위상을 갖기 때문에, 각각의 차동 가변 이득 증폭기(330, 330')는 두 입력들 간 차이만을 증폭하여, 두 입력들에 DC 오프셋이 이러한 동작에 의해 소거된다.

그 외는 도 1에 도시한 제1 수신기와 유사한 또 다른 수신기 실시예(도시생략)에서, 증폭기(DRV)는 입력신호들(+A, -A)을 갖는 차동 증폭기이다.

제1 송신기

도 4에 도시한 바와 같이, 제1 송신기 실시예에서, I 및 Q 아날로그 신호들은 디지털 아날로그 변환기(DAC)(50)에 접속된 엔코더(도시생략)에 의해 발생된다. 증폭기들(52)에 의해 증폭 및 필터들(54)에 의한 저역통과 필터링 후에, 동위상 및 반대 위상인 I 및 Q 신호들은 두 개의 동일한 IQ 믹서들(56, 58)에 공급된다. 이에 따라, 둘 다 동위상 및 반대위상인 I신호들은 각각의 믹서에 제공되고 둘 다 동위상 및 반대위상인 Q 신호들은 각각의 믹서에 제공된다. 신호 입력들(60)은 도면에 도시된 바와 같이 IQ 믹서 1(참조부호 56)에 비교하여 IQ 믹서 2(참조부호 58)에 역의 순서로 접속된다. 각각의 믹서(56, 58)는 결합기(420)와, 국부 발진기(도시생략)로부터의 신호 입력들(422, 434)을 포함한다.

IQ 믹서 2(참조부호 58)의 출력에서, 신호는 IQ 믹서 1(참조부호 56)의 출력(64)에 비해 위상이 180°만큼 시프트된다. 각각의 출력(62, 64)의 신호는 잔여 캐리어 신호를 포함한다. 잔여 캐리어 신호는 특히 어떤 용량성 결합의 결과로서 LO로부터 크로스토크에 기인하여, 또한 동위상 및 반대위상 I 및 Q 신호들의 생성 및 취급에 있어서의 공차들의 결과로 신호입력들(60)에 어떤 DC에 기인하여, 또한 어떤 임피던스 오정합들에 기인하여 일어난다. IQ 믹서들(56, 58) 각각의 출력들(62, 64)에 잔여 캐리어 신호는 동일 위상을 갖는다. 결국, 결합기로서 작용하는 180°하이브리드(64)에서, 원하는 신호들이 더해지고 바람직하지 않은 잔여 캐리어 신호들은 소거되어, 결과적인 신호가 출력(66)에 제공된다.

다른 송신기들

또 다른 실시예에서, 도 4에 도시한 송신기 구성에서 엔코더 및 DAC(50) 대신에 밸런스(즉, 대칭) 출력들을 갖는 또 다른 소스가 사용된다.

도 5에 도시한 바와 같은 또 다른 실시예에서, 언밸런스(즉, 비대칭) 출력들을 가진 I 및 Q 신호원이 대신으로 사용된다. 신호원은 디지털 아날로그 변환기(DAC)(550)이다. 이 실시예에서, 단지 동위상, 즉 0도의 I 및 Q 신호성분들만이 DAC(550)에 의해 제공된다. 증폭(552) 및 저역통과 필터링(554) 후에, 신호성분들은 반대 위상(즉, 180도) 입력 포트들은 접지된(접지(551)) 각각의 IQ 믹서(556, 558)에 제공된다.

약어

ADC 아날로그 디지털 변환기

AGC 자동 이득 제어

DC 직류

I 동위상

IF 중간 주파수

LO 국부 발진기

Q 직교상

RX 수신기

TX 송신기

VGA 가변 이득 증폭기

전기통신 송신기 및 수신기에서 두 개의 IQ 믹서들이 180도 위상 시프트로 동작되며, 양 송신기 및 수신기에서, 입력신호는 각각의 IQ 믹서에 결합되고 믹서들의 출력신호는 각각의 개개의 출력신호 원하지 않는 에러 성분들을 소거시키도록 결합된다. 송신기에서, 잔여 캐리어 신호들이 소거되고, 수신기에서는 DC 오프셋들이 소거된다. 이들 둘 모두에서, 원하는 신호들이 가산되고, 결과적인 출력신호의 진폭을 2배로 함으로써 출력파워가 4배 이상이 되게 하고 동적범위를 향상시킨다.

Claims

전기통신 수신기에 있어서:

각각의 믹서가 동위상 및 반대 위상의 I 신호들을 모두 제공하고, 각각의 믹서가 동위상 및 반대 위상의 Q 신호들을 모두 제공하는, 제1 IQ 믹서 및 제2 IQ 믹서;

상기 제1 믹서에 제공된 수신 신호 위상의 반대 위상으로 상기 제2 믹서에 수신 신호를 제공하는 수단; 및

제1 출력신호를 생성하는 수단 및 제2 출력신호를 생성하는 수단을 포함하고,

상기 제1 출력신호는, 2개의 I 신호들이 서로 반대 위상일 때 상기 2개의 I 신호들의 합이 되거나, 상기 2개의 I 신호들이 동일 위상일 때 이들 신호들 간의 차가 되어, 상기 I 신호들내에 존재하는 DC 오프셋 성분들이 적어도 부분적으로 소거되도록 하며,

상기 제2 출력신호는, 2개의 Q 신호들이 서로 반대 위상일 때 상기 2개의 Q 신호들의 합이 되거나, 상기 2개의 Q 신호들이 동일 위상일 때 이들 신호들 간의 차가 되어, 상기 Q 신호들내에 존재하는 DC 오프셋 성분들이 적어도 부분적으로 소거되도록 하는, 전기통신 수신기.
제1항에 있어서, 상기 제1 및 제2 믹서들은 동일 유형인 것인, 전기통신 수신기.
제1항 또는 제2항에 있어서, 사용시 상기 제2 믹서에 제공되는 상기 신호는 상기 제1 믹서에 제공된 상기 수신 신호의 위상에 반대 위상인 수신 신호인, 전기통신 수신기.
제1항 또는 제2항에 있어서, 사용시 상기 제2 믹서에 제공되는 상기 신호는 기준 신호인, 전기통신 수신기.
제1항 또는 제2항에 있어서,

상기 제1 출력신호를 제공하는 수단은 제1 가산기 및 제2 가산기를 포함하며,

상기 제2 출력신호를 제공하는 수단은 제3 가산기 및 제4 가산기를 포함하며,

동위상인 상기 두 I 신호들은 상기 제1 가산기에 의해 합해지고, 반대 위상인 상기 두 I 신호들은 상기 제2 가산기에 의해 합해지며,

동위상인 상기 두 Q 신호들은 상기 제3 가산기에 의해 합해지고, 반대위상인 상기 두 Q 신호들은 상기 제4가산기에 의해 합해지며,

상기 합산들에서, 상기 DC 오프셋 성분들이 적어도 부분적으로 소거되는, 전기통신 수신기.
제1항 또는 제2항에 있어서, 상기 제1 출력신호는 입력들과는 반대 위상들의 상기 두 I 신호들을 갖는 차동 증폭기로부터의 출력으로서 제공되는 상기 두 I 신호들간의 차이며,

상기 제2 출력신호는 입력들과는 반대 위상들의 상기 두 Q 신호들을 갖는 차동 증폭기로부터의 출력으로서 제공되는 상기 두 Q 신호들간의 차인, 전기통신 수신기.
전기통신 송신기에 있어서,

제1 IQ 믹서 및 제2 IQ 믹서로서, 각각의 믹서가 동위상 및 반대 위상의 I 신호들을 모두 제공받고, 각각의 믹서가 동위상 및 반대 위상의 Q신호들을 모두 제공받으며, 상기 제2 믹서는 상기 제1 믹서에 의해 제공된 출력 신호와 반대 위상인 출력 신호를 제공하는, 상기 제1 IQ 믹서 및 상기 제2 IQ 믹서, 및

송신용 신호를 생성하기 위해 상기 신호들 중 하나를 180도만큼 위상 시프트시켜 이를 다른 출력 신호에 가산함으로써 상기 두 개의 출력 신호들을 결합하는 수단을 포함하고, 상기 두 출력 신호들내에 존재하는 잔여 캐리어 성분들은 적어도 부분적으로 소거되는, 전기통신 송신기.
제7항에 있어서, 상기 제1 IQ 믹서 및 상기 제2 IQ 믹서는 동일 유형인, 전기통신 송신기.
제1 IQ 믹서 및 제2 IQ 믹서를 포함하는 전기통신 수신기에 의한 수신 방법에 있어서:

상기 제1 믹서에 제공된 수신 신호의 위상에 반대 위상으로 상기 제2 믹서에 신호를 제공하는 단계;

각각의 믹서가 동위상 및 반대 위상의 I 신호들을 모두 제공하고, 각각의 믹서가 동위상 및 반대 위상의 Q신호들을 모두 제공하는 단계로서, I 및 Q 신호들 각각은 각각의 DC 오프셋 성분을 포함하는, 상기 I 신호 및 Q 신호 제공 단계;

상기 I 신호들내에 존재하는 DC 오프셋 성분들이 적어도 부분적으로 소거되도록, 2개의 I 신호들이 서로 반대 위상일 때 상기 2개의 I 신호들의 합이 되거나, 상기 2개의 I 신호들이 동일 위상일 때 이들 신호들간의 차가 되는 제1 신호를 생성하는 단계; 및

상기 Q 신호들내에 존재하는 DC 오프셋 성분들이 적어도 부분적으로 소거되도록, 2개의 Q 신호들이 서로 반대 위상일 때 상기 2개의 Q 신호들의 합이 되거나, 상기 2개의 Q 신호들이 동일 위상일 때 이들 신호들간의 차가 되는 제2 신호를 생성하는 단계를 포함하는, 전기통신 수신기의 수신방법.
제1 IQ 믹서 및 제2 IQ 믹서를 포함하는 전기통신 송신기에 의한 송신 방법에 있어서:

각각의 믹서가 동위상 및 반대 위상의 I 신호들을 모두 제공하고, 각각의 믹서가 동위상 및 반대 위상의 Q 신호들을 모두 제공받는 단계;

상기 제2 믹서가 상기 제1 믹서에 의해 제공되는 출력 신호와는 반대 위상으로 출력 신호를 제공하는 단계로서, 각각의 출력신호가 잔여 캐리어 성분을 포함하는, 상기 출력 신호 제공 단계; 및

송신용 신호를 생성하기 위해 상기 잔여 캐리어 성분들이 적어도 부분적으로 소거되도록 상기 출력 신호들 중 하나를 180도만큼 위상 시프트시켜 이를 다른 출력 신호에 가산함으로써 상기 두 개의 출력 신호들을 결합하는 단계를 포함하는, 전기통신 송신기의 송신 방법.