KR101055016B1 - 보호 회로 - Google Patents

Abstract

본 발명의 보호 회로는, 레퍼런스 전압 및 전원전압의 인가 상태를 나타내는 구동 신호를 입력받으며, 상기 레퍼런스 전압을 외부로 출력하는 레퍼런스 전압 출력부; 및 상기 구동 신호에 따라 상기 레퍼런스 전압 출력부의 동작을 제어하는 출력 스위칭부를 포함한다.

보호 회로, 구동 전원, 레퍼런스 전압, FET, PWM

Description

보호 회로{PROTECTION CIRCUIT}

본 발명은 소자의 보호 회로에 관한 것으로, 특히, IC 내부의 FET 소자에 과전류가 흐르는 것을 방지하기 위한 보호 회로에 관한 것이다.

전기/전자 장치들에는 다양한 소자들로 이루어진 회로를 포함하고 있다. 상기 회로가 동작하기 위한 전기적 에너지로서 구동 전원이 인가된다. 전기/전자 장치는 항상 구동 전원을 인가받는 회로도 포함하나, 구동 전원의 인가 및 해제가 빈번히 발생하는 회로도 포함함이 일반적이다.

특히, 회로나 IC의 종류에 따라서는, 구동 전원 뿐만 아니라 전기적 특성이 다른 전원을 필요로 한다. 예컨대, 소정 소자들은 구동 전원을 그대로 전원으로서 입력받지만, 다른 소자들은 구동 전원보다 낮은 전압을 전원으로서 입력받거나, 구동 전원보다 높은 전압을 전원으로서 입력받을 수 있다.

이 경우, 구동 전원 보다 낮은 전압 또는 높은 전압은, 상기 회로나 IC 내부의 레퍼런스 전압 생성기나 전하 펌프에서 생성될 수 있다. 그런데, 구동 전원이 인가 및 해제되는 경우, 구동 전원 뿐만 아니라 상기 전기적 특성이 다른 전원에도 영향을 주고, 상기 영향에 따라 상기 회로나 IC에 포함된 소자에 손상을 입힐 가능성이 있다.

본 발명은 구동 전원 뿐만 아니라 전기적 특성이 다른 다수개의 전압을 전원으로서 이용하는 회로나 IC를 구성하는 소자를 효과적으로 보호할 수 있는 보호 회로를 제공하고자 한다.

본 발명의 일 실시예에 따른 보호 회로는, 레퍼런스 전압 및 전원전압의 인가 상태를 나타내는 구동 신호를 입력받으며, 상기 레퍼런스 전압을 외부로 출력하는 레퍼런스 전압 출력부; 및 상기 구동 신호에 따라 상기 레퍼런스 전압 출력부의 동작을 제어하는 출력 스위칭부를 포함한다.

상기 구성에 따른 본 발명의 보호 회로를 실시하면, 구동 전원 뿐만 아니라 전기적 특성이 다른 다수개의 전압을 전원으로서 이용하는 회로나 IC를 구성하는 소자를 효과적으로 보호할 수 있는 이점이 있다.

도 1은 PWM(Pulse Width Modulation) IC(100)의 구조를 도시한다. 도시한 바와 같이, PWM IC(100)는 다수개의 외부 입력핀들을 가지고 있다. 상기 입력핀들은 전원전압을 입력받는 핀들, 접지전압을 입력받는 핀들, 레퍼런스 전압을 입력받는 핀들, PWM 신호를 출력하는 핀들을 구비한다. 상기 PWM IC(100)가 구비하는 다수개의 핀들 중 일부에는 전기적 특성의 안정화를 위해, 저항, 커패시터, 인덕터 등 수동 소자들이 연결될 수 있다.

도 2는 도 1에 도시한 PWM IC의 구성요소들 중 본 발명의 사상과 관련된 구성요소들만을 표현한 것이다.

도시한 출력 FET(150, 160)는 구동 앰프(130, 140)의 출력 신호에 따라 PWM 신호를 출력한다. 상기 구동 앰프(130, 140)는, 발진회로(170)에서 생성한 삼각파에 동기를 맞추어 상기 출력 FET(150, 160)를 구동시킨다. 9번 핀에 전원전압(VCC)이 인가되면 내부 레귤레이터(190)에서 일종의 내부 구동전압인 레퍼런스 전압(VREF)을 생성한다. 도시한 에러 앰프(110, 120)는 그 입력단으로 소정의 출력전압(Vo, PWM 제어가 목적하는 소정의 전압일 수 있다)의 분압 저항 및 레퍼런스 전압의 분압 전압을 입력받으며, 레퍼런스 전압을 이용하여 출력 전압(Vo)을 피드백 제어하는 역할을 수행한다.

도 2의 출력단의 2개의 출력 트랜지스터(150, 160)의 출력 신호에 따라 외부의 FET(미도시)를 시분할적으로 구동할 수 있다. 즉, 소정의 듀티 동안 상기 FET(미도시)를 턴온시키는 PWM 제어를 수행할 수 있다. 상기 PWM 제어에 따라 FET의 출력은 소정의 에너지 축적 소자(예: 커패시터, 인덕터)에 의해, 소정의 출력 전압(Vo)이 생성될 수 있다.

상기 발진회로(170)는 PWM 제어를 위한 삼각파를 생성하기 위한 것이다. 삼각파는 선형적으로 증가하는 구간이 존재하며, 소정의 PWM 기준 전압을 상기 삼각파와 비교한 결과값은, 상기 PWM 기준 전압의 크기에 따라 듀티가 조절된다. 이러한 방식으로, 원하는 PWM 제어의 듀티를 획득할 수 있다. 한편, 상기 발진회로(170)는 압전 소자를 이용하여 정확한 발진을 유지하는 것이 일반적인데, 이러한 압전 소자를 구비한 발진회로(170)는 구동 전원이 차단되면, 비교적 빠른 시간 내 발진이 정지되는 특성이 있다.

상기 레귤레이터(190)는, 상기 구동 전원(VCC)을 입력받아 상기 레퍼런스 전압(VREF)을 생성하기 위한 구성이다. 상기 레퍼런스 전압(VREF)이 구동 전원(VCC)의 전압보다 높은 경우, 상기 레귤레이터(190)는 전하 펌프 등 승압 회로를 구비하고, 상기 레퍼런스 전압(VREF)이 구동 전원(VCC)의 전압보다 낮은 경우, 상기 레귤레이터(190)는 전압 분배 회로 등 비교적 단순한 회로로 구성할 수 있다. 전자의 경우, 커패시터 등 에너지 저장 소자가 필요함은 물론이며, 후자의 경우에도 레퍼런스 전압(VREF)의 품질을 높이기 위해서는 에너지 저장 소자를 구비함이 바람직하다.

상기와 같이, 상기 레귤레이터(190)는 커패시터나 인덕터 등 에너지 저장 소자를 구비하는 경우, 구동 전원(VCC)이 해제되어도, 에너지 저장 소자에 저장된 전기 에너지 때문에, 상당한 시간(즉, 방전 시간) 동안, 상당한 크기의 레퍼런스 전압(VREF)을 유지하게 된다.

도 3은 도 2의 PWM IC(100)의 입력단들(구체적으로 도 2의 A 부분의 입력단들)로 출력전압의 분압저항 및 레퍼런스 전압의 분압전압을 공급하기 위한 수동 소자들이 연결된 것을 도시한 회로도이다. 도면에서 에러 앰프(110)은 도 2의 에러 앰프들(110, 120) 중 하나(110)이고, 각 핀들도 도 2의 동일 번호의 핀들에 대응한다.

도시한 바와 같이, 제1 분압 저항(210) 및 제2 분압 저항(220)으로 이루어진 전압 분배 회로는 3번 핀에 출력전압(Vo)의 분압 전압을 공급하며, 제3 분압 저항(230) 및 제4 분압 저항(240)으로 이루어진 전압 분배 회로는 4번 핀에 레퍼런스 전압(VREF)의 분압 전압을 공급한다. 한편, 상기 레퍼런스 전압(VREF)은 PWM IC(100) 내부의 레귤레이터에서 생성되어, 16번 핀을 통해 공급될 수 있다.

상기 에러 앰프(110)의 출력 신호가 출력되는 5번 핀과 4번 핀 사이에는, 에러 앰프(110)의 출력을 안정화시키기 위한 피드백 임피던스 소자들(Rf, Cf)이 연결될 수 있다.

그런데, 전원전압(VCC)이 OFF되어, PWM IC(100)는 동작을 멈추게 되어 그 결과 출력전압(Vo)도 급하강하는 경우, 레퍼런스 전압(VREF)의 방전이 늦어지면, 레퍼런스 전압(VREF)의 방전 시간 동안 7, 8번 핀의 출력이 FET를 ON시켜 FET에 과전류가 흐르게하여, FET가 파괴될 위험이 있다. 이는 앞서 설명한 바와 같이, 도 2의 레귤레이터(190)에 구비된 에너지 저장 소자의 방전 시간에 기인한다.

이를 보다 상세히 설명하면 다음과 같다. 전원전압(VCC)이 Off되면 도 2의 발진회로가 비교적 짧은 시간내에 방전되어 삼각파(CT)가 정지하고, 그 결과 출력 전압(Vo)이 방전되기 시작하고, 출력전압(Vo)의 방전으로 3번 및 14번 핀의 전압이 낮아진다.

한편, 도 2의 레귤레이터(190)에서 출력하는 레퍼런스 전압(VREF)도 방전하기 시작하나 속도가 느려서 출력전압(Vo)이 방전된 후에도 상당 시간 상당한 크기의 전압을 유지한다. 그 결과 상기 상당 시간 동안 분압된 전압이 4번 및 14번 핀(NON)에 걸려 있게 된다.

에러 앰프(110, 120)는 NON전압과 INV전압을 비교 NON전압이 낮으므로 Low로 출력한다. 이 때, CT파형이 정지되어 DC로 변하면서 방전하고 있으므로, 에러 앰프(110, 120)의 전압이 순간 낮아 지면, 구동 앰프(130, 140)는 FET(150, 160)를 상당한 시간 동안 턴온시키고, 그 결과 PWM IC의 출력단의 전하가 FET를 통해 흐르게 된다.

상기 FET는 PWM 제어에 따라 턴온/오프하기 위한 것으로, 정상적인 경우 매우 짧은 시간(즉, 듀티) 동안만 턴온되고, 매우 빈번히 턴온되기에 적합한 소자로 구현된다. 그런데, 상기한 바와 같이, 구동 전원(VCC)의 해제에 따라, 턴온되는 경우 정상적인 경우보다 턴온되는 기간이 길게 되고, 이는 FET의 파손의 위험성을 높일 수 있다.

도 4는 구동 전원의 해제시에 FET 소자의 파괴를 방지할 수 있는 보호 회로(300)를 도시한다.

도시한 보호 회로(300)는, 레퍼런스 전압(VREF)을 입력받아 외부로 출력하는 레퍼런스 전압 출력부; 및 전원전압(VCC)의 인가 상태를 나타내는 구동 신호(VSD)를 입력받아 상기 레퍼런스 전압 출력부의 동작을 제어하는 출력 스위칭부를 포함한다.

여기서, 상기 레퍼런스 전압 출력부는, 에미터로 상기 레퍼런스 전압(VREF)을 입력받으며, 베이스에 인가되는 신호에 따라 컬렉터로 상기 입력받은 레퍼런스 전압(VREF)을 출력하는 PNP 트랜지스터(360); 컬렉터가 상기 PNP 트랜지스터(360)의 베이스에 연결되고, 에미터가 접지에 연결된 NPN 트랜지스터(340); 상기 PNP 트랜지스터(360)의 컬렉터 신호를 일방향으로 PWM IC의 3번 핀으로 출력하기 위한 다이오드(370)를 포함할 수 있다.

여기서, 상기 출력 스위칭부는, 게이트로 상기 구동 신호의 분압된 신호를 입력받으며, 소스가 접지되어 있으며, 드레인이 상기 제2 트랜지스터의 베이스에 연결된 NPN형 FET(320)를 포함할 수 있다.

상기 PNP 트랜지스터(360) 및 NPN 트랜지스터(340)의 동작을 안정화시키기 위하여, PNP 트랜지스터(360)의 컬렉터 출력단과 접지단 사이, PNP 트랜지스터(360)의 베이스와 레퍼런스 전압(VREF)의 입력단 사이, 및 NPN 트랜지스터(340)의 베이스와 레퍼런스 전압(VREF)의 입력단 사이에 저항들(362, 342, 322)을 연결할 수 있다.

상기 다이오드(370)는 하나의 PWM IC의 하나의 NON 입력단(3번 핀)으로 상기 입력받은 레퍼런스 전압(VREF)을 전달하기 위한 것이며, 다른 다이오드(380)는 동일한 하나의 PWM IC의 다른 NON 입력단(14번 핀) 또는 다른 PWM IC의 하나의 NON 입력단으로 상기 입력받은 레퍼런스 전압(VREF)을 전달하기 위한 것이다.

도 4에 도시한 보호 회로(300)의 출력 신호는 도 3의 회로의 3번 핀에 연결될 수 있다.

상기 VSD 신호는 전원전압(VCC)의 인가 상태를 나타내는 신호로서, 전원전압(VCC)의 오프시 로우액티브되는 신호이다. 상기 전원전압(VCC)의 오프시 로우액티브되는 신호를 생성하는 회로는, 단순히 전원전압(VCC) 해제시 접지단에 연결되는 스위치 회로 등으로 용이하게 구현이 가능하므로, 그 상세 설명은 생략하겠다.

상기 보호회로(300)는 전원전압(VCC)이 오프시 레퍼런스 전압(VREF)을 NON 단에 바로 인가함으로써 NON이 레퍼런스 전압(VREF)과 동일하게 되도록 한다. 이렇게 되면 INV전압은 레퍼런스 전압(VREF)을 분압받은 전압이 되기 때문에, 도 3의 에러 앰프(110)는 High 출력을 유지하게 됨으로써, 전원전압(VCC)이 오프되어 레퍼런스 전압(VREF)이 방전하는 동안에 FET에 전류가 흘러 파괴되는 것을 방지할 수 있다.

도 5는 도 4의 보호 회로(300)와 PWM IC(100)의 다른 연결 구조를 도시한다. 도 5의 보호 회로(300)도 마찬가지의 과정으로 전원전압(VCC)이 오프되어 레퍼런스 전압(VREF)이 방전하는 동안에 PWM IC(100) 내 FET에 전류가 흘러 파괴되는 것을 방지할 수 있다. 도시한 바와 같이 보호 회로(300)의 출력 신호는 독립된 IC 형태 의 PWM IC(100)의 NON 핀에 입력될 수 있으며, 보호 회로(300)에서 출력하는 레퍼런스 전압(VREF)는 회로의 다른 부분들에서 사용되고 있음을 알 수 있다.

도 6은 본 발명의 일 실시예에 따른 PWM IC의 제어에 따라 턴온/오프 되는 FET의 연결 구조의 일 례를 도시한 것이다. 도시한 바와 같이, 도 2의 PWM IC의 7번 출력에 따라 FET 드라이버가 구동되어, FET가 턴온/오프 되고, 그 결과 Vo 전압이 출력된다. 상기 Vo 전압이 도 3의 Vo 전압으로 적용될 수 있다.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

도 1은 PWM IC의 구조를 도시한 블록도

도 2는 도 1에 도시한 PWM IC의 구성요소들 중 본 발명의 사상과 관련된 구성요소들만을 표현한 블록도.

도 3은 도 2의 PWM IC의 입력단들로 출력전압의 분압저항 및 레퍼런스 전압의 분압 전압을 공급하기 위한 수동 소자들이 연결된 것을 도시한 회로도.

도 4는 본 발명의 일 실시예에 따른 보호 회로를 도시한 회로도.

도 5는 도 4의 보호 회로와 PWM IC의 다른 연결 구조를 도시한 회로도.

도 6은 본 발명의 일 실시예에 따른 PWM IC의 제어에 따라 턴온/오프 되는 FET의 연결 구조의 일 례를 도시한 회로도.

Claims (5)

1. 레퍼런스 전압을 입력받아 외부로 출력하는 레퍼런스 전압 출력부; 및

   전원전압의 인가 상태를 나타내는 구동 신호를 입력받아 상기 레퍼런스 전압 출력부의 동작을 제어하는 출력 스위칭부

   를 포함하는 보호 회로.
2. 제 1 항에 있어서,

   상기 레퍼런스 전압 출력부는,

   에미터로 상기 레퍼런스 전압을 입력받으며, 베이스에 인가되는 신호에 따라 컬렉터로 상기 레퍼런스 전압을 출력하는 제1 트랜지스터를 포함하는 보호 회로.
3. 제 2 항에 있어서,

   상기 레퍼런스 전압 출력부는,

   컬렉터가 상기 제1 트랜지스터의 베이스에 연결되고, 에미터가 접지에 연결된 제2 트랜지스터

   를 포함하는 보호 회로.
4. 제 3 항에 있어서,

   상기 출력 스위칭부는,

   게이트로 상기 구동 신호의 분압된 신호를 입력받으며, 소스가 접지되어 있으며, 드레인이 상기 제2 트랜지스터의 베이스에 연결된 FET

   를 포함하는 보호 회로.
5. 제 2 항에 있어서,

   상기 레퍼런스 전압 출력부는,

   상기 제1 트랜지스터의 컬렉터 신호를 일방향으로 출력하기 위한 다이오드

   를 포함하는 보호 회로.

Images