KR101051796B1 - Manufacturing Method of Analog Semiconductor Device - Google Patents
Manufacturing Method of Analog Semiconductor Device Download PDFInfo
- Publication number
- KR101051796B1 KR101051796B1 KR1020030071104A KR20030071104A KR101051796B1 KR 101051796 B1 KR101051796 B1 KR 101051796B1 KR 1020030071104 A KR1020030071104 A KR 1020030071104A KR 20030071104 A KR20030071104 A KR 20030071104A KR 101051796 B1 KR101051796 B1 KR 101051796B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- well
- insulating film
- resistor
- substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims abstract description 6
- 230000004888 barrier function Effects 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 폴리실리콘 저항 제조시 사용되는 마스크 수를 감소시켜 제조비용을 절감할 수 있는 아날로그 반도체 소자의 제조방법을 제공한다.
본 발명은 N웰 및 P웰이 각각 형성되고 필드절연막에 의해 N웰 및 P웰에 액티브 영역이 정의되며, 액티브 영역에는 게이트 및 접합영역으로 이루어진 트랜지스터가 각각 형성되고 N웰의 일부 필드절연막 상에는 폴리실리콘 저항이 형성된 반도체 기판을 준비하는 단계; 폴리실리콘 저항을 덮도록 샐리사이드 방지막을 형성하는 단계; 트랜지스터의 게이트 및 접합영역 상에 샐리사이드층을 형성하는 단계; 기판 전면 상에 평탄화된 층간절연막을 형성하는 단계; 폴리실리콘 저항의 표면이 노출되도록 N웰 상의 층간절연막을 소정 두께만큼 식각하는 단계; 및 노출된 폴리실리콘 저항으로 불순물 이온을 이온주입하는 단계를 포함하는 아날로그 반도체 소자의 제조방법에 의해 달성될 수 있다. 바람직하게, 층간절연막의 식각은 N웰 형성용 마스크를 이용하여 수행한다.
아날로그, 폴리실리콘, 저항, 이온주입, 샐리사이드
The present invention provides a method for manufacturing an analog semiconductor device that can reduce the manufacturing cost by reducing the number of masks used in the production of polysilicon resistance.
According to the present invention, N wells and P wells are formed respectively, and active regions are defined in N wells and P wells by field insulating films, and transistors each including gates and junction regions are formed in active regions, respectively. Preparing a semiconductor substrate on which silicon resistance is formed; Forming a salicide barrier to cover the polysilicon resistance; Forming a salicide layer on the gate and the junction region of the transistor; Forming a planarized interlayer insulating film on the entire surface of the substrate; Etching the interlayer insulating film on the N well by a predetermined thickness so that the surface of the polysilicon resistor is exposed; And implanting impurity ions into the exposed polysilicon resistor. Preferably, etching of the interlayer insulating film is performed using an N well forming mask.
Analog, Polysilicon, Resistor, Ion Implantation, Salicide
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 아날로그 반도체 소자의 제조방법을 설명하기 위한 단면도.1A to 1E are cross-sectional views illustrating a method of manufacturing an analog semiconductor device according to an embodiment of the present invention.
※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing
10 : 반도체 기판 11A : N웰10:
11B : P웰 12A, 12B : 필드절연막11B:
13 : 게이트 절연막 14A1, 14A2 : 게이트13: gate insulating film 14A1, 14A2: gate
14B : 폴리실리콘 저항 15 : 스페이서14B: polysilicon resistor 15: spacer
16 : N＋ 접합영역 17 : P＋ 접합영역16: N + junction area 17: P + junction area
18 : 샐리사이드 방지막 19 : 샐리사이드층18: salicide prevention film 19: salicide layer
20A : BPSG막 20B : 질화막20A: BPSG
20 : 층간절연막 21 : 블랭킷 이온주입
20: interlayer insulating film 21: blanket ion implantation
본 발명은 아날로그 반도체 소자의 제조방법에 관한 것으로, 특히 아날로그 반도체 소자의 폴리실리콘 저항 제조방법에 관한 것이다.The present invention relates to a method for manufacturing an analog semiconductor device, and more particularly, to a method for manufacturing a polysilicon resistor of an analog semiconductor device.
일반적으로, 반도체 소자에 모스(MOS; Metal Oxide Silicon)에서 아날로그 신호를 디지털 신호로 변화시켜야 하는 옵션 프로세스가 적용되는 경우, 액티브 영역에 트랜지스터를 형성하면서 필드절연막 상에 폴리실리콘 저항 등이 형성된 아날로그 반도체 소자를 적용하고 있다. In general, when an optional process for converting an analog signal from a metal oxide silicon (MOS) into a digital signal is applied to a semiconductor device, an analog semiconductor in which a polysilicon resistor or the like is formed on a field insulating film while forming a transistor in an active region The device is applied.
또한, 트랜지스터의 게이트 및 접합영역 상부에는 전도특성 개선을 위하여 샐리사이드(salicide; self aligned silicide)를 적용하고 있다.In addition, a salicide (self aligned silicide) is applied to the top of the gate and the junction region of the transistor to improve conduction characteristics.
그러나, 종래에는 폴리실리콘 저항 제조시 샐리사이드 형성 방지를 위한 샐리사이드 방지막 형성 및 폴리실리콘 저항의 높은 저항값 확보를 위한 이온주입 공정을 각각 다른 마스크를 사용하여 수행하기 때문에 각각의 마스크 제작이 요구되므로 제조비용이 높다는 문제가 있다.
However, in the conventional polysilicon fabrication, since each mask is required to form a salicide barrier layer to prevent salicide formation and an ion implantation process for securing a high resistance value of the polysilicon resistor, different masks are required. There is a problem that the manufacturing cost is high.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 폴리실리콘 저항 제조시 사용되는 마스크 수를 감소시켜 제조비용을 절감할 수 있는 아날로그 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide a method for manufacturing an analog semiconductor device that can reduce the manufacturing cost by reducing the number of masks used in the production of polysilicon resistance. .
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 기판 내에 제 1 도전형의 제1 웰 및 제 2 도전형의 제 2 웰을 각각 형성하는 단계와, 상기 기판에 필드절연막을 형성하는 단계와, 상기 제 1 웰과 상기 제 2 웰의 상기 기판 상에 각각 게이트를 형성하고, 상기 제 1 웰의 상기 기판 상에는 상기 제 1 웰 상에 형성된 게이트와 이격된 저항을 형성하는 단계와, 상기 게이트의 양측으로 노출되는 상기 기판 내에 접합영역을 형성하는 단계와, 상기 게이트와 상기 저항을 포함하는 상기 기판 상에 층간절연막을 형성하는 단계와, 상기 저항의 상면이 노출되도록 상기 제 1 웰 상에 형성된 상기 층간절연막을 식각하는 단계와, 상기 노출된 저항에 불순물 이온을 주입하는 단계를 포함하는 아날로그 반도체 소자의 제조방법을 제공한다.According to an aspect of the present invention for achieving the above technical problem, forming a first well of the first conductivity type and the second well of the second conductivity type in the substrate, and forming a field insulating film on the substrate Forming a gate on the substrate of the first well and the second well, respectively, and forming a resistor on the substrate of the first well spaced apart from the gate formed on the first well; Forming a junction region in the substrate exposed to both sides of the gate, forming an interlayer insulating film on the substrate including the gate and the resistor, and forming a junction layer on the first well such that the top surface of the resistor is exposed. A method of manufacturing an analog semiconductor device comprising etching the formed interlayer insulating film and implanting impurity ions into the exposed resistor.
삭제delete
삭제delete
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다. Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 아날로그 반도체 소자의 제조방법을 설명하기 위한 단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing an analog semiconductor device according to an embodiment of the present invention.
도 1a를 참조하면, N웰(11A) 및 P웰(11B)이 형성된 반도체 기판(10)에 필드절연막(12A, 12B)을 형성하여 N웰(11A) 및 P웰(11B)에 액티브 영역을 정의한다. 그 다음, 기판 전면 상에 게이트 절연막(13)과 폴리실리콘막을 순차적으로 증착하고 패터닝하여 액티브 영역에는 게이트(14A1, 14A2)를 형성하고, N웰(11A)의 일부 필드절연막(12B) 상에는 폴리실리콘 저항(14B)을 형성한다. 그 후, 게이트(14A1, 14A2) 및 폴리실리콘 저항(14B) 측벽에 질화막 스페이서(15)를 형성하고, 각각의 이온주입 공정에 의해 P웰(11B) 및 N웰(11A)에 N＋ 접합영역(16) 및 P＋ 접합영역 (17)을 각각 형성하여 NMOS 및 PMOS 트랜지스터를 각각 형성한다.Referring to FIG. 1A,
도 1b를 참조하면, 기판 전면 상에 산화막을 증착하고, 포토리소그라피 및 식각공정에 의해 폴리실리콘 저항(14B)을 덮도록 산화막을 패터닝하여 샐리사이드 방지막(18)을 형성한다. 그 다음, 공지된 샐리사이드 공정을 수행하여 트랜지스터의 게이트(14A1, 14A2) 및 접합영역(16, 17) 상에 샐리사이드층(19)을 형성하고, 도 1c에 도시된 바와 같이, 기판 전면 상에 층간절연막(20)으로서 질화막(20A)과 BPSG막(20B)을 순차적으로 증착한다. Referring to FIG. 1B, an oxide film is deposited on the entire surface of the substrate and the
도 1d를 참조하면, 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 층간절연막(20)을 식각하여 표면을 평탄화하고, 평탄화된 층간절연막(20) 상에 N웰 마스크(미도시)를 이용한 포토리소그라피에 의해 N웰(11A) 상의 층간절연막 (20)을 노출시키는 마스크 패턴(미도시)을 형성한다. 그 다음, 노출된 층간절연막 (20)을 폴리실리콘 저항(14B)이 노출되도록 소정 두께만큼 식각하고, 공지된 방법에 의해 마스크 패턴을 제거한다.Referring to FIG. 1D, the surface of the
도 1e를 참조하면, 블랭킷(blanket) 이온주입(21)을 수행하여 노출된 폴리실리콘 저항(14B)으로 불순물 이온을 주입하여 폴리실리콘 저항(14B)의 높은 저항값을 확보한다.Referring to FIG. 1E, a
상기 실시예에 의하면, N웰 마스크를 이용하여 폴리실리콘 저항만을 노출시킨 후 블랭킷 이온주입 공정에 의해 폴리실리콘 저항에 불순물 이온을 주입하기 때문에 이온주입을 위한 별도의 새로운 마스크 제작을 배제할 수 있게 된다. 이에 따라, 폴리실리콘 저항 형성시 사용되는 제작되는 마스크 수를 감소시킬 수 있으므로 제조 비용을 절감할 수 있게 된다.According to the above embodiment, since only the polysilicon resistance is exposed using an N well mask, impurity ions are implanted into the polysilicon resistance by a blanket ion implantation process, thereby making it possible to exclude a new mask fabrication for ion implantation. . Accordingly, the number of fabricated masks used to form the polysilicon resistance can be reduced, thereby reducing the manufacturing cost.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
전술한 본 발명은 폴리실리콘 저항 제조시 사용되는 마스크 수를 용이하게 감소시킴으로써 제조비용을 절감할 수 있는 효과를 얻을 수 있다.The present invention described above can achieve the effect of reducing the manufacturing cost by easily reducing the number of masks used in the production of polysilicon resistance.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071104A KR101051796B1 (en) | 2003-10-13 | 2003-10-13 | Manufacturing Method of Analog Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030071104A KR101051796B1 (en) | 2003-10-13 | 2003-10-13 | Manufacturing Method of Analog Semiconductor Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050035437A KR20050035437A (en) | 2005-04-18 |
| KR101051796B1 true KR101051796B1 (en) | 2011-07-25 |
Family
ID=37238870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030071104A KR101051796B1 (en) | 2003-10-13 | 2003-10-13 | Manufacturing Method of Analog Semiconductor Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101051796B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990006879A (en) * | 1997-06-11 | 1999-01-25 | 니시무로 다이조 | Semiconductor device and manufacturing method thereof |
| KR20030060459A (en) * | 2002-01-09 | 2003-07-16 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
-
2003
- 2003-10-13 KR KR1020030071104A patent/KR101051796B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990006879A (en) * | 1997-06-11 | 1999-01-25 | 니시무로 다이조 | Semiconductor device and manufacturing method thereof |
| KR20030060459A (en) * | 2002-01-09 | 2003-07-16 | 주식회사 하이닉스반도체 | Method for fabricating semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050035437A (en) | 2005-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3371708B2 (en) | Manufacturing method of vertical field effect transistor | |
| US6790781B2 (en) | Dual depth trench isolation | |
| US9852953B2 (en) | CMOS fabrication | |
| KR100558047B1 (en) | Method for fabricating semiconductor device | |
| KR101051796B1 (en) | Manufacturing Method of Analog Semiconductor Device | |
| JP2001035936A (en) | Manufacture of cmos transistor | |
| KR20060079271A (en) | A method for fabricating a fin-fet | |
| US20060091436A1 (en) | Methods of forming field effect transistors having metal silicide gate electrodes | |
| US6765263B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100546124B1 (en) | Transistor Formation Method of Semiconductor Device | |
| JP2973955B2 (en) | Method for manufacturing semiconductor device | |
| KR100610460B1 (en) | CMOS transistor and method for manufacturing the same | |
| JP3608999B2 (en) | Manufacturing method of semiconductor device | |
| KR20070002664A (en) | Dual gate manufacturing method of semiconductor device | |
| KR100698064B1 (en) | MaskROM and Method for Fabricating the Same | |
| KR100587593B1 (en) | Method of making selective silicide using cmp | |
| KR100244249B1 (en) | Method for fabricating of semiconductor device | |
| KR100698065B1 (en) | MaskROM, Method for Fabricating the Same and Method for Coding | |
| KR100192547B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0817934A (en) | Dual gate cmos semiconductor device and its manufacture | |
| JP2006140290A (en) | Semiconductor device and its manufacturing method | |
| KR100876859B1 (en) | Silicide Formation Method of CMOS Image Sensor Devices | |
| KR20060099214A (en) | Cmos transistor of semiconductor device and method for forming the same | |
| JPH08139313A (en) | Manufacture of mis-fet | |
| KR100223912B1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160620 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170626 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190619 Year of fee payment: 9 |