KR101050228B1 - Nitride semiconductor device and method for forming same - Google Patents
Nitride semiconductor device and method for forming same Download PDFInfo
- Publication number
- KR101050228B1 KR101050228B1 KR1020090091352A KR20090091352A KR101050228B1 KR 101050228 B1 KR101050228 B1 KR 101050228B1 KR 1020090091352 A KR1020090091352 A KR 1020090091352A KR 20090091352 A KR20090091352 A KR 20090091352A KR 101050228 B1 KR101050228 B1 KR 101050228B1
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- forming
- electrode
- layer
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 76
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000011241 protective layer Substances 0.000 claims description 9
- 229910002704 AlGaN Inorganic materials 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 3
- 239000000969 carrier Substances 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/452—Ohmic electrodes on AIII-BV compounds
- H01L29/454—Ohmic electrodes on AIII-BV compounds on thin film AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 질화물 반도체 소자 및 이의 형성 방법에 관한 것으로, 이러한 본 발명은, 버퍼층, 2DEG층 및 장벽층이 형성된 기판; 상기 기판의 활성 영역에 형성되는 소스, 드레인 게이트 전극; 및 상기 활성 영역 주변으로 상기 버퍼층에 접촉되도록 형성되는 바디 전극을 포함하는 것을 특징으로 하는 질화물 반도체 소자와 이의 형성 방법을 제공한다. 이때 바디 전극은 활성 영역을 감싸는 형태로 형성되기 때문에, 핫 캐리어(hot carrier)를 효과적으로 제거할 수 있다.The present invention relates to a nitride semiconductor device and a method for forming the same, the present invention includes a substrate having a buffer layer, a 2DEG layer and a barrier layer; Source and drain gate electrodes formed in the active region of the substrate; And a body electrode formed to be in contact with the buffer layer around the active region, and a method of forming the nitride semiconductor device. In this case, since the body electrode is formed to surround the active region, it is possible to effectively remove the hot carrier.
2DEG, 버퍼층, 핫 캐리어, 바디 전극 2DEG, Buffer Layer, Hot Carrier, Body Electrode
Description
본 발명은 반도체 소자에 관한 것으로, 특히, 질화물 반도체 소자 및 이의 형성 방법에 관한 것이다. BACKGROUND OF THE
종래의 기술에 따른 질화물 반도체 소자를 설명한다. 도 1은 종래의 기술에 따른 질화물 반도체 소자를 설명하기 위한 도면이다. A nitride semiconductor device according to the prior art will be described. 1 is a view for explaining a nitride semiconductor device according to the prior art.
도시된 바와 같이, 질화물 반도체는 기판(1) 상에 버퍼층(2), 2DEG층(3) 및 장벽층(4)이 순차로 적층된 구조이며, 소스, 드레인 및 게이트 전극(5, 6, 7)이 형성된다. As shown, the nitride semiconductor has a structure in which a
특히, 2DEG층(3)은 소스(5)에서 드레인(6)으로의 전자들의 이동 경로이다. In particular, the 2DEG layer 3 is the path of migration of electrons from the
이러한 종래의 기술에 따른 반도체는 소자는, 도시한 바와 같이, 드레인 전압이 증가함에 따라 전자(electron)들의 충돌이 증가하고, 이로 인해 핫 캐리어(hot carrier)들이 발생한다. 발생한 핫 캐리어들은 2DEG층(3)을 따라 이동하지 않고, 버퍼층(2)으로 이동한다. 이러한 핫 캐리어들이 축적되면 전류의 이상 현상을 보이며, 핫 캐리어를 이루는 전자(hot electron) 이외에도 핫 캐리어를 이루는 전공(hot hole)들이 발생할 수 있다.In the semiconductor device according to the related art, as shown in the drawing, collision of electrons increases as the drain voltage increases, and thus hot carriers are generated. The generated hot carriers do not move along the 2DEG layer 3 but move to the
따라서 상술한 바와 같은 종래의 문제점을 감안한 본 발명의 목적은, 고전압에서 발생할 수 있는 핫 캐리어들을 용이하게 제거할 수 있는 반도체 질화물 소자 및 이의 제조 방법을 제공함에 있다. Accordingly, an object of the present invention in view of the above-described conventional problems is to provide a semiconductor nitride device and a method of manufacturing the same that can easily remove hot carriers that may occur at high voltages.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시 예에 따른 질화물 반도체 소자는, 버퍼층, 2DEG층 및 장벽층이 형성된 기판; 상기 기판의 활성 영역에 형성되는 소스, 드레인, 게이트 전극; 및 상기 활성 영역 주변으로 상기 버퍼층에 접촉되도록 형성되는 바디 전극을 포함한다.According to an embodiment of the present invention, a nitride semiconductor device includes: a substrate on which a buffer layer, a 2DEG layer, and a barrier layer are formed; Source, drain, and gate electrodes formed in the active region of the substrate; And a body electrode formed to contact the buffer layer around the active region.
상기 활성 영역은 상기 2DEG층이 존재하는 기판영역을 의미하며, 상기 활성영역 안에는 적어도 하나 이상의 상기 소스, 드레인, 게이트 전극을 구비하며, 상기 바디 전극은 상기 활성 영역 밖에 형성되는 것을 특징으로 한다.The active region refers to a substrate region in which the 2DEG layer is present, and includes at least one source, drain, and gate electrode in the active region, and the body electrode is formed outside the active region.
상기 버퍼층은, GaN 및 AlGaN과 GaN의 적층 구조 중 선택된 어느 하나로 형성함을 특징으로 한다.The buffer layer is formed of any one selected from a stacked structure of GaN and AlGaN and GaN.
상기 바디 전극은 상기 활성영역을 감싸는 형태로 형성된 것을 특징으로 한다.The body electrode may be formed to surround the active region.
상기 소스, 드레인 및 바디 전극은 오믹 접합(ohmic contact)을 갖도록 열처리됨을 특징으로 한다.The source, drain and body electrodes are heat treated to have ohmic contacts.
상기 게이트 전극은 쇼트키 접합(schottky contact)을 갖도록 형성함을 특징 으로 한다.The gate electrode is characterized in that it is formed to have a schottky contact (schottky contact).
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시 예에 따른 질화물 반도체 소자 형성 방법은, 기판 상에 버퍼층, 2DEG층 및 장벽층이 적층된 구조를 형성하는 과정과, 상기 기판의 활성 영역에 소스, 드레인 게이트 전극을 형성하고, 상기 활성 영역 주변으로 상기 버퍼층에 접촉되도록 바디 전극을 형성하는 과정을 포함한다.According to an embodiment of the present invention, a method of forming a nitride semiconductor device may include forming a structure in which a buffer layer, a 2DEG layer, and a barrier layer are stacked on a substrate, and forming an active region of the substrate. Forming a source and a drain gate electrode, and forming a body electrode to contact the buffer layer around the active region.
상기 전극들을 덮도록 보호층을 형성하는 과정과, 상기 전극들의 상면 일부가 노출되도록 상기 보호층을 제거하는 과정과, 상기 노출된 전극들의 상면에 접촉되는 금속 콘택을 형성하되, 상기 금속 콘택 중 일부는 상기 소스 전극 및 상기 바디 전극은 금속 콘택을 이용하여 전기적으로 연결하는 과정을 더 포함하는 것을 특징으로 한다.Forming a protective layer to cover the electrodes, removing the protective layer to expose a portion of the upper surface of the electrodes, and forming a metal contact in contact with the upper surface of the exposed electrodes, wherein a portion of the metal contact is formed The source electrode and the body electrode further comprises the step of electrically connecting using a metal contact.
상기 버퍼층은, GaN 및 AlGaN과 GaN의 적층 구조 중 선택된 어느 하나로 형성함을 특징으로 한다.The buffer layer is formed of any one selected from a stacked structure of GaN and AlGaN and GaN.
상기 활성 영역은 상기 2DEG층이 존재하는 기판영역을 의미하며, 상기 활성영역 안에는 적어도 하나 이상의 상기 소스, 드레인, 게이트 전극을 구비하며, 상기 바디 전극은 상기 활성 영역 밖에 형성되는 것을 특징으로 한다.The active region refers to a substrate region in which the 2DEG layer is present, and includes at least one source, drain, and gate electrode in the active region, and the body electrode is formed outside the active region.
상기 바디 전극을 형성하는 과정에서, 상기 바디 전극은 상기 활성영역을 감싸는 형태로 형성하는 것을 특징으로 한다.In the process of forming the body electrode, the body electrode is characterized in that it is formed in a form surrounding the active region.
상기 소스, 드레인 및 바디 전극은 오믹 접합(ohmic contact)을 갖도록 열처리됨을 특징으로 한다.The source, drain and body electrodes are heat treated to have ohmic contacts.
상기 게이트 전극은 쇼트키 접합(schottky contact)을 갖도록 형성함을 특징으로 한다.The gate electrode is formed to have a schottky contact.
상술한 바와 같이 본 발명에 따르면, 오믹으로 바디 전극을 형성하고, 형성한 바디 전극은 활성 영역을 감싸는 가드 링(guard ring) 레이아웃을 가진다. 이에 따라, 핫 캐리어를 효과적으로 제거할 수 있다. 이러한 본 발명은, 높은 전압을 인가할 때 버퍼층에 축적되는 핫 캐리어를 효과적으로 제거할 수 있어, 전류의 이상 현상을 방지하고 높은 전압 조건에서도 안정적인 동작 특성을 기대할 수 있다. As described above, according to the present invention, the body electrode is formed by ohmic, and the formed body electrode has a guard ring layout surrounding the active region. Accordingly, the hot carrier can be effectively removed. The present invention can effectively remove hot carriers accumulated in the buffer layer when applying a high voltage, thereby preventing abnormal currents and expecting stable operating characteristics even under high voltage conditions.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to distract from the gist of the present invention.
도 2 및 도 3은 본 발명의 실시 예에 따른 질화물 반도체 소자의 구조를 설명하기 위한 도면이다. 도 2는 본 발명의 실시 예에 따른 질화물 반도체 소자의 단면도이며, 도 3은 본 발명의 실시 예에 따른 질화물 반도체 소자의 평면도이다. 한편, 도 2의 단면도는 바디 전극과 소스,드레인, 게이트 전극의 모습을 분명히 하기위해 금속 배선부분(금속콘택(500))은 제외한 평면도이다. 2 and 3 are views for explaining the structure of the nitride semiconductor device according to an embodiment of the present invention. 2 is a cross-sectional view of a nitride semiconductor device according to an embodiment of the present invention, and FIG. 3 is a plan view of a nitride semiconductor device according to an embodiment of the present invention. 2 is a plan view excluding a metal wiring part (metal contact 500) to clarify the shape of the body electrode, the source, the drain, and the gate electrode.
도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 질화물 반도체 소자는 기판(100) 상에 버퍼층(110), 2DEG층(120), 및 장벽층(130)이 순차로 적층되어 형 성된다. 또한, 소자의 활성 영역에는 각각 소스, 드레인, 게이트 전극(210, 220, 300)이 형성되며, 그 활성 영역 주변을 감싸며 상기 버퍼층(110)에 접촉되도록 바디 전극(230)이 형성된다. 이때 바디 전극(230)은 소스, 드레인 전극(210,220)과 같이 형성된다. 게이트와 바디 전극(230)은 보호층(400)에 의해 분리된다. 활성 영역은 2DEG층(120)이 존재하는 기판영역을 의미하며, 활성영역 안에는 적어도 하나 이상의 소스, 드레인, 게이트 전극(210, 220, 300)을 구비한다. 바디 전극(230)은 활성 영역 밖에 형성된다.2 and 3, in the nitride semiconductor device according to an embodiment of the present invention, a
본 발명의 실시 예에 따른 질화물 반도체 소자는 소스 및 드레인 전극(210, 220, 230)은 오믹 접촉(ohmic contact)을 형성하며, 게이트 전극(300)은 쇼트키 접촉(schottky contact)을 이룬다. In the nitride semiconductor device according to the embodiment of the present invention, the source and
특히, 본 발명의 실시 예에 따르면, 활성 영역 주위에 오믹 접촉을 가지는 바디 전극(230)을 형성함으로써, 버퍼층(110)에 생성되는 핫 캐리어들을 용이하게 제거할 수 있다. 즉, 바디 전극(230)은 버퍼층(110)에 생성되는 핫 캐리어를 유기하는 역할을 수행하고 소스, 드레인 전극(210,220)과 같이 형성되므로 공정이 용이하고 별도의 열처리가 필요하지 않는다.In particular, according to an embodiment of the present disclosure, by forming a
또한, 소자의 활성 영역을 바디 전극(230)이 감싸는 구조를 형성함으로써, 바디 전극(230)이 소자의 일부 영역에서 발생하는 핫 캐리어를 제거하는 것이 아니라, 가드 링(guard ring)처럼 소자 전 영역에서 발생하는 핫 캐리어들을 제거할 수 있다. In addition, by forming a structure in which the
다음으로, 본 발명의 실시 예에 따른 질화물 반도체 형성 방법을 설명하기로 한다. 도 4는 본 발명의 실시 예에 따른 질화물 반도체 형성 방법을 설명하기 위한 흐름도이며, 도 5a 내지 도 5e는 본 발명의 실시 예에 따른 반도체 형성 방법을 설명하기 위한 도면이다. Next, a nitride semiconductor forming method according to an embodiment of the present invention will be described. 4 is a flowchart illustrating a method of forming a nitride semiconductor according to an embodiment of the present invention, and FIGS. 5A to 5E are views illustrating a method of forming a semiconductor according to an embodiment of the present invention.
도 4를 참조하면, S401 단계에서 기판(100)을 마련한다. 기판(100)은 실리콘(Si), 사파이어(Al2O3), 실리콘 카바이드(SiC) 등의 기판을 이용할 수 있다. 그런 다음, S403 단계에서 기판(100) 상부에 전이층 및 고저항층을 갖는 버퍼층(110)을 형성한다. 버퍼층(110)은 질화갈륨(GaN)으로 형성되는 것이 바람직하며, 그 두께는 0.5 내지 15㎛ 범위 내에서 조절할 수 있다. 버퍼층(110)의 형성은 에피택셜 성장 방법이 가능하다. 예를 들어, 800 내지 1200℃의 온도에서 트리메틸갈륨(TMG: Trimethylgalluim)과 암모니아를 각각 Ga과 N의 소스로, 수소를 캐리어 가스로 이용하여 질화갈륨의 에피층인 버퍼층(110)을 성장시킬 수 있다. Referring to FIG. 4, the
이어서, S405 단계에서 버퍼층(110) 상부에 장벽층(130)을 형성하여 2DEG층(120)을 생성시킨다. 여기서, 장벽층(130)은 버퍼층(110)보다 큰 밴드 갭(band gap)을 가진 물질로서 AlGaN이 바람직하다. AlGaN은 GaN보다 큰 밴드 갭을 가지므로, 에너지 밴드 갭에 있어서 상하층(110, 130)의 불연속성으로 인하여 보다 큰 밴드 갭으로부터 보다 작은 밴드 갭 재료로의 자유 전하 전달이 이루어진다. 전하는 이들 층(110, 130) 사이의 계면에 축적되어 소스와 드레인 사이에서 전류가 흐를 수 있도록 하는 2차원 전자가스(2DEG: 2 Dimensional Electron Gas)층(이하, "2DEG층"으로 축약함)을 생성시킨다. Subsequently, in operation S405, the
장벽층(130)은 에피택셜 성장 방법에 의할 수 있다. 예를 들어, 900℃ 이상 의 온도에서 TMG(Trimethylgallium)와 TMA(Trimethylalluminium), 암모니아를 각각 Ga, Al 및 N의 소스로 하는 MOCVD에 의하여 이루어질 수 있으나 이에 한정되는 것은 아니다.The
이와 같이, 기판 상에 버퍼층, 2DEG층 및 장벽층이 순차로 적층된 구조를 도 5a에 도시하였다. Thus, the structure in which the buffer layer, the 2DEG layer, and the barrier layer are sequentially stacked on the substrate is shown in FIG. 5A.
이어서, S407 단계에서, 도 5b에 도시된 바와 같이, 장벽층(130), 2DEG층(120) 및 버퍼층(110)을 식각하여 버퍼층(110)의 일부가 노출되도록 함으로써, 활성 영역과 그 밖의 영역을 구분하도록 한다. 식각 방법으로는 습식 식각 및 건식 식각이 모두 가능하다. Subsequently, in step S407, the
다음으로, S409 단계에서, 도 5c에 도시된 바와 같이, 오믹 접촉을 가지는 소스, 드레인 및 바디 전극(210, 220, 230)을 형성한다. Next, in step S409, as shown in FIG. 5C, source, drain, and
소스, 드레인 및 바디 전극(210, 220, 230)은 버퍼층(110)과 접촉되도록 형성된다. 특히, 소스 및 드레인 전극(210, 220)은 버퍼층(110)과 접촉되도록 하기 위해서, 버퍼층(110)이 노출되도록 장벽층(130), 2DEG층(120), 및 버퍼층(110)을 식각한 후, 소스 및 드레인 전극(210, 220)을 형성할 수 있다. The source, drain, and
각각의 소스, 드레인 및 바디 전극(210, 220, 230)은 Ti, Al, NI 및 Au이 순차로 적층되는 구조로 형성함이 바람직하다. 이러한 전극(210, 220, 230)을 형성한 후, 저저항 오믹 접합(ohmic) 특성을 갖도록 열처리를 수행한다. 열처리는 온도는 900 ℃에서 30 sec동안 수행함이 바람직하다. Each of the source, drain, and
이어서, S411 단계에서 도 5d에 도시된 바와 같이, 장벽층(130) 상에 게이트 전극(300)을 형성한다. 게이트 전극(300)은 쇼트키 접합(schottky contact) 특성을 가지도록 Ni 및 Au가 적층된 구조를 채택할 수 있다. Subsequently, as shown in FIG. 5D in step S411, the
상술한 바와 같이, 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)이 형성된 기판 상에 S413 단계에서 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)을 덮도록 보호층(400)을 형성한다. 보호층(400)으로는 질화물, 예를 들어, 실리콘 질화물(SixNy)이 가능하다. 또한, 보호층(400)은 스퍼터링 방법 등에 의해 형성되는 것이 가능하다. As described above, the source, drain, body, and
이어서 S415 단계에서 보호막(400) 상부에 노출되며, 각각의 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)과 각각 연결되는 금속 콘택(500)을 형성한다. 이때, 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)의 상면 일부가 각각 노출되도록 보호층(400)을 식각하여 금속막을 매립함으로써, 각각의 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)과 전기적으로 연결되는 금속 콘택(500)을 형성한다. 이러한 결과물을 도 5e에 도시하였다. Subsequently, in operation S415, the upper portion of the
한편, 도 6은 본 발명의 다른 실시 예에 따른 질화물 반도체 형성 방법을 설명하기 위한 도면이다. 6 is a view for explaining a method of forming a nitride semiconductor according to another embodiment of the present invention.
도 6을 참조하면, 앞선 실시 예에서는 각각의 소스, 드레인, 바디 및 게이트 전극(210, 220, 230, 300)을 분리시켰으나, 소스 및 바디 전극(210, 230)의 역할을 동일하므로, 금속 콘택(500)을 이용하여 소스 및 바디 전극(210, 230)을 전기적으로 연결하여 결합시킬 수 있다. 즉, 금속 콘택(500)을 이용하여 소스 및 바디 전극(210, 230)을 전기적으로 동일한 전압을 가지도록 한다. Referring to FIG. 6, the source, drain, body, and
상술한 바와 같은 본 발명은 오믹으로 바디 전극을 형성하고, 형성한 바디 전극은 활성 영역을 감싸는 가드 링(guard ring) 레이아웃을 가진다. 이에 따라, 핫 캐리어를 효과적으로 제거할 수 있다. 이러한 본 발명에 따르면, 높은 전압을 인가할 때 버퍼층에 축적되는 핫 캐리어를 효과적으로 제거할 수 있어, 전류의 이상 현상을 방지하고 높은 전압 조건에서도 안정적인 동작 특성을 기대할 수 있다. The present invention as described above forms a body electrode in ohmic, the formed body electrode has a guard ring layout surrounding the active area. Accordingly, the hot carrier can be effectively removed. According to the present invention, it is possible to effectively remove the hot carriers accumulated in the buffer layer when applying a high voltage, to prevent the abnormality of the current and to expect stable operating characteristics even at high voltage conditions.
이상 본 발명을 몇 가지 바람직한 실시 예를 사용하여 설명하였으나, 이들 실시 예는 예시적인 것이며 한정적인 것이 아니다. 이와 같이, 본 발명이 속하는 기술 분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 균등론에 따라 다양한 변화와 수정을 가할 수 있음을 이해할 것이다. While the present invention has been described with reference to several preferred embodiments, these embodiments are illustrative and not restrictive. As such, those of ordinary skill in the art will appreciate that various changes and modifications can be made according to equivalents without departing from the spirit of the present invention and the scope of rights set forth in the appended claims.
도 1은 종래의 기술에 따른 질화물 반도체 소자를 설명하기 위한 도면. 1 is a view for explaining a nitride semiconductor device according to the prior art.
도 2 및 도 3은 본 발명의 실시 예에 따른 질화물 반도체 소자의 구조를 설명하기 위한 도면. 2 and 3 are views for explaining the structure of the nitride semiconductor device according to an embodiment of the present invention.
도 4는 본 발명의 실시 예에 따른 질화물 반도체 형성 방법을 설명하기 위한 흐름도. 4 is a flowchart illustrating a method of forming a nitride semiconductor according to an embodiment of the present invention.
도 5a 내지 도 5e는 본 발명의 실시 예에 따른 반도체 형성 방법을 설명하기 위한 도면. 5A to 5E are diagrams for describing a method of forming a semiconductor according to an embodiment of the present invention.
도 6은 본 발명의 다른 실시 예에 따른 질화물 반도체 형성 방법을 설명하기 위한 도면. 6 is a view for explaining a nitride semiconductor forming method according to another embodiment of the present invention.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090091352A KR101050228B1 (en) | 2009-09-25 | 2009-09-25 | Nitride semiconductor device and method for forming same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090091352A KR101050228B1 (en) | 2009-09-25 | 2009-09-25 | Nitride semiconductor device and method for forming same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110033743A KR20110033743A (en) | 2011-03-31 |
KR101050228B1 true KR101050228B1 (en) | 2011-07-19 |
Family
ID=43938100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090091352A KR101050228B1 (en) | 2009-09-25 | 2009-09-25 | Nitride semiconductor device and method for forming same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101050228B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284576A (en) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | High electron mobility transistor and method of manufacturing the same |
JP2008227478A (en) | 2007-02-16 | 2008-09-25 | Sumitomo Chemical Co Ltd | Gallium nitride epitaxial crystal and method of producing therefor |
KR100906690B1 (en) * | 2008-02-29 | 2009-07-08 | 전자부품연구원 | Semiconductor device with field plate |
-
2009
- 2009-09-25 KR KR1020090091352A patent/KR101050228B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284576A (en) * | 2000-03-30 | 2001-10-12 | Toshiba Corp | High electron mobility transistor and method of manufacturing the same |
JP2008227478A (en) | 2007-02-16 | 2008-09-25 | Sumitomo Chemical Co Ltd | Gallium nitride epitaxial crystal and method of producing therefor |
KR100906690B1 (en) * | 2008-02-29 | 2009-07-08 | 전자부품연구원 | Semiconductor device with field plate |
Also Published As
Publication number | Publication date |
---|---|
KR20110033743A (en) | 2011-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10283599B2 (en) | High electron mobility transistor structure and method of making the same | |
JP6468886B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US11489068B2 (en) | Double-channel HEMT device and manufacturing method thereof | |
US9379191B2 (en) | High electron mobility transistor including an isolation region | |
US8729603B2 (en) | GaN-based semiconductor element | |
TWI559405B (en) | Gan-based schottky diode having large bond pads and reduced contact resistance | |
US8963162B2 (en) | High electron mobility transistor | |
JP5780613B2 (en) | Semiconductor device having improved adhesion and method for manufacturing the same | |
JP2014154887A (en) | Vertical gallium nitride transistors and method for manufacturing the same | |
US9136347B2 (en) | Nitride semiconductor device | |
CN103715243A (en) | Compound semiconductor device and manufacturing method thereof | |
US9704952B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US9564503B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
KR101841631B1 (en) | High electron mobility transistor and fabrication method thereof | |
JP5608969B2 (en) | Compound semiconductor device and manufacturing method thereof | |
KR20140112272A (en) | High Electron Mobility Transistor and method of manufacturing the same | |
US20120098037A1 (en) | Device having series-connected high electron mobility transistors and manufacturing method thereof | |
KR101050228B1 (en) | Nitride semiconductor device and method for forming same | |
JP2019047055A (en) | Transistor | |
KR20150030283A (en) | Power semiconductor device | |
JP2014022701A (en) | Vertical semiconductor device and manufacturing method of the same | |
KR102248808B1 (en) | Semiconductor device and a method for manufacturing the same | |
JP5577638B2 (en) | Semiconductor device and manufacturing method thereof | |
RU2646536C1 (en) | Heterostructural field-effec transistor based on gallium nitride with improved temperature stability of current-voltage characteristics | |
US20190198655A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |