KR100906690B1 - Semiconductor device with field plate - Google Patents

Semiconductor device with field plate Download PDF

Info

Publication number
KR100906690B1
KR100906690B1 KR1020080018880A KR20080018880A KR100906690B1 KR 100906690 B1 KR100906690 B1 KR 100906690B1 KR 1020080018880 A KR1020080018880 A KR 1020080018880A KR 20080018880 A KR20080018880 A KR 20080018880A KR 100906690 B1 KR100906690 B1 KR 100906690B1
Authority
KR
South Korea
Prior art keywords
field plate
layer
electron supply
barrier layer
semiconductor device
Prior art date
Application number
KR1020080018880A
Other languages
Korean (ko)
Inventor
최홍구
한철구
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080018880A priority Critical patent/KR100906690B1/en
Application granted granted Critical
Publication of KR100906690B1 publication Critical patent/KR100906690B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

A semiconductor device with the field plate is provided to stabilize an electron supplying layer by connecting a field plate with the electron supplying layer. The barrier layer(120) is formed at the upper part of the electron supplying layer(100). The source electrode is formed at the upper part of the barrier layer. The gate electrode(152) is formed at the upper part of the barrier layer. The drain electrode is formed at the upper part of the barrier layer. By the applied voltage to the gate electrode, electrons moves in two dimension electron gas layer(130). The field plate(170) is electrically connected to the electron supplying layer.

Description

필드 플레이트를 구비한 반도체 소자{ Semiconductor device with field plate } Semiconductor device with field plate

본 발명은 과도 전류가 발생되는 요인을 제거할 수 있는 필드 플레이트를 구비한 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a field plate capable of eliminating the cause of transient current generation.

일반적으로, 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN) 및 실리콘 탄화물(SiC) 등과 같이 넓은 밴드 갭(bandgap)을 갖는 반도체들은 고전력 고주파 무선통신(RF/Microwave) 응용 분야에서 매우 신뢰성 있는 재료이다. In general, semiconductors having a wide bandgap such as gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), and silicon carbide (SiC) are used for high power high frequency radio communication (RF / Microwave) applications. It is a very reliable material in the field.

또한 알려진 바와 같이, 장치가 고전력에서 작동하기 위해서는 높은 공급 전압에서 작동할 수 있어야 한다. 상기 장치가 고전압에서 작동하는 데 있어서 한계를 나타내는 인자가 장치의 항복 전압(Breakdown voltage)이다. As is also known, the device must be capable of operating at high supply voltages to operate at high power. The limiting factor for the device operating at high voltages is the breakdown voltage of the device.

필드 플레이트(FP)는 실리콘 전력 장치 및 갈륨 비소(GaAs) 전계 효과 트랜지스터(Field Effect Transistors, FETs)의 항복 전압을 향상시키는 것으로 제안되 어 입증된 바 있다.Field plates (FP) have been demonstrated to improve breakdown voltages in silicon power devices and gallium arsenide (GaAs) field effect transistors (FETs).

구체적으로, 필드 플레이트는 게이트 전극과 드레인 전극 사이에 위치하고 있으나 게이트에 더 인접하도록 위치하고 있다. Specifically, the field plate is located between the gate electrode and the drain electrode but is located closer to the gate.

상기 필드 플레이트는 공핍 에지(Depletion edge)를 상기 게이트-드레인 에지로부터 상기 필드 플레이트 아래의 반도체 영역까지 연장시키기 때문에, 피크 전기장을 반도체의 게이트 에지에서 상기 필드 플레이트 에지로 이동시킨다. Since the field plate extends the depletion edge from the gate-drain edge to the semiconductor region below the field plate, it moves the peak electric field from the gate edge of the semiconductor to the field plate edge.

이는 상기 게이트-드레인 에지에서의 전기장을 감소시킨다. This reduces the electric field at the gate-drain edge.

결과적으로, 쇼트키(Schottky) 게이트에서 발생되는 열이온 전계 방출(thermionic field emission) 전류 및 터널링(tunneling) 전류가 현저하게 감소되어, 게이트-드레인 항복 전압이 높아지게 된다. As a result, the thermal ion emission and tunneling currents generated at the Schottky gate are significantly reduced, resulting in a higher gate-drain breakdown voltage.

게다가, 표면 트랩효과(surface trap effects)도 두드러지게 억제되기 때문에, 오픈 채널 상태에서 유용한 정도로 증가된 RF 전류를 얻을 수 있다. In addition, surface trap effects are also significantly suppressed, resulting in increased RF current to a useful degree in open channel conditions.

그리고, 오프-상태(offstate) 게이트-드레인 항복 전압 및 온-상태(on-state) 최대 RF 채널 전류가 향상됨에 따라, 필드 플레이트 장치는 잠재적으로 높은 전력 밀도(power density)를 가지고 보다 큰 바이어스 전압에서 작동이 가능하다.And, as off-state gate-drain breakdown voltages and on-state maximum RF channel currents improve, field plate devices potentially have higher power densities and greater bias voltages. Operation is possible at.

도 1은 종래 기술에 따른 필드 플레이트를 구비한 반도체 소자의 모식적인 단면도로서, 필드 플레이트를 구비한 반도체 장치는 밴드갭이 서로 다른 제 1과 2 반도체층(10,20)이 적층되어 있고, 상기 제 1과 2 반도체층(10,20) 사이에 이차원 전자 가스층(Two dimension electron gas layer)(2DEG)(30)이 형성되어 있고, 상기 제 2 반도체층(20) 상부에 소스 전극(51), 게이트 전극(52)과 드레인 전극(53)이 형성되어 있고, 상기 게이트 전극(52)과 드레인 전극(53) 사이의 제 2 반도체층(20) 상부에 절연막(70)이 형성되어 있고, 상기 절연막(70) 상부에 필드 플레이트(70)가 형성되어 구성된다.1 is a schematic cross-sectional view of a semiconductor device having a field plate according to the prior art, in which a semiconductor device having a field plate is stacked with first and second semiconductor layers 10 and 20 having different band gaps. A two dimension electron gas layer (2DEG) 30 is formed between the first and second semiconductor layers 10 and 20, and the source electrode 51 is formed on the second semiconductor layer 20. A gate electrode 52 and a drain electrode 53 are formed, an insulating film 70 is formed on the second semiconductor layer 20 between the gate electrode 52 and the drain electrode 53. The field plate 70 is formed on the upper portion 70.

이러한 필드 플레이트를 구비한 반도체 소자는 정상작동하는 동안 상기 게이트 전극(52)과 상기 드레인 전극(53)의 접근 영역 내에서 고전계가 일어난다. In a semiconductor device having such a field plate, a high electric field occurs in an access region of the gate electrode 52 and the drain electrode 53 during normal operation.

이때, 상기 필드 플레이트(70)는 반도체 소자에서 발생된 전계를 낮추어 전류 감소를 줄이거나, 소자가 고전계에서 작동될 때마다 발생하는 항복 전압(Breakdown voltage)을 완화시키게 된다.In this case, the field plate 70 lowers the electric field generated in the semiconductor device to reduce the current decrease, or alleviates the breakdown voltage generated whenever the device is operated in the high electric field.

그러나, 종래의 반도체 소자에서는 도 1과 같이, 상기 필드 플레이트(70)가 상기 게이트 전극(52)에 연결된다.(참고로, 도 1은 필드 플레이트(70)와 게이트 전극(52)의 연결을 모식적으로 도시하였다.)However, in the conventional semiconductor device, as shown in FIG. 1, the field plate 70 is connected to the gate electrode 52. (For reference, FIG. 1 illustrates the connection between the field plate 70 and the gate electrode 52. It is typically shown.)

이렇게, 필드 플레이트(70)가 상기 게이트 전극(52)에 연결되어 있으면, 소자의 정상적인 동작에 영향을 인가하게 된다.In this way, when the field plate 70 is connected to the gate electrode 52, it affects the normal operation of the device.

즉, 상기 게이트 전극(520에 연결된 필드 플레이트(70)가 하나의 게이트로 작용하여, 반도체 소자는 이중 게이트가 구비된 구조가 되어 불필요한 조절 영역이 발생하게 되는 단점이 있다.That is, since the field plate 70 connected to the gate electrode 520 serves as one gate, the semiconductor device has a structure in which a double gate is provided, which causes unnecessary adjustment regions.

그리고, 도 2와 같이, 상기 필드 플레이트(70)가 상기 소스 전극(51)에 연결되면, 상기 소스 전극(51)이 RF 동작하는데, 이때 상기 필드플레이트(70)도 소스역 할을 하여 전계의 이동을 야기하고, 결국 게이트에 의해 조절될 수 없는 영역이 발생한다.As shown in FIG. 2, when the field plate 70 is connected to the source electrode 51, the source electrode 51 is operated with RF. In this case, the field plate 70 also acts as a source to generate an electric field. Areas that cause movement and eventually cannot be adjusted by the gate occur.

그러므로, 반도체 소자의 신뢰성에 악영향을 인가하게 되는 문제점이 있다. Therefore, there is a problem that adversely affects the reliability of the semiconductor device.

본 발명은 반도체 소자의 신뢰성에 악영향을 인가하는 과제를 해결하는 것이다.This invention solves the subject which applies a bad influence to the reliability of a semiconductor element.

본 발명의 바람직한 양태(樣態)는, According to a preferred aspect of the present invention,

전자 공급층과; An electron supply layer;

상기 전자 공급층 상부에 형성된 베리어층과; A barrier layer formed on the electron supply layer;

상기 베리어층 상부에 형성된 소스 전극과; A source electrode formed on the barrier layer;

상기 베리어층 상부에 형성된 게이트 전극과; A gate electrode formed on the barrier layer;

상기 베리어층 상부에 형성된 드레인 전극과; A drain electrode formed on the barrier layer;

상기 게이트 전극에 인가된 전압에 의해 전자가 이동되는 이차원 전자 가스층(Two dimension electron gas layer)(2DEG)과; A two dimension electron gas layer (2DEG) in which electrons are moved by a voltage applied to the gate electrode;

상기 게이트 전극과 상기 드레인 전극 사이의 베리어층 상부에 형성된 절연막과; An insulating film formed over the barrier layer between the gate electrode and the drain electrode;

상기 절연막 상부에 형성되고, 상기 전자 공급층에 전기적으로 연결되어 있는 필드 플레이트로 구성된 필드 플레이트를 구비한 반도체 소자가 제공된다.There is provided a semiconductor device having a field plate formed on the insulating film and having a field plate electrically connected to the electron supply layer.

본 발명은 필드 플레이트가 전자 공급층에 연결되어 있어, 베리어층의 표면에 있는 전자들을 안정화시키고, 전자 공급층내로 축적되는 홀들을 포획하게 되어 전자 공급층도 안정화시킬 수 있으므로, 반도체 소자에서 과도 전류가 발생되는 요인을 제거할 수 있는 효과가 있다.According to the present invention, the field plate is connected to the electron supply layer, thereby stabilizing electrons on the surface of the barrier layer, and trapping holes accumulated in the electron supply layer, thereby stabilizing the electron supply layer. There is an effect that can eliminate the factors that occur.

결국, 본 발명은 필드 플레이트로 과도 전류가 발생되는 요인을 제거함으로써, 항복 전압을 완화시킬 수 있는 효과가 있다.As a result, the present invention has the effect of alleviating the breakdown voltage by eliminating the cause of the transient current to the field plate.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명에 따른 필드 플레이트를 구비한 반도체 소자의 모식적인 단면도로서, 본 발명의 필드 플레이트를 구비한 반도체 소자는 전자 공급층(100)과; 상기 전자 공급층(100) 상부에 형성된 베리어층(120)과; 상기 베리어층(120) 상부에 형성된 소스 전극(151)과; 상기 베리어층(120) 상부에 형성된 게이트 전극(152)과; 상기 베리어층(120) 상부에 형성된 드레인 전극(153)과; 상기 게이트 전극(152)에 인가된 전압에 의해 전자가 이동되는 이차원 전자 가스층(Two dimension electron gas layer)(2DEG)(130)과; 상기 게이트 전극(152)과 상기 드레인 전극(153) 사이의 베리어층(120) 상부에 형성된 절연막(160)과; 상기 절연막(160) 상부에 형성되고, 상기 전자 공급층(100)에 전기적으로 연결되어 있는 필드 플레이트(170)로 구성된다.3 is a schematic cross-sectional view of a semiconductor device with a field plate according to the present invention, wherein the semiconductor device with a field plate of the present invention comprises an electron supply layer 100; A barrier layer (120) formed on the electron supply layer (100); A source electrode 151 formed on the barrier layer 120; A gate electrode 152 formed on the barrier layer 120; A drain electrode 153 formed on the barrier layer 120; A two dimension electron gas layer (2DEG) 130 in which electrons are moved by a voltage applied to the gate electrode 152; An insulating film 160 formed on the barrier layer 120 between the gate electrode 152 and the drain electrode 153; A field plate 170 is formed on the insulating layer 160 and electrically connected to the electron supply layer 100.

여기서, 상기 베리어층(120)에서 상기 전자 공급층(100) 상부 일부가 메사(Mesa) 식각되어 있고, 상기 메사 식각된 전자 공급층(100) 상부에 전극 패드(181)가 형성되어 있고, 상기 필드 플레이트(160)와 상기 전극 패드(181)가 전기적으로 연결되어 있는 것이 바람직하다.Here, a portion of the upper portion of the electron supply layer 100 is mesa-etched in the barrier layer 120, and an electrode pad 181 is formed on the mesa-etched electron supply layer 100. It is preferable that the field plate 160 and the electrode pad 181 are electrically connected.

상기 전자 공급층(100)은 상기 이차원 전자 가스층(130)으로 전자를 공급하는 층이고, 상기 베리어층(120)은 전자가 상기 이차원 전자 가스층(130)에 구속시키는 층이다.The electron supply layer 100 is a layer that supplies electrons to the two-dimensional electron gas layer 130, and the barrier layer 120 is a layer in which electrons are constrained to the two-dimensional electron gas layer 130.

즉, 상기 베리어층(120)은 밴드갭 차이와 극성 차이를 이용해 상기 이차원 전자 가스층(130)에서 전자가 이탈되는 것을 방지한다.That is, the barrier layer 120 prevents electrons from escaping from the two-dimensional electron gas layer 130 by using a band gap difference and a polarity difference.

그리고, 상기 전자 공급층(100)과 베리어층(120)은 질화물 반도체층으로 형성하는 것이 바람직하다.In addition, the electron supply layer 100 and the barrier layer 120 may be formed of a nitride semiconductor layer.

또한, 상기 전자 공급층(100)은 GaN으로 형성하고, 상기 베리어층(120)은 InGaN 또는 AlGaN과 같은 GaN과 다른 밴드갭을 가진 금속 질화물층으로 형성하는 것이 더 바람직하다.In addition, the electron supply layer 100 may be formed of GaN, and the barrier layer 120 may be formed of a metal nitride layer having a band gap different from that of GaN, such as InGaN or AlGaN.

더불어, 본 발명의 반도체 소자는 도 5에 도시된 바와 같이, 기판(200) 상부에 버퍼층(210)을 형성하고, 상기 버퍼층(210) 상부에 상기 전자 공급층(100)과 상 기 베리어층(120)을 순차적으로 형성하는 것이 바람직하다.In addition, in the semiconductor device of FIG. 5, the buffer layer 210 is formed on the substrate 200, and the electron supply layer 100 and the barrier layer are formed on the buffer layer 210. 120 is preferably formed sequentially.

게다가, 상기 절연막(160)은 산화막인 것이 바람직하다.In addition, the insulating film 160 is preferably an oxide film.

한편, 상기 이차원 전자 가스층(130)은 캐리어가 이동할 수 있는 채널과 같은 것으로, 전자가 이동할 수 있는 통로가 된다.On the other hand, the two-dimensional electron gas layer 130 is a channel through which a carrier can move, and becomes a passage through which electrons can move.

도 4는 본 발명에 따른 필드 플레이트를 구비한 반도체 소자의 동작을 설명하기 위한 모식적인 단면도로서, 먼저, 게이트 전극(152)에 턴온(Turn On) 전압을 인가하여, 이차원 전자 가스층(130)에서 전자를 활성화시키고, 소스 전극(151)이 그라운드 상태에서 드레인 전극(153)에 정전압을 인가하여 상기 이차원 전자 가스층(130)에서 전자를 소스 전극(151) 측에서 드레인 전극(153) 측으로 이동시켜 드레인 전극(153)에서 소스 전극(151)으로 전류를 흐르게 되어, 반도체 소자는 구동된다.FIG. 4 is a schematic cross-sectional view for describing an operation of a semiconductor device having a field plate according to the present invention. First, a turn-on voltage is applied to the gate electrode 152 to provide a two-dimensional electron gas layer 130. The electrons are activated and a constant voltage is applied to the drain electrode 153 while the source electrode 151 is in a ground state, thereby moving electrons from the source electrode 151 side to the drain electrode 153 side in the two-dimensional electron gas layer 130 to drain. A current flows from the electrode 153 to the source electrode 151, so that the semiconductor device is driven.

여기서, 상기 드레인 전극(153)에 인가된 정전압은 약 48V 정도의 고전압이다.Here, the constant voltage applied to the drain electrode 153 is a high voltage of about 48V.

이때, 본 발명의 반도체 소자는 상기 필드 플레이트(170)는 상기 게이트 전극(152)과 드레인 전극(153) 사이에 있으므로, 상기 게이트 전극(152)과 드레인 전극(153)에 인가된 전압에 의해 발생된 전계가 상기 필드 플레이트(170)로 분산된다.At this time, in the semiconductor device of the present invention, since the field plate 170 is between the gate electrode 152 and the drain electrode 153, the field plate 170 is generated by a voltage applied to the gate electrode 152 and the drain electrode 153. Electric field is distributed to the field plate 170.

그러므로, 상기 게이트 전극(152)과 드레인 전극(153) 사이에 있는 베리어층(120)의 표면에 있는 전자들은 상기 필드 플레이트(170)에 의해 안정화가 된다.Therefore, electrons on the surface of the barrier layer 120 between the gate electrode 152 and the drain electrode 153 are stabilized by the field plate 170.

또한, 상기 드레인 전극(153)에 인가된 전압의 증가로 인해 전계가 증가함에 따라 상기 이차원 전자 가스층(130) 내에서 전자-홀 쌍으로 발생된 전자이동도가 느 홀(Hole)들은 소스로 전부 빠져나가지 못하고, 상기 전자 공급층(100) 내에 축적되는 데 상기 필드 플레이트(170)는 상기 전자 공급층(100)에 형성된 전극 패드(181)에 연결되어 있으므로, 상기 전극 패드(181)를 통해 상기 전자 공급층(100)으로 이동되는 홀들을 포획하여 포텐셜이 올라가고 이런 높은 포텐셜은 다시 필드 플레이트쪽으로 전달되어 핫 전자를 포획시킨다.In addition, as the electric field increases due to the increase in the voltage applied to the drain electrode 153, the electron mobility generated by the electron-hole pair in the two-dimensional electron gas layer 130 is entirely a source. Since the field plate 170 is connected to the electrode pad 181 formed on the electron supply layer 100, the field plate 170 is accumulated in the electron supply layer 100. The potential is raised by capturing holes that are moved to the electron supply layer 100, and this high potential is transferred back to the field plate to capture hot electrons.

따라서, 상기 필드 플레이트(170)는 베리어층(120)의 표면에 있는 전자들을 안정화시키고, 상기 전자 공급층(100)내로 축적되는 홀들을 포획하게 되어 전자 공급층(100) 역시 안정화됨으로, 반도체 소자에서 과도 전류가 발생되는 요인을 제거할 수 있게 된다.Accordingly, the field plate 170 stabilizes electrons on the surface of the barrier layer 120, and traps holes accumulated in the electron supply layer 100, so that the electron supply layer 100 is also stabilized. It is possible to eliminate the cause of the transient current in the.

결국, 본 발명은 게이트와 드레인 간의 전계를 필드 플레이트로 줄일 수 있고, 과도 전류가 발생되는 요인을 제거함으로써, 항복 전압을 완화시킬 수 있는 장점이 있는 것이다.As a result, the present invention is advantageous in that the electric field between the gate and the drain can be reduced to the field plate, and the breakdown voltage can be alleviated by eliminating the factor of generating the excessive current.

도 6은 본 발명에 따른 필드 플레이트와 전자 공급층을 연결하기 위한 일례의 방법을 설명하기 위한 평면도로서, 전자 공급층과 베리어층이 적층되어 있는 소자 구조물(300)은 메사 식각되어 형성된다.FIG. 6 is a plan view illustrating an exemplary method for connecting a field plate and an electron supply layer according to the present invention, wherein the device structure 300 having the electron supply layer and the barrier layer stacked thereon is formed by mesa etching.

이때, 상기 전자 공급층(100)은 상부 일부까지만 메사 식각되는 것이므로, 메사 식각된 전자 공급층 영역(110)은 노출되어 있다.In this case, since the electron supply layer 100 is mesa etched only up to a part of the upper part, the mesa-etched electron supply layer region 110 is exposed.

그리고, 상기 소자 구조물(300) 상부에는 소스 전극(151), 게이트 전극(152)과 드레인 전극(153)이 형성되어 있다.In addition, a source electrode 151, a gate electrode 152, and a drain electrode 153 are formed on the device structure 300.

또, 상기 소스 전극(151), 게이트 전극(152)과 드레인 전극(153)이 형성되어 있는 영역을 제외하고, 상기 소자 구조물(300) 상부에는 절연막(160)이 형성되어 있고, 상기 게이트 전극(152)과 드레인 전극(153) 사이의 절연막(160) 상부에는 필드 플레이트(170)가 형성되어 있다. In addition, except for a region where the source electrode 151, the gate electrode 152, and the drain electrode 153 are formed, an insulating layer 160 is formed on the device structure 300, and the gate electrode ( A field plate 170 is formed on the insulating layer 160 between the 152 and the drain electrode 153.

이때, 상기 메사 식각된 전자 공급층 영역(110)에 전극 패드(181)을 형성하고, 상기 전극 패드(181)가 형성되어 있지 않은 나머지 메사 식각된 전자 공급층 영역에는 절연막(190)을 형성한다.In this case, an electrode pad 181 is formed in the mesa-etched electron supply layer region 110, and an insulating film 190 is formed in the remaining mesa-etched electron supply layer region in which the electrode pad 181 is not formed. .

그리고, 상기 절연막(190) 상부에 제 1 내지 3 전극 패드(191,192,193)를 형성한다.In addition, first to third electrode pads 191, 192, and 193 are formed on the insulating layer 190.

그러므로, 상기 필드 플레이트(170)와 상기 전자 공급층에 연결된 전극 패드(181)를 연결하는 전극 라인(301)을 형성하고, 상기 소스 전극(151), 게이트 전극(152)과 드레인 전극(153) 각각과 상기 제 1 내지 3 전극 패드(191,192,193) 각각이 연결하는 전극 라인(302,303,304)을 형성하면, 본 발명의 반도체 소자의 전기적 연결은 완료된다.Therefore, an electrode line 301 is formed to connect the field plate 170 and the electrode pad 181 connected to the electron supply layer, and the source electrode 151, the gate electrode 152, and the drain electrode 153 are formed. When the electrode lines 302, 303, and 304 which are connected to each of the first and third electrode pads 191, 192, and 193 are formed, electrical connection of the semiconductor device of the present invention is completed.

한편, 본 발명은 필드 플레이트와 전자 공급층을 연결하는 방법으로, 전술된 방법 이외에 다양한 방법을 적용될 수 있다.Meanwhile, the present invention is a method of connecting the field plate and the electron supply layer, and various methods may be applied in addition to the above-described method.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

도 1은 종래 기술에 따른 필드 플레이트를 구비한 반도체 소자의 모식적인 단면도1 is a schematic cross-sectional view of a semiconductor device having a field plate according to the prior art.

도 2는 종래 기술에 따른 필드 플레이트를 구비한 반도체 소자의 모식적인 다른 단면도2 is another schematic cross-sectional view of a semiconductor device having a field plate according to the prior art.

도 3은 본 발명에 따른 필드 플레이트를 구비한 반도체 소자의 모식적인 단면도3 is a schematic cross-sectional view of a semiconductor device having a field plate according to the present invention.

도 4는 본 발명에 따른 필드 플레이트를 구비한 반도체 소자의 동작을 설명하기 위한 모식적인 단면도4 is a schematic cross-sectional view for explaining the operation of a semiconductor device having a field plate according to the present invention.

도 5는 본 발명에 따른 필드 플레이트를 구비한 반도체 소자의 개략적인 단면도5 is a schematic cross-sectional view of a semiconductor device with a field plate according to the invention.

도 6은 본 발명에 따른 필드 플레이트와 전자 공급층을 연결하기 위한 일례의 방법을 설명하기 위한 평면도6 is a plan view for explaining an exemplary method for connecting the field plate and the electron supply layer according to the present invention;

Claims (5)

전자 공급층과; An electron supply layer; 상기 전자 공급층 상부에 형성된 베리어층과; A barrier layer formed on the electron supply layer; 상기 베리어층 상부에 형성된 소스 전극과; A source electrode formed on the barrier layer; 상기 베리어층 상부에 형성된 게이트 전극과; A gate electrode formed on the barrier layer; 상기 베리어층 상부에 형성된 드레인 전극과; A drain electrode formed on the barrier layer; 상기 게이트 전극에 인가된 전압에 의해 전자가 이동되는 이차원 전자 가스층(Two dimension electron gas layer)(2DEG)과; A two dimension electron gas layer (2DEG) in which electrons are moved by a voltage applied to the gate electrode; 상기 게이트 전극과 상기 드레인 전극 사이의 베리어층 상부에 형성된 절연막과; An insulating film formed over the barrier layer between the gate electrode and the drain electrode; 상기 절연막 상부에 형성되고, 상기 전자 공급층에 전기적으로 연결되어 있는 필드 플레이트로 구성된 필드 플레이트를 구비한 반도체 소자.And a field plate formed on the insulating film, the field plate consisting of a field plate electrically connected to the electron supply layer. 청구항 1에 있어서, The method according to claim 1, 상기 베리어층에서 상기 전자 공급층 상부 일부가 메사(Mesa) 식각되어 있 고; A portion of the upper portion of the electron supply layer is mesa-etched in the barrier layer; 상기 메사 식각된 전자 공급층 상부에 전극 패드가 형성되어 있고; An electrode pad is formed on the mesa-etched electron supply layer; 상기 필드 플레이트와 상기 전극 패드가 전기적으로 연결되어 있는 것을 특징으로 하는 필드 플레이트를 구비한 반도체 소자.And the field plate and the electrode pad are electrically connected to each other. 청구항 1에 있어서, The method according to claim 1, 상기 전자 공급층과 베리어층은,The electron supply layer and the barrier layer, 질화물 반도체층으로 형성되어 있는 것을 특징으로 하는 필드 플레이트를 구비한 반도체 소자.A semiconductor device with a field plate, characterized by being formed of a nitride semiconductor layer. 청구항 1에 있어서, The method according to claim 1, 상기 전자 공급층은,The electron supply layer, GaN으로 형성되어 있고, Formed of GaN, 상기 베리어층은,The barrier layer is InGaN 또는 AlGaN으로 형성되어 있는 것을 특징으로 하는 필드 플레이트를 구비한 반도체 소자.A semiconductor device having a field plate, which is formed of InGaN or AlGaN. 청구항 1에 있어서, The method according to claim 1, 상기 전자 공급층은,The electron supply layer, 기판 상부에 있는 버퍼층 상부에 형성되어 있는 것을 특징으로 하는 필드 플레이트를 구비한 반도체 소자.A semiconductor device having a field plate, characterized in that it is formed above the buffer layer on the substrate.
KR1020080018880A 2008-02-29 2008-02-29 Semiconductor device with field plate KR100906690B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080018880A KR100906690B1 (en) 2008-02-29 2008-02-29 Semiconductor device with field plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080018880A KR100906690B1 (en) 2008-02-29 2008-02-29 Semiconductor device with field plate

Publications (1)

Publication Number Publication Date
KR100906690B1 true KR100906690B1 (en) 2009-07-08

Family

ID=41337381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018880A KR100906690B1 (en) 2008-02-29 2008-02-29 Semiconductor device with field plate

Country Status (1)

Country Link
KR (1) KR100906690B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050228B1 (en) * 2009-09-25 2011-07-19 전자부품연구원 Nitride semiconductor device and method for forming same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050062069A1 (en) 2003-09-19 2005-03-24 Wataru Saito Power semiconductor device
US7244974B2 (en) 2003-05-16 2007-07-17 Kabushiki Kaisha Toshiba wideband gap power semiconductor device having a low on-resistance and having a high avalanche capability used for power control
KR100844701B1 (en) 2006-02-13 2008-07-07 산켄덴키 가부시키가이샤 Field effect semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244974B2 (en) 2003-05-16 2007-07-17 Kabushiki Kaisha Toshiba wideband gap power semiconductor device having a low on-resistance and having a high avalanche capability used for power control
US20050062069A1 (en) 2003-09-19 2005-03-24 Wataru Saito Power semiconductor device
KR100844701B1 (en) 2006-02-13 2008-07-07 산켄덴키 가부시키가이샤 Field effect semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050228B1 (en) * 2009-09-25 2011-07-19 전자부품연구원 Nitride semiconductor device and method for forming same

Similar Documents

Publication Publication Date Title
Zhang et al. GaN FinFETs and trigate devices for power and RF applications: Review and perspective
Saito et al. Design optimization of high breakdown voltage AlGaN-GaN power HEMT on an insulating substrate for R/sub ON/AV/sub B/tradeoff characteristics
US6933544B2 (en) Power semiconductor device
JP4568118B2 (en) Power semiconductor element
US20190214493A1 (en) Shield wrap for a heterostructure field effect transistor
US10270436B2 (en) Transistors having on-chip integrated photon source or photonic-ohmic drain to facilitate de-trapping electrons trapped in deep traps of transistors
US8598628B2 (en) Semiconductor device
JP6522521B2 (en) Electrode of semiconductor device and method of manufacturing the same
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
JP6066933B2 (en) Electrode structure of semiconductor devices
US9041003B2 (en) Semiconductor devices having a recessed electrode structure
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
Wuerfl et al. Reliability issues of GaN based high voltage power devices
US20100207164A1 (en) Field effect transistor
Saito et al. On-resistance modulation of high voltage GaN HEMT on sapphire substrate under high applied voltage
JP2006339561A (en) Field-effect transistor and its manufacturing method
US20120043588A1 (en) Semiconductor device
TWI433319B (en) Compound semiconductor device
JP2007180143A (en) Nitride semiconductor element
JP2008211089A (en) Compound semiconductor device and doherty amplifier using it
WO2023273900A1 (en) Low-dynamic-resistance enhanced gan device
CN117253917A (en) GaN MIS HEMT shielded by surface trap and preparation method thereof
JP2011066464A (en) Field effect transistor
KR100906690B1 (en) Semiconductor device with field plate
JP2013239735A (en) Field effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee