KR101049498B1 - 자동 이득 제어 증폭기 및 그것을 갖는 음성 기록 장치 - Google Patents

자동 이득 제어 증폭기 및 그것을 갖는 음성 기록 장치 Download PDF

Info

Publication number
KR101049498B1
KR101049498B1 KR1020080124484A KR20080124484A KR101049498B1 KR 101049498 B1 KR101049498 B1 KR 101049498B1 KR 1020080124484 A KR1020080124484 A KR 1020080124484A KR 20080124484 A KR20080124484 A KR 20080124484A KR 101049498 B1 KR101049498 B1 KR 101049498B1
Authority
KR
South Korea
Prior art keywords
gain
amplifier
signal
gain control
amplitude
Prior art date
Application number
KR1020080124484A
Other languages
English (en)
Other versions
KR20090068118A (ko
Inventor
고지 오카다
Original Assignee
후지쯔 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 세미컨덕터 가부시키가이샤 filed Critical 후지쯔 세미컨덕터 가부시키가이샤
Publication of KR20090068118A publication Critical patent/KR20090068118A/ko
Application granted granted Critical
Publication of KR101049498B1 publication Critical patent/KR101049498B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 팝음을 발생시키지 않고, 앰프 출력 레벨을 적정한 레인지로 유지할 수 있는 자동 이득 제어 증폭기를 제공하는 것을 목적으로 한다.
자동 이득 제어 증폭기는 입력 신호를 증폭하는 가변 이득 증폭 유닛과, 가변 이득 증폭 유닛의 출력 신호의 진폭을 감시하고, 출력 신호의 진폭에 따라 그 출력 신호의 진폭을 원하는 범위 내로 하도록 하는 가변 이득 증폭 유닛의 적정 이득을 구하여, 구한 적정 이득을 가변 이득 증폭 유닛에 설정하는 자동 이득 제어 유닛을 갖는다. 그리고, 자동 이득 제어 유닛은 출력 신호의 진폭이 소정의 기준값 이하일 때에, 구한 적정 이득을 가변 이득 증폭 유닛에 설정한다.

Description

자동 이득 제어 증폭기 및 그것을 갖는 음성 기록 장치{AUTO GAIN CONTROL AMPLIFIER AND SOUND RECORDING APPARATUS INCLUDING THE SAME}
본 발명은 자동 이득 제어 증폭기 및 그것을 갖는 음성 기록 장치에 관한 것이다.
자동 이득 제어 증폭기는, 증폭기(이하 앰프라 칭함)의 출력 레벨을 감시하고, 출력 레벨이 적정한 레인지 내에 들어가도록 앰프의 이득을 자동 제어한다. 음성 신호를 디지털화하여 녹음하는 디지털 음성 레코더 등의 음성 기록 장치는, 마이크로부터 출력되는 전기 신호를 증폭하는 가변 이득 앰프, 및 앰프 출력 레벨이 적정한 레인지 내에 들어가도록 하는 적정한 이득을 구하여, 앰프의 이득을 순차적으로 제어하는 자동 이득 제어 유닛을 갖는 자동 이득 제어 증폭기와, 앰프 출력을 디지털화하여 기록하는 메모리를 갖는다. 이에 따라, 앰프 출력이 그 다이내믹 레인지 내에 유지되어, 음성 출력이 포화 레벨이 되는 것이 방지된다.
특허 문헌 1에는 무선통신 시스템에 있어서, 증폭기의 단수를 순차적으로 다르게 한 복수 세트의 증폭기를 설치해 두고, 입력 신호 레벨을 감시하여 입력 신호 레벨에 따라 최적의 증폭기의 세트를 선택하는 것이 기재되어 있다.
[특허 문헌 1] 일본 특허 공개 평성 제11-284460호
음성 신호는 AC 성분으로 이루어진 신호로서, 그 음성 신호 레벨은 음성의 크기에 따라 항상 변화된다. 따라서, 음성 기록 장치에 있어서는, 음성 신호 레벨에 따라 앰프의 이득을 자동적으로 제어함으로써, 녹음되는 음성 신호 레벨을 적정한 레인지 내에 들게 할 수 있다.
그러나, 앰프의 이득을 변경했을 때에 앰프 출력 레벨이 급격히 변화되고, 고주파 노이즈에 의한 팝음이 발생한다. 특히, 정적(靜寂) 상태에서 음성 신호 레벨이 상승한 경우에는, 이러한 팝음이 두드러지게 되어 녹음 품질의 저하를 초래한다. 일반적으로, 팝음의 발생을 억제하기 위해서, 앰프의 이득을 서서히 변화시키도록 제어하는 것이 행해진다. 그러나, 음성 신호 레벨이 급격히 변화된 경우는, 적절한 이득으로 제어할 때까지 일정한 시간이 필요하고, 그동안 앰프 출력 레벨이 포화되어 버리게 되어 바람직하지 못하다.
그래서, 본 발명의 목적은, 팝음을 발생시키지 않고, 앰프 출력 레벨을 적정한 레인지로 유지할 수 있는 자동 이득 제어 증폭기와 그것을 갖는 음성 기록 장치를 제공하는 것에 있다.
상기한 목적을 달성하기 위해서, 본 발명의 제1 측면에 따르면, 입력 신호를 증폭하는 자동 이득 제어 증폭기에 있어서, 입력 신호를 증폭하는 가변 이득 증폭 유닛과, 상기 가변 이득 증폭 유닛의 출력 신호의 진폭을 감시하고, 상기 출력 신 호의 진폭에 따라 그 출력 신호의 진폭을 원하는 범위 내로 하도록 하는 상기 가변 이득 증폭 유닛의 적정 이득을 구하여, 상기 구한 적정 이득을 상기 가변 이득 증폭 유닛에 설정하는 자동 이득 제어 유닛을 갖는다. 그리고, 상기 자동 이득 제어 유닛은, 상기 출력 신호의 진폭이 소정의 기준값 이하일 때에, 상기 구한 적정 이득을 상기 가변 이득 증폭 유닛에 설정한다.
가변 이득 증폭 유닛의 이득 변경이 출력 신호의 진폭이 기준값 이하인 타이밍에 행해지기 때문에, 이득 변경에 수반하는 팝음의 발생을 방지 또는 억제할 수 있다.
이하, 도면에 따라 본 발명의 실시 형태에 대해서 설명한다. 단, 본 발명의 기술적 범위는 이들 실시 형태에 한정되지 않고, 특허청구범위에 기재된 사항과 그 균등물까지 미치는 것이다.
도 1은 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면이다. 도 1에 있어서, 마이크로폰(MC)이 음성(10)을 전기 신호인 음성 신호(IN)로 변환하고, 가변 이득 증폭 유닛을 구성하는 프로그래머블 게인 앰프(PGA)가, 음성 신호(IN)를 증폭하여 증폭된 음성 신호(OUT)를 출력하며, 아날로그 디지털 컨버터(ADC)가 출력 음성 신호(OUT)를 디지털 음성 신호(D-OUT)로 변환하고, 자동 이득 제어 유닛(CONT)이 디지털 음성 신호(D-OUT)의 진폭을 감시하며, 진폭이 원하는 진폭 범위 내에 들어가도록 적정 이득(적정 게인)(GA)을 구하여, 가변 이득 증폭 유 닛(PGA)에 적정 이득(GA)을 설정한다. 도 1 중, 자동 이득 제어 증폭기는 가변 이득 증폭 유닛(PGA)과, 아날로그 디지털 컨버터(ADC)와, 자동 이득 제어 유닛(CONT)으로 구성된다.
도 1에는 가변 이득 증폭 유닛(PGA)의 출력 음성 신호(OUT)의 파형과, 자동 이득 제어 유닛(CONT)이 생성하는 적정 이득(GA)이 도시되어 있다. 음성 신호(OUT)는 도시된 바와 같이 DC 성분의 신호 파형으로 이루어지고, 중심 전압(Vref)을 중심으로 플러스측과 마이너스측으로 진폭하는 신호이다. 앰프(PGA)가 이득(GA1)으로 설정되어 있을 때에, 시간(t1)에서 자동 이득 제어 유닛(CONT)이 새로운 적정 이득(GA2)을 생성하여 앰프(PGA)에 적정 이득(GA2)(＞GA1)을 설정하면, 시간(t1)에서 앰프(PGA)의 출력 음성 신호(OUT)의 진폭이 급격히 증가한다. 마찬가지로, 앰프(PGA)가 이득(GA2)으로 설정되어 있을 때에, 시간(t2)에서 자동 이득 제어 유닛(CONT)이 새로운 적정 이득(GA3)을 생성하여 앰프(PGA)에 적정 이득(GA3)(＞GA2)을 설정하면, 시간(t2)에서 앰프(PGA)의 출력 음성 신호(OUT)의 진폭이 급격히 증가한다. 따라서, 시간(t1, t2)에 있어서 출력 음성 신호(OUT)에 고주파 노이즈가 발생하여 팝음이 발생한다.
[제1 실시 형태]
도 2는 제1 실시 형태에 있어서의 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면이다. 도 1과 마찬가지로, 마이크로폰(MC)이 음성(10)을 전기 신호인 음성 신호(IN)로 변환하고, 가변 이득 증폭 유닛을 구성하는 프로그래머블 게인 앰프(PGA)가, 음성 신호(IN)를 증폭하여 출력 음성 신호(OUT)를 출력하 며, 아날로그 디지털 컨버터(ADC)가 출력 음성 신호(OUT)를 디지털 음성 신호(D-OUT)로 변환하고, 자동 이득 제어 유닛(CONT)이 디지털 음성 신호(D-OUT)의 진폭을 감시하며, 그 진폭이 원하는 진폭 범위 내에 들어가도록 적정 이득(적정 게인)(GA)을 구하여, 가변 이득 증폭 유닛(PGA)에 적정 이득(GA)을 설정한다.
아날로그 디지털 컨버터(ADC)는, 도시하지 않은 샘플링 블록에 동기하여 아날로그 출력 음성 신호(OUT)를 디지털 음성 신호(D-OUT)로 변환하고, 그 디지털 음성 신호(D-OUT)는 메모리 유닛(MEM)에 기록된다.
도 2 중, 자동 이득 제어 증폭기는, 가변 이득 증폭 유닛(PGA)과, 아날로그 디지털 컨버터(ADC)와, 자동 이득 제어 유닛(CONT)으로 구성된다. 또한, 이 자동 이득 제어기와 메모리 유닛(MEM)으로 음성 기록 장치가 구성된다.
제1 실시 형태에 있어서의 자동 이득 제어 유닛(CONT)은, 도 2의 출력 음성 신호(OUT)의 파형도에 도시되어 있는 바와 같이, 출력 음성 신호(OUT)의 진폭이 제로가 되는 타이밍(t11, t12)에 새로운 적정 이득(GA2, GA3)을 출력하고, 그 새로운 적정 이득(GA2, GA3)을 가변 이득 증폭 유닛(PGA)에 설정한다.
도 3은 제1 실시 형태에 있어서의 자동 이득 제어 유닛(CONT)의 구성도이다. 자동 이득 제어 유닛(CONT)은 범용 마이크로 컴퓨터로 구성되고, 연산 유닛(CPU)과, CPU 버스(20)와, 프로그램 메모리(P-ROM)와, 내부 메모리(RAM)를 갖는다. 또한, 자동 이득 제어 유닛(CONT)은 아날로그 디지털 컨버터(ADC)가 출력하는 디지털 음성 신호(D-OUT)(예컨대 16비트)를 입력하는 입력 버퍼(IN-BUF)와, 입력된 디지털 음성 신호(D-OUT)를 일차적으로 기억하는 입력 레지스터(IN-REG)와, 연산 유 닛(CPU)이 생성한 적정 이득 신호(GA)를 저장하는 이득 레지스터(G-REG)를 갖는다. 또한, 연산 유닛(CPU) 내에는 범용 레지스터(A-REG)나 도시하지 않은 연산 회로 등을 갖는다. 디지털 음성 신호(D-OUT)는 음성 신호(OUT)의 진폭의 크기를 나타내는 16비트의 디지털 신호이다.
프로그램 메모리(P-ROM)는 적정 이득을 생성하고, 음성 신호(D-OUT)가 기준값 이하 또는 제로가 되는 타이밍을 검지하여, 그 타이밍에 생성한 적정 이득(GA)을 출력하는 자동 이득 제어 프로그램을 저장하고 있다. 그리고, 연산 유닛(CPU)은 그 자동 이득 제어 프로그램을 실행한다.
도 4는 제1 실시 형태에 있어서의 자동 이득 제어 프로그램의 흐름도이다. 전원 기동 등에 응답하여 자동 이득 제어 유닛(CONT)은 자동 이득 제어 프로그램을 실행한다. 처음에 가변 이득 앰프(PGA)의 게인을 초기값으로 설정한다(S1). 구체적으로는, 연산 유닛(CPU)이 초기값을 이득 레지스터(G-REG)에 출력함으로써, 초기값이 가변 이득 앰프(PGA)에 설정된다.
그리고, 도시하지 않은 샘플링 클록에 동기하여 아날로그 디지털 컨버터(ADC)가 출력하는 디지털 음성 신호(D-OUT)가, 자동 이득 제어 유닛(CONT) 내의 입력 레지스터(IN-REG)에 저장되고, 연산 유닛(CPU)은 그 디지털 음성 신호(D-OUT)(음성 신호의 진폭값)를 차례대로 입력하여 소정 기간 내의 평균값을 연산한다(S2). 그리고, 연산 유닛(CPU)은 가변 이득 앰프(PGA)의 출력 음성 신호의 진폭의 평균값이 원하는 범위 내가 되도록 하는 적정한 이득(GA)을 연산하고(S3), 차례대로 적정 이득(GA)을 범용 레지스터(A-REG)에 저장한다(S4). 여기서, 원하는 범위 란, 출력 음성 신호의 진폭이 가변 이득 앰프(PGA)의 다이내믹 레인지 내로서, 출력 음성 신호의 진폭이 가청할 수 있을 정도로 큰 것을 의미한다. 즉, 작은 음성은 적절히 증폭되고 큰 음성은 적절히 감쇠되어, 출력 음성 신호(OUT)가 원하는 범위가 된다.
연산 유닛(CPU)은 입력 레지스터(IN-REG)에 저장되는 디지털 음성 신호(D-OUT)를 감시하고, 디지털 음성 신호의 진폭이 기준값 이하 또는 제로가 될 때를 검출한다(S5). 그리고, 연산 유닛(CPU)은 디지털 음성 신호(D-OUT)가 기준값 이하 또는 제로가 될 때에, 범용 레지스터(A-REG) 내의 적정 이득(GA)을 이득 레지스터(G-REG)에 출력한다(S6).
도 4의 흐름도에 있어서, 연산 유닛(CPU)은, 공정 S2, S3, S4를 항상 반복하여 새로운 적정 이득(GA)을 범용 레지스터(A-REG)에 업데이트한다. 그리고, 디지털 음성 신호(D-OUT)가 기준값 이하 또는 제로가 될 때에, 연산 유닛(CPU)은 범용 레지스터(A-REG) 내의 적정 이득(GA)을 이득 레지스터(G-REG)에 출력한다. 이에 따라, 적정 이득(GA)이 가변 이득 앰프(PGA)에 설정된다. 그 결과, 도 2의 출력 음성 신호(OUT)의 파형으로 도시한 바와 같이, 이득(GA)이 변경되는 시간(t11, t12)에 있어서, 출력 음성 신호(OUT)의 진폭이 급격히 증가 또는 감소하지 않고, 팝음의 발생을 방지할 수 있다.
음성 신호는 약 20 KHz 정도의 주파수인 데 반하여, 현재 보급되고 있는 마이크로프로세서는 수 MHz∼2 GHz의 주파수이며, 또한 음성 데이터가 기록되어 있는 컴팩트 디스크(CD)의 샘플링 레이트는 44 KHz 정도이다. 따라서, 고속의 마이크로 프로세서로 구성한 자동 이득 제어 유닛(CONT)은 음성 신호(IN)를 샘플링하고, 그 샘플링한 음성 신호의 진폭의 평균값을 구하여 적정 이득을 구하는 것은 충분히 가능하다.
도 5 내지 도 8은 가변 이득 증폭 유닛을 구성하는 프로그래머블 게인 앰프(PGA)의 구성도이다. 양쪽 앰프 모두 연산 앰프(OPA)를 가지며, 입력 신호(IN)를 증폭하여 출력 신호(OUT)를 출력하고, 인코더(ENCODER)가 설정된 이득(GA)으로 이루어진 제어 신호를 인코드하여, 가변 저항(R1 또는 R2)의 접속점을 선택하여 출력단자(OUT)와 접속한다. 도 5, 도 6은 반전 증폭 유닛, 도 7, 도 8은 비반전 증폭 유닛이다.
도 5의 프로그래머블 게인 앰프에서는, 연산 앰프(OPA)의 정입력 단자에 음성 신호(IN)의 중심 전압에 대응하는 중심 전압(Vref)이 인가되고, 부입력 단자에 저항(R1)을 통해 음성 신호(IN)가 인가된다. 그리고, 출력 단자(OUT)가 인코더의 출력에 따라 가변 저항(R2) 중 어느 하나의 접속점에 접속된다. 도 5의 앰프의 이득은 -R2/R1이며, 가변 저항(R2)을 전환함으로써 이득을 0에서 최대값까지 변경할 수 있다.
도 6의 프로그래머블 게인 앰프에서는, 연산 앰프(OPA)의 정입력 단자에 중심 전압(Vref)이 인가되고, 부입력 단자에 가변 저항(R1)을 통해 음성 신호(IN)가 인가된다. 그리고, 입력 단자(IN)가 인코더의 출력에 따라 가변 저항(R1) 중 어느 하나의 접속점에 접속된다. 도 6의 앰프의 이득은 -R2/R1이며, 가변 저항(R1)을 전환함으로써 이득을 변경할 수 있다.
도 7의 프로그래머블 게인 앰프에서는, 연산 앰프(OPA)의 정입력 단자에 음성 신호(IN)가 인가되고, 부입력 단자에 가변 저항(R1)을 통해 중심 전압(Vref)이 인가된다. 그리고, 출력 단자(OUT)가 인코더의 출력에 따라 가변 저항(R2) 중 어느 하나의 접속점에 접속된다. 도 7의 앰프의 이득은 1＋(R2/R1)이며, 가변 저항(R2)을 전환함으로써 이득을 1에서 최대값으로 변경할 수 있다.
도 8의 프로그래머블 게인 앰프에서는, 연산 앰프(OPA)의 정입력 단자에 음성 신호(1N)가 인가되고, 부입력 단자에 가변 저항(R1)을 통해 중심 전압(Vref)이 인가된다. 그리고, 중심 전압 단자가 인코더의 출력에 따라 가변 저항(R1) 중 어느 하나의 접속점에 접속된다. 도 8의 앰프의 이득은 1＋(R2/R1)이며, 가변 저항(R1)을 전환함으로써 이득을 1에서 최대값으로 변경할 수 있다.
상기한 제1 실시 형태에서는, 자동 이득 제어 유닛(CONT)은 출력 신호(OUT)의 진폭이 기준값 이하 또는 제로가 되는 타이밍을 검출하고 있다. 이 변형예로서, 자동 이득 제어 유닛(CONT)의 연산 유닛(CPU)이, 출력 음성 신호(D-OUT)의 진폭의 변화로부터, 출력 음성 신호의 진폭이 기준값 이하 또는 제로가 될 때를 연산으로 구하여, 그 예측했을 때의 타이밍에서 구한 적정 이득(GA)을 이득 레지스터(G-REG)에 출력하며, 앰프(PGA)에의 설정을 행하도록 하여도 좋다. 구체적으로는, 출력 음성 신호(D-OUT)의 진폭의 변화로부터 그 기울기를 구하고, 기울기에 기초하여 출력 음성 신호의 진폭이 기준값 이하 또는 제로가 되는 타이밍을 예측한다. 이와 같이 어느 일정 간격으로 예측 연산을 행함으로써, 출력 신호(D-OUT)의 진폭을 항상 감시할 필요가 없게 된다.
[제2 실시 형태]
도 9는 제2 실시 형태에 있어서의 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면이다. 도 2와 달리, 앰프(PGA)의 아날로그 출력 신호(OUT)가 기준값 이하의 소진폭이 된 것을 검출하여 타이밍 신호를 출력하는 소진폭 검출 회로(30)와, 타이밍 신호(TM)에 응답하여 자동 이득 제어 유닛(CONT)이 생성하는 적정 이득(GAx)을 입력하고 적정 이득(GAy)으로서 앰프(PGA)에 출력하는 타이밍 조정 회로(32)를 갖는다. 그 이외의 프로그래머블 게인 앰프(PGA), 아날로그 디지털 컨버터(ADC)는 도 2와 동일하다. 또한, 자동 이득 제어 유닛(CONT)은 도 2와 마찬가지로, 디지털 음성 신호(D-OUT)를 감시하고 적정 이득(GAx)을 생성한다.
도 10은 제2 실시 형태에 있어서의 자동 이득 제어 증폭기의 동작을 도시한 흐름도이다. 우선, 음성 마이크(MC)가 음성(10)을 전기 신호로 변환하여 음성 신호(IN)를 생성한다(S11). 그리고, 앰프(PGA)가 음성 신호(IN)를 설정되어 있는 게인으로 증폭하고(S12), 아날로그 디지털 컨버터(ADC)가 앰프(PGA)의 출력 음성 신호(OUT)를 디지털 음성 신호(D-OUT)로 변환한다(S13). 마이크로프로세서로 이루어진 자동 이득 제어 유닛(CONT)은 디지털 음성 신호(D-OUT)의 진폭에 기초하여 앰프(PGA)의 적정 게인(GAx)을 연산으로 구하여 출력한다(S14). 한편, 소진폭 검출 회로(30)는 앰프(PGA)의 출력 음성 신호(OUT)의 진폭이 제로(기준값 이하)가 되는 타이밍을 검출하고, 타이밍 신호(TM)를 출력한다(S15의 YES). 타이밍 조정 회로(32)는 타이밍 신호(TM)에 응답하여 적정 게인(GAx)을 수신하고, 적정 게인(GAy)으로서 앰프(PGA)에 설정한다(S16).
도 10 중의 신호 파형도에는 출력 음성 신호(OUT)와 적정 게인(GAx, GAy)과 타이밍 신호(TM)가 도시되어 있다. 타이밍 신호(TM)는 출력 음성 신호(OUT)가 중심 전압(Vref)에 대하여 마이너스에서 플러스로 바뀌는 타이밍에서 상승하는 신호이다. 그리고, 타이밍 조정 회로(32)는 타이밍 신호(TM)가 상승하는 타이밍에서 적정 게인(GAx)을 수신하고, 앰프(PGA)에 적정 게인(GAy)으로서 출력한다.
도 11은 제2 실시 형태에 있어서의 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면이다. 도 11의 소진폭 검출 회로(30)는 비교기(C1, C2)와 이들의 출력의 논리곱을 타이밍 신호(TM)로서 출력하는 AND 게이트로 이루어진다. 비교기(C1)의 정입력 단자에는 기준 전압으로서 Vref＋V1이 입력되고, 부입력 단자에 출력 음성 신호(OUT)가 입력된다. 또한, 비교기(C2)의 정입력 단자에 출력 음성 신호(OUT)가 입력되고, 부입력 단자에 기준 전압으로서 Vref-V2가 입력된다.
비교기(C1)는 출력 음성 신호(OUT)가 기준 전압(Vref＋V1)보다 낮으면 H 레벨을, 높으면 L 레벨을 출력하고, 비교기(C2)는, 출력 음성 신호(OUT)가 기준 전압(Vref-V2)보다 낮으면 L 레벨을, 높으면 H 레벨을 출력한다. 따라서, AND 게이트가 출력하는 타이밍 신호(TM)는 도면 중에 도시되어 있는 바와 같이 출력 음성 신호(OUT)의 진폭이 기준값 이하(-V2≤OUT≤V1)일 때에 H 레벨이 된다. 즉, 출력 음성 신호(OUT)가 중심 전압(Vref)에 대하여 플러스에서 마이너스로 바뀌는 타이밍과, 마이너스에서 플러스로 바뀌는 타이밍에서 타이밍 신호(TM)가 H 레벨이 된다.
타이밍 조정 회로(32)는, D 플립플롭(D-FF)으로 구성되고, 클록 단자(CK)에 입력하는 타이밍 신호(TM)의 상승 에지에 응답하여 적정 게인(GAx)을 수신하며, 적 정 게인(GAy)으로서 출력한다.
도 12는 제2 실시 형태에 있어서의 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면이다. 이 예의 소진폭 검출 회로(30)는 정입력 단자에 출력 음성 신호(OUT)가 입력되고, 부입력 단자에 중심 전압(Vref)이 입력되는 비교기(C3)를 갖는다. 비교기(C3)는 출력 음성 신호(OUT)가 중심 전압보다 높으면 H 레벨을 출력하고, 낮으면 L 레벨을 출력한다. 따라서, 타이밍 신호(TM)는 출력 음성 신호(OUT)가 중심 전압(Vref)에 대하여 마이너스에서 플러스로 바뀌는 타이밍에서 H 레벨이 되고, 플러스에서 마이너스로 바뀌는 타이밍에서 L 레벨이 된다. 즉, 타이밍 신호는 출력 음성 신호(OUT)의 진폭이 마이너스에서 플러스로 바뀌는 때로서 제로가 될 때에 H 레벨이 된다. 타이밍 조정 회로(32)는 도 11과 동일하다.
이상과 같이, 제2 실시 형태에서는, 소진폭 검출 회로(30)와 타이밍 조정 회로(32)가 하드웨어 회로로 실현되고 있다. 그리고, 제1 실시 형태와 마찬가지로, 앰프(PGA)의 출력 음성 신호(OUT)의 진폭이 기준값 이하 또는 제로 타이밍에서 앰프(PGA)의 이득이 변경된다. 따라서, 이득 변경에 따른 팝음의 발생을 방지할 수 있다.
도 1은 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면.
도 2는 제1 실시 형태에 있어서의 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면.
도 3은 제1 실시 형태에 있어서의 자동 이득 제어 유닛(CONT)의 구성도.
도 4는 제1 실시 형태에 있어서의 자동 이득 제어 프로그램의 흐름도.
도 5는 가변 이득 증폭 유닛을 구성하는 프로그래머블 게인 앰프(PGA)의 구성도.
도 6은 가변 이득 증폭 유닛을 구성하는 프로그래머블 게인 앰프(PGA)의 구성도.
도 7은 가변 이득 증폭 유닛을 구성하는 프로그래머블 게인 앰프(PGA)의 구성도
도 8은 가변 이득 증폭 유닛을 구성하는 프로그래머블 게인 앰프(PGA)의 구성도.
도 9는 제2 실시 형태에 있어서의 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면.
도 10은 제2 실시 형태에 있어서의 자동 이득 제어 증폭기의 동작을 도시한 흐름도.
도 11은 제2 실시 형태에 있어서의 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면.
도 12는 제2 실시 형태에 있어서의 자동 이득 제어 증폭기의 구성과 출력 신호의 파형을 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
PGA : 가변 이득 증폭 유닛(프로그래머블 게인 앰프)
ADC : 아날로그 디지털 컨버터 CONT : 자동 이득 제어 유닛
OUT : 출력 음성 신호 D-OUT : 디지털 출력 음성 신호
GA : 적정 이득 TM : 타이밍 신호

Claims (6)

  1. 입력 신호를 증폭하는 자동 이득 제어 증폭기에 있어서,
    입력 신호를 증폭하는 가변 이득 증폭 유닛과,
    상기 가변 이득 증폭 유닛의 출력 신호의 진폭을 감시하고, 상기 출력 신호의 진폭에 따라 그 출력 신호의 진폭을 원하는 범위 내로 하도록 하는 상기 가변 이득 증폭 유닛의 적정 이득을 구하여, 상기 적정 이득을 상기 가변 이득 증폭 유닛에 설정하는 자동 이득 제어 유닛
    을 포함하며,
    상기 자동 이득 제어 유닛은, 상기 출력 신호의 진폭이 소정의 기준값 이하일 때에, 상기 적정 이득을 상기 가변 이득 증폭 유닛에 설정하는 것인 자동 이득 제어 증폭기.
  2. 제1항에 있어서, 상기 자동 이득 제어 유닛은, 상기 출력 신호의 진폭이 상기 기준값 이하인지 여부를 감시하고, 상기 출력 신호의 진폭이 상기 기준값 이하가 되는 것을 검출했을 때에, 상기 적정 이득의 설정을 행하는 것인 자동 이득 제어 증폭기.
  3. 제1항 또는 제2항에 있어서, 상기 자동 이득 제어 유닛은 마이크로프로세서에 의해 구성되는 것인 자동 이득 제어 증폭기.
  4. 제1항에 있어서, 상기 자동 이득 제어 유닛은,
    상기 가변 이득 증폭 유닛의 출력 신호와 상기 기준값을 비교하여, 상기 출력 신호의 진폭이 상기 기준값 이하가 되었을 때에 타이밍 신호를 출력하는 소진폭 검출 유닛과,
    상기 적정 이득을 구하여 적정 이득 신호를 출력하는 적정 이득 생성 유닛과,
    상기 소진폭 검출 유닛으로부터의 타이밍 신호에 응답하여 상기 적정 이득 생성 유닛이 출력하는 적정 이득 신호를 상기 가변 이득 증폭 유닛에 출력하는 타이밍 조정 회로
    를 포함하는 것인 자동 이득 제어 증폭기.
  5. 제1항, 제2항, 제4항 중 어느 한 항에 있어서, 상기 입력 신호는 음성 신호인 것인 자동 이득 제어 증폭기.
  6. 제1항, 제2항, 제4항 중 어느 한 항에 기재한 자동 이득 제어 증폭기와,
    상기 가변 이득 증폭 유닛의 출력 신호를 기억하는 메모리 유닛
    을 포함하며,
    상기 입력 신호는 음성 신호인 것인 음성 기록 장치.
KR1020080124484A 2007-12-21 2008-12-09 자동 이득 제어 증폭기 및 그것을 갖는 음성 기록 장치 KR101049498B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-330458 2007-12-21
JP2007330458A JP2009153007A (ja) 2007-12-21 2007-12-21 自動利得制御増幅器及びそれを有する音声記録装置

Publications (2)

Publication Number Publication Date
KR20090068118A KR20090068118A (ko) 2009-06-25
KR101049498B1 true KR101049498B1 (ko) 2011-07-15

Family

ID=40788666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080124484A KR101049498B1 (ko) 2007-12-21 2008-12-09 자동 이득 제어 증폭기 및 그것을 갖는 음성 기록 장치

Country Status (3)

Country Link
US (1) US20090161888A1 (ko)
JP (1) JP2009153007A (ko)
KR (1) KR101049498B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057261A (ko) 2019-05-21 2019-05-28 (주)이노시뮬레이션 다자유도 모션플랫폼

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050210B2 (ja) * 2006-10-25 2012-10-17 タイコ エレクトロニクス サーヴィシズ ゲーエムベーハー 自動利得制御回路、そのような回路を具備したシステム、及び自動利得制御方法
EP2317647B1 (en) * 2009-10-30 2015-12-16 ST-Ericsson SA Threshold crossing detection
EP2608569B1 (en) * 2011-12-22 2014-07-23 ST-Ericsson SA Digital microphone device with extended dynamic range
US9349385B2 (en) * 2012-02-22 2016-05-24 Htc Corporation Electronic device and gain controlling method
EP3657683A1 (en) 2018-11-26 2020-05-27 Nxp B.V. Sigma delta analog to digital converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112384A (en) * 1977-05-24 1978-09-05 Morgan Industries Controlled recovery automatic gain control amplifier
KR19990029635A (ko) * 1997-09-08 1999-04-26 로젠가튼 펠릭스 제이 가변 요소로서 전압 제어형 저항기를 가진 선형 리미터 회로를 이용한 자동 이득 제어용 방법 및 장치
KR20000056077A (ko) * 1999-02-12 2000-09-15 서평원 음성 증폭기의 자동 이득 제어 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4335361A (en) * 1977-09-01 1982-06-15 Honeywell Inc. Variable gain amplifier
ATE46463T1 (de) * 1986-10-13 1989-10-15 Schloemann Siemag Ag Herstellung von warmgewalztem stahlband aus stranggegossenen brammen.
US4829565A (en) * 1987-10-20 1989-05-09 Goldberg Robert M Telephone with background volume control
JP2005341009A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd デジタルａｇｃ制御方法およびデジタルａｇｃ装置
JP4458968B2 (ja) * 2004-07-23 2010-04-28 三洋電機株式会社 自動レベル調整回路
US7675377B2 (en) * 2005-12-15 2010-03-09 Asahi Kasei Emd Corporation Voltage controlled oscillator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112384A (en) * 1977-05-24 1978-09-05 Morgan Industries Controlled recovery automatic gain control amplifier
KR19990029635A (ko) * 1997-09-08 1999-04-26 로젠가튼 펠릭스 제이 가변 요소로서 전압 제어형 저항기를 가진 선형 리미터 회로를 이용한 자동 이득 제어용 방법 및 장치
KR20000056077A (ko) * 1999-02-12 2000-09-15 서평원 음성 증폭기의 자동 이득 제어 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190057261A (ko) 2019-05-21 2019-05-28 (주)이노시뮬레이션 다자유도 모션플랫폼

Also Published As

Publication number Publication date
JP2009153007A (ja) 2009-07-09
US20090161888A1 (en) 2009-06-25
KR20090068118A (ko) 2009-06-25

Similar Documents

Publication Publication Date Title
KR101049498B1 (ko) 자동 이득 제어 증폭기 및 그것을 갖는 음성 기록 장치
US10110182B2 (en) Estimating voltage on speaker terminals driven by a class-D amplifier
US10182283B2 (en) Noise cancellation device and noise cancellation method
CN109328430B (zh) 用于在音频放大器中的进行预测切换的系统和方法
US20200343871A1 (en) Tracking and correcting gain of open-loop driver in a multi-path processing system
JP2006033796A (ja) Ａｌｃ付き増幅装置およびそれを用いた電子機器
JP2010251885A (ja) Ａｇｃ回路
JP2015177290A (ja) レベル調整方法およびレベル調整装置
US10979010B2 (en) Audio signal processing
CN104485909A (zh) 增益控制方法及装置
KR20120102561A (ko) 보청장치 외부 소음 차폐 장치 및 방법
JP2005236838A (ja) デジタル信号処理アンプ
JP2009071595A (ja) 半導体装置
JP2011205283A (ja) 信号処理装置
US9161127B2 (en) Signal processing apparatus
JP2013141101A (ja) 信号処理装置、信号処理方法及びプログラム
JP2001326575A (ja) Ａ／ｄコンバータ装置
JP2009225391A (ja) 音声再生システム
JP2011044909A (ja) 音声処理装置およびその動作方法
KR100575796B1 (ko) 이동 통신 단말기의 사운드 출력 앰프의 이득 제어 장치와방법
US11799435B2 (en) Audio processing apparatus and method for audio processing
JP2011044908A (ja) 音声処理装置およびその動作方法
JPH08107359A (ja) デジタル信号処理装置
KR100727814B1 (ko) 자동이득 제어 장치 및 이를 구비한 무선 수신기
JP2009044321A (ja) 音声信号処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee