KR101047467B1 - 기판처리장치 - Google Patents

기판처리장치 Download PDF

Info

Publication number
KR101047467B1
KR101047467B1 KR1020080108398A KR20080108398A KR101047467B1 KR 101047467 B1 KR101047467 B1 KR 101047467B1 KR 1020080108398 A KR1020080108398 A KR 1020080108398A KR 20080108398 A KR20080108398 A KR 20080108398A KR 101047467 B1 KR101047467 B1 KR 101047467B1
Authority
KR
South Korea
Prior art keywords
bias
pins
chamber
susceptor
workpiece
Prior art date
Application number
KR1020080108398A
Other languages
English (en)
Other versions
KR20100049294A (ko
Inventor
손형규
Original Assignee
엘아이지에이디피 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지에이디피 주식회사 filed Critical 엘아이지에이디피 주식회사
Priority to KR1020080108398A priority Critical patent/KR101047467B1/ko
Publication of KR20100049294A publication Critical patent/KR20100049294A/ko
Application granted granted Critical
Publication of KR101047467B1 publication Critical patent/KR101047467B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명에 의하면, 기판처리장치는 피처리물이 놓여지는 서셉터; 상기 서셉터에 형성된 제1 관통홀들을 통해 각각 승강하여 상기 피처리물을 각각 지지하는 복수의 리프트 핀들; 상기 서셉터에 형성된 제2 관통홀들을 통해 각각 승강하며, 상기 피처리물에 각각 접촉하여 상기 피처리물에 바이어스 전압을 인가하는 복수의 바이어스 핀들; 그리고 상기 바이어스 핀들이 고정설치되며, 상기 바이어스 핀들과 함께 승강하는 바이어스 플레이트를 포함한다.
리프트 핀, 바이어스 핀, 바이어스 플레이트

Description

기판처리장치{SUBSTRATE PROCESSING UNIT}
본 발명은 기판처리장치에 관한 것으로, 더욱 상세하게는 기판에 바이어스 전압을 인가하는 복수의 바이어스 핀들을 포함하는 기판처리장치에 관한 것이다.
종래의 플라즈마 분위기 이온주입기에서는 반응가스를 ECR 방식으로 활성화시킨 후, 실리콘 웨이퍼 쪽에 부(-) 전압의 바이어스를 걸어주어서, 이온화된 각종 이온이 실리콘 내부에 주입되도록 하고 있었다.
즉, 반응가스는 마그네트에 의하여 형성된 자계와 마이크로파 공급장치에서 공급된 마이크로파에 의하여 플라즈마 상태가 되며, 반응가스의 이온이 웨이퍼에 가해진 바이어스 전압에 의하여 웨이퍼에 주입된다.
이때, 예를 들면 붕소도핑을 위해 BF3 가스를 사용하게 되면 실리콘 웨이퍼에 걸린 부(-) 전압의 바이어스에 의해 BF3가스로부터 형성된 B+, BF2+, F+ 등의 이온들이 실리콘 표면에 주입된다.
본 발명의 목적은 효과적으로 공정을 수행할 수 있는 기판처리장치를 제공하는 데 있다.
본 발명의 다른 목적은 기판에 바이어스 전압을 효과적으로 인가할 수 있는 기판처리장치를 제공하는 데 있다.
본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.
본 발명에 의하면, 기판처리장치는 피처리물이 놓여지는 서셉터; 상기 서셉터에 형성된 제1 관통홀들을 통해 각각 승강하여 상기 피처리물을 각각 지지하는 복수의 리프트 핀들; 상기 서셉터에 형성된 제2 관통홀들을 통해 각각 승강하며, 상기 피처리물에 각각 접촉하여 상기 피처리물에 바이어스 전압을 인가하는 복수의 바이어스 핀들; 그리고 상기 바이어스 핀들이 고정설치되며, 상기 바이어스 핀들과 함께 승강하는 바이어스 플레이트를 포함한다.
상기 기판처리장치는 상기 바이어스 플레이트에 탄성력을 제공하여 상기 바이어스 핀들을 상기 피처리물에 밀착시키는 탄성체를 더 포함할 수 있다.
상기 기판처리장치는 상기 피처리물에 대한 공정이 이루어지는 내부공간을 제공하는 챔버를 더 포함하며, 상기 바이어스 플레이트는 상기 서셉터와 상기 챔버의 바닥면 사이에 배치될 수 있다.
상기 탄성체는 상기 바이어스 플레이트와 상기 챔버의 바닥면 사이에 배치된 코일스프링일 수 있다. 또한, 상기 탄성체는 상기 바이어스 플레이트와 상기 챔버의 바닥면 사이에 배치된 판 스프링일 수 있다.
상기 챔버는 상기 챔버의 바닥면을 관통하여 형성되어 상기 제1 관통홀들과 대응되는 복수의 하부홀들을 가지고, 상기 바이어스 플레이트는 상기 제1 관통홀들 및 상기 하부홀들과 대응되는 복수의 상부홀들을 가지며, 각각의 상기 바이어스 핀은 상기 상부홀 및 상기 하부홀을 통해 승강할 수 있다.
본 발명에 의하면
이하, 본 발명의 바람직한 실시예들을 첨부된 도 1 내지 도 3을 참고하여 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.
한편, 이하에서는 이온주입공정을 예로 들어 설명하나, 본 발명의 기술적 사상과 범위는 이에 한정되지 않는다.
도 1은 본 발명에 따른 기판처리장치를 개략적으로 나타내는 도면이다. 기판 처리장치는 상부챔버(10a)와 하부챔버(10b)를 구비하는 챔버(10)와, 챔버(10) 내에 설치된 서셉터(20)를 포함한다. 상부챔버(10a)는 마이크로파 공급장치(microwave supply)에 연결되며, 외부로부터 마이크로파가 공급된다. 상부챔버(10a)의 외측에는 마그네트(12)가 설치되며, 마이크로파가 상부챔버(10a) 내에 공급되면 상부챔버(10a)의 내부에 ECR 영역이 형성된다. 여기에 반응가스가 공급되면 플라즈마가 형성된다. 한편, 하부챔버(10b)는 기판(W)에 대한 공정이 이루어지는 내부공간을 제공하며, 기판(W)은 서셉터(20)의 상부에 놓여진다. 기판(W) 및 서셉터(20)에 바이어스가 가해지면 이온이 이머션 형태로 웨이퍼에 주입(플라즈마 이머션(plasma immersion) 이온 주입)된다. 이때, 기판에는 DC와 펄스 형태의 부(-) 전압의 바이어스가 인가되어 플라즈마 상태의 정(+) 이온을 끌어당긴다.
이와 같은 동작을 상세히 설명하면, 기판(W)에 DC 혹은 펄스 형태의 부전압으로 바이어스가 가해지므로, 기판(W) 근처의 플라즈마 쉬스(sheath) 근처에 (-) 포텐셜이 걸린다. 그리고 (+) 이온들은 쉬스에 걸린 전기장에 의해 가속되어 이온주입된다. 또한, 플라즈마는 마이크로파에 의한 전자 사이클로트론 공명(ECR)에 의해 여기된다.
도 2는 본 발명의 일 실시예에 따른 바이어스 핀(42) 및 바이어스 플레이트(44)를 나타내는 도면이며, 도 3은 본 발명의 다른 실시예에 따른 바이어스 핀 및 바이어스 플레이트를 나타내는 도면이다. 도 2에 도시한 바와 같이, 기판(W)은 서셉터(20)의 상부에 놓여지며, 리프트 핀 모듈(30)은 서셉터(20)에 놓여진 기판(W)을 지지한다. 리프트 핀 모듈(30)은 복수의 리프트 핀들(32) 및 리프트 핀들(32)을 연결하는 핀 플레이트(34)를 포함한다. 리프트 핀들(32)은 핀 플레이트(34)에 고정설치되며, 핀 플레이트(34)가 승강함에 따라 핀 플레이트(34)와 함께 승강한다. 핀 플레이트(34)는 챔버(10)의 하부 외측에 배치되며, 핀 플레이트(34)는 챔버(10)의 바닥면을 관통하는 하부홀들(18)과 서셉터(20)를 관통하도록 형성된 관통홀들(22)을 통해 승강한다. 이때, 하부홀(18)과 관통홀(22)은 서로 대응되도록 배치된다. 한편, 도 2에 도시한 리프트 핀들(32)은 예시에 불과하며, 리프트 핀들(32)이 기판(W)을 효과적으로 지지할 수 있도록 리프트 핀들(32)은 달리 배치될 수 있다.
바이어스 모듈(40)은 기판(W)에 바이어스 전압을 인가한다. 바이어스 모듈(40)은 바이어스 핀들(42), 바이어스 플레이트(44), 그리고 탄성체(46)를 포함한다. 바이어스 플레이트(44)는 서셉터(20)와 챔버(10)의 바닥면 사이에 배치되며, 복수의 바이어스 핀들(42)은 바이어스 플레이트(44) 상에 고정설치된다. 따라서, 바이어스 핀들(42)은 바이어스 플레이트(44)와 함께 상하로 이동한다. 바이어스 핀들(42)의 상단은 기판(W)과 접촉하며, 바이어스 핀들(42)의 상단을 통해 기판(W)에 바이어스 전압이 인가된다. 바이어스 핀들(42)은 서셉터(20)를 관통하도록 형성된 관통홀들(22)을 통해 상하로 이동하여 기판(W)과 접촉한다.
한편, 바이어스 핀들(42)의 상단이 기판(W)과 밀착될 때, 기판(W)에 바이어스 전압이 효과적으로 인가될 수 있다. 탄성체(46)는 바이어스 플레이트(44)와 챔 버(10)의 바닥면 사이에 설치되며, 바이어스 플레이트(44)에 대하여 상부를 향하는 방향(도 2 및 도 3의 화살표 방향)으로 탄성력을 제공할 수 있다. 따라서, 기판(W)이 리프트 핀들(32)에 의해 지지된 상태에서, 바이어스 플레이트(44)에 고정설치된 바이어스 핀들(42)의 상단은 기판(W)과 밀착될 수 있다.
탄성체(46)는 도 2에 도시한 코일스프링일 수 있으며, 도 3에 도시한 판 스프링일 수 있다. 한편, 본 실시예에서는 탄성체(46)의 기능에 대해 설명하고 있으나, 이와 달리 바이어스 핀들(42)의 높이를 기판(W)을 지지하는 리프트 핀들(32)의 높이와 일치하도록 조절할 수 있으며, 이를 통해 바이어스 핀들(42)의 상단을 기판(W)과 밀착시킬 수 있다. 그밖에, 바이어스 플레이트(44)는 리프트 핀(32)이 통과하는 상부홀(44a)을 가진다.
본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.
도 1은 본 발명에 따른 기판처리장치를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 바이어스 핀 및 바이어스 플레이트를 나타내는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 바이어스 핀 및 바이어스 플레이트를 나타내는 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 챔버 12 : 통로
14 : 게이트밸브 20 : 서셉터
32 : 리프트 핀 34 : 핀 플레이트
42 : 바이어스 핀 44 : 바이어스 플레이트
46 : 탄성체

Claims (6)

  1. 피처리물에 대한 공정이 이루어지는 내부공간을 제공하는 챔버;
    상기 피처리물이 놓여지는 서셉터;
    상기 서셉터에 형성된 제1 관통홀들을 통해 각각 승강하여 상기 피처리물을 각각 지지하는 복수의 리프트 핀들;
    상기 서셉터에 형성된 제2 관통홀들을 통해 각각 승강하며, 상기 피처리물에 각각 접촉하여 상기 피처리물에 바이어스 전압을 인가하는 복수의 바이어스 핀들; 및
    상기 바이어스 핀들이 고정설치되어, 상기 바이어스 핀들과 함께 승강하는 바이어스 플레이트를 포함하며,
    상기 챔버는 상기 챔버의 바닥면을 관통하여 형성되어 상기 제1 관통홀들과 대응되는 복수의 하부홀들을 가지고,
    상기 바이어스 플레이트는 상기 제1 관통홀들 및 상기 하부홀들과 대응되는 복수의 상부홀들을 가지며,
    각각의 상기 리프트 핀은 상기 상부홀 및 상기 하부홀을 통해 승강하는 기판처리장치.
  2. 제1항에 있어서,
    상기 기판처리장치는 상기 바이어스 플레이트에 탄성력을 제공하여 상기 바이어스 핀들을 상기 피처리물에 밀착시키는 탄성체를 더 포함하는 것을 특징으로 하는 기판처리장치.
  3. 제2항에 있어서,
    상기 바이어스 플레이트는 상기 서셉터와 상기 챔버의 바닥면 사이에 배치되는 것을 특징으로 하는 기판처리장치.
  4. 제3항에 있어서,
    상기 탄성체는 상기 바이어스 플레이트와 상기 챔버의 바닥면 사이에 배치된 코일스프링인 것을 특징으로 하는 기판처리장치.
  5. 제3항에 있어서,
    상기 탄성체는 상기 바이어스 플레이트와 상기 챔버의 바닥면 사이에 배치된 판 스프링인 것을 특징으로 하는 기판처리장치.
  6. 삭제
KR1020080108398A 2008-11-03 2008-11-03 기판처리장치 KR101047467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080108398A KR101047467B1 (ko) 2008-11-03 2008-11-03 기판처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080108398A KR101047467B1 (ko) 2008-11-03 2008-11-03 기판처리장치

Publications (2)

Publication Number Publication Date
KR20100049294A KR20100049294A (ko) 2010-05-12
KR101047467B1 true KR101047467B1 (ko) 2011-07-07

Family

ID=42275768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080108398A KR101047467B1 (ko) 2008-11-03 2008-11-03 기판처리장치

Country Status (1)

Country Link
KR (1) KR101047467B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101436904B1 (ko) * 2012-12-28 2014-09-02 주식회사 에스에프에이 Ｏｌｅｄ 제조용 증착 시스템
KR101436903B1 (ko) * 2012-12-28 2014-09-02 주식회사 에스에프에이 Ｏｌｅｄ 제조용 증착 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060003977A (ko) * 2004-07-05 2006-01-12 삼성전자주식회사 반도체 제조설비의 척 어셈블리
US7126808B2 (en) 2003-04-01 2006-10-24 Varian Semiconductor Equipment Associates, Inc. Wafer platen equipped with electrostatic clamp, wafer backside gas cooling, and high voltage operation capability for plasma doping
JP2007080935A (ja) 2005-09-12 2007-03-29 Dainippon Screen Mfg Co Ltd 基板熱処理装置
US20080160212A1 (en) * 2006-12-27 2008-07-03 Bon-Woong Koo Method and apparatuses for providing electrical contact for plasma processing applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126808B2 (en) 2003-04-01 2006-10-24 Varian Semiconductor Equipment Associates, Inc. Wafer platen equipped with electrostatic clamp, wafer backside gas cooling, and high voltage operation capability for plasma doping
KR20060003977A (ko) * 2004-07-05 2006-01-12 삼성전자주식회사 반도체 제조설비의 척 어셈블리
JP2007080935A (ja) 2005-09-12 2007-03-29 Dainippon Screen Mfg Co Ltd 基板熱処理装置
US20080160212A1 (en) * 2006-12-27 2008-07-03 Bon-Woong Koo Method and apparatuses for providing electrical contact for plasma processing applications

Also Published As

Publication number Publication date
KR20100049294A (ko) 2010-05-12

Similar Documents

Publication Publication Date Title
US20150010381A1 (en) Wafer processing chamber and method for transferring wafer in the same
US8373086B2 (en) Plasma processing apparatus and method for plasma processing
KR101495288B1 (ko) 기판 처리 장치 및 방법
TWI578369B (zh) Plasma processing device and regulating method of plasma distribution
TW201108349A (en) Method and apparatus for reduction of voltage potential spike during dechucking
US8197638B2 (en) Semiconductor manufacturing device and method for manufacturing semiconductor devices
JP2012524417A (ja) 基板と静電クランプとの間の電荷の除去
JP2019061849A5 (ko)
KR101974420B1 (ko) 기판처리장치 및 방법
KR101047467B1 (ko) 기판처리장치
CN210722949U (zh) 减少聚合物沉积的设备
KR100900703B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
CN111341638B (zh) 工艺腔室及其清洁方法及晶圆传输方法
JP5302541B2 (ja) プラズマ処理装置
KR19990007128A (ko) 정전흡착된 시료를 시료대로부터 이탈시키는 방법 및 장치
KR101277503B1 (ko) 플라즈마 처리장치 및 플라즈마 처리방법
KR20070048866A (ko) 리프트 핀 어셈블리
KR101256485B1 (ko) 기판처리장치의 공정챔버
KR20080089791A (ko) 웨이퍼 리프트 유닛 및 그 웨이퍼 리프트 유닛을 구비하는반도체 제조장치
KR20070023952A (ko) 플라즈마를 이용한 기판 처리 장치 및 방법
JP6824003B2 (ja) 静電チャック付きトレイ
KR20210021558A (ko) 기판 리프트 장치 및 기판 반송 방법
KR101000089B1 (ko) 플라즈마 이온 주입장치
KR102504269B1 (ko) 지지 유닛 및 이를 포함하는 기판 처리 장치
JP7122551B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140702

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee