KR101041438B1 - 이중천공을 구비하는 발광 다이오드 패키지 및 그의 제조방법 - Google Patents

이중천공을 구비하는 발광 다이오드 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR101041438B1
KR101041438B1 KR1020090118291A KR20090118291A KR101041438B1 KR 101041438 B1 KR101041438 B1 KR 101041438B1 KR 1020090118291 A KR1020090118291 A KR 1020090118291A KR 20090118291 A KR20090118291 A KR 20090118291A KR 101041438 B1 KR101041438 B1 KR 101041438B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
plating layer
insulating layer
thin film
Prior art date
Application number
KR1020090118291A
Other languages
English (en)
Other versions
KR20110061782A (ko
Inventor
김영우
송상빈
김재필
김민성
이광철
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020090118291A priority Critical patent/KR101041438B1/ko
Publication of KR20110061782A publication Critical patent/KR20110061782A/ko
Application granted granted Critical
Publication of KR101041438B1 publication Critical patent/KR101041438B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 이중천공(Double-Cavity)을 구비한 발광 다이오드 패키지(Light Emitting Diode Package) 및 그의 제작방법에 관한 것으로써, 발광 다이오드로부터 발생한 열이 넓게 형성된 전극(후막동판)으로 전달되어 방열효과를 높이고, 발광 다이오드 패키지의 하부면에 형성되는 후막동판에 의해 수개의 발광 다이오드를 직렬 또는 병렬로 모듈에 직접 실장할 수 있으며, 발광다이오드가 적층되는 천공의 양측단에 절연층 및 도금층을 쌓아서 봉지제 형성을 용이하게 하는 발광 다이오드 패키지에 관한 것이다.
보다 더 구체적으로 본 발명은, 이중천공(Double-Cavity)을 포함하는 인쇄회로기판, 구리박막, 상기 이중천공 중 어느 하나의 천공의 상부면에 적층되는 발광 다이오드, 형광체 및 봉지제를 포함하는 발광 다이오드 패키지에 있어서, 양극과 음극으로 분리되는 후막 동판; 상기 이중천공이 형성되는 영역을 제외한 후막동판의 상부에 형성되는 제 1절연층; 상기 제 1절연층의 상부에 형성되는 제 1구리박막; 상기 제 1절연층의 일측단 상부 및 상기 제 1구리박막의 일측단의 상부에 형성되는 제 2절연층; 상기 제 2절연층의 상부에 형성되는 제 2구리박막; 상기 이중천공의 내벽 및 바닥면과 상기 제 1구리박막 및 제 2구비박막의 상부에 형성되고, 상기 제 2절연층의 측면과 접하도록 형성되는 제 1도금층; 상기 제 1도금층 상부에 순차적으로 형성되는 제 2도금층 및 제 3도금층; 상기 이중천공 중 어느 하나의 천공의 상부에 적층되는 발광 다이오드; 및 상기 이중천공 중 발광다이오드가 적층되 지 않는 천공의 양단에 형성되며, 상기 이중천공간을 전기적으로 분리시키는 비아홀;을 포함하고, 상기 발광 다이오드 및 상기 이중천공 중 발광다이오드가 적층되지 않는 천공의 상부에 형성되는 제 3도금층은 와이어 본딩으로 연결되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지 및 그 제조방법을 제공한다.
이중천공, 도금층, PCB, 후막동판, 동박, 발광다이오드, 프리프래그, CCL

Description

이중천공을 구비하는 발광 다이오드 패키지 및 그의 제조방법{Light Emitting Diode Package including Double-Cavity and its manufacturing method}
본 발명은 이중천공을 구비한 발광 다이오드 패키지 및 그의 제작방법에 관한 것으로써, 발광 다이오드로부터 발생한 열이 넓게 형성된 전극(후막동판)으로 전달되어 방열효과를 높이고, 발광 다이오드 패키지의 하부면에 형성되는 후막동판에 의해 수개의 발광 다이오드를 직렬 또는 병렬로 모듈에 직접 실장할 수 있으며, 발광다이오드가 적층되는 천공의 양측단에 절연층 및 도금층을 쌓아서 봉지제 형성을 용이하게 하는 발광 다이오드 패키지에 관한 것이다.
최근, 지구환경의 온난화와 화석연료의 고갈 등의 문제로 인해 친환경 녹색기술에 대한 연구가 활발히 진행되고 있다. 이러한 친환경 기술의 대표적인 예로는 태양전지, 전기자동차, 풍력발전설비 등을 들 수 있으며, 특히 조명분야와 관련하여 발광 다이오드(Light Emitting Diode) 및 발광다이오드 패키지를 이용한 어플리케이션에 관한 개발과 연구가 급속도로 진행되고 있다.
발광다이오드(Light Emitting Diode; LED)는 반도체의 P-N접합구조를 이용하여 주입된 소수캐리어(전자 또는 정공)를 만들어내고 이들의 재결합에 의하여 빛에너지를 방출하는 반도체소자로서, i) 종래의 광원에 비해 소형이고 ii) 수명이 길며 iii) 전기에너지가 빛에너지로 직접 변환하기 때문에 발광효율이 높고 iv) 저전력을 소모하기 때문에, 자동차 계기류의 표시소자, 자동차의 전조등, 가로등, 어선의 집어등, 광통신용 광원 등 가정용 조명기구에서 산업용 조명기구에 이르기까지 거의 모든 분야에서 LED광원으로 조명용 기구를 대체해 나가고 있다.
상기와 같은 표시장치 및 조명장치 등의 어플리케이션에 발광 다이오드를 적용하기 위하여, 이들에 장착되고 사용되기 용이한 다양한 구조의 발광다이오드 패키지가 개발되고 있다.
특히 발광다이오드 칩은 발광효율이 높은 만큼 발열량도 상당하여, 발광다이오드 패키지에는 칩의 열을 외부로 방출시킬 수 있는 방열수단이 필수적으로 구비되어야 하는데 만일 발광다이오드 패키지에 적절한 방열수단이 마련되지 않을 경우에는, 발광다이오드 칩의 온도가 너무 높아져 칩 자체 또는 패키징 수지가 열화하게 되고, 결국 발광효율의 저하와 칩의 단수명화를 초래하게 되는 것이다.
따라서, 발광다이오드(Light Emitting Diode) 자체에서 발생하는 열을 어떻게 용이하게 방출하는가의 문제와 발광다이오드 패키지 구성시 공정재료의 제한성을 어떻게 극복하여 다양한 형태의 패키지를 구성하여 어플리케이션에 응용할 수 있는가의 문제가 대두되고 있다.
특히, 발광다이오드의 봉지제 형성에 있어서, 기존에는 돔(dome)형으로 봉지 제를 형성하는 경우가 일반적인데 이 때에는 고전도 봉지제 재료만을 이용하여 봉지제를 형성하는 것이 가능하여 패키지 공정재료의 제한성이 과대한 문제점이 있었다.
따라서, i) 발광다이오드 패키지의 봉지제 형성에 있어서, 수평형 봉지제 형성이 가능케하여 봉지제 재료의 제한없이 패키지 형성이 가능하게 하고, ii) 천공, 도금층 및 넓은 전극 등을 구비하여 방열효과를 더욱 극대화하는 발광다이오드 패키지 및 그 제조방법이 요구된다고 할 수 있다.
본 발명은 종래기술의 문제점을 해결하기 위하여 발광다이오드가 적층되는 천공의 양측단에 절연층 및 도금층 등을 쌓아서 수평형으로 봉지제 형성이 가능하게 함으로써, 기존의 돔형의 고전도 봉지제에 비해 패키지 공정재료의 제한성을 극복하고자 하는데 그 목적이 있다.
또한, 본 발명은 이중천공을 구비하는 발광 다이오드에서 발생한 열이 도금층 및 이와 접촉되는 후막동판으로 형성되는 전극을 통해 방열됨으로써 방열효과를 더욱 높이고, 도금층으로 인한 광학적 손실을 최소화하는 발광다이오드 패키지 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
또한, 본 발명은 발광 다이오드 패키지의 하부면에 형성되는 후막동판에 의해 수개의 발광 다이오드를 직렬 또는 병렬로 모듈에 직접 실장하여 구성함으로써, 다양한 형태의 발광다이오드 패키지 및 그 제조방법을 제공하는데 또 다른 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 종래기술의 문제점을 해결하기 위하여 본 발명은, 이중천공을 포함하 는 인쇄회로기판, 구리박막, 상기 이중천공 중 어느 하나의 천공의 상부면에 적층되는 발광 다이오드, 형광체 및 봉지제를 포함하는 발광 다이오드 패키지에 있어서, 양극과 음극으로 분리되는 후막 동판; 상기 이중천공이 형성되는 영역을 제외한 후막동판의 상부에 형성되는 제 1절연층; 상기 제 1절연층의 상부에 형성되는 제 1구리박막; 상기 제 1절연층의 일측단의 상부 및 상기 제 1구리박막의 일측단의 상부에 형성되는 제 2절연층; 상기 제 2절연층의 상부에 형성되는 제 2구리박막; 상기 이중천공의 내벽 및 바닥면과 상기 제 1구리박막 및 제 2구비박막의 상부에 형성되고, 상기 제 2절연층의 측면과 접하도록 형성되는 제 1도금층; 상기 제 1도금층 상부에 순차적으로 형성되는 제 2도금층 및 제 3도금층; 상기 이중천공 중 어느 하나의 천공의 상부에 적층되는 발광 다이오드; 및 상기 이중천공 중 발광다이오드가 적층되지 않는 천공의 양단에 형성되며, 상기 이중천공간을 전기적으로 분리시키는 비아홀;을 포함하고, 상기 발광 다이오드 및 상기 이중천공 중 발광다이오드가 적층되지 않는 천공의 상부에 형성되는 제 3도금층은 와이어 본딩으로 연결되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 제공한다.
본 발명에서 상기 이중천공 중 발광다이오드가 적층되지 않는 천공은, 상기 발광다이오드가 적층되는 천공의 하부면과 연결되는 후막동판의 극성과 다른극성을 가지는 후막동판과 상기 제 1도금층이 연결될 수 있도록 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명에서 상기 제 1도금층은 구리(Cu) 도금층이고, 상기 제 2도금층은 니켈(Ni) 도금층이며, 상기 제 3도금층은 금(Au) 또는 은(Ag) 도금층인 것을 특징으 로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명에서 상기 제 1도금층의 두께는 5μm 내지 30μm으로 형성되고, 상기 제 2도금층의 두께는 0.7μm 내지 5μm으로 형성되며, 상기 제 3도금층의 두께는 0.3μm 내지 5μm으로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명에서 제 1구리박막 및 제 2구리박막의 두께는 0.012 T 내지 0.1 T로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명에서 상기 후막 동판의 두께는 0.1 T 내지 0.5 T로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명에서 상기 제 1절연층은, 프리프래그(PPG) 또는 폴리이미드로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명에서 상기 제 1절연층의 두께는 상기 발광다이오드의 두께보다 0.02mm 내지 0.04mm 얇게 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명에서 상기 제 2절연층은 CCL(Copper Clad Laminare)로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명에서 발광다이오드의 상부면의 끝단으로부터 제 2절연층의 측단의 제 3도금층까지의 수평거리를 ‘L’이라 하고, 제 2절연층부터 제 3도금층까지의 수직거리를 ‘h’라 하며, 발광다이오드의 상부면 모서리로부터 제 2절연막의 상부에 형성되는 제 3도금층의 모서리까지 빗변을 그어 상기 빗변과 상기 수평거리 ‘L’ 사이의 각을 ‘Θ’라 할 때, 상기 제 2절연층, 제 1도금층, 제 2도금층 및 제 3도금층의 두께는, LtanΘ > h 의 조건을 만족하도록 형성하는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명에서 상기 이중천공은 원형 또는 다각형인 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지를 포함한다.
본 발명은 후막동판상에 발광다이오드가 적층될 천공을 형성하도록 기계적 가공으로 소정영역이 제거된 제 1절연층과 제 1구리박막을 순차적으로 적층하는 제 1단계; 상기 발광다이오드가 적층될 천공을 형성하도록 상기 제 1구리박막의 소정영역을 식각하고, 제 2절연층이 적층될 영역을 형성하도록 제 1구리박막의 일측단을 식각하여 제거하는 제 2단계; 순차적으로 적층된 제 2절연층 및 제 2구리박막의 양 끝단의 소정영역을 제외한 부분을 기계적 가공에 의해 제거하고, 상기 제 2절연층이 적층될 영역이 형성된 제 1절연층의 소정영역의 상부와 제 1구리박막의 소정영역의 상부에 상기 제 2절연층 및 제 2구리박막을 프리프래그에 의해 접합시키는 제 3단계; 상기 후막동판의 음극영역상에 기계적 가공으로 천공을 형성하는 제 4단계; 상기 두 개의 천공의 내벽 및 바닥면, 상기 제 1구리박막 및 제 2구비박막의 상부에 제 1도금층을 형성하는 제 5단계; 상기 후막동판을 식각하여 양극 및 음극으로 분리하는 제 6단계; 상기 제 1도금층의 상부에 제 2도금층 및 제 3도금층을 순차적으로 적층하는 제 7단계; 상기 후막동판의 음극영역에 형성되는 천공의 양단이 전기적으로 분리되도록 식각하여 비아홀을 형성하는 제 8단계; 및 상기 발광다 이오드가 적층될 천공의 상부에 발광다이오드를 적층하고, 상기 발광다이오드 및 상기 후막동판의 음극영역에 형성되는 천공의 상부에 적층되는 제 3도금층을 와이어 본딩으로 연결하고, 봉지제로 발광다이오드를 커버하는 제 9단계; 를 포함하는 이중천공을 구비하는 발광 다이오드 패키지의 제조방법을 제공한다.
본 발명에서 상기 제 1단계 및 제 2단계는, 후막동판상에 프리프래그, 제 1절연층 및 제 1구리박막을 순차적으로 적층하고 기계적 가공에 의해 발광다이오드가 적층될 천공영역상의 프리프래그, 제 1절연층 및 제 1구리박막을 제거하고 접합하는 단계인 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지의 제조방법을 포함한다.
본 발명에서 상기 기계적가공은, 펀칭, 밀링 비트 또는 레이저에 의해 소정영역이 제거되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지의 제조방법을 포함한다.
본 발명에서 상기 레이저는, 야그(Yag) 레이저, 엑시머(Eximer) 레이저 또는 이산화탄소(CO2) 레이저인 것을 특징으로 하되, 제 1구리박막 및 제 2구리박막의 제거에 있어서는 야그 레이저 또는 엑시머 레이저를 이용하여 소정영역을 제거하는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지의 제조방법을 포함한다.
본 발명에 의하여, 발광다이오드(Light Emitting Diode)가 적층되는 천공의 양측단에 절연층 및 도금층 등을 쌓아서 수평형으로 용이하게 봉지제 형성을 가능하게 함으로써, 고전도 봉지제 재료가 아니더라도 봉지제 형성이 가능하게 함으로써, 패키지 공정재료의 제한성을 극복하는 효과가 있다.
또한, 본 발명에 의하여, 이중천공을 구비하는 발광 다이오드에서 발생한 열이 천공의 바닥면에 형성되는 도금층 및 이와 연결되는 후막동판을 통해 방열됨으로써 종래기술에 비해 방열효과가 극대화되는 발광다이오드 패키지 및 그 제조방법을 제공하는 효과가 있다. 아울러, 발광 다이오드 패키지에 도금층을 형성함으로써 광학적 손실을 최소화하는 효과가 있다.
또한, 본 발명에 의하여 발광 다이오드 패키지의 하부면에 형성되는 후막동판에 의해 수개의 발광 다이오드를 직렬 또는 병렬로 모듈에 직접 실장하여 패키지를 구성할 수 있으므로, 다양한 종류의 LED광원을 이용한 어플리케이션(Application)에 응용될 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 일실시예에 따른 이중천공을 구비하는 발광 다이오드 패키지의 구성도이다.
본 발명은 이중천공을 포함하는 인쇄회로기판, 구리박막, 상기 이중천공 중 어느 하나의 천공의 상부면에 적층되는 발광 다이오드(109), 형광체 및 봉지제(110)를 포함하고, 방열효과를 극대화하고, 광학적 손실을 최소화하며, 종래기술에 비해 패키지 공정재료가 제한되지 않는 발광다이오드 패키지에 관한 것이다.
먼저, 본 발명이 제공하는 발광다이오드 패키지의 하부면은 후막동판(101)으로 형성되는데, 상기 후막동판(101)은 양극과 음극으로 분리되어 전극역할을 수행하며, 후막 동판의 두께는 0.1 T 내지 0.5 T로 형성되는 것이 바람직하다. 상기 후막동판(101)은 발광 다이오드(109)에서 발생한 열이 천공의 바닥면에 형성되는 도금층 및 이와 연결되는 후막동판(101)을 통해 방열됨으로써 방열효과를 극대화시키는 역할을 수행한다.
본 발명에서는 두 개의 천공을 갖는 발광다이오드 패키지가 제공되는데, 상기 이중천공이 형성되는 영역을 제외한 후막동판(101)의 상부에 제 1절연층(102)이 적층되게 된다. 상기 제 1절연층(102)은 프리프래그(114)(PPG) 또는 폴리이미드로 형성되는 것이 바람직하다. 또한, 제 1절연층(102)의 두께는 상기 발광다이오드의 두께보다 0.02mm 내지 0.04mm 얇게 형성되는 것이 바람직하다. 이는 발광다이오드 칩의 배광분포를 고려하여 설계하기 위함이다.
상기 제 1절연층(102)의 상부에 형성되는 제 1구리박막(103)이 적층되는데, 이 때, 제 1절연층(102) 상부의 소정영역상에 제 2절연층(104)이 적층될 수 있도록, 제 1구리박막(103)을 적층한 후 포인트 에칭(point etching) 등의 방법에 의하여 소정영역을 제거할 수 있다.
따라서, 이와 같은 과정을 거친 제 1절연층(102)의 일측단의 상부와 상기 제 1구리박막(103)의 일측단의 상부에 제 2절연층(104)을 적층하게 된다. 본 발명에서 상기 제 2절연층(104)은 CCL(Copper Clad Laminare)로 형성되는 것이 바람직하다.
또한, 발광다이오드의 상부면의 끝단으로부터 제 2절연층(104)의 측단의 제 3도금층(108)까지의 수평거리를 ‘L’이라 하고, 제 2절연층(104)부터 제 3도금층(108)까지의 수직거리를 ‘h’라 하며, 발광다이오드의 상부면 모서리로부터 제 2절연막의 상부에 형성되는 제 3도금층(108)의 모서리까지 빗변을 그어 상기 빗변과 상기 수평거리 ‘L’ 사이의 각을 ‘Θ’라 할 때, 상기 제 2절연층(104), 제 1도금층(106), 제 2도금층(107) 및 제 3도금층(108)의 두께는, LtanΘ > h 의 조건을 만족하도록 형성할 수 있다. 즉 상기의 조건하에서 제 2절연층(104)의 두께를 결정하는 것이 바람직하다.
제 2절연층(104)의 상부에는 제 2구리박막(105)이 적층되게 되는데, 본 발명에서 상기 제 1구리박막(103) 및 제 2구리박막(105)의 두께는 0.012 T 내지 0.1 T로 형성되는 것이 바람직하다.
본 발명은 발광다이오드의 방열효과를 극대화하기 위해서 도금층을 형성할 수 있다. 즉, 이중천공의 내벽 및 바닥면과 상기 제 1구리박막(103) 및 제 2구비박막의 상부에 형성되고, 상기 제 2절연층(104)의 측면과 접하도록 제 1도금층(106)을 적층하고, 상기 제 1도금층(106) 상부에 순차적으로 제 2도금층(107) 및 제 3도금층(108)을 적층할 수 있다.
상기 제 1도금층(106)은 구리(Cu) 도금층으로 형성하는 것이 바람직하고, 상기 제 2도금층(107)은 니켈(Ni) 도금층으로 형성하는 것이 바람직하다. 또한, 상기 제 3도금층(108)은 금(Au) 또는 은(Ag) 도금층으로 형성할 수 있다.
또한, 상기 제 1도금층(106)의 두께는 5μm 내지 30μm으로 형성되고, 상기 제 2도금층(107)의 두께는 0.7μm 내지 5μm으로 형성되며, 상기 제 3도금층(108)의 두께는 0.3μm 내지 5μm으로 형성되는 것이 바람직하다.
본 발명에서는, 상기 이중천공 중 어느 하나의 천공의 상부에 발광 다이오드(109)를 적층하는데, 발광 다이오드(109)를 적층하기에 앞서서 상기 이중천공 중 발광다이오드가 적층되지 않는 천공의 양단에 이중천공간을 전기적으로 분리시키는 비아홀(112)을 형성할 수 있다.
본 발명에서 상기 이중천공 중 발광다이오드가 적층되지 않는 천공은, 상기 발광다이오드가 적층되는 천공의 하부면과 연결되는 후막동판(101)의 극성과 다른극성을 가지는 후막동판(101)과 상기 제 1도금층(106)이 연결될 수 있도록 형성될 수 있다.
상기 발광 다이오드(109) 및 상기 이중천공 중 발광다이오드가 적층되지 않 는 천공의 상부에 형성되는 제 3도금층(108)은 와이어 본딩(111)으로 연결될 수 있다.
본 발명에서 상기 이중천공은 원형 또는 다각형으로 형성될 수 있으며, 상기 발광 다이오드(109)는 수직형, 수평형 및 플립칩 발광 다이오드(109)를 포함한다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 후막동판상에 제 1절연층 및 제 1구리박막을 적층하는 단계를 나타내는 예시도이다.
먼저, 제 1절연층(102)의 소정영역을 기계적 가공에 의해 제거한다. 도 2a를 참조하면 제 1절연층(102)의 가운데 영역을 제거한 그림을 도시하고 있는데, 이는 발광다이오드가 적층될 천공을 형성하기 위함이다.
이하 본 발명에서 기계적가공은, i) 펀칭, ii) 밀링 비트 또는 iii) 레이저에 의한 가공일 수 있으며, 상기 레이저는 야그(Yag) 레이저, 엑시머(Eximer) 레이저 또는 이산화탄소(CO2) 레이저일 수 있다. 다만, 제 1구리박막(103) 및 제 2구리박막(105)의 제거에 있어서는 야그 레이저 또는 엑시머 레이저를 이용하여 소정영역을 제거하여야 하는데, 이는 야그레이저 또는 엑시머 레이저는 250nm 내지 350nm의 단파장을 이용하므로 금속의 가공이 가능하나, 이산화탄소(CO2) 레이저의 경우 그 파장이 9500nm 이상인 장파장이므로 금속의 가공이 불가능하기 때문이다.
상기 제 1절연층(102)의 기계적 가공이 끝나면, 후막동판(101)상에 소정영역이 제거된 제 1절연층(102) 및 제 1구리박막(103)을 적층하게 된다. (도 2b 참조) 이후 발광다이오드가 적층될 천공의 형성을 위하여 패터닝 및 에칭공정에 의하여 제 1구리박막(103)의 소정영역을 제거하게 된다.
또한, 두 개로 나뉘어진 제 1구리박막(103) 중 일측단을 패터닝 및 에칭공정에 의해 제거하게 되는데, 이는 제 1절연층(102) 상에 제 2절연층(104)을 적층하게 하기 위함이다. 상기 제 1구리박막(103)의 일측단의 제거는 포인트 에칭에 의해 제거될 수도 있다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 제 1절연층 및 제 1구리박막상에 제 2절연층 및 제 2구리박막을 적층하는 단계를 나타내는 예시도이다.
본 발명에서는 상기 제 1절연층(102) 또는 제 1구리박막(103) 상에 바로 제 2절연층(104)을 적층하지 않고, 먼저 제 2절연층(104) 상에 제 2구리박막(105)을 적층하고 난 후 이들을 제 1절연층(102) 또는 제 1구리박막(103) 상에 적층하는 것이 바람직하다.
도 3a를 참조하면, 제 2절연층(104)의 상부에 제 2구리박막(105)을 적층하고, 제 2절연층(104)의 하부에 프리프레그를 형성하는데, 프리프레그는 제 1절연층(102) 또는 제 1구리박막(103)과의 접합을 위해서 이용된다.
도 3b를 참조하면, 이중천공 및 비아홀(112) 형성과 배선 등을 위해 소정영역을 기계적 가공에 의해서 제거한 후, 상기 소정영역이 제거된 제 2절연층(104) 및 제 2구리박막(105)을 제 1절연층(102) 및 제 1구리박막(103)의 상부의 소정영역에 적층하게 된다.
이와같은 과정을 거쳐서 후막동판(101)의 전극의 분리와 와이어 본딩(111)을 고려하여, 또 하나의 천공(113)을 기계적 가공에 의해 형성하게 된다. 상기 또 하 나의 천공(113)은 발광다이오드가 적층되는 천공과 연결되는 후막동판(101)의 극성과 다른극성을 갖는 후막동판(101)부분과 연결되게 된다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 후막동판의 전극분리 및 도금층 형성단계를 나타내는 예시도이다.
본 발명은 발광다이오드의 방열효과를 극대화하기 위해서 도금층을 구비하게 되는데, 먼저 도 4를 참조하면, 제 1도금층(106)은 이중천공의 내벽 및 바닥면과 상기 제 1구리박막(103) 및 제 2구비박막의 상부에 형성되고, 상기 제 2절연층(104)의 측면과 접하도록 형성되게 된다.
상기 제 1도금층(106)의 형성이 끝난 후, 도 4b를 참조하면, 전극분리를 위한 후막동판(101)의 소정영역을 제거하게 되는데 이 때에는 포토레지스트를 이용하여 패키지의 상부면과 하부면을 덮고 하부면만을 대상으로 에칭하여 후막동판(101)의 소정영역을 제거하게 된다.
제 1도금층(106) 후에 후막동판(101)의 전극분리를 하는 이유는, 금(Au) 또는 은(Ag)로 형성되는 제 3도금층(108)이 포토레지스트 공정에 의해 산화 또는 부식되어 제거될 수 있기 때문이다.
상기와 같은 후막동판(101)의 전극분리가 끝나면, 제 2도금층(107) 및 제 3도금층(108)을 순차적으로 적층하게 되는데 이는 도 4c 및 도 4d에 도시하였다.
상기 제 3도금층(108)이 적층되고 난 후, 발광다이오드가 적층되지 않는 천공(113)의 양단에 비아홀(112)을 형성하게 되는데, 이와 같은 비아홀(112)의 형성으로 인하여 후막동판(101)의 양극 및 음극이 전기적으로 분리되게 된다.
상기의 비아홀(112)의 형성과정이 끝나게 되면, 발광다이오드를 천공에 적층하고, 이중천공중 발광다이오드가 적층되지 않은 천공(113)상에 형성되는 제 3도금층(108)과 발광다이오드를 와이어본딩 공정에 의해 연결하고, 봉지제(110)로 패키지의 상부면을 커버하면 본 발명에 의한 이중천공을 구비하는 발광다이오드 패키지의 제조공정이 완성되게 된다. (도 1참조) 물론 필요에 따라 형광체를 구비하는 것도 가능하다.
도 5a 내지 도 5c는 본 발명의 일실시예에 따른 후막동판상에 제 1절연층 및 제 1구리박막을 적층하는 다른 방법을 나타내는 예시도이다.
본 발명에 있어서 후막동판(101)상에 제 1절연층(102) 및 제 1구리박막(103)을 형성하는 방법은 두가지 방법으로 형성할 수 있는데, 하나의 방법은 이미 전술하였다. 본절에서는 전술한 방법과 다른 방법에 대해 기술하기로 한다.
후막동판(101)의 상부면에 프리프래그(114), 제 1절연층(102) 및 제 1구리박막(103)을 순서대로 올려놓고, 기계적 가공에 의하여 발광다이오드가 적층될 천공영역을 제거하게 된다. 기계적 가공으로 프리프래그(114), 제 1절연층(102) 및 제 1구리박막(103)의 소정영역을 제거하게 된후 진공상태에서 소정의 열과 압력을 가하여 후막동판(101)과 접합시키게 된다.
따라서, 서로 다른 두가지의 방법으로 제 1절연층(102) 및 제 1구리박막(103)을 형성할 수 있으나, 결과적인 구조는 같다고 할 수 있다.
상기 제 1절연층(102) 및 제 1구리박막(103)이 접합되어 있는 형태는 SS-CCL(Single Side- Copper Clad Laminare) 이며, 상기 프레그는 후막동판(101)과 SS-CCL과의 접합을 위해 사용된다고 할 수 있다.
도 6은 본 발명의 일실시예에 따른 이중천공을 구비하는 발광 다이오드 패키지의 상면도이다.
본 발명에서 상기 이중천공은 원형 또는 다각형으로 형성할 수 있으며, 상기 발광 다이오드(109)는 수직형, 수평형 및 플립칩 발광 다이오드(109)를 포함한다.
도 6을 참조하면, 발광 다이오드(109) 패키지의 상부면을 도시하고 있는데, 두 개의 천공은 원형으로 형성되어 있음을 알 수 있다. 또한 발광 다이오드(109)와 발광다이오드가 적층되지 않은 천공의 상부면에 형성된 제 3도금층(108)은 와이어본딩으로 연결되어 있고, 비아홀(112)에 의해 전기적으로 분리됨을 알 수 있다.
다만, 본 발명에서는 발명의 필요에 따라 반드시 원형 또는 다각형에 한하지 않고 다양한 형상으로 천공을 형성하는 것도 가능하다.
도 7은 본 발명의 일실시예에 따른 발광다이오드의 두께 및 위치에 따라 제 1절연층 및 제 2절연층의 두께를 산출하기 위한 예시도이다.
도 7을 참조하면, 발광다이오드의 상부면의 끝단으로부터 제 2절연층(104)의 측단의 제 3도금층(108)까지의 수평거리를 ‘L’로 놓고, 제 2절연층(104)부터 제 3도금층(108)까지의 수직거리즉, 제 2절연층(104)의 하부면으로터 제 3도금층(108)의 상부면까지의 거리를 ‘h’라 하며, 발광다이오드의 상부면 모서리로부터 제 2절연막의 상부에 형성되는 제 3도금층(108)의 모서리까지 빗변을 그어 상기 빗변과 상기 수평거리 ‘L’ 사이의 각을 ‘Θ’라 가정한다.
또한, 제 1절연층(102)의 하부면으로부터 제 1구리박막(103)의 상부면까지의 거리를 ‘a’라 가정하고, 발광다이오드의 두께를 ‘H'라 가정한다.
도 7에서는 그림의 간략화를 위해 제 1도금층(106), 제 2도금층(107) 및 제 3도금층(108)은 도시하지 않았다.
본 발명에서는 상기 발광 다이오드(109)의 두께가 제 1절연층(102)과 제 1구리박막(103)을 합한 두께보다 두꺼운 것이 바람직하다. 즉 H≥a 의 조건을 만족하는 것이 바람직한데, 제 1절연층(102)의 두께는 상기 발광다이오드의 두께보다 0.02mm 내지 0.04mm 얇게 형성하는 것이 바람직하다.
또한, 상기 제 2절연층(104), 제 1도금층(106), 제 2도금층(107) 및 제 3도금층(108)의 두께를 합한 두께는, LtanΘ > h 의 조건을 만족하도록 형성할 수 있다. 즉 상기의 조건하에서 제 2절연층(104)의 두께를 결정하는 것이 바람직하다.
전술한 제 1절연층(102) 및 제 2절연층(104)의 두께는 발광 다이오드(109)의 칩배광분포를 고려하여 결정된 것이라고 할 수 있다.
도 8은 본 발명의 일실시예에 따른 이중천공을 구비하는 발광 다이오드 패키지 제조방법의 순서도이다.
먼저 후막동판상에 발광다이오드가 적층될 천공을 형성하도록 기계적 가공으로 소정영역이 제거된 제 1절연층과 제 1구리박막을 순차적으로 적층하는 단계(s801)를 거치고, 상기 발광다이오드가 적층될 천공을 형성하도록 상기 제 1구리박막의 소정영역을 식각하고, 제 2절연층이 적층될 영역을 형성하도록 제 1구리박막의 일측단을 식각하여 제거하는 단계(s802)를 거치게 된다.
이후, 순차적으로 적층된 제 2절연층 및 제 2구리박막의 양 끝단의 소정영역 을 제외한 부분을 기계적 가공에 의해 제거하고, 상기 제 2절연층이 적층될 영역이 형성된 제 1절연층의 소정영역의 상부와 제 1구리박막의 소정영역의 상부에 상기 제 2절연층 및 제 2구리박막을 프리프래그에 의해 접합시키는 단계(s803)을 거치게 된다.
이후 후막동판의 음극영역상에 기계적 가공으로 천공을 형성하는 단계(s804)를 거쳐, 상기 두 개의 천공의 내벽 및 바닥면, 상기 제 1구리박막 및 제 2구비박막의 상부에 제 1도금층을 형성하는 단계를 거치고 난 후(s805), 상기 후막동판을 식각하여 양극 및 음극으로 분리하는 단계(s806)를 거치면 전극이 형성되게 된다.
상기와 같은 과정을 거쳐서 제 1도금층의 상부에 제 2도금층 및 제 3도금층을 순차적으로 적층하는 단계(s807)을 거치고, 상기 후막동판의 음극영역에 형성되는 천공의 양단이 전기적으로 분리되도록 식각하여 비아홀을 형성하는 단계(s808)를 거친 후, 상기 발광다이오드가 적층될 천공의 상부에 발광다이오드를 적층하고, 상기 발광다이오드 및 상기 후막동판의 음극영역에 형성되는 천공의 상부에 적층되는 제 3도금층을 와이어 본딩으로 연결하고, 봉지제로 발광다이오드를 커버하는 단계(s809)를 거치면 본 발명에 의한 이중천공을 구비하는 발광 다이오드 패키지의 제조공정이 완료되게 된다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능하다.
도 1은 본 발명의 일실시예에 따른 이중천공을 구비하는 발광 다이오드 패키지의 구성도.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 후막동판상에 제 1절연층 및 제 1구리박막을 적층하는 단계를 나타내는 예시도.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 제 1절연층 및 제 1구리박막상에 제 2절연층 및 제 2구리박막을 적층하는 단계를 나타내는 예시도.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 후막동판의 전극분리 및 도금층 형성단계를 나타내는 예시도.
도 5a 내지 도 5c는 본 발명의 일실시예에 따른 후막동판상에 제 1절연층 및 제 1구리박막을 적층하는 다른 방법을 나타내는 예시도.
도 6은 본 발명의 일실시예에 따른 이중천공을 구비하는 발광 다이오드 패키지의 상면도.
도 7은 본 발명의 일실시예에 따른 발광다이오드의 두께 및 위치에 따라 제 1절연층 및 제 2절연층의 두께를 산출하기 위한 예시도.
도 8은 본 발명의 일실시예에 따른 이중천공을 구비하는 발광 다이오드 패키지 제조방법의 순서도.
{도면의 주요부호에 대한 설명}
101: 후막동판
102: 제 1절연층
103: 제 1구리박막
104: 제 2절연층
105: 제 2구리박막
106: 제 1도금층
107: 제 2도금층
108: 제 3도금층
109: 발광 다이오드
110: 봉지제
111: 와이어 본딩
112: 비아홀
113: 발광다이오드가 적층되지 않는 천공
114: 프리프래그
115: 제 2절연층이 적층될 제 1절연층의 상부영역

Claims (15)

  1. 이중천공(Double-Cavity)을 포함하는 인쇄회로기판, 구리박막, 상기 이중천공 중 어느 하나의 천공의 상부면에 적층되는 발광 다이오드, 형광체 및 봉지제를 포함하는 발광 다이오드(Light Emitting Diode) 패키지에 있어서,
    양극과 음극으로 분리되는 후막 동판;
    상기 이중천공이 형성되는 영역을 제외한 후막동판의 상부에 형성되는 제 1절연층;
    상기 제 1절연층의 상부에 형성되는 제 1구리박막;
    상기 제 1절연층의 일측단의 상부 및 상기 제 1구리박막의 일측단의 상부에 형성되는 제 2절연층;
    상기 제 2절연층의 상부에 형성되는 제 2구리박막;
    상기 이중천공의 내벽 및 바닥면과 상기 제 1구리박막 및 제 2구비박막의 상부에 형성되고, 상기 제 2절연층의 측면과 접하도록 형성되는 제 1도금층;
    상기 제 1도금층 상부에 순차적으로 형성되는 제 2도금층 및 제 3도금층;
    상기 이중천공 중 어느 하나의 천공의 상부에 적층되는 발광 다이오드; 및
    상기 이중천공 중 발광다이오드가 적층되지 않는 천공의 양단에 형성되며, 상기 이중천공간을 전기적으로 분리시키는 비아홀; 을 포함하고,
    상기 발광 다이오드 및 상기 이중천공 중 발광다이오드가 적층되지 않는 천공의 상부에 형성되는 제 3도금층은 와이어 본딩으로 연결되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  2. 제 1항에 있어서, 상기 이중천공 중 발광다이오드가 적층되지 않는 천공은,
    상기 발광다이오드가 적층되는 천공의 하부면과 연결되는 후막동판의 극성과 다른극성을 가지는 후막동판과 상기 제 1도금층이 연결될 수 있도록 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  3. 제 1항에 있어서, 상기 제 1도금층은 구리(Cu) 도금층이고, 상기 제 2도금층은 니켈(Ni) 도금층이며, 상기 제 3도금층은 금(Au) 또는 은(Ag) 도금층인 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  4. 제 1항 또는 제 3항에 있어서,
    상기 제 1도금층의 두께는 5μm 내지 30μm으로 형성되고, 상기 제 2도금층의 두께는 0.7μm 내지 5μm으로 형성되며, 상기 제 3도금층의 두께는 0.3μm 내지 5μm으로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  5. 제 1항에 있어서, 제 1구리박막 및 제 2구리박막의 두께는 0.012 T 내지 0.1 T로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  6. 제 1항에 있어서, 상기 후막 동판의 두께는 0.1 T 내지 0.5 T로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  7. 제 1항에 있어서, 상기 제 1절연층은,
    프리프래그(PPG) 또는 폴리이미드로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  8. 제 1항에 있어서, 상기 제 1절연층의 두께는 상기 발광다이오드의 두께보다 0.02mm 내지 0.04mm 얇게 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  9. 제 1항에 있어서, 상기 제 2절연층은
    CCL(Copper Clad Laminare)로 형성되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  10. 제 1항에 있어서, 발광다이오드의 상부면의 끝단으로부터 제 2절연층의 측단의 제 3도금층까지의 수평거리를 ‘L’이라 하고, 제 2절연층부터 제 3도금층까지의 수직거리를 ‘h’라 하며, 발광다이오드의 상부면 모서리로부터 제 2절연막의 상부에 형성되는 제 3도금층의 모서리까지 빗변을 그어 상기 빗변과 상기 수평거리 ‘L’ 사이의 각을 ‘Θ’라 할 때,
    상기 제 2절연층, 제 1도금층, 제 2도금층 및 제 3도금층의 두께는, LtanΘ > h 의 조건을 만족하도록 형성하는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  11. 제 1항에 있어서, 상기 이중천공은 원형 또는 다각형인 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지.
  12. 후막동판상에 발광다이오드가 적층될 천공을 형성하도록 기계적 가공으로 소정영역이 제거된 제 1절연층과 제 1구리박막을 순차적으로 적층하는 제 1단계;
    상기 발광다이오드가 적층될 천공을 형성하도록 상기 제 1구리박막의 소정영역을 식각하고, 제 2절연층이 적층될 영역을 형성하도록 제 1구리박막의 일측단을 식각하여 제거하는 제 2단계;
    순차적으로 적층된 제 2절연층 및 제 2구리박막의 양 끝단의 소정영역을 제외한 부분을 기계적 가공에 의해 제거하고, 상기 제 2절연층이 적층될 영역이 형성된 제 1절연층의 소정영역의 상부와 제 1구리박막의 소정영역의 상부에 상기 제 2절연층 및 제 2구리박막을 프리프래그에 의해 접합시키는 제 3단계;
    상기 후막동판의 음극영역상에 기계적 가공으로 천공을 형성하는 제 4단계;
    상기 두 개의 천공의 내벽 및 바닥면, 상기 제 1구리박막 및 제 2구비박막의 상부에 제 1도금층을 형성하는 제 5단계;
    상기 후막동판을 식각하여 양극 및 음극으로 분리하는 제 6단계;
    상기 제 1도금층의 상부에 제 2도금층 및 제 3도금층을 순차적으로 적층하는 제 7단계;
    상기 후막동판의 음극영역에 형성되는 천공의 양단이 전기적으로 분리되도록 식각하여 비아홀을 형성하는 제 8단계; 및
    상기 발광다이오드가 적층될 천공의 상부에 발광다이오드를 적층하고, 상기 발광다이오드 및 상기 후막동판의 음극영역에 형성되는 천공의 상부에 적층되는 제 3도금층을 와이어 본딩으로 연결하고, 봉지제로 발광다이오드를 커버하는 제 9단계;
    를 포함하는 이중천공을 구비하는 발광 다이오드 패키지의 제조방법.
  13. 제 12항에 있어서, 상기 제 1단계 및 제 2단계는,
    후막동판상에 프리프래그, 제 1절연층 및 제 1구리박막을 순차적으로 적층하고 기계적 가공에 의해 발광다이오드가 적층될 천공영역상의 프리프래그, 제 1절연층 및 제 1구리박막을 제거하고 접합하는 단계인 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지의 제조방법.
  14. 제 12항 또는 제 13항에 있어서, 상기 기계적가공은,
    펀칭, 밀링 비트 또는 레이저에 의해 소정영역이 제거되는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지의 제조방법.
  15. 제 14항에 있어서, 상기 레이저는,
    야그(Yag) 레이저, 엑시머(Eximer) 레이저 또는 이산화탄소(CO2) 레이저인 것을 특징으로 하되, 제 1구리박막 및 제 2구리박막의 제거에 있어서는 야그 레이저 또는 엑시머 레이저를 이용하여 소정영역을 제거하는 것을 특징으로 하는 이중천공을 구비하는 발광 다이오드 패키지의 제조방법.
KR1020090118291A 2009-12-02 2009-12-02 이중천공을 구비하는 발광 다이오드 패키지 및 그의 제조방법 KR101041438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090118291A KR101041438B1 (ko) 2009-12-02 2009-12-02 이중천공을 구비하는 발광 다이오드 패키지 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090118291A KR101041438B1 (ko) 2009-12-02 2009-12-02 이중천공을 구비하는 발광 다이오드 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20110061782A KR20110061782A (ko) 2011-06-10
KR101041438B1 true KR101041438B1 (ko) 2011-06-15

Family

ID=44405556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090118291A KR101041438B1 (ko) 2009-12-02 2009-12-02 이중천공을 구비하는 발광 다이오드 패키지 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101041438B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446317A (zh) * 2020-05-08 2020-07-24 北京金茂绿建科技有限公司 一种pv-led结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133767B (zh) * 2023-04-13 2024-08-06 荣耀终端有限公司 Ppg封装模组及电子设备
CN116991054B (zh) * 2023-09-28 2024-03-08 荣耀终端有限公司 一种光学器件及其制作方法、可穿戴设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235696A (ja) * 1994-02-25 1995-09-05 Sharp Corp チップ部品型ｌｅｄ及びその製造方法
JP2003174200A (ja) 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
KR20060085928A (ko) * 2004-09-16 2006-07-28 히다찌 에이아이시 가부시키가이샤 Ｌｅｄ 반사판과 ｌｅｄ 장치
KR20070087338A (ko) * 2006-02-23 2007-08-28 삼성전기주식회사 발광 다이오드 모듈

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235696A (ja) * 1994-02-25 1995-09-05 Sharp Corp チップ部品型ｌｅｄ及びその製造方法
JP2003174200A (ja) 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
KR20060085928A (ko) * 2004-09-16 2006-07-28 히다찌 에이아이시 가부시키가이샤 Ｌｅｄ 반사판과 ｌｅｄ 장치
KR20070087338A (ko) * 2006-02-23 2007-08-28 삼성전기주식회사 발광 다이오드 모듈

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446317A (zh) * 2020-05-08 2020-07-24 北京金茂绿建科技有限公司 一种pv-led结构

Also Published As

Publication number Publication date
KR20110061782A (ko) 2011-06-10

Similar Documents

Publication Publication Date Title
US8901581B2 (en) Semiconductor light emitting device having multi-cell array and manufacturing method thereof, light emitting module, and illumination apparatus
EP2201616B1 (en) Light emitting diode device and method for fabricating the same
JP2010157679A (ja) 発光ダイオードのチップレベルパッケージ
US20130105978A1 (en) Silicon submount for light emitting diode and method of forming the same
KR102283906B1 (ko) 반도체용 방열기판 및 그 제조 방법
US20110121339A1 (en) Light-emitting diode module and manufacturing method thereof
JP2016152415A (ja) フリップチップ発光ダイオードおよびその製造方法
EP2104797B1 (en) Light source
US20100237379A1 (en) Light emitting device
JP4930548B2 (ja) 発光装置及びその製造方法
JP2012151431A (ja) パッケージキャリアおよびその製造方法
KR101051488B1 (ko) 발광 다이오드 유닛의 제조 방법과, 이 방법에 의하여 제조된 발광 다이오드 유닛
JP2013187545A (ja) 発光ダイオードパッケージの製造方法
KR101041438B1 (ko) 이중천공을 구비하는 발광 다이오드 패키지 및 그의 제조방법
US7838338B2 (en) Fabricating process of thermal enhanced substrate
JP2013128081A (ja) 発光素子搭載用パッケージ及び発光素子パッケージ並びにそれらの製造方法
JP2009081194A (ja) 発光モジュールおよびその製造方法
KR20090033592A (ko) 방열 특성이 향상된 ｌｅｄ 어레이 모듈
KR101080883B1 (ko) 발광다이오드 패키지를 포함하는 ｓｍｔ ｐｃｂ 및 그의 제조방법
KR20100100229A (ko) 발광 다이오드 패키지 및 그의 제조 방법
KR101075612B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
TWI420711B (zh) 發光二極體封裝及其製作方法
KR101164979B1 (ko) 에칭에 의해 형성된 캐비티를 포함하는 ｌｅｄ 패키지 및 그 제조 방법
KR20080082295A (ko) Ｌｅｄ 소자를 금속 기판에 실장하는 방법 및 실장한 금속기판
KR101130688B1 (ko) 방열구조 ｌｅｄ 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150708

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170516

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180514

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 9