KR101027337B1 - Method for fabrication of conduction pattern of semiconductor device having tungsten layer - Google Patents

Method for fabrication of conduction pattern of semiconductor device having tungsten layer Download PDF

Info

Publication number
KR101027337B1
KR101027337B1 KR1020040049903A KR20040049903A KR101027337B1 KR 101027337 B1 KR101027337 B1 KR 101027337B1 KR 1020040049903 A KR1020040049903 A KR 1020040049903A KR 20040049903 A KR20040049903 A KR 20040049903A KR 101027337 B1 KR101027337 B1 KR 101027337B1
Authority
KR
South Korea
Prior art keywords
forming
film
tungsten film
tungsten
insulating
Prior art date
Application number
KR1020040049903A
Other languages
Korean (ko)
Other versions
KR20060000914A (en
Inventor
권판기
한상엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040049903A priority Critical patent/KR101027337B1/en
Publication of KR20060000914A publication Critical patent/KR20060000914A/en
Application granted granted Critical
Publication of KR101027337B1 publication Critical patent/KR101027337B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Abstract

본 발명은, 텅스텐막을 오픈부 프로파일을 따라 증착하고 그 상부에 절연성 하드마스크를 형성하는 도전패턴 형성시 절연성 하드마스크의 스텝커버리지 한계로 오픈부 저면에서 텅스테막을 보호하지 못함으로 인해 발생하는 문제점을 해결할 수 있는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 도전 영역 및 절연 영역으로 정의된 하부 구조 상에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 도전 영역을 노출시키는 오픈부를 형성하는 단계; 상기 오픈부가 형성된 프로파일을 따라 텅스텐막을 형성하는 단계; 소정의 가스를 이용한 플라즈마 처리를 실시하여 상기 텅스텐막 상에 보호막을 형성하는 단계; 및 상기 보호막이 상에 절연성 하드마스크를 형성하는 단계를 포함하는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법을 제공한다.
The present invention is a problem caused by failing to protect the tungsten film at the bottom of the open part due to the step coverage limit of the insulating hard mask when forming a conductive pattern for depositing a tungsten film along the open part profile and forming an insulating hard mask thereon. SUMMARY OF THE INVENTION The present invention provides a method of forming a conductive pattern of a semiconductor device including a tungsten film that can be solved. To this end, the present invention includes forming an insulating film on a lower structure defined as a conductive region and an insulating region; Selectively etching the insulating layer to form an open portion exposing the conductive region; Forming a tungsten film along a profile in which the open portion is formed; Performing a plasma treatment using a predetermined gas to form a protective film on the tungsten film; And a tungsten film including the step of forming an insulating hard mask on the protective film.

플라즈마 처리, 텅스텐막, 청스텐 실리사이드, 텅스텐 나이트라이드, 비트라인, 오픈부.Plasma treatment, tungsten film, cyansten silicide, tungsten nitride, bit line, open portion.

Description

텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법{METHOD FOR FABRICATION OF CONDUCTION PATTERN OF SEMICONDUCTOR DEVICE HAVING TUNGSTEN LAYER} A method of forming a conductive pattern of a semiconductor device including a tungsten film {METHOD FOR FABRICATION OF CONDUCTION PATTERN OF SEMICONDUCTOR DEVICE HAVING TUNGSTEN LAYER}             

도 1은 텅스텐을 전도막으로 사용하는 도전패턴이 형성된 반도체 소자를 도시한 단면도.1 is a cross-sectional view showing a semiconductor device in which a conductive pattern using tungsten as a conductive film is formed.

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 소자의 도전패턴 형성 공정을 도시한 단면도.
2A to 2D are cross-sectional views illustrating a conductive pattern forming process of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

200 : 기판 201 : 절연 영역200: substrate 201: insulation region

202 : 도전 영역 203 : 절연막202: conductive region 203: insulating film

204 : 오픈부 205a : 텅스텐 씨드막204: open portion 205a: tungsten seed film

205b : 텅스텐막 206 : 플라즈마 처리
205b: tungsten film 206: plasma treatment

본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a conductive pattern of a semiconductor device including a tungsten film.

일반적으로 반도체 소자는 그 내부에 다수의 단위 소자들을 포함하여 이루어진다. 반도체 소자가 고집적화되면서 일정한 셀(Cell) 면적 상에 고밀도로 여러 요소들을 형성하여야 하며, 이로 인하여 트랜지스터, 캐패시터 등 단위 소자들의 크기는 점차 줄어들고 있다. 특히 DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 장치에서 디자인 룰(Design rule)이 감소하면서 셀의 내부에 형성되는 단위 소자들의 크기가 점차 작아지고 있다. 실제로 최근 반도체 DRAM 장치의 최소 선폭은 0.1㎛ 이하로 형성되며, 80nm 이하까지도 요구되고 있다. 따라서 셀을 이루는 반도체 소자들의 제조 공정에 많은 어려움들이 발생하고 있다.In general, a semiconductor device includes a plurality of unit devices therein. As semiconductor devices become highly integrated, various elements must be formed at a high density on a certain cell area. As a result, unit devices such as transistors and capacitors are gradually decreasing in size. In particular, in semiconductor memory devices such as DRAM (Dynamic Random Access Memory), as the design rule is reduced, the size of unit devices formed inside the cell is gradually decreasing. In fact, in recent years, the minimum line width of the semiconductor DRAM device is formed to 0.1㎛ or less, even up to 80nm is required. Therefore, many difficulties have arisen in the manufacturing process of the semiconductor devices forming the cell.

한편, 최소 선폭의 감소는 배선 및 도전패턴 등의 저항을 증가시키는 요인이 되고 있으며, 이러한 저항을 감소시키기 위해 비저항이 낮은 텅스텐 등을 금속배선이나 비트라인 등의 재료로 사용하고 있다.On the other hand, the decrease in the minimum line width is a factor to increase the resistance of the wiring and the conductive pattern, and in order to reduce such resistance, tungsten, which has a low specific resistance, is used as the material for the metal wiring and the bit line.

도 1은 텅스텐을 전도막으로 사용하는 도전패턴이 형성된 반도체 소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor device in which a conductive pattern using tungsten as a conductive film is formed.

도 1을 참조하면, 트랜지스터 및 웰 등이 형성된 반도체 기판(100) 상에 절연 영역(101)과 도전 영역(102)이 형성되어 있다.Referring to FIG. 1, an insulating region 101 and a conductive region 102 are formed on a semiconductor substrate 100 on which transistors, wells, and the like are formed.

여기서, 도전 영역(102)은 기판(100)의 불순물 확산영역이나, 게이트전극 등의 도전패턴, 금속배선, 콘택 플러그 등을 모두 포함하며, 절연 영역(101)은 기판 의 필드영역 또는 절연막 등을 포함한다.The conductive region 102 may include all of an impurity diffusion region of the substrate 100, a conductive pattern such as a gate electrode, a metal wiring, a contact plug, and the like, and the insulating region 101 may include a field region or an insulating layer of the substrate. Include.

절연 영역(101) 및 도전 영역(102) 상에 절연막(103)이 형성되어 있으며, 도전 영역(102)이 노출되도록 절연막(103)이 선택적으로 식각되어 오픈부(104)가 형성되어 있다.An insulating film 103 is formed on the insulating region 101 and the conductive region 102, and the opening portion 104 is formed by selectively etching the insulating layer 103 so that the conductive region 102 is exposed.

오픈부(104)가 형성된 프로파일을 따라 텅스텐 씨드층(105a)이 형성되어 있고, 텅스텐 씨드층(105b)으로부터 텅스텐막(105b)이 성장되어 있으며, 텅스텐막(105b) 상에 절연성 하드마스크(106)가 형성되어 있다.A tungsten seed layer 105a is formed along the profile in which the open portion 104 is formed, a tungsten film 105b is grown from the tungsten seed layer 105b, and an insulating hard mask 106 is formed on the tungsten film 105b. ) Is formed.

한편, 여기서는 텅스텐막(105b)을 텡스텐 씨드층(105a)으로부터 성장시킨 구조를 예로 하였으나, 이외에도 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 함) 방식 등의 증착 공정을 이용할 수 있다.Herein, the structure in which the tungsten film 105b is grown from the tungsten seed layer 105a is taken as an example. In addition, a deposition process such as a chemical vapor deposition (CVD) method may be used.

도 1에 도시된 예와 같은 도전패턴에서 텅스텐막(105b)의 어택을 방지하기 위해 텅스텐막(105b) 상에 질화막 계열의 절연성 하드마스크(106)가 형성되어 있으며, 이러한 절연성 하드마스크(106)는 후속 식각 공정에서 도전패턴이 식각되는 것을 방지하기 위한 것이다.In order to prevent attack of the tungsten film 105b in the conductive pattern as shown in FIG. 1, an insulating hard mask 106 of a nitride film series is formed on the tungsten film 105b, and the insulating hard mask 106 is formed. In order to prevent the conductive pattern from being etched in the subsequent etching process.

한편, 고집적화에 따라 오픈부(104) 저면의 폭은 점차 감소하고 있으며, 절연성 하드마스크(106)로 사용되는 질화막 예컨대, 실리콘 질화막의 증착시 스텝커버리지(Step coverage)의 한계에 봉착하게 되었다.On the other hand, the width of the bottom surface of the open part 104 is gradually decreasing with high integration, and thus, the thickness of the step coverage is encountered when the nitride film used as the insulating hard mask 106, for example, the silicon nitride film is deposited.

도면부호 '107'은 이러한 스텝 커버리지의 한계로 오픈부(104) 저면에서 텅스텐막(105a) 상에 절연성 하드마스크(106)가 증착되지 않은 것을 나타낸다.Reference numeral 107 denotes that an insulating hard mask 106 is not deposited on the tungsten film 105a at the bottom of the open portion 104 due to the limitation of the step coverage.

한편, 도전패턴 형성 공정 후 세정 공정을 실시하는 바, 이 때 오픈부(106) 저면에서 절연성 하드마스크(106)에 의해 보호받지 못하는 텅스텐막(105b)은 세정 공정에서 사용하는 -OH 화합물 또는 과수(H2O2)에 의해 제거된다.On the other hand, the cleaning process is performed after the conductive pattern forming process. At this time, the tungsten film 105b which is not protected by the insulating hard mask 106 at the bottom of the open portion 106 may be -OH compound or fruit tree used in the cleaning process. Is removed by (H 2 O 2 ).

오픈부(104) 저면을 따라 발생하는 텅스텐막(105b)의 어택은 저항의 증가 뿐만이아니라 하부로의 어택 확산을 통해 소자 전체의 불량을 초래할 수 있다.
The attack of the tungsten film 105b that occurs along the bottom of the open portion 104 may cause not only an increase in resistance but also a failure of the entire device through the diffusion of the attack downward.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 텅스텐막을 오픈부 프로파일을 따라 증착하고 그 상부에 절연성 하드마스크를 형성하는 도전패턴 형성시 절연성 하드마스크의 스텝커버리지 한계로 오픈부 저면에서 텅스테막을 보호하지 못함으로 인해 발생하는 문제점을 해결할 수 있는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법을 제공하는 것을 그 목적으로 한다.
The present invention has been proposed to solve the above-mentioned problems of the prior art, and the bottom of the open portion is limited to the step coverage of the insulating hard mask during the formation of a conductive pattern for depositing a tungsten film along the open portion profile and forming an insulating hard mask thereon. It is an object of the present invention to provide a method for forming a conductive pattern of a semiconductor device including a tungsten film that can solve the problems caused by not protecting the tungsten film.

상기의 목적을 달성하기 위해 본 발명은, 도전 영역 및 절연 영역으로 정의된 하부 구조 상에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 식각하여 상기 도전 영역을 노출시키는 오픈부를 형성하는 단계; 상기 오픈부가 형성된 프로파일을 따라 텅스텐막을 형성하는 단계; 후속 세정 공정에서 상기 텅스텐막의 어택을 방지하기 위하여, 플라즈마 처리에 의해 상기 텅스텐막 상에 보호막을 형성하는 단계; 상기 보호막 상에 절연성 하드마스크를 형성하는 단계; 및 상기 세정 공정을 실시하는 단계를 포함하는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming an insulating film on the lower structure defined by the conductive region and the insulating region; Selectively etching the insulating layer to form an open portion exposing the conductive region; Forming a tungsten film along a profile in which the open portion is formed; Forming a protective film on the tungsten film by plasma treatment to prevent attack of the tungsten film in a subsequent cleaning process; Forming an insulating hard mask on the passivation layer; And it provides a method of forming a conductive pattern of a semiconductor device comprising a tungsten film comprising the step of performing the cleaning process.

본 발명은 스텝 커버리지의 한계로 인한 절연성 하드마스크의 도포 특성을 극복하기 위해 오픈부 프로파일을 따라 텅스텐막을 형성한 다음, 플라즈마 처리를 통해 텅스텐막 표면에 보호막을 형성한다. 플라즈마 처리를 통한 보호막 형성의 경우 스텝커버리지의 한계를 어느 정도 극복할 수 있어, 오픈부 저면의 텅스텐막 상에 골고루 보호막을 형성할 수 있다.The present invention forms a tungsten film along the open profile to overcome the application characteristics of the insulating hard mask due to the limitation of step coverage, and then forms a protective film on the surface of the tungsten film through plasma treatment. In the case of forming the protective film through plasma treatment, the limitation of the step coverage can be overcome to some extent, so that the protective film can be evenly formed on the tungsten film on the bottom of the open portion.

따라서, 보호막을 통해 후속 세정 공정시 절연성 하드마스크로부터 보호를 받지 못하는 오픈부 저면에서의 텅스텐막의 어택을 방지할 수 있다.
Therefore, it is possible to prevent the attack of the tungsten film on the bottom of the open portion that is not protected by the insulating hard mask during the subsequent cleaning process through the protective film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can more easily implement the present invention.

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 반도체 소자의 도전패턴 형성 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 텅스텐막을 포함하는 도전패턴 형성 공정을 상세히 설명한다.2A to 2D are cross-sectional views illustrating a conductive pattern forming process of a semiconductor device according to an embodiment of the present invention, with reference to which will be described in detail a conductive pattern forming process including a tungsten film of the present invention.

먼저, 도 2a에 도시된 바와 같이, 트랜지스터 및 웰 등이 형성된 반도체 기판(200) 상에 절연 영역(201)과 도전 영역(202)을 형성한다.First, as shown in FIG. 2A, an insulating region 201 and a conductive region 202 are formed on a semiconductor substrate 200 on which transistors, wells, and the like are formed.

여기서, 도전 영역(202)은 기판(200)의 불순물 확산영역이나, 게이트전극 등의 도전패턴, 금속배선, 콘택 플러그 등을 모두 포함하며, 절연 영역(201)은 기판 의 필드영역 또는 절연막 등을 포함한다.The conductive region 202 may include all of an impurity diffusion region of the substrate 200, a conductive pattern such as a gate electrode, a metal wiring, a contact plug, and the like, and the insulating region 201 may include a field region or an insulating layer of the substrate. Include.

이어서, 절연 영역(201) 및 도전 영역(202) 상에 절연막(203)을 형성한다.Next, an insulating film 203 is formed over the insulating region 201 and the conductive region 202.

여기서, 절연막(201)은 산화막 계열의 절연성 막은 예컨대, HDP(High Density Plasma) 산화막, TEOS(Tetra Ethyl Ortho Silicate)막, BPSG(Boro Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSG(Phospho Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막 등을 포함한다.Here, the insulating film 201 may be formed of, for example, an oxide-based insulating film, for example, a high density plasma (HDP) oxide film, a tetra ethyl ortho silicate (TEOS) film, a boro phospho silicate glass (BPSG) film, a boro silicate glass (BBG) film, and a PSG (PSG) film. Phospho Silicate Glass (SOG), Spin On Glass (SOG), Advanced Planarization Layer (APL), and the like.

이어서, 절연막(203) 상에 포토레지스트 패턴을 형성하여 도전 영역(202)의 노출된 부분을 정의한 다음, 포토레지스트 패턴을 식각마스크로 절연막(203)을 선택적으로 식각하여 도전 영역(202)을 노출시키는 오픈부(204)를 형성한다, Subsequently, a photoresist pattern is formed on the insulating layer 203 to define an exposed portion of the conductive region 202, and then the insulating region 203 is selectively etched using the photoresist pattern as an etch mask to expose the conductive region 202. To form an open portion 204 to

이어서, 포토레지스트 스트립 공정을 실시하여 포토레지스트 패턴을 제거한 다음, 세정 공정을 실시하여 식각시 발생된 레지듀(Residue)를 제거한다.Subsequently, a photoresist strip process is performed to remove the photoresist pattern, and then a cleaning process is performed to remove residues generated during etching.

이어서, 오픈부(104)가 형성된 프로파일을 따라 텅스텐 씨드막(205a)을 형성한 다음, 텅스텐 씨드막(205a)으로부터 텅스텐막(105b)을 성장시킨다.Next, a tungsten seed film 205a is formed along the profile in which the open portion 104 is formed, and then the tungsten film 105b is grown from the tungsten seed film 205a.

따라서, 성장된 텅스텐막(205b)은 오픈부(204)를 완전히 매립하지 못한다. 한편, 비트라인의 예에서도 텅스텐막(205b)이 오픈부(204)를 완전히 매립할 수도 있고, 각 영역에 따라 오픈부(204)의 폭이 넓은 곳은 도 2a에서와 같이 오픈부(204)를 완전히 매립하지 않을 수도 있다.Therefore, the grown tungsten film 205b does not completely fill the open portion 204. Meanwhile, even in the bit line example, the tungsten film 205b may completely fill the open portion 204, and the wide portion of the open portion 204 according to each region may be the open portion 204 as shown in FIG. 2A. May not be completely reclaimed.

또한, 여기서는 텅스텐막(205b) 형성시 하부의 씨드막(205a)으로 성장시키는 방식을 그 예로 하였으나, 이외에도 CVD 방식 등으로 증착하여 형성할 수도 있다.In this case, the tungsten film 205b is formed by growing the lower seed film 205a as an example. Alternatively, the tungsten film 205b may be formed by vapor deposition.

이어서, 도 2b에 도시된 바와 같이, 후속 세정 공정시 노출된 텅스텐막 (205b)이 어택받는 것을 방지하기 위해 텅스텐막(205b) 표면을 플라즈마 처리한다(206).Next, as shown in FIG. 2B, the surface of the tungsten film 205b is plasma-treated (206) to prevent the exposed tungsten film 205b from being attacked in a subsequent cleaning process.

따라서, 도 2c에 도시된 바와 같이, 텅스텐막(205b) 표면에 플라즈마 처리에 의한 보호막(207)이 형성된다.Thus, as shown in Fig. 2C, a protective film 207 by plasma treatment is formed on the surface of the tungsten film 205b.

한편, 본 발명에서는 플라즈마 처리시 실리콘을 포함하는 가스 예컨대, SiH4 또는 Si2H6를 사용하는 것을 그 예로 하였는 바, 이 때 보호막(207)은 텅스텐 실리사이드가 될 것이다.Meanwhile, in the present invention, the use of a gas containing silicon, such as SiH 4 or Si 2 H 6, is used as the plasma treatment. In this case, the protective film 207 will be tungsten silicide.

플라즈마 처리시 실리콘을 포함하는 가스 이외에 질소를 포함하는 가스를 사용할 경우에는 보호막(207)은 텅스텐 나이트라이드가 될 것이다.When using a gas containing nitrogen in addition to the gas containing silicon in the plasma treatment, the protective film 207 will be tungsten nitride.

텅스텐 실리사이드와 텅스텐 나이트라이드는 플라즈마 처리에 의해 보호막(207)으로 형성되며, 제거되지 않아도 도전패턴의 저항을 증가시키지 않기 때문에 이를 보호막(207)으로 사용하는데 있어서 큰 문제가 발생하지 않는다.Tungsten silicide and tungsten nitride are formed in the protective film 207 by plasma treatment, and since they do not increase the resistance of the conductive pattern even if they are not removed, there is no big problem in using them as the protective film 207.

이어서, 도 2d에 도시된 비와 같이, 보호막(207) 상에 절연성 하드마스크(208)을 형성한다.Next, as shown in FIG. 2D, an insulating hard mask 208 is formed on the protective film 207.

절연성 하드마스크(208)는 질화막 계열의 절연성 막으로 예컨대, 실리콘 질화막 또는 실리콘 산화질화막 등을 포함한다.The insulating hard mask 208 is a nitride film-based insulating film and includes, for example, a silicon nitride film or a silicon oxynitride film.

이어서, 패터닝 공정을 통해 텅스텐막(205b)과 절연성 하드마스크(207)가 적층된 구조의 도전패턴을 형성한 다음, 세정 공정을 실시하여 도전패턴 형성시 발생한 식각 레지듀를 제거한다. Subsequently, a conductive pattern having a structure in which the tungsten film 205b and the insulating hard mask 207 are stacked is formed through a patterning process, and then a etching process is performed to remove the etch residue generated when the conductive pattern is formed.                     

이 때, 절연성 하드마스크(208)의 스텝커버리지의 한계로 오픈부(204) 내부에서 텅스텐막(205b) 상부에 절연성 하드마스크(208)가 증착되지 않더라도 보호막에 의해 세정 공정시 텅스텐막(205b)이 보호된다.At this time, even if the insulating hard mask 208 is not deposited on the tungsten film 205b inside the open portion 204 due to the step coverage of the insulating hard mask 208, the tungsten film 205b during the cleaning process by the protective film. This is protected.

한편, 텅스텐막(205b)에 대한 플라즈마 처리를 이용하여 보호막(207)를 형성할 때, 하부의 텅스텐막(205b)을 기준으로 거의 100%의 도포성을 확보할 수 있다.
On the other hand, when the protective film 207 is formed using the plasma treatment on the tungsten film 205b, the coating property of almost 100% can be ensured based on the lower tungsten film 205b.

전술한 바와 같이 이루어지는 본 발명은, 스텝 커버리지의 한계로 인한 절연성 하드마스크의 도포 특성을 극복하기 위해 오픈부 프로파일을 따라 텅스텐막을 형성한 다음, 플라즈마 처리를 통해 텅스텐막 표면에 보호막을 형성하는 바, 스텝커버리지의 한계를 극복하여 오픈부 저면의 텅스텐막 상에 골고루 보호막을 형성함으으로써, 보호막을 통해 후속 세정 공정시 절연성 하드마스크로부터 보호를 받지 못하는 오픈부 저면에서의 텅스텐막의 어택을 방지할 수 있음을 실시예를 통해 알아 보았다.
According to the present invention made as described above, in order to overcome the coating characteristics of the insulating hard mask due to the limitation of the step coverage, a tungsten film is formed along the open profile, and then a protective film is formed on the surface of the tungsten film through plasma treatment. Overcoming the limitation of step coverage, by forming a protective film evenly on the tungsten film on the bottom of the open portion, it is possible to prevent the attack of the tungsten film on the bottom of the open portion that is not protected from the insulating hard mask during the subsequent cleaning process through the protective film. It was found through the examples.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예컨대, 전술한 도전패턴은 게이트전극, 비트라인, 금속배선 등 오픈부에 매립되어 형성되고 그 상부에 절연성 하드마스크를 갖는 다양한 형태의 도전패턴에 응용이 가능하다.
For example, the conductive pattern described above may be applied to various types of conductive patterns formed by being embedded in an open part such as a gate electrode, a bit line, a metal wiring, and having an insulating hard mask thereon.

상술한 바와 같은 본 발명은, 스텝커버리지의 한계에 의한 절연성 하드마스크의 미증착으로 인해 세정 공정에서 발생하는 오픈부 저면에서의 텅스텐막의 어택을 방지할 수 있어, 반도체 소자의 수율을 향상시킬 수 있는 효과가 있다.The present invention as described above can prevent the attack of the tungsten film on the bottom of the open portion generated in the cleaning process due to the non-deposition of the insulating hard mask due to the limitation of the step coverage, thereby improving the yield of the semiconductor device. It works.

Claims (7)

도전 영역 및 절연 영역으로 정의된 하부 구조 상에 절연막을 형성하는 단계;Forming an insulating film on a substructure defined by a conductive region and an insulating region; 상기 절연막을 선택적으로 식각하여 상기 도전 영역을 노출시키는 오픈부를 형성하는 단계;Selectively etching the insulating layer to form an open portion exposing the conductive region; 상기 오픈부가 형성된 프로파일을 따라 텅스텐막을 형성하는 단계;Forming a tungsten film along a profile in which the open portion is formed; 후속 세정 공정에서 상기 텅스텐막의 어택을 방지하기 위하여, 플라즈마 처리에 의해 상기 텅스텐막 상에 보호막을 형성하는 단계; Forming a protective film on the tungsten film by plasma treatment to prevent attack of the tungsten film in a subsequent cleaning process; 상기 보호막 상에 절연성 하드마스크를 형성하는 단계; 및Forming an insulating hard mask on the passivation layer; And 상기 세정 공정을 실시하는 단계Performing the cleaning process 를 포함하는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법.A conductive pattern forming method for a semiconductor device comprising a tungsten film comprising a. 제 1 항에 있어서,The method of claim 1, 상기 보호막을 형성하는 단계에서, In the forming of the protective film, 실리콘을 포함하는 가스를 이용하여 플라즈마 처리함으로써, 상기 텅스텐막 표면에 텅스텐 실리사이드로 이루어진 보호막을 형성하는 것을 특징으로 하는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법.Plasma treatment using a gas containing silicon to form a protective film made of tungsten silicide on the surface of the tungsten film, the method of forming a conductive pattern of a semiconductor device comprising a tungsten film. 제 2 항에 있어서,The method of claim 2, 상기 실리콘을 포함하는 가스는 SiH4 또는 Si2H6를 포함하는 것을 특징으로 하는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법.The silicon-containing gas comprises SiH 4 or Si 2 H 6 The conductive pattern forming method of a semiconductor device comprising a tungsten film. 제 1 항에 있어서,The method of claim 1, 상기 보호막을 형성하는 단계에서, In the forming of the protective film, 질소를 포함하는 가스를 이용하여 플라즈마 처리함으로써, 상기 텅스텐막 표면에 텅스텐 나이트라이드로 이루어진 보호막을 형성하는 것을 특징으로 하는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법.Plasma treatment using a gas containing nitrogen to form a protective film made of tungsten nitride on the surface of the tungsten film, the method of forming a conductive pattern of a semiconductor device comprising a tungsten film. 제 1 항에 있어서,The method of claim 1, 상기 텅스텐막을 형성하는 단계에서,In the step of forming the tungsten film, 텅스텐 씨드층을 이용한 성장 방식 또는 화학기상증착 방식을 이용하는 것을 특징으로 하는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법.A growth pattern using a tungsten seed layer or a chemical vapor deposition method using a method of forming a conductive pattern of a semiconductor device comprising a tungsten film. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,6. The method according to any one of claims 1 to 5, 상기 도전 영역은, 기판의 불순물 확산영역, 도전패턴, 금속배선, 또는 콘택 플러그 중 어느 하나를 포함하는 것을 특징으로 하는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법.The conductive region is a conductive pattern forming method of a semiconductor device comprising a tungsten film, characterized in that any one of an impurity diffusion region, a conductive pattern, a metal wiring, or a contact plug of the substrate. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,6. The method according to any one of claims 1 to 5, 상기 절연 영역은, 기판의 필드영역 또는 절연막을 포함하는 것을 특징으로 하는 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법.The insulating region includes a field region or an insulating film of a substrate, the method of forming a conductive pattern of a semiconductor device comprising a tungsten film.
KR1020040049903A 2004-06-30 2004-06-30 Method for fabrication of conduction pattern of semiconductor device having tungsten layer KR101027337B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049903A KR101027337B1 (en) 2004-06-30 2004-06-30 Method for fabrication of conduction pattern of semiconductor device having tungsten layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049903A KR101027337B1 (en) 2004-06-30 2004-06-30 Method for fabrication of conduction pattern of semiconductor device having tungsten layer

Publications (2)

Publication Number Publication Date
KR20060000914A KR20060000914A (en) 2006-01-06
KR101027337B1 true KR101027337B1 (en) 2011-04-11

Family

ID=37104134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049903A KR101027337B1 (en) 2004-06-30 2004-06-30 Method for fabrication of conduction pattern of semiconductor device having tungsten layer

Country Status (1)

Country Link
KR (1) KR101027337B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004728A (en) * 1999-06-29 2001-01-15 김영환 Method of forming a metal wiring in a semiconductor device
KR20010061789A (en) * 1999-12-29 2001-07-07 박종섭 Method for forming metal interconnection layer of semiconductor device
KR20010109621A (en) * 2000-05-31 2001-12-12 박종섭 Method for forming metal wire of semiconductor device
KR20040006487A (en) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 Method for forming metal wiring semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004728A (en) * 1999-06-29 2001-01-15 김영환 Method of forming a metal wiring in a semiconductor device
KR20010061789A (en) * 1999-12-29 2001-07-07 박종섭 Method for forming metal interconnection layer of semiconductor device
KR20010109621A (en) * 2000-05-31 2001-12-12 박종섭 Method for forming metal wire of semiconductor device
KR20040006487A (en) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 Method for forming metal wiring semiconductor device

Also Published As

Publication number Publication date
KR20060000914A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
JP4538272B2 (en) Method for manufacturing semiconductor device capable of preventing attack by wet cleaning
US7524751B2 (en) Method for forming contact hole in semiconductor device
JP4906278B2 (en) Manufacturing method of semiconductor device
KR100772681B1 (en) Method for manufacturing storage node contact hole in semiconductor device
KR20040058743A (en) Method for fabrication of contact pad of semiconductor device
KR101027337B1 (en) Method for fabrication of conduction pattern of semiconductor device having tungsten layer
US7858515B2 (en) Method for forming metal line in semiconductor device
JP2006148052A (en) Method for forming storage electrode of semiconductor element
KR100654124B1 (en) Method for fabrication of semiconductor device capable of protecting bunker defect
KR100673886B1 (en) Method for fabrication of semiconductor device capable of stabilizing contact resistance
KR100600052B1 (en) Method for fabrication of semiconductor device
KR100841049B1 (en) Method for fabricating semiconductor device
KR100835506B1 (en) Manufacturing method of semiconductor device
KR101073126B1 (en) Method for fabrication of semiconductor device capable of protecting attack by wet clening
KR101096434B1 (en) Method for forming gate of semiconductor device
KR100322885B1 (en) Method of forming gate electrode in high integrated semiconductor device
KR100755073B1 (en) Method of fabricating contact hole in semicondutor device
KR100643567B1 (en) Method for fabricating of Landing Plug Contact
KR100780614B1 (en) Method for fabricating semiconductor device
KR100661237B1 (en) Method of manufacturing semiconductor device
KR100732758B1 (en) Method for fabricating metal interconnect in semiconductor device
KR20060062490A (en) Method for fabrication of semiconductor device capable of protecting electric short
KR100881749B1 (en) Method for fabrication of semiconductor device
KR100702134B1 (en) Method for fabricating capacitor in semiconductor device
US7354523B2 (en) Methods for sidewall etching and etching during filling of a trench

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee