KR100702134B1 - Method for fabricating capacitor in semiconductor device - Google Patents

Method for fabricating capacitor in semiconductor device Download PDF

Info

Publication number
KR100702134B1
KR100702134B1 KR1020050041304A KR20050041304A KR100702134B1 KR 100702134 B1 KR100702134 B1 KR 100702134B1 KR 1020050041304 A KR1020050041304 A KR 1020050041304A KR 20050041304 A KR20050041304 A KR 20050041304A KR 100702134 B1 KR100702134 B1 KR 100702134B1
Authority
KR
South Korea
Prior art keywords
capacitor
film
forming
insulating film
trench
Prior art date
Application number
KR1020050041304A
Other languages
Korean (ko)
Other versions
KR20060118880A (en
Inventor
은병수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050041304A priority Critical patent/KR100702134B1/en
Publication of KR20060118880A publication Critical patent/KR20060118880A/en
Application granted granted Critical
Publication of KR100702134B1 publication Critical patent/KR100702134B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Abstract

본 발명인 반도체소자의 커패시터 형성 방법은, 반도체 기판 상에 스토리지노드콘택을 갖는 층간절연막을 형성하는 단계와, 층간절연막 위에 식각정지막과 제1 절연막 및 제2 절연막을 순차 형성하는 단계와, 스토리지노드콘택의 상부표면 일부가 노출되도록 상기 제1 절연막과 제2 절연막 및 식각정지막을 순차 식각하여 커패시터용 트렌치를 형성하는 단계와, 커패시터용 트렌치 및 제2 절연막 위에 원자층증착공정을 수행하여 산화막을 형성하는 단계와, 산화막을 블랭킷 에치백 하여 커패시터용 트렌치의 측벽에 일부 남기는 단계와, 그리고 커패시터용 트렌치에 하부전극막과 유전체막 및 상부전극막을 형성하여 커패시터를 형성하는 것을 특징으로 한다.The method of forming a capacitor of a semiconductor device according to the present invention includes forming an interlayer insulating film having a storage node contact on a semiconductor substrate, sequentially forming an etch stop film, a first insulating film, and a second insulating film on the interlayer insulating film; Sequentially etching the first insulating film, the second insulating film, and the etch stop layer to expose a portion of the upper surface of the contact to form a trench for the capacitor, and performing an atomic layer deposition process on the capacitor trench and the second insulating film to form an oxide film Forming a capacitor by blanket-etching the oxide film and leaving a portion on the sidewall of the capacitor trench, and forming a lower electrode film, a dielectric film, and an upper electrode film in the capacitor trench.

커패시터, 원자층증착공정, 산화막, 플라즈마, 세정액, 계면, 준안정성폴리실리콘성장층 Capacitor, Atomic Layer Deposition Process, Oxide Film, Plasma, Cleaning Solution, Interface, Metastable Polysilicon Growth Layer

Description

반도체소자의 커패시터 형성 방법{Method for fabricating capacitor in semiconductor device} Method for fabricating capacitor in semiconductor device

도 1 내지 도 4는 종래기술에 따른 반도체소자의 커패시터 형성 방법을 설명하기 위해 나타내 보인 단면도들이다. 1 to 4 are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the prior art.

도 5는 종래기술에 따른 반도체소자의 커패시터 형성 방법의 문제점을 설명하기 위해 나타내 보인 셈(SEM)사진이다.5 is a SEM (SEM) photograph shown to explain a problem of a method of forming a capacitor of a semiconductor device according to the prior art.

도 6 내지 도 9는 본 발명에 따른 반도체소자의 커패시터 형성 방법을 설명하기 위해 나타내 보인 단면도들이다. 6 to 9 are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the present invention.

-도면의 주요부분에 대한 부호의 설명-Explanation of symbols on the main parts of the drawing

600 : 반도체 기판 610 : 층간절연막600 semiconductor substrate 610 interlayer insulating film

615 : 스토리지노드콘택 620 : 식각방지막615: storage node contact 620: etch barrier

630 : 제1 절연막 640 : 제2 절연막630: first insulating film 640: second insulating film

645 : 커패시터용 트렌치 650 : 산화막645: capacitor trench 650: oxide film

660 : 도핑폴리실리콘막 661 : 준안정폴리실리콘성장층 660: doped polysilicon film 661: metastable polysilicon growth layer

663 : 커패시터용 물질막 665 : 상부전극막663: material film for capacitor 665: upper electrode film

본 발명은 반도체소자의 형성방법에 관한것으로서, 보다 상세하게는 세정공정 시, 세정액으로부터 커패시터를 보호하여 소자의 전기적인 특성을 향상시키기 위한 반도체소자의 커패시터 형성 방법에 관한 것이다.The present invention relates to a method for forming a semiconductor device, and more particularly, to a method for forming a capacitor of a semiconductor device for improving the electrical characteristics of the device by protecting the capacitor from the cleaning liquid during the cleaning process.

반도체소자를 동작시키기 위해서는 최소한의 정전용량이 필요하다. 정전용량은, 반도체소자 내에서 기억소자로 사용되는 커패시터의 동작에 필요한 전하이며, 이를 증대시키기 위해서는 단위면적에 확보되는 커패시턴스를 증가시켜야 한다. 그러나, 최근 반도체소자의 고집적화가 이루어짐에 따라 커패시터가 차지하는 면적 또한 줄어들고 있다. 이에 따라 정전용량의 확보가 어려워지고 있다. 따라서, 작아진 커패시터에 정전용량을 증대시키기 위해서 커패시터의 표면적을 확대하는 방법이 사용되고 있으며, 특히 실린더(cylinder)형 커패시터에 준안정폴리실리콘성장층(Metastable Poly Silicon; 이하 MPS라 칭함)을 형성하여 하부전극의 표면적을 늘려 전하저장전극의 정젼 용량을 증가하고 있다.The minimum capacitance is required to operate the semiconductor device. The capacitance is a charge necessary for the operation of a capacitor used as a memory element in a semiconductor element, and in order to increase it, the capacitance secured in a unit area must be increased. However, the area occupied by the capacitor is also decreasing as the semiconductor device is highly integrated. As a result, it is difficult to secure the capacitance. Therefore, a method of increasing the surface area of a capacitor is used to increase the capacitance in a smaller capacitor, and in particular, a metastable polysilicon growth layer (hereinafter referred to as MPS) is formed in a cylinder type capacitor. The surface area of the lower electrode is increased to increase the capacitance of the charge storage electrode.

도 1 및 도 4는 종래기술에 따른 반도체소자의 커패시터 형성 방법을 설명하기 위해 나타내 보인 단면도들이다.1 and 4 are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device according to the prior art.

먼저 도 1을 참조하면, 반도체 기판(100) 상에 스토리지노드콘택(115)이 형성된 층간절연막(110)을 형성한다. 비록 도면에 나타내지는 않았지만 디램(DRAM; Dynamic Random Acess Memory)소자의 경우, 반도체 기판(100) 내에는 활성영역을 한정하는 소자분리막(미도시) 및 불순물 영역인 소스/드레인 영역(미도시)이 형성되어 있으며, 스토리지노드콘택(115)의 하부에는 이러한 불순물 영역과 스토리지노 드콘택(115)을 전기적으로 연결하는 컨택플러그(미도시)가 형성되어있다.First, referring to FIG. 1, an interlayer insulating layer 110 on which a storage node contact 115 is formed is formed on a semiconductor substrate 100. Although not shown, in the case of a dynamic random access memory (DRAM) device, an isolation layer (not shown) defining an active region and a source / drain region (not shown) defining an active region are formed in the semiconductor substrate 100. A contact plug (not shown) is formed below the storage node contact 115 to electrically connect the impurity region and the storage node contact 115.

다음에 스토리지노드콘택(115)이 형성된 층간절연막(110) 위에 식각방지막(120)으로 질화막을 형성하고, 제1 절연막(130) 및 제2 졀언멱(140)을 형성한다. 제1 절연막(130)은 고농도의 인(P)이 도핑된 포스포실리케이트막(PSG; Phospho-Silicate Glass)(130)으로 이루어질 수 있고, 제2 절연막(140)은 플라즈마인핸스드 테트라오소실리케이트막(PE-TEOS; Plasma Enhanced Tetra Ethyral Ortho Silicate)으로 이루어질 수 있다.  Next, a nitride film is formed on the interlayer insulating film 110 on which the storage node contact 115 is formed, and the first insulating film 130 and the second thin film 140 are formed. The first insulating layer 130 may be formed of a phosphorus (P) -doped phosphosilicate film (PSG) 130, and the second insulating layer 140 may be a plasma-enhanced tetraosilicate layer. (PE-TEOS; Plasma Enhanced Tetra Ethyral Ortho Silicate).

다음에 도 2를 참조하면, 제2 절연막(140)과 제1 절연막(130) 및 식각방지막(120)의 일부를 순차식각하여 스토리지노드콘택(115)의 일부표면을 노출시키는 커패시터용 트렌치(145)를 형성한다. 이어서 커패시터용 트렌치(145) 및 제2 절연막(140) 위에 도핑된폴리실리콘막(150)을 형성한다. 다음에 커패시터용 트렌치(145)가 매립되도록 도핑된폴리실리콘막(150)막 위에 감광막(155)을 형성하고, 이를 노광 및 현상하여 제2 절연막(140) 위의 도핑된폴리실리콘막(150)의 상부표면을 노출시킨다. Next, referring to FIG. 2, a portion of the second insulating layer 140, the first insulating layer 130, and the etch stop layer 120 may be sequentially etched to expose a portion of the surface of the storage node contact 115. ). Next, the doped polysilicon layer 150 is formed on the capacitor trench 145 and the second insulating layer 140. Next, a photosensitive film 155 is formed on the doped polysilicon film 150 so that the capacitor trench 145 is buried, and the photosensitive film 155 is exposed and developed to form the doped polysilicon film 150 on the second insulating film 140. Expose the upper surface of the

다음에 도 3을 참조하면, 제2 절연막(140)의 상부가 드러나도록 도핑된폴리실리콘막(150)을 에치백(etch back)을 사용하여 제거한 다음에, 커패시터용 트렌치(145) 내부에 매립되어있는 감광막(도2의 155)을 제거한다. 그러면 커패시터용 트렌치(145) 내부에 형성되어있는 도핑된폴리실리콘막(150)이 노출된다. 이어서 세정공정을 수행하여 감광막의 잔여물(residue)을 제거한다. Next, referring to FIG. 3, the doped polysilicon layer 150 is removed using an etch back to expose the upper portion of the second insulating layer 140, and then embedded in the capacitor trench 145. The photosensitive film (155 in Fig. 2) is removed. This exposes the doped polysilicon film 150 formed in the capacitor trench 145. A cleaning process is then performed to remove the residue of the photoresist film.

다음에 도 4를 참조하면, 노출된 도핑폴리실리콘막(150) 위에 준안정폴리실 리콘성장층(MPS; Metastable Poly Silicon)(155)을 형성하고, 그 위에 커패시터용 물질막(160) 및 상부전극막(165)을 형성하여 커패시터(200)를 형성한다.Next, referring to FIG. 4, a metastable polysilicon (MPS) layer 155 is formed on the exposed doped polysilicon layer 150, and the capacitor material layer 160 and the upper portion are formed thereon. The electrode film 165 is formed to form the capacitor 200.

그런데, 감광막의 잔여물을 제거하기 위한 세정공정 시, 세정액이 제1 절연막(130)과 제2 절연막(140)의 계면을 타고 침투하여 도 4에서 'A'로 나타낸 바와 같이 제1 절연막(130)의 일부분이 제거된다는 문제가 발생한다. 이와 같은 문제는 제1 절연막(130)과 제2 절연막(140)의 서로 다른 식각비율 때문에 발생한다. 즉 도핑농도가 높을수록 식각되는 비율이 높기 때문에 제2 절연막(140)에 비해 상대적으로 식각비가 높은 제1 절연막(130)이 집중적으로 손상되는 것이다. 제1 절연막(130)의 일부분이 제거되면 제거된 부분으로 도핑폴리실리콘막(150)이 침투하여 이웃하는 커패시터와 단락될수 있기 때문에 소자의 전기적 특성이 저하된다는 문제가 있다. However, in the cleaning process for removing the residue of the photoresist film, the cleaning liquid penetrates through the interface between the first insulating film 130 and the second insulating film 140 and is indicated by 'A' in FIG. 4. The problem arises that part of) is removed. This problem occurs because of different etching rates between the first insulating layer 130 and the second insulating layer 140. That is, the higher the doping concentration, the higher the etching rate, and thus, the first insulating layer 130 having a higher etching ratio than the second insulating layer 140 is intensively damaged. If a portion of the first insulating layer 130 is removed, the doped polysilicon layer 150 penetrates into the removed portion and may short-circuit with a neighboring capacitor, thereby deteriorating an electrical characteristic of the device.

도 5는 종래기술에 따른 반도체소자의 커패시터 형성 방법의 문제점을 설명하기 위해 나타낸 SEM사진으로써, 도 5에서 'B'로 나타낸 바와 같이 세정액에 의해 제2 절연막(140)과 제1 절연막(130)의 경계면이 손상되었으며, 이에 따라 손상된 부분으로 도핑폴리실리콘막(150))이 침투하여 이웃하는 커패시터에 형성된 도핑실리콘막(150)과 단락되어 있다는 것을 확인할 수 있다.FIG. 5 is a SEM photograph illustrating a problem of a method of forming a capacitor of a semiconductor device according to the prior art. As shown in FIG. 5, a second insulating film 140 and a first insulating film 130 are formed by a cleaning liquid. The interface of the was damaged, and thus the doped polysilicon layer 150 penetrates into the damaged portion and it can be seen that the doped silicon layer 150 is short-circuited to the neighboring capacitor.

본 발명은 상기와 같은 문제를 해결하기 위한 것으로서, 본 발명이 이루고자 하는 기술적 과제는 세정액으로부터 커패시터를 보호하여 소자의 전기적은 특성을 향상시키기 위한 반도체소자의 커패시터 형성 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method for forming a capacitor of a semiconductor device for improving the electrical characteristics of the device by protecting the capacitor from the cleaning liquid.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 커패시터 형성 방법은, 반도체 기판 상에 스토리지노드콘택을 갖는 층간절연막을 형성하는 단계; 상기 층간절연막 위에 식각정지막과 제1 절연막 및 제2 절연막을 순차 형성하는 단계; 상기 스토리지노드콘택의 상부표면 일부가 노출되도록 상기 제1 절연막과 제2 절연막 및 식각정지막을 순차 식각하여 커패시터용 트렌치를 형성하는 단계; 상기 커패시터용 트렌치 및 제2 절연막 위에 원자층증착공정을 수행하여 산화막을 형성하는 단계; 상기 산화막을 블랭킷 에치백 하여 커패시터용 트렌치의 측벽에 일부 남기는 단계; 및상기 커패시터용 트렌치에 하부전극막과 유전체막 및 상부전극막을 형성하여 커패시터를 형성하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of forming a capacitor of a semiconductor device according to the present invention, forming an interlayer insulating film having a storage node contact on the semiconductor substrate; Sequentially forming an etch stop film, a first insulating film, and a second insulating film on the interlayer insulating film; Forming a trench for a capacitor by sequentially etching the first insulating film, the second insulating film, and the etch stop film to expose a portion of the upper surface of the storage node contact; Forming an oxide film by performing an atomic layer deposition process on the capacitor trench and the second insulating film; Blanket etching back the oxide film and leaving a portion on the sidewall of the trench for capacitor; And forming a lower electrode layer, a dielectric layer, and an upper electrode layer in the capacitor trench.

상기 원자증착공정은, 60 내지 100sccm의 헥사콜로디실리안을 소스가스로 사용하고, 400 내지 600seem의 물을 환원가스로 사용하여 수행할 수 있다. The atomic deposition process may be performed by using hexacolodisilane of 60 to 100 sccm as the source gas, and using 400 to 600 seam of water as the reducing gas.

이 경우 상기 원자증착공정은, 105℃의 온도에서 10초 내지 15초 동안 수행할 수 있다.In this case, the atomic deposition process may be performed for 10 seconds to 15 seconds at a temperature of 105 ℃.

또한 상기 원자층증착공정은, 피리딘을 촉매로 하여 수행할 수 있다.In addition, the atomic layer deposition process may be performed using pyridine as a catalyst.

상기 원자증착공정을 수행하여 산화막을 형성하는 단계 이후에, 상기 산화막에 오존플라즈마를 사용한 세정공정을 수행하는 것을 특징으로 하는 반도체소자의 커패시터 형성 방법. After the step of forming the oxide film by performing the atomic deposition process, the capacitor forming method of the semiconductor device, characterized in that for performing the cleaning process using the ozone plasma to the oxide film.

이하 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 용이하게 실시할 수 있도록 상세히 설명한 다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.

먼저 도 6을 참조하면 반도체 기판(600) 상에 스토리지노드콘택(615)을 갖는 층간절연막(610)을 형성한다. 도면에서 나타내지는 않았지만, 반도체 기판(600) 내에는 활성영역을 한정하는 소자분리막(미도시) 및 불순물 영역인 소스/드레인 영역(미도시)이 형성되어 있으며, 스토리지노드콘택(615)의 하부에는 이러한 불순물 영영과 스토리지노드콘택(615)을 전기적으로 연결하는 컨택플러그(미도시)가 형성되어있다.First, referring to FIG. 6, an interlayer insulating layer 610 having a storage node contact 615 is formed on a semiconductor substrate 600. Although not shown in the drawing, an isolation layer (not shown) and an impurity region, a source / drain region (not shown), which define an active region, are formed in the semiconductor substrate 600, and beneath the storage node contact 615. A contact plug (not shown) for electrically connecting the impurity domain and the storage node contact 615 is formed.

다음에 스토리지노드콘택(615)이 형성된 층간절연막(610) 위에 식각방지막(620)을 형성한다. 식각방지막(620)은, 질화막으로 이루어질 수 있다. 이어서 식각방지막(620) 위에 제1 절연막(630) 및 제2 절연막(640)을 순차 적층한다. 제1 절연막은, 고농도의 인(P)이 도핑된 포스포실리케이트막(PSG; Phospho-Silicate Glass)(130)으로 이루어질 수 있고, 제2 절연막(640)은 플라즈마인핸스드 테트라오소실리케이트막(PE-TEOS; Plasma Enhanced Tetra Ethyral Ortho Silicate)(140)으로 이루어질 수 있다.  Next, an etch stop layer 620 is formed on the interlayer insulating layer 610 on which the storage node contact 615 is formed. The etch stop layer 620 may be formed of a nitride layer. Subsequently, the first insulating layer 630 and the second insulating layer 640 are sequentially stacked on the etch stop layer 620. The first insulating film may be formed of a phosphorus (P) doped phosphorus silicate film (PSG; Phospho-Silicate Glass) 130, and the second insulating film 640 is a plasma enhanced tetraosilicate film (PE). Plasma Enhanced Tetra Ethyral Ortho Silicate (TEOS) 140.

다음에 도 7을 참조하면, 제2 절연막(640)과 제1 절연막(630) 및 식각방지막(620)의 일부를 순차식각하여 스토리지노드콘택(615)의 일부표면을 노출시키는 커패시터용 트렌치(645)를 형성한다. 다음에 커패시터용 트렌치(445) 및 제2 절연막(640) 위에 산화막(650)을 형성한다. 산화막(650)을 형성하기 위해서는 원자층증착 방법(ALD; Atomic Layer Deposition)을 수행한다. Next, referring to FIG. 7, a portion of the second insulating layer 640, the first insulating layer 630, and the etch stop layer 620 are sequentially etched to expose a portion of the storage node contact 615 to expose a capacitor trench 645. ). Next, an oxide film 650 is formed over the capacitor trench 445 and the second insulating film 640. In order to form the oxide film 650, an atomic layer deposition (ALD) method is performed.

구체적으로 설명하면 먼저 커패시터용 트렌치(645)가 형성된 구조체를 원자층증착장비 내에 로딩한다. 다음에 피리딘(C5H5N)을 촉매로 주입하면서, 먼저 소스가스로서 헥사콜로디실리안(Hexa Cloro Disilian=Si2Cl6)을 공급한다. 그러면 헥사콜로디실리안이 제1 절연막(630) 및 제2 절연막(640)에 흡착되어 쌓이게 된다. 이어서 퍼징가스를 공급하여 흡착되지 못하고 잔존하는 헥사콜로디실리안을 배기시킨 다음에 환원가스로서 물(H2O)을 공급한다. 그러면 물이 화학반응을 일으켜서 헥사콜로디실리안 위에 흡착되어 쌓이게 된다. 다음에 다시 퍼징가스를 공급하여 흡착되지 못하고 원자층증착 장비 내에 잔존하는 모든 기체들을 배기시킨다. 이와 같이 소스가스인 헥사콜로디실리안 공급, 배기, 환원가스인 물 공급, 배기를 공정의 한주기하고, 이를 반복 수행하여 원하는 두께의 산화막을 형성한다. 한주기에 산화막은 대략 1.5Å이 증착된다. Specifically, first, the structure in which the capacitor trench 645 is formed is loaded into the atomic layer deposition apparatus. Next, pyridine (C 5 H 5 N) is injected into the catalyst, and hexacolodisilian (Hexa Cloro Disilian = Si 2 Cl 6 ) is first supplied as a source gas. Then, hexacolodisilane is adsorbed and stacked on the first insulating film 630 and the second insulating film 640. Subsequently, a purge gas is supplied to exhaust the remaining hexacolodisilane that cannot be adsorbed, and then water (H 2 O) is supplied as a reducing gas. The water then reacts and accumulates on the hexacolodisilane. The purge gas is then supplied again to evacuate all the gases that cannot be adsorbed and remain in the atomic layer deposition equipment. In this way, the supply of hexacolodisilane as the source gas, the exhaust, the water supply as the reducing gas, and the exhaust are performed in one cycle of the process, and are repeatedly performed to form an oxide film having a desired thickness. Approximately 1.5 Å of oxide film is deposited in one cycle.

여기서 헥사콜로디실리안의 유량은 대략 60 내지 100sccm으로 하고, 물은 대략 400 내지 600seem으로 유지하면서 105℃의 증착온도로 대략 10초 내지 15초 동안 원자층증착공정을 수행할 수 있다. 원자층증착공정을 수행한 후에는 첨가제로 인해 산화막에 형성된 불순물이온을 제거하기 위한 오존플라즈마(O3 Plasma)처리를한다. 오존플라즈마는, 산화막의 두께에 따라 적절한 시간동안 수행할 수 있다. 즉 산화막의 두께가 두꺼울수록 오존플라즈마의 처리시간을 길게 할 수 있다. Here, the flow rate of hexacolodisilane may be about 60 to 100 sccm, and the atomic layer deposition process may be performed for about 10 to 15 seconds at a deposition temperature of 105 ° C. while maintaining the water at about 400 to 600 seam. After performing the atomic layer deposition process, an O 3 plasma treatment is performed to remove the impurity ions formed in the oxide film due to the additive. Ozone plasma can be carried out for an appropriate time depending on the thickness of the oxide film. In other words, the thicker the oxide film, the longer the treatment time of the ozone plasma.

상술한 바와 같이 커패시터용 트렌치(645)의 측벽에 산화막(650)을 형성하기 때문에, 후속공정인 세정공정에서, 세정액으로 인해 제1 절연막(630) 및 제2 절연막(640)의 계면이 손상되는 것을 방지할 수 있다.Since the oxide film 650 is formed on the sidewall of the capacitor trench 645 as described above, in the subsequent cleaning step, the cleaning solution damages the interface between the first insulating film 630 and the second insulating film 640. Can be prevented.

다음에 도 8을 참조하면, 커패시터용 트렌치(645)의 바닥면 및 제2 절연막(640)의 상부에 형성되어있는 산화막(650)을 제거한다. 이를 위하여 블랭킷(blanket) 에치백(etchback) 공정을 수행한다. Next, referring to FIG. 8, the oxide film 650 formed on the bottom surface of the capacitor trench 645 and the second insulating film 640 is removed. To this end, a blanket etchback process is performed.

다음에 도 9를 참조하면, 후속공정으로 산화막(650)이 형성된 커패시터용 트렌치(645) 위에 도핑폴리실리콘막(660)을 형성한다. 다음에 도핑폴리실리콘막(660) 위에 준안정폴리실리콘성장층(MPS; Metastable Poly Silicon)(661)을 형성하고, 그 위에 커패시터용 물질막(663) 및 상부전극막(665)을 형성하여 커패시터(700)를 형성한다.Next, referring to FIG. 9, a doped polysilicon film 660 is formed on the capacitor trench 645 in which the oxide film 650 is formed. Next, a metastable polysilicon growth layer (MPS) 661 is formed on the doped polysilicon film 660, and a capacitor material film 663 and an upper electrode film 665 are formed thereon to form a capacitor. Form 700.

지금까지 설명한 바와 같이, 본 발명에 따른 반도체소자의 커패시터 형성 방법에 따르면, 커패시터용 트렌치를 형성한 다음에 원자층증착공정을 수행하여 커패시터용 트렌치의 측벽에 산화막을 형성하였다. 이에 따라 산화막이, 세정공정에서 세정액이 제1 절연막 및 제2 절연막의 계면으로 침투하여 제1 절연막 및 제2 절연막의 계면을 손상시키는 것을 방지하는 역할을 하기 때문에 전기적으로 안정적인 소자를 형성할 수 있다. As described so far, according to the method for forming a capacitor of a semiconductor device according to the present invention, an oxide layer is formed on the sidewall of the capacitor trench by forming the trench for the capacitor and then performing an atomic layer deposition process. Accordingly, since the oxide film plays a role of preventing the cleaning liquid from penetrating into the interface between the first insulating film and the second insulating film in the cleaning process and damaging the interface between the first insulating film and the second insulating film, an electrically stable device can be formed. .

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리보호 범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of protection of rights.

Claims (6)

반도체 기판 상에 스토리지노드콘택을 갖는 층간절연막을 형성하는 단계;Forming an interlayer insulating film having a storage node contact on the semiconductor substrate; 상기 층간절연막 위에 식각정지막과 제1 절연막 및 제2 절연막을 순차 형성하는 단계;Sequentially forming an etch stop film, a first insulating film, and a second insulating film on the interlayer insulating film; 상기 스토리지노드콘택의 상부표면 일부가 노출되도록 상기 제1 절연막과 제2 절연막 및 식각정지막을 순차 식각하여 커패시터용 트렌치를 형성하는 단계;Forming a trench for a capacitor by sequentially etching the first insulating film, the second insulating film, and the etch stop film to expose a portion of the upper surface of the storage node contact; 상기 커패시터용 트렌치 및 제2 절연막 위에 원자층증착공정을 수행하여 산화막을 형성하는 단계;Forming an oxide film by performing an atomic layer deposition process on the capacitor trench and the second insulating film; 상기 산화막을 블랭킷 에치백 하여 커패시터용 트렌치의 측벽에 일부 남기는 단계; 및 Blanket etching back the oxide film and leaving a portion on the sidewall of the trench for capacitor; And 상기 커패시터용 트렌치에 하부전극막과 유전체막 및 상부전극막을 형성하여 커패시터를 형성하는 것을 특징으로 하는 반도체소자의 커패시터 형성 방법.And forming a capacitor by forming a lower electrode film, a dielectric film, and an upper electrode film on the capacitor trench. 제1항에 있어서,The method of claim 1, 상기 원자증착공정은, 105℃의 온도에서 10초 내지 15초 동안 수행하는 것을 특징으로 하는 반도체소자의 커패시터 형성 방법.The atomic deposition process, the capacitor forming method of a semiconductor device, characterized in that performed for 10 seconds to 15 seconds at a temperature of 105 ℃. 제1항에 있어서, The method of claim 1, 상기 원자증착공정은, 60 내지 100sccm의 헥사콜로디실리안을 소스가스로 사 용하여 수행하는 것을 특징으로 하는 반도체소자의 커패시터 형성 방법. The atomic deposition process, the method of forming a capacitor of a semiconductor device, characterized in that carried out using 60 to 100 sccm hexacolodisilane as the source gas. 제1항에 있어서, The method of claim 1, 상기 원자증착공정은, 400 내지 600seem의 물을 환원가스로 사용하여 수행하는 것을 특징으로 하는 반도체소자의 커패시터 형성 방법. The atomic deposition process, the capacitor forming method of the semiconductor device, characterized in that performed using water of 400 to 600 seam as a reducing gas. 제1항에 있어서,The method of claim 1, 상기 원자층증착공정은, 피리딘을 촉매로 하여 수행하는 것을 특징으로 하는 반도체소자의 커패시터 형성 방법.The atomic layer deposition process, the capacitor forming method of the semiconductor device, characterized in that carried out using a pyridine as a catalyst. 제1항에 있어서,The method of claim 1, 상기 원자증착공정을 수행하여 산화막을 형성하는 단계 이후에, 상기 산화막에 오존플라즈마를 사용한 세정공정을 수행하는 것을 특징으로 하는 반도체소자의 커패시터 형성 방법. After the step of forming the oxide film by performing the atomic deposition process, the capacitor forming method of the semiconductor device, characterized in that for performing the cleaning process using the ozone plasma to the oxide film.
KR1020050041304A 2005-05-17 2005-05-17 Method for fabricating capacitor in semiconductor device KR100702134B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041304A KR100702134B1 (en) 2005-05-17 2005-05-17 Method for fabricating capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041304A KR100702134B1 (en) 2005-05-17 2005-05-17 Method for fabricating capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
KR20060118880A KR20060118880A (en) 2006-11-24
KR100702134B1 true KR100702134B1 (en) 2007-03-30

Family

ID=37705818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041304A KR100702134B1 (en) 2005-05-17 2005-05-17 Method for fabricating capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100702134B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097450A (en) * 2002-06-21 2003-12-31 삼성전자주식회사 Method for forming capacitors of semiconductor device
KR20040008571A (en) * 2002-07-18 2004-01-31 삼성전자주식회사 Method of forming material using atomic layer deposition, and a method of forming a capacitor of a semiconductor device using the same
KR100459724B1 (en) 2002-09-11 2004-12-03 삼성전자주식회사 Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same
KR20050066189A (en) * 2003-12-26 2005-06-30 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097450A (en) * 2002-06-21 2003-12-31 삼성전자주식회사 Method for forming capacitors of semiconductor device
KR20040008571A (en) * 2002-07-18 2004-01-31 삼성전자주식회사 Method of forming material using atomic layer deposition, and a method of forming a capacitor of a semiconductor device using the same
KR100459724B1 (en) 2002-09-11 2004-12-03 삼성전자주식회사 Semiconductor device having a SiN etch stopper by low temperature ALD and fabricating method the same
KR20050066189A (en) * 2003-12-26 2005-06-30 주식회사 하이닉스반도체 A method for forming a capacitor of a semiconductor device

Also Published As

Publication number Publication date
KR20060118880A (en) 2006-11-24

Similar Documents

Publication Publication Date Title
US7682924B2 (en) Methods of forming a plurality of capacitors
JP4111427B2 (en) Capacitor manufacturing method for semiconductor device
KR102406971B1 (en) Semiconductor devices including capacitors and methods of manufacturing the same
JP2007141904A (en) Capacitor and its manufacturing method
JP2005229001A (en) Semiconductor device and its manufacturing method
KR100548553B1 (en) method for fabricating capacitor
JP2008112826A (en) Manufacturing method of semiconductor device
JP3975099B2 (en) Manufacturing method of semiconductor device
KR100702134B1 (en) Method for fabricating capacitor in semiconductor device
KR100654124B1 (en) Method for fabrication of semiconductor device capable of protecting bunker defect
US7332391B2 (en) Method for forming storage node contacts in semiconductor device
KR100408725B1 (en) A method for forming a capacitor of a semiconductor device
KR100778881B1 (en) Ferroelectric random access memory and methods of forming the same
JP2006148052A (en) Method for forming storage electrode of semiconductor element
KR20040049659A (en) A method for forming a capacitor of a semiconductor device
KR100482754B1 (en) Method for manufacturing a capacitor in semiconductor device
KR100673886B1 (en) Method for fabrication of semiconductor device capable of stabilizing contact resistance
KR100841049B1 (en) Method for fabricating semiconductor device
KR100235973B1 (en) Manufacturing method of capacitor in the semiconductor device
KR100307967B1 (en) Mehtod of forming IPO layer of MML device
KR101027337B1 (en) Method for fabrication of conduction pattern of semiconductor device having tungsten layer
KR100743998B1 (en) Method for manufacturing semiconductor memory device
KR100755073B1 (en) Method of fabricating contact hole in semicondutor device
JP2008166324A (en) Method of manufacturing semiconductor device
JP2006157062A (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee