KR101027138B1 - Nitride based semiconductor device employing dlc passivation and method for fabricating the same - Google Patents
Nitride based semiconductor device employing dlc passivation and method for fabricating the same Download PDFInfo
- Publication number
- KR101027138B1 KR101027138B1 KR1020090130682A KR20090130682A KR101027138B1 KR 101027138 B1 KR101027138 B1 KR 101027138B1 KR 1020090130682 A KR1020090130682 A KR 1020090130682A KR 20090130682 A KR20090130682 A KR 20090130682A KR 101027138 B1 KR101027138 B1 KR 101027138B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- based semiconductor
- forming
- diamond
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 133
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 107
- 238000002161 passivation Methods 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims description 47
- 229910002704 AlGaN Inorganic materials 0.000 claims description 27
- 239000013078 crystal Substances 0.000 claims description 18
- 230000006911 nucleation Effects 0.000 claims description 17
- 238000010899 nucleation Methods 0.000 claims description 17
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 16
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 11
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 235000014121 butter Nutrition 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910002601 GaN Inorganic materials 0.000 description 38
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 33
- 230000015556 catabolic process Effects 0.000 description 22
- 239000000463 material Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 238000010893 electron trap Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 229910003460 diamond Inorganic materials 0.000 description 7
- 239000010432 diamond Substances 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 6
- -1 GaN nitride Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910002804 graphite Inorganic materials 0.000 description 4
- 239000010439 graphite Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
본 발명은 질화물계 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 질화물계 반도체 소자의 항복전압을 증가시킬 수 있는 반도체 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE
최근 와이드 밴드-갭(wide band-gap) 물질인 질화갈륨(GaN), 탄화규소(SiC) 등의 재료가 전력용 전기시스템에서 각광받고 있다. 특히, GaN은 우수한 순방향 특성, 높은 항복 전계, 낮은 진성 캐리어 밀도 등 여타의 반도체 물질에 비해 우수한 물리적 특성을 가지고 있어 고전력 전기 시스템의 차세대 반도체 소자로 많이 연구되고 있다.Recently, materials such as gallium nitride (GaN) and silicon carbide (SiC), which are wide band-gap materials, have been in the spotlight in electric power systems. GaN, in particular, has excellent physical properties compared to other semiconductor materials such as excellent forward characteristics, high breakdown electric field, and low intrinsic carrier density.
GaN 물질 기반 반도체 소자로는 쇼트키 장벽 다이오드(Schottky barrier diode), 메탈 산화막 반도체 전계 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor, MOSFET), 메탈 반도체 전계 효과 트랜지스터(Metal Semiconductor Field Effect Transistor, MSFET), 고전자 이동도 트랜지스터(High Electron Mobility Transistor, HEMT) 등이 있다.GaN material-based semiconductor devices include Schottky barrier diodes, metal oxide semiconductor field effect transistors (MOSFETs), metal semiconductor field effect transistors (MSFETs), high Electron Mobility Transistors (HEMTs).
AlGaN/GaN 이종접합 구조는 AlGaN과 GaN 사이의 전도대역(conduction band)의 불연속성 및 압전효과(piezoelectric effect)에 의한 높은 2차원 전자가스(2-Dimensional Electron Gas, 2DEG) 농도를 갖는다. 이에 따라, AlGaN/GaN 이종접합 구조 위에 제작되는 고전자 이동도 트랜지스터 및 쇼트키 장벽 다이오드는 높은 2차원 전자가스 농도(≥1013㎝-2) 및 높은 임계 전계를 가지므로 고전압 스위치 및 고주파 증폭기 분야에서 널리 연구되고 있다.The AlGaN / GaN heterojunction structure has a high 2-Dimensional Electron Gas (2DEG) concentration due to the discontinuity and the piezoelectric effect of the conduction band between AlGaN and GaN. As a result, high electron mobility transistors and Schottky barrier diodes fabricated on AlGaN / GaN heterojunction structures have high two-dimensional electron gas concentrations (≥10 13 cm -2 ) and high critical electric fields. It is widely studied in.
그러나, AlGaN/GaN 이종접합 구조 위에 제작되는 고전자 이동도 트랜지스터나 쇼트키 장벽 다이오드는 기판 표면의 전자 트랩 효과(electron trapping effect)로 인해 소자의 전기적 특성이 열화되는 문제점이 있다. 상기 전자 트랩 효과는 AlGaN/GaN 이종접합 구조의 표면의 에너지 상태 때문에 발생하며, 이러한 표면 에너지 상태는 AlGaN/GaN 사이의 격자 부정합(lattice mismatch)에 의한 전위(dislocation)나 압전 분극(piezoelectric polarization)에 의해 발생한다. 상기 전자 트랩 효과로 인해, AlGaN/GaN 반도체 소자의 순방향 전류, 역방향 누설전류와 항복전압 등과 같은 전기적 특성에 악영향을 미친다.However, the high electron mobility transistor or the Schottky barrier diode fabricated on the AlGaN / GaN heterojunction structure has a problem in that the electrical characteristics of the device are degraded due to the electron trapping effect of the substrate surface. The electron trap effect is caused by the energy state of the surface of the AlGaN / GaN heterojunction structure, and this surface energy state is caused by dislocation or piezoelectric polarization due to lattice mismatch between AlGaN / GaN. Caused by Due to the electron trap effect, the electrical characteristics such as forward current, reverse leakage current and breakdown voltage of the AlGaN / GaN semiconductor device are adversely affected.
한편, 다이아몬드상 카본 박막(Diamond Like-Carbon, DLC)이란 다이아몬드와 흑연의 결합들이 무작위로 섞여있는 비정질(amorphous)의 물질이다. 탄소로 이루어 져 있지만, 결합 방식은 sp3와 sp2 결합이 혼재되어 있어서, 다이아몬드의 특성과 흑연의 특성을 고루 지니고 있다. 즉, 다이아몬드의 단단함과 화학적 안정성을 갖고, 흑연의 미끌미끌한 성질을 함께 지니고 있다. 또한, 제조 방식에 따라서 sp3와 sp2의 결합 분율을 조절할 수 있는데, 결합 분율을 조절함으로써 다이아몬드에 가까운 다이아몬드상 카본 박막을 만들 수도 있고, 흑연에 가까운 다이아몬드상 카본 박막도 만들 수도 있다. 이러한 물리 화학적 특성으로 인해 다이아몬드상 카본 박막은 다양한 산업에 코팅제로 각광받고 있다.Meanwhile, a diamond like carbon thin film (Diamond Like-Carbon, DLC) is an amorphous material in which bonds of diamond and graphite are randomly mixed. Although it is made of carbon, the bonding method is a mixture of sp 3 and sp 2 bonds, and has the characteristics of diamond and graphite. That is, it has the hardness and chemical stability of diamond, and has the slippery property of graphite. In addition, according to the production method, the bonding fraction of sp 3 and sp 2 can be adjusted. By controlling the bonding fraction, a diamond-like carbon thin film close to diamond can be made, or a diamond-like carbon thin film can be made close to graphite. Due to these physical and chemical properties, diamond-like carbon thin films are spotlighted in various industries as coatings.
본 발명의 목적은 항복전압을 증가시키고, 누선전류를 감소시키면서도 순방향 특성이 저하되지 않도록 다이아몬드상 카본 박막 패시배이션을 수행하는 질화물계 반도체 소자 및 그 제조 방법을 제공함에 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a nitride-based semiconductor device and a method of manufacturing the same, which perform a diamond-like carbon thin film passivation so as to increase the breakdown voltage and reduce the leakage current while not reducing the forward characteristics.
본 발명의 일 실시 예에 따른 질화물계 반도체 소자는, 질화물계 반도체층, 상기 질화물계 반도체층 상의 일 측에 형성된 캐소드 전극, 상기 질화물계 반도체층 상의 타 측에 상기 캐소드 전극과 이격 형성된 애노드 전극, 및 상기 캐소드 전극과 상기 애노드 전극 사이에 상기 질화물계 반도체층 상의 노출부위 상에 형성되는 다이아몬드상 카본 박막(Diamond-Like Carbon, DLC) 패시배이션층을 포함한다. According to an embodiment of the present disclosure, a nitride based semiconductor device may include a nitride based semiconductor layer, a cathode electrode formed on one side of the nitride based semiconductor layer, an anode electrode spaced apart from the cathode electrode on the other side of the nitride based semiconductor layer, And a diamond-like carbon thin film (DLC) passivation layer formed on an exposed portion of the nitride based semiconductor layer between the cathode electrode and the anode electrode.
또한, 상기 실시 예에서 상기 질화물계 반도체층은, 절연성의 기판, 상기 기판상에 형성되며 제1질화물계 반도체의 에피구조를 성장시키기 위해 형성되는 결정핵 생성층, 상기 결정핵 생성층 상에 형성되며 제1질화물계 반도체인 버퍼층, 및 상기 버퍼층 상에 형성되며 상기 버퍼층과의 사이에 2차원 전자가스층을 형성하고 제2질화물계 반도체인 장벽층을 포함할 수 있다. 나아가, 상기 장벽층 상에 GaN으로 형성되는 캡층을 더 포함하며, 상기 버퍼층은 GaN으로 형성되고, 상기 장벽층은 AlGaN으로 형성될 수 있다.In the above embodiment, the nitride-based semiconductor layer may be formed on an insulating substrate, a crystal nucleation layer formed on the substrate, and formed on the substrate to form an epi structure of the first nitride-based semiconductor. And a buffer layer which is a first nitride semiconductor, and a barrier layer which is formed on the buffer layer and forms a two-dimensional electron gas layer between the buffer layer and the second nitride semiconductor. Furthermore, the capping layer may further include a cap layer formed of GaN on the barrier layer, wherein the buffer layer may be formed of GaN, and the barrier layer may be formed of AlGaN.
본 발명의 일 실시 예에 따른 질화물계 반도체 소자 제조 방법은, 질화물계 반도체층을 형성하는 단계, 상기 질화물계 반도체층 상의 일 측에 캐소드 전극을 형성하는 단계, 상기 질화물계 반도체층 상면의 타 측에 상기 캐소드 전극과 이격된 애노드 전극을 형성하는 단계, 및 상기 캐소드 전극과 상기 애노드 전극 사이에 상기 질화물계 반도체층 상의 노출부위 상에 다이아몬드상 카본 박막(Diamond-Like Carbon) 패시배이션층을 형성하는 단계를 포함한다.In the method of manufacturing a nitride-based semiconductor device according to an embodiment of the present invention, forming a nitride-based semiconductor layer, forming a cathode electrode on one side on the nitride-based semiconductor layer, the other side of the upper surface of the nitride-based semiconductor layer Forming an anode electrode spaced apart from the cathode electrode, and forming a diamond-like carbon passivation layer on an exposed portion of the nitride based semiconductor layer between the cathode electrode and the anode electrode It includes a step.
또한, 상기 실시 예에서 상기 질화물계 반도체 층을 형성하는 단계는, 절연성의 기판상에 제1질화물계 반도체의 에피구조를 성장시키기 위한 결정핵 생성층을 형성하는 단계, 상기 결정핵 생성층 상에 제1질화물계 반도체인 버퍼층을 형성하는 단계, 및 상기 버퍼층과의 사이에 2차원 전자가스층을 형성하는 제2질화물계 반도체인 장벽층을 상기 버퍼층 상에 형성하는 단계를 포함할 수 있다. 나아가, 상기 장벽층 상에 GaN 반도체인 캡층을 형성하는 단계를 더 포함할 수 있으며, 상기 버퍼층은 GaN으로 형성하고, 상기 장벽층은 AlGaN으로 형성할 수 있다.In the above embodiment, the forming of the nitride based semiconductor layer may include: forming a crystal nucleation layer for growing an epitaxial structure of the first nitride semiconductor on an insulating substrate; Forming a buffer layer of a first nitride-based semiconductor, and forming a barrier layer of a second nitride-based semiconductor to form a two-dimensional electron gas layer between the buffer layer on the buffer layer. Furthermore, the method may further include forming a cap layer, which is a GaN semiconductor, on the barrier layer, wherein the buffer layer may be formed of GaN, and the barrier layer may be formed of AlGaN.
또한, 상기 실시 예에서 다이아몬드상 카본 박막 패시배이션층을 형성하는 단계에서, 다이아몬드상 카본 박막 패시배이션층은 20sccm의 메탄 및 80sccm의 수소를 이용하여 RF-PECVD에 의해 형성할 수 있으며, RF-PECVD를 이용하여 20 내지 25℃에서 1Torr의 압력하에 100W의 RF-전력으로 형성할 수 있다.In addition, in the step of forming a diamond-like carbon thin film passivation layer in the embodiment, the diamond-like carbon thin film passivation layer may be formed by RF-PECVD using 20sccm of methane and 80sccm of hydrogen, RF PECVD can be used to form 100 W of RF-power at 20-25 ° C. under a pressure of 1 Torr.
본 발명에 따르면, 다이아몬드상 카본 박막(Diamond Like-Carbon) 패시배이 션을 수행하여 질화물계 반도체 소자의 표면 상태를 개선함으로써, 질화물계 반도체 소자의 항복전압을 증가시키고, 누선전류를 감소시키면서도 순방향 특성을 유지하는 장점이 있다.According to the present invention, by performing a diamond like-carbon passivation to improve the surface state of the nitride-based semiconductor device, the breakdown voltage of the nitride-based semiconductor device increases, while reducing the leakage current, the forward characteristics It has the advantage of maintaining.
하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
도 1은 본 발명의 일 실시 예에 따른 질화물계 반도체 소자의 단면을 도시한 단면도이다.1 is a cross-sectional view showing a cross section of a nitride-based semiconductor device according to an embodiment of the present invention.
본 발명의 일 실시 예에 따른 질화물계 반도체 소자는 질화물계 반도체 층(10), 상기 질화물계 반도체층(10) 상의 일 측에 형성된 캐소드 전극(cathode electrode)(16), 상기 질화물계 반도체층(10) 상의 타 측에 상기 캐소드 전극(16)과 이격 형성된 애노드 전극(anode electrode)(17), 및 상기 캐소드 전극(16)과 상기 애노드 전극(17) 사이에 상기 질화물계 반도체층(10) 상의 노출부위 상에 형성되는 다이아몬드상 카본 박막(Diamond-Like Carbon) 패시배이션층(18)을 포함한다.In the nitride-based semiconductor device according to an embodiment of the present invention, a nitride-based
도 1에 도시된 바와 같이, 상기 실시 예에 따른 질화물계 반도체에서 상기 질화물계 반도체 층(10)은 절연성의 기판(11), 상기 기판(11) 상에 형성되며 제1질화물계 반도체의 에피구조를 성장시키기 위해 형성되는 결정핵 생성층(12), 상기 결정핵 생성층(12) 상에 형성되며 제1질화물계 반도체인 버퍼층(13), 및 상기 버퍼층(13) 상에 형성되며 상기 버퍼층(13)과의 사이에 2차원 전자가스층(19)을 형성하고 제2질화물계 반도체인 장벽층(14)을 포함할 수 있다. 또한, 상기 장벽층(14) 상에 형성되며 도핑되지 않는 GaN 캡층(15)을 포함할 수도 있다.As illustrated in FIG. 1, in the nitride based semiconductor according to the embodiment, the nitride based
상기 기판(11)은 절연성의 기판이지만 고저항성을 갖거나 n형 또는 p형으로 도핑될 수 있다. 예를 들면, 상기 기판(11)을 이루는 재료로는 4H 실리콘 카바이드(silicon carbide)일 수 있으며, 실리콘, 사파이어, 알루미늄 질화물, 알루미늄 갈륨 질화물, 갈륨 질화물, GaAs, ZnO 또는 InP 등이 될 수 있다.The
상기 결정핵 생성층(12)은 상기 기판(11)과 상기 기판(11) 상에 형성되는 질화물계 반도체 사이의 결정 격자 부정합으로 인한 결함을 최소화하기 위해 사용하는 것으로서, 사용하는 기판 및 반도체의 종류에 따라 적절한 결정핵 생성층이 적용될 수 있다. 본 발명의 일 실시 예에 따르면 상기 결정핵 생성층(12)은 AlN으로 형성될 수 있다.The
본 발명의 일 실시 예에 따르면, 상기 제1질화물계 반도체인 버퍼층(13) 및 제2질화물계 반도체인 장벽층(14)은 AlGaN/GaN 층의 이종접합 구조로 형성될 수 있 다. 상기 버퍼층(13)은 철(Fe)이 도핑된 GaN으로 이루어질 수 있으며, 두께는 3㎛가 될 수 있다. 또한, 상기 장벽층(14)은 AlGaN으로 이루어질 수 있으며, 각 원소(Al, Ga 및 N)는 다양한 조성비로 이루어질 수 있으며, 바람직하게는 Al0 .26Ga0 .74N이 될 수 있고, 두께는 30㎚가 될 수 있다. 상기 GaN 버퍼층(13) 및 AlGaN 장벽층(14)은 다양한 증착 방법을 통해 형성될 수 있으며, 예를 들어 메탈 유기 화학 기상 증착 방법을 이용하여 형성될 수 있다.According to an embodiment of the present invention, the first nitride-based
AlGaN은 GaN보다 밴드갭(band-gap)이 더 크며, 상기 실시 예에 따른, GaN 버퍼층(13)과 AlGaN 장벽층(14) 사이에는 2차원 전자 가스 농도를 갖는 채널이 형성된다. 상기 2차원 전자 가스층(19)은 높은 전자 이동도(mobility)를 갖고, 고주파수에서 매우 높은 상호전달컨덕턴스를 제공한다. AlGaN/GaN 웨이퍼는 ICP-RIE(Inductively Coupled Plasma-Reactive Ion Etching)를 사용하여 메사구조(mesa)를 형성할 수 있으며, 이는 소자 사이를 분리하는 역할을 한다.AlGaN has a larger band-gap than GaN, and a channel having a two-dimensional electron gas concentration is formed between the
상기 캡층(15)은 항복전압(breakdown voltage) 및 표면 누설전류(leakage current) 특성을 개선하기 위한 에피택셜층으로, 상기 버퍼층(13) 및 장벽층(14)을 도핑하지 않는(undoped) 경우에 소자의 항복전압을 더 높일 수 있다. 본 발명의 일 실시 예에 따라 상기 장벽층(14)의 상면에 상기 캡층(15)을 형성할 수도 있지만, 상기 캡층(15)은 소자 응용분야에 따라서 설계되지 않을 수도 있다.The
상기 캐소드 전극(16)은 상기 질화물계 반도체층(10) 상의 일 측에 형성된다. 상기 캐소드 전극(16)은 Ti/Al/Ni/Au으로 각각 20/80/20/100 ㎚씩 전자총 증발기(e-gun evaporator)를 이용하여 오믹 메탈(Ohmic metal)을 증착한다. 상기 오믹 메탈 증착 후, 리프트-오프(lift-off)를 이용하여 오믹 접합(contact)을 형성한다. 상기 오믹 접합 형성 후, 870℃의 질소 분위기에서 30초 동안 어닐링(annealing)을 함으로써 상기 캐소드 전극(16)을 형성할 수 있다.The
상기 애노드 전극(17)은 상기 질화물계 반도체층(10) 상의 타 측에 상기 캐소드 전극(16)과 이격되어 형성된다. 상기 애노드 전극(17)은 Ni/Au로 각각 30/150 ㎚씩 전자총 증발기(e-gun evaporator)를 이용하여 쇼트키 메탈(Schottky metal)을 증착한다. 상기 쇼트키 메탈 증착 후, 리프트-오프(lift-off)를 이용하여 쇼트키 접합을 형성한다. 상기 쇼트키 접합 형성 후, 다이아몬드상 카본 박막과의 점착(adhesion)을 위해 전극에 Ti를 50㎚만큼 증착시킬 수 있다.The
상기 다이아몬드상 카본 박막 패시배이션층(18)은 상기 캐소드 전극(16)과 상기 애노드 전극(17) 사이에 상기 질화물계 반도체층(10) 상의 노출부위 상에 형성되어, 상기 질화물계 반도체층(10)의 노출된 표면을 커버한다. 상기 다이아몬드상 카본 박막 패시배이션층(18)은 상기 질화물계 반도체층(10)의 노출된 표면을 커버하기 위해 상기 캐소드 전극(16) 및 상기 애노드 전극(17) 각각의 상부 표면 일부분에 형성될 수도 있다. The diamond-like carbon thin
형성된 상기 다이아몬드상 카본 박막 패시배이션층(18)은 상기 질화물계 반도체층 표면에서 발생하는 전자트랩 효과를 억제한다. 상기 다이아몬드상 카본 박막 패시배이션층(18)은 20sccm(standard cubic centimeters per minute)의 메탄(methane) 및 80sccm의 수소(hydrogen)를 이용하여 RF-PECVD에 의해 형성될 수 있다. 상기 RF-PECVD에 의한 다이아몬드상 카본 박막 패시배이션층(18)의 형성은 20 내지 25℃에서 1Torr의 압력 100W의 RF-전력으로 이루어질 수 있다.The formed diamond-like carbon thin
AlGaN/GaN 질화물계 반도체 소자는 패시배이션에 의해 표면 상태가 개선되어 전자트랩 효과가 억제된다. 패시배이션층의 재료로 다이아몬드상 카본 박막을 적용하는 경우 SiO2나 SiNX를 적용하는 경우와 비교하여, 높은 저항값, 높은 강도, 높은 항복전압 및 낮은 유전상수를 갖는 등 우수한 특성을 보인다.In the AlGaN / GaN nitride semiconductor device, the surface state is improved by passivation, thereby suppressing the electron trap effect. In the case of applying the diamond-like carbon thin film as the passivation layer material, compared with the case of applying SiO 2 or SiN X , it exhibits excellent characteristics such as high resistance value, high strength, high breakdown voltage and low dielectric constant.
또한, 상기 다이아몬드상 카본 박막 패시배이션층(18)은 상온에서 형성되기 때문에, 상기 다이아몬드상 카본 박막 패시배이션층(18)을 형성하는 공정은 상기 쇼트키 메탈과 GaN 계면에서의 쇼트키 접합에 영향을 미치지 않는다. 이러한 이유로, AlGaN/GaN 질화물계 반도체 소자에 대해서는 다이아몬드상 카본 박막이 SiO2나 SiNX보다 적절한 패시배이션 재료가 될 수 있다.In addition, since the diamond-like carbon thin
도 2는 본 발명의 일 실시 예에 따른 질화물계 반도체 소자 제조 방법의 각 단계를 도시한 순서도이다.2 is a flowchart illustrating each step of the method of manufacturing a nitride-based semiconductor device according to an embodiment of the present invention.
도 2에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 질화물계 반도체 소 자의 제조 방법은 먼저 질화물계 반도체층을 형성한다(S21). 상기 질화물계 반도체층은 다양한 구조의 질화물계 반도체층으로 형성할 수 있다. 본 발명의 일 실시 예에 따르면, 상기 질화물계 반도체층은 AlGaN/GaN 이종접합 구조로 형성할 수 있다.As shown in FIG. 2, in the method of manufacturing a nitride-based semiconductor device according to an embodiment of the present invention, a nitride-based semiconductor layer is first formed (S21). The nitride semiconductor layer may be formed of a nitride semiconductor layer having various structures. According to an embodiment of the present invention, the nitride-based semiconductor layer may be formed of an AlGaN / GaN heterojunction structure.
상기 질화물계 반도체층을 형성한 후, 상기 상기 질화물계 반도체층 상의 일 측에 캐소드 전극을 형성한다(S22). 상기 캐소드 전극은 상기 질화물계 반도체층 상의 일 측에 형성된다. 상기 캐소드 전극은 Ti/Al/Ni/Au으로 각각 20/80/20/100 ㎚씩 전자총 증발기를 이용하여 오믹 메탈을 증착한다. 상기 오믹 메탈 증착 후, 리프트-오프를 이용하여 오믹 접합을 형성한다. 상기 오믹 접합 형성 후, 870℃의 질소 분위기에서 30초 동안 어닐링을 함으로써 상기 캐소드 전극을 형성할 수 있다.After forming the nitride based semiconductor layer, a cathode electrode is formed on one side of the nitride based semiconductor layer (S22). The cathode electrode is formed on one side on the nitride based semiconductor layer. The cathode electrode is Ti / Al / Ni / Au and deposits ohmic metal using an electron gun evaporator at 20/80/20/100 nm, respectively. After the ohmic metal deposition, lift-off is used to form an ohmic junction. After forming the ohmic junction, the cathode electrode may be formed by annealing for 30 seconds in a nitrogen atmosphere of 870 ℃.
상기 캐소드 전극 형성 후, 상기 질화물계 반도체층 상면의 타 측에 상기 캐소드 전극과 이격된 애노드 전극을 형성한다(S23). 상기 애노드 전극은 상기 질화물계 반도체층 상의 타 측에 상기 캐소드 전극과 이격되어 형성된다. 상기 애노드 전극은 Ni/Au로 각각 30/150 ㎚씩 전자총 증발기를 이용하여 쇼트키 메탈을 증착한다. 상기 쇼트키 메탈 증착 후, 리프트-오프를 이용하여 쇼트키 접합을 형성한다. 상기 쇼트키 접합 형성 후, 다이아몬드상 카본 박막과의 점착을 위해 전극에 Ti를 50㎚만큼 증착시킬 수 있다.After forming the cathode electrode, an anode electrode spaced apart from the cathode electrode is formed on the other side of the nitride-based semiconductor layer (S23). The anode electrode is formed spaced apart from the cathode electrode on the other side of the nitride-based semiconductor layer. The anode electrode is deposited Ni / Au by using a gun gun evaporator 30/150 nm respectively. After the Schottky metal deposition, a lift-off is used to form a Schottky junction. After forming the Schottky junction, Ti may be deposited on the electrode by 50 nm for adhesion with the diamond-like carbon thin film.
상기 애노드 전극 형성 후, 상기 캐소드 전극과 상기 애노드 전극 사이에 상기 질화물계 반도체층 상의 노출부위 상에 다이아몬드상 카본 박막(Diamond-Like Carbon) 패시배이션층을 형성한다(S24). 상기 다이아몬드상 카본 박막 패시배이션층은 상기 캐소드 전극과 상기 애노드 전극 사이에 상기 질화물계 반도체층 상의 노출부위 상에 형성되어, 상기 질화물계 반도체층의 노출된 표면을 커버한다. 상기 다이아몬드상 카본 박막 패시배이션층은 상기 질화물계 반도체층의 노출된 표면을 커버하기 위해 상기 캐소드 전극 및 상기 애노드 전극 각각의 상부 표면 일부분에 형성될 수도 있다. After forming the anode electrode, a diamond-like carbon passivation layer is formed on an exposed portion of the nitride based semiconductor layer between the cathode electrode and the anode electrode (S24). The diamond-like carbon thin film passivation layer is formed on the exposed portion on the nitride based semiconductor layer between the cathode electrode and the anode electrode to cover the exposed surface of the nitride based semiconductor layer. The diamond-like carbon thin film passivation layer may be formed on a portion of the upper surface of each of the cathode electrode and the anode electrode to cover the exposed surface of the nitride based semiconductor layer.
형성된 상기 다이아몬드상 카본 박막 패시배이션층은 상기 질화물계 반도체층 표면에서 발생하는 전자트랩 효과를 억제한다. 패시배이션층의 재료로 다이아몬드상 카본 박막을 적용하는 경우 SiO2나 SiNX를 적용하는 경우와 비교하여, 높은 저항값, 높은 강도, 높은 항복전압 및 낮은 유전상수를 갖는 등 우수한 특성을 보인다. 상기 다이아몬드상 카본 박막 패시배이션층(18)은 20sccm(standard cubic centimeters per minute)의 메탄(methane) 및 80sccm의 수소(hydrogen)를 이용하여 RF-PECVD에 의해 형성될 수 있다. 상기 RF-PECVD에 의한 다이아몬드상 카본 박막 패시배이션층의 형성은 20 내지 25℃에서 1Torr의 압력 100W의 RF-전력으로 이루어질 수 있다.The diamond-like carbon thin film passivation layer formed suppresses the electron trap effect generated on the surface of the nitride based semiconductor layer. In the case of applying the diamond-like carbon thin film as the passivation layer material, compared with the case of applying SiO 2 or SiN X , it exhibits excellent characteristics such as high resistance value, high strength, high breakdown voltage and low dielectric constant. The diamond-like carbon thin
또한, 상기 다이아몬드상 카본 박막 패시배이션층은 상온에서 형성되기 때문에, 상기 다이아몬드상 카본 박막 패시배이션층을 형성하는 공정은 상기 쇼트키 메 탈과 GaN 계면에서의 쇼트키 접합에 영향을 미치지 않는다. 이러한 이유로, AlGaN/GaN 질화물계 반도체 소자에 대해서는 다이아몬드상 카본 박막이 SiO2나 SiNX보다 적절한 패시배이션 재료가 될 수 있다.In addition, since the diamond-like carbon thin film passivation layer is formed at room temperature, the step of forming the diamond-like carbon thin film passivation layer does not affect the Schottky bonding at the Schottky metal and GaN interface. . For this reason, for AlGaN / GaN nitride based semiconductor devices, diamond-like carbon thin films can be a more suitable passivation material than SiO 2 or SiN X.
도 3은 본 발명의 다른 실시 예에 따른 질화물계 반도체 소자 제조 방법의 각단계를 도시한 순서도이다.3 is a flowchart illustrating each step of the method for manufacturing a nitride-based semiconductor device according to another embodiment of the present invention.
도 3에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 질화물계 반도체 소자의 제조 방법은 먼저 절연성의 기판상에 제1질화물계 반도체의 에피구조를 성장시키기 위한 결정핵 생성층을 형성한다(S31). 상기 기판은 절연성의 기판이지만 고저항성을 갖거나 n형 또는 p형으로 도핑될 수 있다. 예를 들면, 상기 기판을 이루는 재료로는 4H 실리콘 카바이드(silicon carbide)일 수 있으며, 실리콘, 사파이어, 알루미늄 질화물, 알루미늄 갈륨 질화물, 갈륨 질화물, GaAs, ZnO 또는 InP 등이 될 수 있다.As shown in FIG. 3, the method of manufacturing a nitride semiconductor device according to an embodiment of the present invention first forms a crystal nucleation layer for growing an epi structure of a first nitride semiconductor on an insulating substrate ( S31). The substrate is an insulating substrate but may have high resistance or be doped with n-type or p-type. For example, the material constituting the substrate may be 4H silicon carbide, and may be silicon, sapphire, aluminum nitride, aluminum gallium nitride, gallium nitride, GaAs, ZnO, InP, or the like.
상기 결정핵 생성층은 상기 기판과 상기 기판상에 형성되는 질화물계 반도체 사이의 결정 격자 부정합으로 인한 결함을 최소화하기 위해 사용하는 것으로서, 사용하는 기판 및 반도체의 종류에 따라 적절한 결정핵 생성층이 적용될 수 있다. 본 발명의 일 실시 예에 따르면 상기 결정핵 생성층은 AlN으로 형성될 수 있다.The crystal nucleation layer is used to minimize defects due to crystal lattice mismatch between the substrate and the nitride semiconductor formed on the substrate, and an appropriate crystal nucleation layer is applied according to the type of substrate and semiconductor used. Can be. According to an embodiment of the present invention, the crystal nucleation layer may be formed of AlN.
상기 결정핵 생성층 형성 후, 상기 결정핵 생성층 상에 제1질화물계 반도체 인 버퍼층을 형성한다(S32). 상기 버퍼층은 철(Fe)이 도핑된 GaN으로 이루어질 수 있으며, 두께는 3㎛가 될 수 있다. 상기 GaN 버퍼층은 다양한 증착 방법을 통해 형성될 수 있으며, 예를 들어 메탈 유기 화학 기상 증착 방법을 이용하여 형성될 수 있다.After forming the crystal nucleation layer, a first nitride-based semiconductor phosphor buffer layer is formed on the crystal nucleation layer (S32). The buffer layer may be made of GaN doped with iron (Fe), and may have a thickness of 3 μm. The GaN buffer layer may be formed through various deposition methods, and for example, may be formed using a metal organic chemical vapor deposition method.
상기 버퍼층 형성 후, 상기 버퍼층과의 사이에 2차원 전자가스층을 형성하는 제2질화물계 반도체인 장벽층을 상기 버퍼층 상에 형성한다(S33).상기 장벽층은 AlGaN으로 이루어질 수 있으며, 각 원소(Al, Ga 및 N)는 다양한 조성비로 이루어질 수 있으며, 바람직하게는 Al0 .26Ga0 .74N이 될 수 있고, 두께는 30㎚가 될 수 있다. 상기 AlGaN 장벽층은 다양한 증착 방법을 통해 형성될 수 있으며, 예를 들어 메탈 유기 화학 기상 증착 방법을 이용하여 형성될 수 있다.After the formation of the buffer layer, a barrier layer, which is a second nitride-based semiconductor forming a two-dimensional electron gas layer between the buffer layer, is formed on the buffer layer (S33). The barrier layer may be made of AlGaN, and each element ( Al, Ga, and N) may be of various compositions, and preferably may be a Al 0 .26 Ga 0 .74 N, the thickness may be a 30㎚. The AlGaN barrier layer may be formed through various deposition methods, for example, using a metal organic chemical vapor deposition method.
상기 버퍼층 형성 후, 상기 장벽층 상에 GaN 반도체인 캡층을 형성한다(S34). 상기 캡층은 항복전압 및 표면 누설전류 특성을 개선하기 위한 에피택셜층으로, 상기 버퍼층 및 장벽층을 도핑하지 않는 경우에 소자의 항복전압을 더 높일 수 있다. 본 발명의 일 실시 예에 따라 상기 장벽층의 상면에 상기 캡층을 형성할 수도 있지만, 상기 캡층은 소자 응용분야에 따라서 설계되지 않을 수도 있다.After forming the buffer layer, a cap layer, which is a GaN semiconductor, is formed on the barrier layer (S34). The cap layer is an epitaxial layer for improving breakdown voltage and surface leakage current characteristics, and may further increase breakdown voltage of the device when the buffer layer and the barrier layer are not doped. According to an embodiment of the present invention, the cap layer may be formed on the top surface of the barrier layer, but the cap layer may not be designed according to a device application.
AlGaN은 GaN보다 밴드갭이 더 크며, 상기 실시 예에 따른, GaN 버퍼층과 AlGaN 장벽층 사이에는 2차원 전자 가스 농도를 갖는 채널이 형성된다. 상기 2차원 전자 가스층은 높은 전자 이동도를 갖고, 고주파수에서 매우 높은 상호전달컨덕턴스를 제공한다. AlGaN/GaN 웨이퍼는 ICP-RIE를 사용하여 메사구조를 형성할 수 있으며, 이는 소자 사이를 분리하는 역할을 한다.AlGaN has a larger band gap than GaN, and according to the embodiment, a channel having a two-dimensional electron gas concentration is formed between the GaN buffer layer and the AlGaN barrier layer. The two-dimensional electron gas layer has high electron mobility and provides very high interconductance at high frequencies. AlGaN / GaN wafers can form mesa structures using ICP-RIE, which serves to separate the devices.
상기 장벽층 또는 캡층을 형성한 후, 상기 상기 질화물계 반도체층 상의 일 측에 캐소드 전극을 형성한다(S35). 상기 캐소드 전극은 상기 질화물계 반도체층 상의 일 측에 형성된다. 상기 캐소드 전극은 Ti/Al/Ni/Au으로 각각 20/80/20/100 ㎚씩 전자총 증발기를 이용하여 오믹 메탈을 증착한다. 상기 오믹 메탈 증착 후, 리프트-오프를 이용하여 오믹 접합을 형성한다. 상기 오믹 접합 형성 후, 870℃의 질소 분위기에서 30초 동안 어닐링을 함으로써 상기 캐소드 전극을 형성할 수 있다.After forming the barrier layer or the cap layer, a cathode is formed on one side of the nitride based semiconductor layer (S35). The cathode electrode is formed on one side on the nitride based semiconductor layer. The cathode electrode is Ti / Al / Ni / Au and deposits ohmic metal using an electron gun evaporator at 20/80/20/100 nm, respectively. After the ohmic metal deposition, lift-off is used to form an ohmic junction. After forming the ohmic junction, the cathode electrode may be formed by annealing for 30 seconds in a nitrogen atmosphere of 870 ℃.
상기 캐소드 전극 형성 후, 상기 질화물계 반도체층 상면의 타 측에 상기 캐소드 전극과 이격된 애노드 전극을 형성한다(S36). 상기 애노드 전극은 상기 질화물계 반도체층 상의 타 측에 상기 캐소드 전극과 이격되어 형성된다. 상기 애노드 전극은 Ni/Au로 각각 30/150 ㎚씩 전자총 증발기를 이용하여 쇼트키 메탈을 증착한다. 상기 쇼트키 메탈 증착 후, 리프트-오프를 이용하여 쇼트키 접합을 형성한다. 상기 쇼트키 접합 형성 후, 다이아몬드상 카본 박막과의 점착을 위해 전극에 Ti를 50㎚만큼 증착시킬 수 있다.After forming the cathode electrode, an anode electrode spaced apart from the cathode electrode is formed on the other side of the nitride-based semiconductor layer (S36). The anode electrode is formed spaced apart from the cathode electrode on the other side of the nitride-based semiconductor layer. The anode electrode is deposited Ni / Au by using a gun gun evaporator 30/150 nm respectively. After the Schottky metal deposition, a lift-off is used to form a Schottky junction. After forming the Schottky junction, Ti may be deposited on the electrode by 50 nm for adhesion with the diamond-like carbon thin film.
상기 애노드 전극 형성 후, 상기 캐소드 전극과 상기 애노드 전극 사이에 상기 질화물계 반도체층 상의 노출부위 상에 다이아몬드상 카본 박막(Diamond-Like Carbon) 패시배이션층을 형성한다(S37). 상기 다이아몬드상 카본 박막 패시배이션층은 상기 캐소드 전극과 상기 애노드 전극 사이에 상기 질화물계 반도체층 상의 노출부위 상에 형성되어, 상기 질화물계 반도체층의 노출된 표면을 커버한다. 상기 다이아몬드상 카본 박막 패시배이션층은 상기 질화물계 반도체층의 노출된 표면을 커버하기 위해 상기 캐소드 전극 및 상기 애노드 전극 각각의 상부 표면 일부분에 형성될 수도 있다. After the formation of the anode electrode, a diamond-like carbon passivation layer is formed on an exposed portion of the nitride based semiconductor layer between the cathode electrode and the anode electrode (S37). The diamond-like carbon thin film passivation layer is formed on the exposed portion on the nitride based semiconductor layer between the cathode electrode and the anode electrode to cover the exposed surface of the nitride based semiconductor layer. The diamond-like carbon thin film passivation layer may be formed on a portion of the upper surface of each of the cathode electrode and the anode electrode to cover the exposed surface of the nitride based semiconductor layer.
형성된 상기 다이아몬드상 카본 박막 패시배이션층은 상기 질화물계 반도체층 표면에서 발생하는 전자트랩 효과를 억제한다. 패시배이션층의 재료로 다이아몬드상 카본 박막을 적용하는 경우 SiO2나 SiNX를 적용하는 경우와 비교하여, 높은 저항값, 높은 강도, 높은 항복전압 및 낮은 유전상수를 갖는 등 우수한 특성을 보인다. 상기 다이아몬드상 카본 박막 패시배이션층(18)은 20sccm(standard cubic centimeters per minute)의 메탄(methane) 및 80sccm의 수소(hydrogen)를 이용하여 RF-PECVD에 의해 형성될 수 있다. 상기 RF-PECVD에 의한 다이아몬드상 카본 박막 패시배이션층의 형성은 20 내지 25℃에서 1Torr의 압력 100W의 RF-전력으로 이루어질 수 있다.The diamond-like carbon thin film passivation layer formed suppresses the electron trap effect generated on the surface of the nitride based semiconductor layer. In the case of applying the diamond-like carbon thin film as the passivation layer material, compared with the case of applying SiO 2 or SiN X , it exhibits excellent characteristics such as high resistance value, high strength, high breakdown voltage and low dielectric constant. The diamond-like carbon thin
또한, 상기 다이아몬드상 카본 박막 패시배이션층은 상온에서 형성되기 때문에, 상기 다이아몬드상 카본 박막 패시배이션층을 형성하는 공정은 상기 쇼트키 메 탈과 GaN 계면에서의 쇼트키 접합에 영향을 미치지 않는다. 이러한 이유로, AlGaN/GaN 질화물계 반도체 소자에 대해서는 다이아몬드상 카본 박막이 SiO2나 SiNX보다 적절한 패시배이션 재료가 될 수 있다.In addition, since the diamond-like carbon thin film passivation layer is formed at room temperature, the step of forming the diamond-like carbon thin film passivation layer does not affect the Schottky bonding at the Schottky metal and GaN interface. . For this reason, for AlGaN / GaN nitride based semiconductor devices, diamond-like carbon thin films can be a more suitable passivation material than SiO 2 or SiN X.
도 4 내지 도 6에서는 본 발명에 따른 다이아몬드상 카본 박막 패시배이션층을 적용한 질화물계 반도체 소자에 대한 항복전압, 누설전류 및 순방향 특성을 도표를 통해 설명한다.4 to 6 illustrate a breakdown voltage, a leakage current, and a forward characteristic of a nitride-based semiconductor device to which a diamond-like carbon thin film passivation layer according to the present invention is applied.
도 4는 본 발명과 종래 발명의 소자에 대한 항복전압 특성을 비교한 도표이다.4 is a chart comparing breakdown voltage characteristics of the device of the present invention and the conventional invention.
도 4에서 수평축은 전압(단위 V)을 수직축은 전류(단위 ㎃/㎜)를 나타낸다. 도 4에 도시된 바와 같이, 패시배이션을 적용하지 않은 종래의 반도체 소자의 경우(41) 항복전압은 204V이다. 반면, 도 3에 설명된 실시 예에 따른 반도체 소자의 경우(42)는 항복전압이 1422V이다. 즉, 본 발명에 따른 반도체 소자의 경우 종래 기술과 대비하여 약 7배의 항복전압 특성을 나타낸다. 또한, 이산화규소(SiO2)로 패시배이션을 적용한 경우의 항복전압인 497V에 비교해도 큰 항복전압 값을 갖는 것을 확인할 수 있다.In FIG. 4, the horizontal axis represents voltage (unit V) and the vertical axis represents current (unit ㎃ / mm). As shown in FIG. 4, in the case of the conventional semiconductor device without
도 5는 본 발명과 종래 발명의 소자에 대한 누설전류 특성을 비교한 도표이다.Figure 5 is a chart comparing the leakage current characteristics for the device of the present invention and the conventional invention.
도 5에서 수평축은 전압(단위 V)을 수직축은 전류(단위 ㎃/㎜)를 나타낸다. 도 5에 도시된 바와 같이, 패시배이션을 적용하지 않은 종래의 반도체 소자의 경우(51) 역방향 바이어스(reverse bias)가 100V일 때의 누설전류는 1.85 ㎃/㎜이다. 반면, 도 3의 실시 예에 따른 반도체 소자의 경우(52)는 역방향 바이어스(reverse bias)가 100V일 때의 누설전류는 44.8 ㎂/㎜이다. 즉, 본 발명에 따른 반도체 소자의 경우 종래 기술과 대비하여 약 1/41에 해당하는 누설전류 특성을 나타낸다.In FIG. 5, the horizontal axis represents voltage (unit V) and the vertical axis represents current (unit ㎃ / mm). As shown in Fig. 5, in the case of the conventional semiconductor device without applying passivation (51), the leakage current when the reverse bias is 100V is 1.85 mA / mm. On the other hand, in the
또한, 도 5에 도시된 바와 같이, 본 발명에 따른 반도체 소자의 전류 곡선(52)을 살펴보면 비교적 평탄하게 유지되는 것을 확인할 수 있다. 이는 다이아몬드상 카본 박막 패시배이션 이후 본 발명에 따른 반도체 소자의 역방향 차단(reverse blocking) 특성이 현저하게 개선되었다는 것을 의미한다. 즉, 높은 저항값 및 낮은 유전상수와 같은 우수한 유전 특성에 의해 반도체 소자 표면에서 발생하는 전자 트랩 효과가 현저하게 억제되었음을 나타낸다.In addition, as shown in Figure 5, looking at the
도 6은 본 발명과 종래 발명의 소자에 대한 순방향 전류-전압 특성을 비교한 도표이다.6 is a chart comparing forward current-voltage characteristics for the device of the present invention and the prior art.
도 6에서 수평축은 전압(단위 V)을 수직축은 전류(단위 ㎃/㎜)를 나타낸다. 도 6에 도시된 바와 같이 5V의 순방향 바이어스 인가시, 패시배이션을 적용하지 않은 종래의 반도체 소자(61)의 전류값은 203㎃/㎜이며, 도 3의 실시 예에 따른 반도체 소자의 경우(62)는 174㎃/㎜로 차이가 거의 없음을 확인할 수 있다. 즉, 다이아몬드상 카본 박막 패시배이션 후에도 순방향 특성의 차이가 없음을 확인할 수 있 다.In FIG. 6, the horizontal axis represents voltage (unit V) and the vertical axis represents current (unit ㎃ / mm). As shown in FIG. 6, when a forward bias of 5 V is applied, the current value of the
도 4 내지 도 6을 통해서, 본 발명에 따라 질화물계 반도체 소자에 다이아몬드상 카본 박막 패시배이션을 적용한 경우, 항복전압은 증가하고 누설전류는 감소하여 역방향 특성이 현저히 개선되지만, 순방향 특성은 그대로 유지하는 것을 확인할 수 있다.4 to 6, when the diamond-like carbon thin film passivation is applied to the nitride-based semiconductor device according to the present invention, the breakdown voltage is increased and the leakage current is decreased to significantly improve the reverse characteristic, but the forward characteristic is maintained. You can see that.
한편 이상에서는 본 발명의 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims below, but also by those equivalent to the claims.
도 1은 본 발명의 일 실시 예에 따른 질화물계 반도체 소자의 단면도,1 is a cross-sectional view of a nitride based semiconductor device according to an embodiment of the present invention;
도 2는 본 발명의 일 실시 예에 따른 질화물계 반도체 소자 제조 방법의 각 단계를 도시한 순서도,2 is a flow chart showing each step of the nitride-based semiconductor device manufacturing method according to an embodiment of the present invention,
도 3은 본 발명의 다른 실시 예에 따른 질화물계 반도체 소자 제조 방법의 각단계를 도시한 순서도,3 is a flow chart showing each step of the nitride-based semiconductor device manufacturing method according to another embodiment of the present invention,
도 4는 본 발명과 종래 발명의 소자에 대한 항복전압 특성을 도시한 도표,4 is a diagram showing the breakdown voltage characteristics of the device of the present invention and the conventional invention;
도 5는 본 발명과 종래 발명의 소자에 대한 누설전류 특성을 도시한 도표,5 is a diagram showing the leakage current characteristics of the device of the present invention and the conventional invention,
도 6은 본 발명과 종래 발명의 소자에 대한 순방향 전류-전압 특성을 도시한 도표.6 is a diagram showing forward current-voltage characteristics for the device of the present invention and prior art.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090130682A KR101027138B1 (en) | 2009-12-24 | 2009-12-24 | Nitride based semiconductor device employing dlc passivation and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090130682A KR101027138B1 (en) | 2009-12-24 | 2009-12-24 | Nitride based semiconductor device employing dlc passivation and method for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101027138B1 true KR101027138B1 (en) | 2011-04-05 |
Family
ID=44049646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090130682A KR101027138B1 (en) | 2009-12-24 | 2009-12-24 | Nitride based semiconductor device employing dlc passivation and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101027138B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101435937B1 (en) * | 2013-04-15 | 2014-11-03 | 홍익대학교 산학협력단 | Schottky barrier diode and manufacturing method for the same |
| US9117890B2 (en) | 2012-10-09 | 2015-08-25 | Samsung Electronics Co., Ltd. | High-electron mobility transistor and method of manufacturing the same |
| CN113838816A (en) * | 2021-09-29 | 2021-12-24 | 太原理工大学 | Preparation method of gallium nitride-based diode device with diamond passivation layer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163334A (en) | 1997-11-28 | 1999-06-18 | Furukawa Electric Co Ltd:The | Gan insulated gate type transistor and forming method thereof |
| US20070018171A1 (en) | 2005-07-20 | 2007-01-25 | Christopher Harris | Semiconductor device and a method for production thereof |
-
2009
- 2009-12-24 KR KR1020090130682A patent/KR101027138B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11163334A (en) | 1997-11-28 | 1999-06-18 | Furukawa Electric Co Ltd:The | Gan insulated gate type transistor and forming method thereof |
| US20070018171A1 (en) | 2005-07-20 | 2007-01-25 | Christopher Harris | Semiconductor device and a method for production thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9117890B2 (en) | 2012-10-09 | 2015-08-25 | Samsung Electronics Co., Ltd. | High-electron mobility transistor and method of manufacturing the same |
| KR101435937B1 (en) * | 2013-04-15 | 2014-11-03 | 홍익대학교 산학협력단 | Schottky barrier diode and manufacturing method for the same |
| CN113838816A (en) * | 2021-09-29 | 2021-12-24 | 太原理工大学 | Preparation method of gallium nitride-based diode device with diamond passivation layer |
| CN113838816B (en) * | 2021-09-29 | 2024-02-02 | 太原理工大学 | Preparation method of gallium nitride-based diode device with diamond passivation layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180233590A1 (en) | Field effect transistor and multilayered epitaxial film for use in preparation of field effect transistor | |
| US9166033B2 (en) | Methods of passivating surfaces of wide bandgap semiconductor devices | |
| US7709859B2 (en) | Cap layers including aluminum nitride for nitride-based transistors | |
| JP5587564B2 (en) | Field effect transistor and method of manufacturing field effect transistor | |
| US20080079009A1 (en) | Semiconductor device | |
| KR101008272B1 (en) | Normally off nitride high electron mobility transistor and method for manufacturing thereof | |
| WO2007097264A1 (en) | Semiconductor element | |
| US20090045439A1 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
| WO2013019329A4 (en) | Iii-nitride metal insulator semiconductor field effect transistor | |
| US20230402525A1 (en) | Manufacturing method for n-polar gan transistor structure and semiconductor structure | |
| US10332975B2 (en) | Epitaxial substrate for semiconductor device and method for manufacturing same | |
| KR20150091705A (en) | Nitride semiconductor and method thereof | |
| KR101207701B1 (en) | GaN SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME | |
| KR101027138B1 (en) | Nitride based semiconductor device employing dlc passivation and method for fabricating the same | |
| KR101103774B1 (en) | Nitride based semiconductor device employing recessed gate edge structure and method for fabricating the same | |
| Choi et al. | High breakdown voltage C-doped GaN-on-sapphire HFETs with a low specific on-resistance | |
| KR20130078281A (en) | Nitride based semiconductor device and method for manufacturing the same | |
| US11508830B2 (en) | Transistor with buffer structure having carbon doped profile | |
| CN113745333A (en) | Normally-off gallium oxide based MIS-HEMT device containing delta doped barrier layer and preparation method thereof | |
| KR101427279B1 (en) | Nitride semiconductor device and method for manufacturing the same | |
| KR101427280B1 (en) | Nitride semiconductor device and method for manufacturing the same | |
| KR101952176B1 (en) | Enhancement nitride semiconductor device and method for manufacturing the same | |
| KR101303592B1 (en) | Method for manufacturing nitride semiconductor device | |
| WO2022068256A1 (en) | Epitaxial structure of semiconductor device and preparation method therefor | |
| WO2016047534A1 (en) | SEMICONDUCTOR DEVICE EQUIPPED WITH SiC LAYER |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |