KR101008272B1 - Normally off nitride high electron mobility transistor and method for manufacturing thereof - Google Patents

Normally off nitride high electron mobility transistor and method for manufacturing thereof Download PDF

Info

Publication number
KR101008272B1
KR101008272B1 KR1020080094166A KR20080094166A KR101008272B1 KR 101008272 B1 KR101008272 B1 KR 101008272B1 KR 1020080094166 A KR1020080094166 A KR 1020080094166A KR 20080094166 A KR20080094166 A KR 20080094166A KR 101008272 B1 KR101008272 B1 KR 101008272B1
Authority
KR
South Korea
Prior art keywords
barrier layer
layer
electron mobility
nitride
high electron
Prior art date
Application number
KR1020080094166A
Other languages
Korean (ko)
Other versions
KR20100034921A (en
Inventor
최홍구
한철구
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020080094166A priority Critical patent/KR101008272B1/en
Publication of KR20100034921A publication Critical patent/KR20100034921A/en
Application granted granted Critical
Publication of KR101008272B1 publication Critical patent/KR101008272B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것으로, 보다 자세하게는 장벽층(AlGaN)의 게이트 전극 아래 부분의 Al 함유량을 낮게 형성함으로써 국소적으로 2DEG층의 형성을 방해하여 노멀 오프 특성을 구현할 수 있는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a high electron mobility transistor and a method of manufacturing the same, and more particularly, to form a low Al content of the lower portion of the gate electrode of the barrier layer (AlGaN) to locally prevent the formation of the 2DEG layer to improve the normal off characteristics. The present invention relates to a nitride-based high electron mobility transistor having a normal off characteristic that can be implemented and a method of manufacturing the same.

본 발명의 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법은 기판 상부에 형성되며, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층; 상기 버퍼층 상부의 소정 영역에 형성되고, AlyGa1 - yN으로 이루어지는 제1장벽층; 상기 제1장벽층이 형성된 영역을 제외한 상기 버퍼층 상부에 형성되고, AlxGa1 -xN으로 이루어지는 제2장벽층; 상기 제1장벽층 상부에 형성된 게이트 전극; 및 상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극을 포함함에 기술적 특징이 있다.A nitride-based high electron mobility transistor having a normal-off characteristic of the present invention and a method for manufacturing the same include: a buffer layer formed on a substrate and including a 2DEG layer discontinuously present; The buffer layer is formed on a predetermined region of the upper, Al y Ga 1 - a first barrier layer made of y N; A second barrier layer formed on the buffer layer except for the region where the first barrier layer is formed and formed of Al x Ga 1- x N; A gate electrode formed on the first barrier layer; And a source electrode and a drain electrode formed at both sides of the gate electrode.

고전자 이동도 트랜지스터(HEMT), 질화물계, 노멀 오프  High electron mobility transistor (HEMT), nitride system, normal off

Description

노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법{Normally off nitride high electron mobility transistor and method for manufacturing thereof}Nitride-based high electron mobility transistor having a normal off characteristic and a method for manufacturing the same

본 발명은 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것으로, 보다 자세하게는 장벽층(AlGaN)의 게이트 전극 아래 부분의 Al 함유량을 낮게 형성함으로써 국소적으로 2DEG층의 형성을 방해하여 노멀 오프 특성을 구현할 수 있는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법에 관한 것이다.The present invention relates to a high electron mobility transistor and a method of manufacturing the same, and more particularly, to form a low Al content of the lower portion of the gate electrode of the barrier layer (AlGaN) to locally prevent the formation of the 2DEG layer to improve the normal off characteristics. The present invention relates to a nitride-based high electron mobility transistor having a normal off characteristic that can be implemented and a method of manufacturing the same.

일반적으로 Si 및 GaAs와 같은 반도체 재료가 저전력 및 저주파수(Si의 경우)에 적용하기 위한 전계 효과 트랜지스터(FET: Field Effect Transistor) 및 고전자 이동도 트랜지스터(HEMT: High Electron Mobility Transistor) 등의 반도체 소자에 광범위하게 사용된다.In general, semiconductor devices such as field effect transistors (FETs) and high electron mobility transistors (HEMTs) for the application of semiconductor materials such as Si and GaAs to low power and low frequency (in the case of Si) Used extensively in

하지만 Si는 전자 이동도가 낮아서 높은 소스 저항을 발생시켜 고성능 이득 을 심각하게 저하시키며, GaAs는 Si보다 전자 이동도가 높고 소스 저항이 낮아서 더 높은 주파수에서 작동할 수 있으나, 밴드갭이 비교적 좁고 항복전압(breakdown voltage)이 낮아 GaAs계 HEMT는 고주파수에서 고출력을 제공할 수 없다.However, Si has a low electron mobility, resulting in high source resistance, which severely degrades the high-performance gain. GaAs has higher electron mobility and lower source resistance than Si, allowing it to operate at higher frequencies, but with a relatively narrow bandgap and breakdown. Because of the low breakdown voltage, GaAs-based HEMTs cannot provide high power at high frequencies.

따라서, 고전력·고주파수 적용에 있어서 Ⅲ족 원소의 질화물 즉, GaN계 화합물 반도체와 같은 넓은 밴드갭 반도체 재료에 관심을 가져왔다. GaN계 화합물 반도체는 기존의 다른 반도체 재료에 비하여 좀더 높은 항복전압과 전자포화속도를 갖고 있으며 열적/화학적으로 안정하기 때문에, 고출력·고주파 특성이 요구되는 차세대 무선통신 및 위성 통신 시스템, 고온 및 내열성이 요구되는 엔진 제어시스템 등 기존의 반도체 재료로는 한계를 갖는 분야로 응용 범위가 확대되고 있다.Therefore, in high power and high frequency applications, attention has been paid to nitrides of group III elements, that is, wide bandgap semiconductor materials such as GaN-based compound semiconductors. GaN compound semiconductor has higher breakdown voltage, electron saturation rate and thermal / chemical stability than other semiconductor materials. Therefore, next generation wireless and satellite communication system requiring high power and high frequency characteristics, high temperature and heat resistance The application range is expanding to the field which has limitation with existing semiconductor materials such as engine control system which is required.

특히, GaN/AlxGa1 - xN을 이용하는 HEMT는 앞에서 언급한 대로 높은 전자밀도(1×1013/cm2이상), 높은 항복전압, 넓은 밴드갭, 큰 전도대 오프셋(off-set), 높은 전자이동도(상온에서 1500cm2/Vs) 및 전자포화속도를 보인다. In particular, HEMTs using GaN / Al x Ga 1 - x N have high electron density (above 1 × 10 13 / cm 2 ), high breakdown voltage, wide bandgap, large conduction band offset, It shows high electron mobility (1500cm 2 / Vs at room temperature) and electron saturation rate.

고전자 이동도 트랜지스터(HEMT)에서는 상이한 밴드갭 에너지를 갖는 2개의 반도체 재료의 이종접합에 의하여 2DEG(2차원 전자가스)층이 형성된다. 2DEG층은 드레인 전극과 소스 전극 사이의 전류통로(Channel)로서 이용되며, 이 전류통로를 흐르는 전류는 게이트 전극에 인가되는 바이어스 전압에 의해 제어된다.In a high electron mobility transistor (HEMT), a 2DEG (two-dimensional electron gas) layer is formed by heterojunction of two semiconductor materials having different band gap energies. The 2DEG layer is used as a current channel between the drain electrode and the source electrode, and the current flowing through the current path is controlled by a bias voltage applied to the gate electrode.

그러나, 전형적인 구조의 HEMT 소자는 노멀 온(normally on) 특성을 갖는다. 노멀 온 특성의 HEMT 소자를 오프(off)상태로 하기 위해서는 게이트 전극을 음전위로 하기 위한 마이너스 전원이 필요하게 되어, 전기회로가 고가가 된다. 또한, 노 멀 온 특성의 HEMT는 전원투입시에 과대 전류가 흐를 가능성이 있어 과대 전류를 억제하기 위한 특별한 회로가 필요하게 된다.However, a typical HEMT device has a normally on characteristic. In order to turn off the HEMT element of the normal-on characteristic, a negative power source for negative potential of the gate electrode is required, and the electric circuit becomes expensive. In addition, the HEMT of the normal-on characteristic may cause excessive current to flow when the power is turned on, and thus a special circuit for suppressing the excessive current is required.

도 1은 종래의 고전자 이동도 트랜지스터의 구조를 나타낸 도면이다.1 is a view showing the structure of a conventional high electron mobility transistor.

종래의 고전자 이동도 트랜지스터(HEMT)는 기판(110), 전이층(120), 버퍼층(130), 2DEG층(140), 장벽층(150)이 차례로 형성되어 있으며, 소스 전극(160), 드레인 전극(170) 및 게이트 전극(180)을 포함한다.In the conventional HEMT, the substrate 110, the transition layer 120, the buffer layer 130, the 2DEG layer 140, and the barrier layer 150 are sequentially formed, and the source electrode 160, The drain electrode 170 and the gate electrode 180 are included.

적층된 AlGaN/GaN 에피의 극성 차이에 의해 축적된 전하들은 2DEG(2-dimensional electron gas)를 형성하고 게이트에 의해 2DEG층을 통해 흐르는 전류의 양이 조절된다. 이와 같은 HEMT 구조의 특성상 2DEG층이 항상 존재하여 소자가 항상 켜져있는 노멀 온(normally on)상태를 유지하기 때문에 소자를 쓰기 위해서는 항상 전압을 가해주어야 하므로 대기상태의 전력소모가 커 스위치로 사용하기 어려운 점이 존재한다. The charges accumulated by the polarity difference of the stacked AlGaN / GaN epi form 2DEG (2-dimensional electron gas) and the amount of current flowing through the 2DEG layer is controlled by the gate. Due to the characteristics of the HEMT structure, there is always a 2DEG layer, so that the device is normally on, and the device is always on. Therefore, voltage must be applied to write the device. There is a point.

도 2는 종래의 다른 고전자 이동도 트랜지스터의 구조를 나타낸 도면이다.2 is a view showing the structure of another conventional high electron mobility transistor.

종래에는 AlGaN으로 이루어지는 장벽층을 얇게 형성함으로써 노멀 오프 특성을 얻는 것이 시도되었다. 장벽층을 얇게 형성하면, 장벽층과 2DEG층 사이의 헤테로 접합에 기초하는 피에조 분극에 의한 전계가 약해지며, 2DEG층의 전자농도가 감소하게 된다. 이때, 전자농도가 감소한 2DEG층과 게이트 전극과의 사이에 바이어스 전압이 없는 상태에서의 전위차에 근거하는 전계가 작용하면, 게이트 전극의 바로 아래의 2DEG층이 소실되는 것이다. 이 때문에, 게이트 전극에 바이어스 전압을 가하지 않은 상태에 있어서 드레인·소스 사이에 전류가 흐르지 않아 오프 상태가 된 다. In the past, it has been attempted to obtain normal off characteristics by forming a thin barrier layer made of AlGaN. When the barrier layer is formed thin, the electric field due to piezo polarization based on the heterojunction between the barrier layer and the 2DEG layer is weakened, and the electron concentration of the 2DEG layer is reduced. At this time, if an electric field based on a potential difference in the absence of a bias voltage is applied between the 2DEG layer having a reduced electron concentration and the gate electrode, the 2DEG layer immediately below the gate electrode is lost. For this reason, in a state where a bias voltage is not applied to the gate electrode, no current flows between the drain and the source, and the state is turned off.

그러나, 장벽층을 전체적으로 얇게 형성하면, 게이트 전극의 바로 아래 이외의 2DEG층에서도 전자농도가 저하되고, 드레인·소스 간의 온 저항이 커진다는 문제점이 있다.However, when the barrier layer is formed as a whole, there is a problem that the electron concentration is lowered even in the 2DEG layer other than directly under the gate electrode, and the on-resistance between the drain and the source is increased.

따라서, 이와 같은 문제점을 해결하기 위해 도 2와 같이 게이트 전극(180) 아래 부분의 장벽층(150)만을 얇게 하여 노멀 오프 특성을 얻는 것이 고려되었다. 그러나, 이 방법을 채용하면, 식각에 의해 장벽층(150)을 얇게 형성할 때에 반도체 결정에 손상이 생겨 HEMT의 전기적 특성이 열화한다. 또한, 장벽층(150)의 선택적 식각을 용이하고 정확하게 달성하는 것이 어렵고, 불필요한 절연막 형성 등의 기술적인 어려움이 존재하였다. 이러한 문제점 때문에, 현재 노멀 오프의 HEMT가 실용화되고 있지 않다.Therefore, in order to solve such a problem, as shown in FIG. 2, only the barrier layer 150 under the gate electrode 180 is thinned to obtain a normal off characteristic. However, if this method is adopted, damage to the semiconductor crystals occurs when the barrier layer 150 is formed thin by etching, thereby deteriorating the electrical characteristics of the HEMT. In addition, it is difficult to achieve the selective etching of the barrier layer 150 easily and accurately, and there exist technical difficulties such as unnecessary insulating film formation. Because of this problem, HEMT of normal off has not been put to practical use at present.

상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은 장벽층(AlGaN)의 게이트 전극 아래 부분의 Al 함유량을 낮게 형성함으로써 국소적으로 2DEG층의 형성을 방해하여 노멀 오프 특성을 구현할 수 있도록 하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.The present invention devised to solve the problems of the prior art as described above is to form a low Al content of the lower portion of the gate electrode of the barrier layer (AlGaN) to locally prevent the formation of the 2DEG layer to implement the normal off characteristics It is an object of the present invention to provide a nitride-based high electron mobility transistor having a normal off characteristic and a method of manufacturing the same.

또한, 본 발명은 게이트 전극의 하부 영역만 국소적으로 2DEG층의 형성을 억제하여 게이트의 전압에 따라 2DEG층의 생성 및 조절이 가능하며, 소스-드레인 영역에는 여전히 2DEG층을 유지함으로써 저항을 최소화하여 고출력소자를 형성시킬 수 있도록 하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법을 제공함에 다른 목적이 있다.In addition, the present invention enables the generation and control of the 2DEG layer according to the gate voltage by locally suppressing the formation of the 2DEG layer only in the lower region of the gate electrode, and minimizing the resistance by keeping the 2DEG layer still in the source-drain region. Another object of the present invention is to provide a nitride-based high electron mobility transistor having a normal-off characteristic for forming a high output device, and a method of manufacturing the same.

본 발명의 상기 목적은 기판 상부에 형성되며, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층; 상기 버퍼층 상부의 소정 영역에 형성되고, AlyGa1-yN으로 이루어지는 제1장벽층; 상기 제1장벽층이 형성된 영역을 제외한 상기 버퍼층 상부에 형성되고, AlxGa1 - xN으로 이루어지는 제2장벽층; 상기 제1장벽층 상부에 형성된 게이트 전극; 및 상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극을 포함하 는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터에 의해 달성된다.The object of the present invention is formed on top of the substrate, the buffer layer comprising a discontinuous 2DEG layer; A first barrier layer formed on a predetermined region above the buffer layer and formed of Al y Ga 1-y N; A second barrier layer formed on the buffer layer except for the region where the first barrier layer is formed and formed of Al x Ga 1 - x N; A gate electrode formed on the first barrier layer; And a nitride-based high electron mobility transistor having normal-off characteristics including source and drain electrodes formed on both sides of the gate electrode.

또한, 본 발명의 상기 AlxGa1 - xN과 AlyGa1 - yN의 조성은 x>y>0을 만족하며, x는 0<x<1을 만족하도록 이루어짐이 바람직하다.In addition, the composition of Al x Ga 1 - x N and Al y Ga 1 - y N of the present invention preferably satisfies x>y> 0, and x is made to satisfy 0 <x <1.

또한, 본 발명의 상기 2DEG층은 상기 게이트 전극 하부 부분이 불연속으로 형성됨이 바람직하다.In addition, the 2DEG layer of the present invention is preferably formed in the lower portion of the gate electrode discontinuously.

또한, 본 발명의 상기 제1장벽층의 높이와 상기 제2장벽층의 높이가 동일하도록 형성됨이 바람직하다.In addition, the height of the first barrier layer and the height of the second barrier layer of the present invention is preferably formed to be the same.

또한, 본 발명의 상기 제1장벽층이 상기 제2자벽층의 상부를 뒤덮는 형태로 이루어짐이 바람직하다.In addition, the first barrier layer of the present invention is preferably made in the form covering the upper portion of the second magnetic barrier layer.

또한, 본 발명의 다른 목적은 기판 상부에 질화물계 반도체로 이루어진 버퍼층을 형성하는 제1단계; 상기 버퍼층 상부의 소정 영역에 패터닝된 산화막을 형성하는 제2단계; 상기 산화막이 형성되지 않아 노출된 상기 버퍼층 상에 AlxGa1 - xN을 상기 산화막 높이까지 성장시켜 제2장벽층을 형성하는 제3단계; 상기 산화막을 제거하는 제4단계; 상기 산화막이 제거되어 노출된 영역에 AlyGa1 - yN을 성장시켜 제1장벽층을 형성하는 제5단계; 상기 제2장벽층상에 메탈을 증착한 후 열처리하여 소스 및 드레인 전극을 형성하는 제6단계; 및 상기 제1장벽층 상부에 메탈을 증착하여 게이트 전극을 형성하는 제7단계를 포함하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법에 의해 달성된다.In addition, another object of the present invention is a first step of forming a buffer layer made of a nitride-based semiconductor on the substrate; Forming a patterned oxide film on a predetermined region over the buffer layer; A third step of forming a second barrier layer by growing Al x Ga 1 - x N to the oxide layer height on the exposed buffer layer because the oxide layer is not formed; A fourth step of removing the oxide film; A fifth step of growing a y N forming the first barrier layer, the oxide film is removed Al y Ga 1 in the exposed areas; A sixth step of depositing a metal on the second barrier layer and then performing heat treatment to form source and drain electrodes; And a seventh step of forming a gate electrode by depositing a metal on the first barrier layer, thereby manufacturing a nitride-based high electron mobility transistor having a normal off characteristic.

또한, 본 발명의 상기 AlxGa1 - xN과 AlyGa1 - yN의 조성은 x>y>0을 만족하고, x는 0<x<1을 만족하도록 이루어짐이 바람직하다.In addition, the composition of Al x Ga 1 - x N and Al y Ga 1 - y N of the present invention preferably satisfies x>y> 0, and x is made to satisfy 0 <x <1.

또한, 본 발명의 상기 제1장벽층은 AlyGa1 - yN을 상기 제2장벽층 높이까지 선택적으로 성장시켜 형성함이 바람직하다.In addition, the first barrier layer of the present invention is preferably formed by selectively growing Al y Ga 1 - y N to the height of the second barrier layer.

또한, 본 발명의 상기 제1장벽층은 AlyGa1 - yN을 성장시켜 상기 제2장벽층을 뒤덮도록 형성함이 바람직하다.In addition, the first barrier layer of the present invention is preferably formed to grow Al y Ga 1 - y N to cover the second barrier layer.

또한, 본 발명의 상기 제1장벽층 및 제2장벽층이 상기 버퍼층 상부에 형성됨으로써 상기 게이트 전극 하부 부분이 불연속적인 2DEG층이 형성됨이 바람직하다.In addition, it is preferable that the first barrier layer and the second barrier layer of the present invention are formed on the buffer layer to form a discontinuous 2DEG layer on the lower portion of the gate electrode.

또한, 본 발명의 상기 소스 전극 및 드레인 전극은 상기 게이트 전극의 양측에 위치하고, 2DEG층과 접촉하도록 형성됨이 바람직하다.In addition, the source electrode and the drain electrode of the present invention is preferably located on both sides of the gate electrode and formed in contact with the 2DEG layer.

또한, 본 발명의 상기 제6단계의 열처리는 600 내지 1200℃에서 수행함이 바람직하다.In addition, the heat treatment of the sixth step of the present invention is preferably carried out at 600 to 1200 ℃.

또한, 본 발명의 상기 산화막을 제거하는 제4단계는 HF를 이용하는 습식식각으로 진행함이 바람직하다.In addition, the fourth step of removing the oxide film of the present invention is preferably carried out by wet etching using HF.

따라서, 본 발명의 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법은 장벽층(AlGaN)의 게이트 전극 아래 부분의 Al 함유량을 낮게 형성함으로써 2DEG층의 형성을 방해하여 노멀 오프 특성을 구현할 수 있도록 하는 현저하고도 유리한 효과가 있다.Accordingly, the nitride-based high electron mobility transistor having a normal off characteristic of the present invention and a method of manufacturing the same have a low Al content in the lower portion of the gate electrode of the barrier layer (AlGaN), thereby preventing the formation of the 2DEG layer and improving the normal off characteristics. There is a significant and advantageous effect of enabling this.

또한, 본 발명의 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터 및 그 제조방법은 게이트 전극의 하부 영역만 국소적으로 2DEG층을 없애 게이트의 전압에 따라 2DEG층의 생성 및 조절이 가능하며, 소스-드레인 전극 영역에는 여전히 2DEG층을 유지함으로써 저항을 최소화하여 고출력소자를 형성시킬 수 있도록 하는 현저하고도 유리한 효과가 있다.In addition, the nitride-based high electron mobility transistor having a normal-off characteristic of the present invention and a method of manufacturing the same are capable of generating and adjusting the 2DEG layer according to the gate voltage by locally removing only the lower region of the gate electrode. There is a significant and advantageous effect of maintaining a 2DEG layer in the source-drain electrode region to minimize the resistance to form a high output device.

본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in this specification and claims are not to be construed as being limited to their ordinary or dictionary meanings, and the inventors may appropriately define the concept of terms in order to best describe their invention. It should be interpreted as meaning and concept corresponding to the technical idea of the present invention based on the principle that the present invention.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3 내지 도 8은 본 발명의 제1실시예에 따른 질화물계 고전자 이동도 트랜지스터의 제조방법을 나타낸 단면도이다.3 to 8 are cross-sectional views illustrating a method of manufacturing a nitride-based high electron mobility transistor according to a first embodiment of the present invention.

본 발명의 질화물계 고전자 이동도 트랜지스터는 기판(210), 전이층(transition layer, 220), 버퍼층(230), 2DEG층(2차원 전자가스층, 240) 및 장벽층(250)을 포함한다. 그리고 소스 전극(260), 드레인 전극(270), 게이트 전극(280)이 구비되어 있다.The nitride-based high electron mobility transistor of the present invention includes a substrate 210, a transition layer 220, a buffer layer 230, a 2DEG layer (two-dimensional electron gas layer 240), and a barrier layer 250. The source electrode 260, the drain electrode 270, and the gate electrode 280 are provided.

장벽층(250)은 제1장벽층(252)과 제2장벽층(251)으로 이루어져 있으며, 제1장벽층(252)과 제2장벽층(251)의 조성을 다르게 형성함으로써 전자가 이동하는 채널역할을 하는 2DEG층(240)을 부분적으로 불연속하게 만들 수 있어 본 발명의 질화물계 고전자 이동도 트랜지스터가 노멀 오프 특성을 나타내게 된다. Al의 조성이 낮을수록 장벽층(250)과 버퍼층(230) 사이의 격자상수 차이가 작아져 밴드갭과 극성 차이가 줄어들게 되며 이로 인해 2DEG(240)의 형성이 억제된다.The barrier layer 250 is composed of a first barrier layer 252 and a second barrier layer 251. The barrier layer 250 has a composition in which the first barrier layer 252 and the second barrier layer 251 are formed differently so that electrons move. The 2DEG layer 240 may be partially discontinuous so that the nitride-based high electron mobility transistor of the present invention exhibits a normal off characteristic. The lower the Al composition, the smaller the lattice constant difference between the barrier layer 250 and the buffer layer 230 is, thereby reducing the band gap and the polarity difference, thereby suppressing the formation of the 2DEG 240.

본 발명의 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법을 살펴보면 다음과 같다. Looking at the manufacturing method of the nitride-based high electron mobility transistor having a normal off characteristics of the present invention.

먼저, 도 3에 도시된 바와 같이, 기판(210) 상부에 고저항을 갖는 버퍼층(230)을 형성한 후, 버퍼층(230) 상부의 소정 영역에 패터닝된 산화막(290)을 형성한다. 이때, 산화막(290)이 형성되는 부분은 게이트 전극(280)이 형성되는 부분과 동일한 범위이다.First, as shown in FIG. 3, after forming a buffer layer 230 having a high resistance on the substrate 210, a patterned oxide layer 290 is formed on a predetermined region above the buffer layer 230. In this case, the portion where the oxide film 290 is formed is the same range as the portion where the gate electrode 280 is formed.

기판(210) 상부에 버퍼층(230)을 형성하기 전에 전이층(220)을 더 형성할 수도 있다. 전이층(210)은 기판과 이종 에피택셜(hetero-epitaxial)층과의 오접합(mismatch)으로 인한 스트레스를 완화하기 위하여 여러 가지 순서로 GaN, AlGaN, AIN, InGaAIN 등을 포함하는 여러 층들로 이루어져 있을 수 있다.The transition layer 220 may be further formed before the buffer layer 230 is formed on the substrate 210. The transition layer 210 is composed of several layers including GaN, AlGaN, AIN, InGaAIN, etc. in various orders to alleviate stress due to mismatch between the substrate and the hetero-epitaxial layer. There may be.

기판(210)은 실리콘(Si), 사파이어(Al2O3), 실리콘 카바이드(SiC) 등의 기판 중 어느 하나를 선택해서 사용할 수 있으며, 실리콘 기판은 (100), (111) 등의 기판일 수 있고, 실리콘 카바이드 기판으로는 3C, 4H, 6H 및 15R 폴리타입 등을 사용할 수 있다.The substrate 210 may be any one selected from substrates such as silicon (Si), sapphire (Al 2 O 3 ), silicon carbide (SiC), and the like, and the silicon substrate may be a substrate such as (100) or (111). 3C, 4H, 6H and 15R polytypes and the like can be used as the silicon carbide substrate.

버퍼층(230)은 질화물계 반도체로 이루어지며, 불순물이 첨가되어 있지 않은 언도프 질화갈륨(GaN)으로 형성되는 것이 바람직하다. 질화갈륨 버퍼층(230)은 에피택셜 성장 방법으로 형성할 수 있으며, 예를 들어, 800 내지 1200℃의 온도에서 트리메틸갈륨(TMG: Trimethylgalluim)과 암모니아를 각각 Ga과 N의 소스로, 수소를 캐리어 가스로 이용하여 질화갈륨의 에피층을 성장시킨다. The buffer layer 230 is made of a nitride semiconductor and is preferably formed of undoped gallium nitride (GaN) to which impurities are not added. The gallium nitride buffer layer 230 may be formed by an epitaxial growth method, for example, trimethylgallium (TMG) and ammonia as sources of Ga and N, respectively, and hydrogen as a carrier gas at a temperature of 800 to 1200 ° C. The epitaxial layer of gallium nitride is grown using.

기판이 사파이어 기판일 경우에는 질화갈륨 버퍼층과의 격자상수 및 열팽창계수의 차이로 인하여 막 성장 초기의 세척조건 및 저온 버퍼층의 성장이 중요하게 된다.In the case where the substrate is a sapphire substrate, due to the difference in lattice constant and thermal expansion coefficient with the gallium nitride buffer layer, the cleaning conditions and the growth of the low temperature buffer layer at the initial stage of film growth become important.

버퍼층(230)의 두께는 0.5 내지 15 ㎛의 범위 내에서 조절되는 것이 바람직하며, 이러한 버퍼층(230)은 질화갈륨 이외의 다른 3-5족 화합물 반도체로 형성할 수도 있다.The thickness of the buffer layer 230 is preferably adjusted within the range of 0.5 to 15 μm, and the buffer layer 230 may be formed of a group 3-5 compound semiconductor other than gallium nitride.

그 다음으로, 도 4와 같이, 산화막(290)이 형성되지 않아 노출된 버퍼층(230) 상에 AlxGa1 - xN을 산화막(290) 높이까지 성장시켜 제2장벽층(251)을 형성한다. 그리고, 도 5와 같이 산화막(280)을 HF를 포함한 용액을 이용하여 습식식각으로 제거한 후, 도 6과 같이 산화막(290)이 제거되어 노출된 영역에 AlyGa1 - yN을 성장 시켜 제1장벽층(252)을 형성한다. Next, as shown in FIG. 4, the second barrier layer 251 is formed by growing Al x Ga 1 - x N to the height of the oxide film 290 on the exposed buffer layer 230 because no oxide film 290 is formed. do. After removing the oxide film 280 by wet etching using a solution containing HF as shown in FIG. 5, Al y Ga 1 - y N is grown in the exposed region by removing the oxide film 290 as shown in FIG. 6. One barrier layer 252 is formed.

AlyGa1 - yN을 성장시킬 때 에피택셜 성장 방법을 이용하며, 선택적으로 성장시켜 과성장되지 않고 제2장벽층(251)의 높이까지 성장될 수 있도록 조절하는 것이 바람직하다. 제1장벽층(252)이 과성장된 경우, 선택적으로 에치백(etchbag) 공정이나 CMP(Chemical Mechanical Polishing) 공정을 이용하여 평탄화하는 단계가 더 추가될 수 있다.An epitaxial growth method is used to grow Al y Ga 1 - y N, and it is preferable to selectively grow to grow to the height of the second barrier layer 251 without being overgrown. When the first barrier layer 252 is overgrown, a step of selectively planarizing using an etchbag process or a chemical mechanical polishing (CMP) process may be further added.

본 발명에서는 도 4 내지 도 6의 과정을 통해, 제1장벽층(252)과 제2장벽층(251)으로 이루어져 부분적으로 Al의 함량이 다른 장벽층(250)을 형성하게 된다.In the present invention, the first barrier layer 252 and the second barrier layer 251 are formed through the process of FIGS. 4 to 6 to form a barrier layer 250 having a partly different Al content.

버퍼층(230) 상부에 형성되는 장벽층(250)은 버퍼층(230)과는 다른 격자상수를 갖는 질화물 반도체로 이루지는데 바람직하게는 AlGaN계 물질이 사용되며, 전자를 공급하는 역할을 한다.The barrier layer 250 formed on the buffer layer 230 is formed of a nitride semiconductor having a lattice constant different from that of the buffer layer 230. Preferably, an AlGaN-based material is used and serves to supply electrons.

본 발명에서는 장벽층(250)이 AlxGa1 - xN(251)과 AlyGa1 - yN(252) 성분으로 구성되어 게이트 전극(280) 하부 영역의 Al 함유량이 낮게 형성되는 것이 특징이다. 즉, 장벽층(250)의 게이트 전극(280) 하부 영역은 AlyGa1 - yN막(252)으로 이루어지고, 게이트 전극 하부 이외의 영역은 AlxGa1 - xN막(251)으로 이루어지며, x>y>0을 만족한다. 이때, 여기에서 x는 0<x<1을 만족하는 수치이며, 바람직하게는 0.1 내지 0.9이다.In the present invention, the barrier layer 250 is composed of Al x Ga 1 - x N (251) and Al y Ga 1 - y N (252) components so that the Al content of the lower region of the gate electrode 280 is formed to be low. to be. That is, the gate electrode 280, the lower region is Al y Ga 1 of the barrier layer (250) to x N film (251) y N film 252 is made and the gate region other than the electrode lower portion is Al x Ga 1 to And satisfy x>y> 0. At this time, x is a numerical value which satisfies 0 <x <1, Preferably it is 0.1-0.9.

이는 Al, Ga, N의 몰분율이 정확히 일치하는 경우만을 의미하는 것은 아니다. Al의 몰분율이 너무 크면 전자밀도를 증가시키지만 크랙이 생겨 결정의 질을 떨어뜨리고 AlGaN의 성장을 어렵게 한다. 따라서, 결정의 문제나 과도전류의 문제가 없다면 Al의 몰분율을 크게 하는 것이 바람직하다.This does not mean only the case where the mole fractions of Al, Ga, and N exactly match. If the molar fraction of Al is too high, it will increase the electron density, but cracks will degrade the crystal quality and make the growth of AlGaN difficult. Therefore, it is preferable to increase the mole fraction of Al if there is no problem of crystal or transient current.

본 발명의 일실시예에서는 x는 0.3, y는 0.1으로 조절하여 장벽층을 형성하였으며, 이에 한정되는 것이 아니라 x>y인 조건을 만족하기만 하면 된다.In an embodiment of the present invention, x is adjusted to 0.3 and y to 0.1 to form a barrier layer, and the present invention is not limited thereto.

2DEG층(2 Dimensional Electron Gas:2차원 전자가스, 240)은 버퍼층(230) 상부에 장벽층(250)이 형성되면서 생성된다. 장벽층(250)을 이루는 물질인 AlGaN계는 버퍼층(230)을 이루는 물질인 GaN보다 큰 밴드갭을 가지며, 이 두 물질을 접합시켰을 때 에너지 밴드갭에 있어서의 불연속성으로 인하여 보다 큰 밴드갭으로부터 보다 작은 밴드갭 물질로 자유전자가 이동하게 된다. 이러한 전자는 이들 층 사이의 계면에 축적되어 2DEG층(240)을 형성하게 되며, 소스와 드레인 전극 사이에서 전류가 흐를 수 있도록 하는 채널로서 작용하게 된다. Al의 함유량이 커질수록 2DEG(240)는 더 고농도로 형성된다.The 2DEG layer (2D Electromagnetic Gas) 240 is generated while the barrier layer 250 is formed on the buffer layer 230. AlGaN-based material, which forms the barrier layer 250, has a larger bandgap than GaN, which is the material of the buffer layer 230, and when the two materials are bonded together, the discontinuity in the energy bandgap results in a larger band gap. The free band moves into a small bandgap material. These electrons accumulate at the interface between these layers to form the 2DEG layer 240, and act as a channel for allowing current to flow between the source and drain electrodes. As the Al content increases, the 2DEG 240 is formed at a higher concentration.

본 발명에서 장벽층(250)의 일부분 즉, 게이트 전극 아래의 장벽층 부분을 다른 조성으로 형성하는 것은 노멀 오프 특성을 구현하기 위해서이다. 장벽층(250)의 게이트 전극(280) 하부 영역의 Al 함유량을 낮게끔 형성한다.In the present invention, a part of the barrier layer 250, that is, a part of the barrier layer under the gate electrode, is formed to have a different composition to implement a normal off characteristic. The Al content of the lower region of the gate electrode 280 of the barrier layer 250 is formed to be low.

이는, Al의 함유량이 감소하면 버퍼층(230)과 장벽층(250) 사이의 격자상수 차이의 감소로 스트레스가 풀리고 압전효과가 사라지면서 문턱전압이 높아지게 되고, 2DEG층(240)의 형성을 방해하기 때문이다. 게이트 전극 하부 영역만 국소적으로 2DEG층을 없앨 수 있어 노멀 오프 상태를 구현할 수 있고, 게이트의 전압에 따라 2DEG층의 생성 및 조절이 가능하게 된다. 또한, 소스-드레인 전극 영역에는 여 전히 고농도의 2DEG층을 유지할 수 있어 저항을 최소화할 수 있고, 고출력소자를 형성시킬 수 있다.When the Al content decreases, the stress is released due to the reduction of the lattice constant difference between the buffer layer 230 and the barrier layer 250, and the threshold voltage is increased while the piezoelectric effect disappears, thereby preventing the formation of the 2DEG layer 240. Because. Only the lower region of the gate electrode can locally remove the 2DEG layer, thereby realizing a normal off state, and the 2DEG layer can be generated and controlled according to the gate voltage. In addition, it is possible to maintain a high concentration of 2DEG layer in the source-drain electrode region, thereby minimizing the resistance and forming a high output device.

장벽층(250)의 Al 농도가 감소하면 장벽층(250)과 쇼트키 접촉하고 있는 게이트 전극(280)에서 쇼트키 배리어에 의한 표면전위가 AlGaN층을 완전히 공핍시키고, 버퍼층(230)인 GaN층 표면에 형성된 2DEG층(240)의 전자들까지 공핍시킨다.As the Al concentration of the barrier layer 250 decreases, the surface potential of the Schottky barrier completely depletes the AlGaN layer in the gate electrode 280 which is in Schottky contact with the barrier layer 250, and the GaN layer serving as the buffer layer 230. The electrons of the 2DEG layer 240 formed on the surface are depleted.

이러한 게이트 전극 일부분의 공핍에 의하여 소스 전극과 게이트 전극 사이의 전류가 흐르는 채널역할을 하는 2DEG층이 끊어지게 되어 소스와 드레인 전극 사이에 전류가 흐를 수 없게 된다. 이 때문에 게이트 전극에 바이어스 전압을 가하지 않은 상태에 있어서 드레인-소스 전극 사이가 오프 상태가 되어, 고전자 이동도 트랜지스터가 노멀 오프 상태로 동작하게 되는 것이다.The depletion of the portion of the gate electrode breaks the 2DEG layer, which serves as a channel through which the current flows between the source electrode and the gate electrode, so that current cannot flow between the source and drain electrodes. For this reason, the drain-source electrode is turned off in the state in which the bias voltage is not applied to the gate electrode, and the high electron mobility transistor is operated in the normal off state.

이러한 장벽층(250)은 언도프의 AlGaN으로 이루어지지만 n형 반도체 특성을 나타낸다. 언도프의 AlGaN으로 이루어지는 장벽층 대신에 n형의 불순물을 첨가한 AlGaN으로 이루어지는 장벽층을 형성할 수도 있다. The barrier layer 250 is made of undoped AlGaN but exhibits n-type semiconductor characteristics. Instead of the undoped barrier layer made of AlGaN, a barrier layer made of AlGaN to which n-type impurities are added may be formed.

장벽층(250)은 에피택셜 성장 방법에 의해 형성할 수 있으며, 버퍼층(230)보다 얇은 두께로 형성되는 것이 바람직하다. 예를 들어, 900℃ 이상의 온도에서 TMG(Trimethylgallium)와 TMA(Trimethylalluminium), 암모니아를 각각 Ga, Al 및 N의 소스로 하는 MOCVD에 의하여 이루어질 수 있으나 이에 한정되는 것은 아니다.The barrier layer 250 may be formed by an epitaxial growth method, and may be formed to have a thickness thinner than that of the buffer layer 230. For example, it may be made by MOCVD using TMG (Trimethylgallium), TMA (Trimethylalluminium), and ammonia as sources of Ga, Al, and N at a temperature of 900 ° C. or higher, but is not limited thereto.

장벽층(250)의 두께는 200Å 내지 1000Å의 범위에서 조절함이 바람직하다. 장벽층의 두께가 두꺼울수록 2DEG층이 잘 형성되어 고농도의 2DEG층을 형성할 수 있으며, 게이트 전극의 누설전류를 최소화할 수 있다. 그러나 너무 두꺼우면 크랙 이 생겨 결정의 질을 떨어뜨리므로 1000Å의 범위를 넘지 않도록 한다.The thickness of the barrier layer 250 is preferably adjusted in the range of 200 kPa to 1000 kPa. The thicker the barrier layer, the better the 2DEG layer can be formed to form a high concentration of 2DEG layer, it is possible to minimize the leakage current of the gate electrode. However, if it is too thick, it will crack and degrade the quality of the crystal, so it should not exceed 1000Å.

마지막으로, 도 7과 같이 상기 제2장벽층(251)의 소스 전극(260)과 드레인 전극(270)이 형성될 부분 상부에 메탈을 증착하여 소스 전극(260)과 드레인 전극(270)을 형성한 후 오믹접합을 완성하기 위해 열처리하는 하는 것이 가능하다. 열처리는 600 내지 1200℃에서 수행될 수 있으며 공정시간 단축을 위해 급속 열처리 공정(RTP: Rapid Thermal Process)을 사용할 수 있다.Lastly, as shown in FIG. 7, metal is deposited on portions of the second barrier layer 251 where the source electrode 260 and the drain electrode 270 are to be formed to form the source electrode 260 and the drain electrode 270. It is then possible to heat treatment to complete the ohmic junction. The heat treatment may be performed at 600 to 1200 ° C. and a rapid thermal process (RTP) may be used to shorten the process time.

이렇게 하여 도 8과 같은 형태로 소스 전극(260)과 드레인 전극(270)이 형성되며, 제1장벽층(251) 상부에 게이트 전극(280)을 형성하여 고전자 이동도 트랜지스터를 완성한다.In this manner, the source electrode 260 and the drain electrode 270 are formed as shown in FIG. 8, and the gate electrode 280 is formed on the first barrier layer 251 to complete the high electron mobility transistor.

소스 전극(260) 및 드레인 전극(270)의 물질로는 티타늄(Ti), 알루미늄(Al), 니켈(Ni) 또는 금(Au)의 합금 등을 사용할 수 있으며, 게이트 전극(280)의 물질로는 질화물계 반도체 물질과 쇼트키 접촉을 이룰 수 있는 물질, 예를 들어 니켈(Ni), 백금(Pt), 텅스텐(W), 팔라듐(Pd), 크롬(Cr), 구리(Cu), 금(Au) 등의 금속, 금속 실리사이드 및 이들의 합금 등이 사용될 수 있다.As a material of the source electrode 260 and the drain electrode 270, an alloy of titanium (Ti), aluminum (Al), nickel (Ni), or gold (Au) may be used. The material of the gate electrode 280 may be used. Is a material capable of Schottky contact with a nitride-based semiconductor material, such as nickel (Ni), platinum (Pt), tungsten (W), palladium (Pd), chromium (Cr), copper (Cu), and gold ( Metals such as Au), metal silicides, alloys thereof, and the like can be used.

또한, 도 8에서는 T형 구조의 게이트 전극(280)을 도시하였으나, T형 이외에도 Γ형, 필드-플레이트(field plate) 등의 구조도 가능하다.In addition, although the gate electrode 280 having a T-type structure is illustrated in FIG. 8, a structure of a Γ type, a field plate, or the like may be used in addition to the T-type.

선택적으로 장벽층(250) 상부에 GaN, Sin 등으로 이루어진 패시배이션층을 더 형성하여 오믹접합을 형성할 때 열처리하는 과정에서 크랙이 생기는 것을 방지할 수도 있다.Optionally, a passivation layer made of GaN, Sin, or the like may be further formed on the barrier layer 250 to prevent cracks during heat treatment when forming an ohmic junction.

[다른 실시예][Other Embodiments]

도 9 내지 도 11은 본 발명의 제2실시예에 따른 질화물계 고전자 이동도 트랜지스터의 제조방법을 나타낸 단면도이다.9 through 11 are cross-sectional views illustrating a method of manufacturing a nitride-based high electron mobility transistor according to a second exemplary embodiment of the present invention.

도 3 내지 도 5까지의 제조공정은 제2실시예에도 공통적으로 적용되며, 도 5까지의 일련의 과정과 원리는 제1실시예와 동일하다.3 to 5 are commonly applied to the second embodiment, and the series of processes and principles up to FIG. 5 are the same as the first embodiment.

본 발명의 제2실시예에 따른 고전자 이동도 트랜지스터는 도 4와 같이, 산화막(290)이 형성되지 않아 노출된 버퍼층(230) 상에 AlxGa1 - xN을 산화막(290) 높이까지 성장시켜 제2장벽층(251)을 형성한다. 그리고, 도 5와 같이 산화막(280)을 HF를 포함한 용액을 이용하여 습식식각으로 제거한 후, AlyGa1 - yN을 성장시켜 제1장벽층(252)을 형성하는 방법이 제1실시예와 다를 뿐 그 이외의 다른 공정은 동일하다.In the high electron mobility transistor according to the second embodiment of the present invention, as shown in FIG. 4, Al x Ga 1 - x N is raised to the height of the oxide film 290 on the exposed buffer layer 230 because the oxide film 290 is not formed. The second barrier layer 251 is grown to grow. In addition, as shown in FIG. 5, after the oxide film 280 is removed by wet etching using a solution including HF, Al y Ga 1 - y N is grown to form the first barrier layer 252. Other processes are the same except for.

도 9와 같이, 산화막(290)이 제거되어 노출된 영역에 AlyGa1 - yN을 성장시켜 제1장벽층(252)을 형성하는데, 선택적으로 성장시키지 않아 AlxGa1 - xN으로 이루어진 제2장벽층(251) 상부에도 AlyGa1 - yN으로 이루어진 제1장벽층(252)이 형성되는 형태이다. 이렇게 형성하여도 본 발명에서 Al의 함유량을 감소시켜 2DEG층의 형성을 방해해 노멀 오프 특성을 갖는 고전자 이동도 트랜지스터를 제조할 수 있다.As shown in Figure 9, the oxide film 290 is removed, the Al y Ga 1 in the exposed areas - not by growing y N in forming the first barrier layer 252, not selectively grown Al x Ga 1-a x N The first barrier layer 252 made of Al y Ga 1 - y N is also formed on the second barrier layer 251. Even if it is formed in this way, it is possible to manufacture a high electron mobility transistor having a normal-off characteristic by reducing the content of Al in the present invention and preventing the formation of the 2DEG layer.

그리고 도 10 내지 도 11과 같이, 제1실시예와 동일한 방법으로 소스 전극(260), 드레인 전극(270) 및 게이트 전극(280)을 형성하여 고전자 이동도 트랜지스터를 완성한다.10 to 11, the source electrode 260, the drain electrode 270, and the gate electrode 280 are formed in the same manner as in the first embodiment to complete the high electron mobility transistor.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

도 1 내지 도 2는 종래의 고전자 이동도 트랜지스터의 구조를 나타낸 단면도,1 to 2 are cross-sectional views showing the structure of a conventional high electron mobility transistor,

도 3 내지 도 8은 본 발명의 제1실시예에 따른 질화물계 고전자 이동도 트랜지스터의 제조공정도,3 to 8 are manufacturing process diagrams of the nitride-based high electron mobility transistor according to the first embodiment of the present invention,

도 9 내지 도 11은 본 발명의 제2실시예에 따른 질화물계 고전자 이동도 트랜지스터의 제조공정도.9 to 11 are manufacturing process diagrams of a nitride-based high electron mobility transistor according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

210 : 기판 220 : 전이층210: substrate 220: transition layer

230 : 버퍼층 240 : 2DEG층230: buffer layer 240: 2DEG layer

250 : 장벽층 260 : 소스 전극250: barrier layer 260: source electrode

270 : 드레인 전극 280 : 게이트 전극270: drain electrode 280: gate electrode

290 : 산화막290: oxide film

Claims (13)

기판 상부에 형성되며, 불연속적으로 존재하는 2DEG층을 포함하는 버퍼층;A buffer layer formed on the substrate and including a 2DEG layer discontinuously present; 상기 버퍼층 상부의 소정 영역에 형성되고, AlyGa1-yN으로 이루어지는 제1장벽층;A first barrier layer formed on a predetermined region above the buffer layer and formed of Al y Ga 1-y N; 상기 제1 장벽층과 동일 층에 형성되되, 상기 제1장벽층이 형성된 영역을 제외한 상기 버퍼층 상부에 형성되고, AlxGa1-xN으로 이루어지는 제2장벽층;A second barrier layer formed on the same layer as the first barrier layer and formed on the buffer layer except for a region where the first barrier layer is formed, and formed of Al x Ga 1-x N; 상기 제1장벽층 상부에 형성된 게이트 전극; 및A gate electrode formed on the first barrier layer; And 상기 게이트 전극의 양측에 형성된 소스 전극과 드레인 전극;을 포함하고,A source electrode and a drain electrode formed on both sides of the gate electrode; 상기 AlxGa1-xN과 AlyGa1-yN의 조성은 x>y>0을 만족하며, x는 0<x<1을 만족하고, y는 0<y<1을 만족하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.The composition of Al x Ga 1-x N and Al y Ga 1-y N satisfies x>y> 0, x satisfies 0 <x <1, and y satisfies 0 <y <1. A nitride-based high electron mobility transistor having an off characteristic. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 2DEG층은 상기 게이트 전극 하부 부분이 불연속으로 형성된 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.And the 2DEG layer has a normal off characteristic in which a lower portion of the gate electrode is discontinuously formed. 제 1항에 있어서,The method of claim 1, 상기 제1장벽층의 높이와 상기 제2장벽층의 높이가 동일한 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.A nitride-based high electron mobility transistor having a normal off characteristic of the height of the first barrier layer and the height of the second barrier layer. 제 1항에 있어서,The method of claim 1, 상기 제1장벽층이 상기 제2장벽층의 상부를 뒤덮는 형태인 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터.The nitride-based high electron mobility transistor having a normal off characteristics of the first barrier layer covering the upper portion of the second barrier layer. 기판 상부에 질화물계 반도체로 이루어진 버퍼층을 형성하는 제1단계;A first step of forming a buffer layer of a nitride-based semiconductor on the substrate; 상기 버퍼층 상부의 소정 영역에 패터닝된 산화막을 형성하는 제2단계;Forming a patterned oxide film on a predetermined region over the buffer layer; 상기 산화막이 형성되지 않아 노출된 상기 버퍼층 상에 AlxGa1-xN을 상기 산화막 높이까지 성장시켜 제2장벽층을 형성하는 제3단계;A third step of forming a second barrier layer by growing Al x Ga 1-x N to the oxide layer height on the exposed buffer layer because the oxide layer is not formed; 상기 산화막을 제거하는 제4단계;A fourth step of removing the oxide film; 상기 산화막이 제거되어 노출된 영역에 AlyGa1-yN을 성장시켜 제1장벽층을 상기 제2 장벽층과 동일 층에 형성하는 제5단계;Forming a first barrier layer on the same layer as the second barrier layer by growing Al y Ga 1-y N in the exposed region by removing the oxide film; 상기 제2장벽층상에 메탈을 증착한 후 열처리하여 소스 및 드레인 전극을 형성하는 제6단계; 및A sixth step of depositing a metal on the second barrier layer and then performing heat treatment to form source and drain electrodes; And 상기 제1장벽층 상부에 메탈을 증착하여 게이트 전극을 형성하는 제7단계;를 포함하고,And depositing a metal on the first barrier layer to form a gate electrode. x는 0<x<1을 만족하고, y는 0<y<1을 만족하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.and x is 0 <x <1, and y is 0 <y <1. 제 6항에 있어서,The method of claim 6, 상기 AlxGa1-xN과 AlyGa1-yN의 조성은 x>y>0을 만족하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.And a composition of Al x Ga 1-x N and Al y Ga 1-y N having a normal off characteristic satisfying x>y> 0. 제 6항에 있어서,The method of claim 6, 상기 제1장벽층은 AlyGa1 - yN을 상기 제2장벽층 높이까지 선택적으로 성장시켜 형성하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.The first barrier layer is Al y Ga 1 - y N a method of the first nitride-based high electron mobility transistor having a normally-off characteristic of forming selectively grown to the second barrier storey. 제 6항에 있어서,The method of claim 6, 상기 제1장벽층은 AlyGa1 - yN을 성장시켜 상기 제2장벽층을 뒤덮도록 형성하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.The first barrier layer is Al y Ga 1 - y N grown by the method for manufacturing a nitride based high electron mobility transistor having a normally-off characteristic formed so as to cover the second barrier layer. 제 6항에 있어서,The method of claim 6, 상기 제1장벽층 및 제2장벽층이 상기 버퍼층 상부에 형성됨으로써 상기 게이트 전극 하부 부분이 불연속적인 2DEG층이 형성되는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.The first barrier layer and the second barrier layer is formed on the buffer layer to form a nitride-based high electron mobility transistor having a normal off characteristics that the discontinuous 2DEG layer is formed in the lower portion of the gate electrode. 제 6항에 있어서,The method of claim 6, 상기 소스 전극 및 드레인 전극은 상기 게이트 전극의 양측에 위치하고, 2DEG층과 접촉하도록 형성되는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.The source electrode and the drain electrode are disposed on both sides of the gate electrode, the method of manufacturing a nitride-based high electron mobility transistor having a normal off characteristics formed in contact with the 2DEG layer. 제 6항에 있어서,The method of claim 6, 상기 제6단계의 열처리는 600 내지 1200℃에서 수행하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.The heat treatment of the sixth step is a method of manufacturing a nitride-based high electron mobility transistor having a normal off characteristics performed at 600 to 1200 ℃. 제 6항에 있어서,The method of claim 6, 상기 산화막을 제거하는 제4단계는 HF를 이용하는 습식식각으로 진행하는 노멀 오프 특성을 갖는 질화물계 고전자 이동도 트랜지스터의 제조방법.The fourth step of removing the oxide film is a method of manufacturing a nitride-based high electron mobility transistor having a normal off characteristics to proceed by wet etching using HF.
KR1020080094166A 2008-09-25 2008-09-25 Normally off nitride high electron mobility transistor and method for manufacturing thereof KR101008272B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080094166A KR101008272B1 (en) 2008-09-25 2008-09-25 Normally off nitride high electron mobility transistor and method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080094166A KR101008272B1 (en) 2008-09-25 2008-09-25 Normally off nitride high electron mobility transistor and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR20100034921A KR20100034921A (en) 2010-04-02
KR101008272B1 true KR101008272B1 (en) 2011-01-13

Family

ID=42212934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080094166A KR101008272B1 (en) 2008-09-25 2008-09-25 Normally off nitride high electron mobility transistor and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR101008272B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772834B2 (en) 2012-10-11 2014-07-08 Samsung Electronics Co., Ltd. High electron mobility transistor and method of driving the same
US9209250B2 (en) 2013-08-14 2015-12-08 Samsung Electronics Co., Ltd. High electron mobility transistors, methods of manufacturing the same, and electronic devices including the same
US9252255B2 (en) 2013-05-01 2016-02-02 Samsung Electronics Co., Ltd. High electron mobility transistor and method of manufacturing the same
CN108598162A (en) * 2018-05-09 2018-09-28 大连芯冠科技有限公司 Enhanced GaN HEMT and preparation method with polarization matching barrier layer
KR101985897B1 (en) * 2017-12-15 2019-06-04 국방과학연구소 Method of manufacturing high-electron-mobility transistor with high linearlity and high power

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120060303A (en) * 2010-12-02 2012-06-12 엘지전자 주식회사 Method for manufacturing nitride semiconductor device and the same manufactured thereof
KR20130004760A (en) 2011-07-04 2013-01-14 삼성전자주식회사 Power devices and methods for manufacturing the same
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
KR101927408B1 (en) 2012-07-20 2019-03-07 삼성전자주식회사 High electron mobility transistor and method of manufacturing the same
KR101979844B1 (en) * 2012-08-29 2019-08-28 엘지이노텍 주식회사 Semiconductor device for high power
KR102036349B1 (en) 2013-03-08 2019-10-24 삼성전자 주식회사 High electron mobility transistors
KR102100928B1 (en) * 2013-10-17 2020-05-15 삼성전자주식회사 High electron mobility transistor
CN111463259B (en) * 2020-03-10 2022-09-13 安徽长飞先进半导体有限公司 High electron mobility field effect transistor and preparation method thereof
CN113937155B (en) * 2021-09-29 2024-01-19 西安电子科技大学 Component gradient composite barrier layer HEMT device and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663643A (en) 1981-04-23 1987-05-05 Fujitsu Limited Semiconductor device and process for producing the same
KR20030092143A (en) * 2001-05-11 2003-12-03 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Group-ⅲ nitride based high electron mobility transistor(hemt) with barrier/spacer layer
JP2005086171A (en) * 2003-09-11 2005-03-31 Fujitsu Ltd Semiconductor device and method of fabricating same
US7364988B2 (en) 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663643A (en) 1981-04-23 1987-05-05 Fujitsu Limited Semiconductor device and process for producing the same
KR20030092143A (en) * 2001-05-11 2003-12-03 더 리전츠 오브 더 유니버시티 오브 캘리포니아 Group-ⅲ nitride based high electron mobility transistor(hemt) with barrier/spacer layer
JP2005086171A (en) * 2003-09-11 2005-03-31 Fujitsu Ltd Semiconductor device and method of fabricating same
US7364988B2 (en) 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8772834B2 (en) 2012-10-11 2014-07-08 Samsung Electronics Co., Ltd. High electron mobility transistor and method of driving the same
US9252255B2 (en) 2013-05-01 2016-02-02 Samsung Electronics Co., Ltd. High electron mobility transistor and method of manufacturing the same
US9209250B2 (en) 2013-08-14 2015-12-08 Samsung Electronics Co., Ltd. High electron mobility transistors, methods of manufacturing the same, and electronic devices including the same
KR101985897B1 (en) * 2017-12-15 2019-06-04 국방과학연구소 Method of manufacturing high-electron-mobility transistor with high linearlity and high power
CN108598162A (en) * 2018-05-09 2018-09-28 大连芯冠科技有限公司 Enhanced GaN HEMT and preparation method with polarization matching barrier layer
CN108598162B (en) * 2018-05-09 2022-03-29 大连芯冠科技有限公司 Enhanced GaN HEMT with polarization matching barrier layer and preparation method

Also Published As

Publication number Publication date
KR20100034921A (en) 2010-04-02

Similar Documents

Publication Publication Date Title
KR101008272B1 (en) Normally off nitride high electron mobility transistor and method for manufacturing thereof
US20210313462A1 (en) Nitride semiconductor device
KR101124937B1 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
KR101497725B1 (en) Cascode circuit employing a depletion-mode, gan-based fet
KR101108344B1 (en) Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
TWI429076B (en) Binary group iii-nitride based high electron mobility transistors and methods of fabricating same
JP5400266B2 (en) Field effect transistor
KR101092467B1 (en) Enhancement normally off nitride semiconductor device and manufacturing method thereof
US20130009165A1 (en) Nitride semiconductor device, method for manufacturing the same and nitride semiconductor power device
US20150236121A1 (en) Semiconductor device and method of forming the same
JP5780613B2 (en) Semiconductor device having improved adhesion and method for manufacturing the same
KR20120120826A (en) Nitride semiconductor device and manufacturing method thereof
KR100912592B1 (en) High electron mobility transistor and method for manufacturing thereof
KR20140124273A (en) Nitride semiconductor and method thereof
KR20120120825A (en) Nitride semiconductor device and manufacturing method thereof
JP5546104B2 (en) GaN-based field effect transistor
JP5183975B2 (en) Enhanced mode field effect device and manufacturing method thereof
KR101001222B1 (en) High electron mobility transistor for switch and method for manufacturing thereof
JP2010225938A (en) Compound semiconductor device and method of manufacturing the same
JP5732228B2 (en) Manufacturing method of nitride semiconductor device
JP2007088186A (en) Semiconductor device and its fabrication process
KR102526716B1 (en) Galliumnitride-based junction field effect transistor and manufacturing method thereof
JP2012049169A (en) Nitride semiconductor device and method of manufacturing the same
KR102029816B1 (en) hetero junction field effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee