KR101027122B1 - Electro-static Protection Device - Google Patents

Electro-static Protection Device Download PDF

Info

Publication number
KR101027122B1
KR101027122B1 KR1020090048972A KR20090048972A KR101027122B1 KR 101027122 B1 KR101027122 B1 KR 101027122B1 KR 1020090048972 A KR1020090048972 A KR 1020090048972A KR 20090048972 A KR20090048972 A KR 20090048972A KR 101027122 B1 KR101027122 B1 KR 101027122B1
Authority
KR
South Korea
Prior art keywords
electrostatic discharge
insulating
protection device
insulating layer
lower electrode
Prior art date
Application number
KR1020090048972A
Other languages
Korean (ko)
Other versions
KR20100044078A (en
Inventor
최광휘
권흥섭
Original Assignee
조인셋 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조인셋 주식회사 filed Critical 조인셋 주식회사
Publication of KR20100044078A publication Critical patent/KR20100044078A/en
Application granted granted Critical
Publication of KR101027122B1 publication Critical patent/KR101027122B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Elimination Of Static Electricity (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thermistors And Varistors (AREA)

Abstract

ESD 감쇄 성능이 향상된 보호소자가 개시된다. 상기 보호소자는, 절연 세라믹베이스; 상기 절연 세라믹베이스의 표면에 형성되는 하부전극; 상기 하부전극 위에 형성되며 적어도 하나 이상의 비어 홀을 갖는 절연층; 상기 비어 홀을 덮도록 상기 절연층 위에 형성되며 금속 박으로 이루어진 상부전극; 및 상기 상부전극과 하부전극에 각각 전기적으로 연결되는 외부전극을 포함하며, 상기 비어 홀의 높이 방향으로 상기 상부전극과 하부전극 간에 정전방전 경로가 형성된다.A protection device having improved ESD attenuation performance is disclosed. The protective device, the insulating ceramic base; A lower electrode formed on a surface of the insulating ceramic base; An insulating layer formed on the lower electrode and having at least one via hole; An upper electrode formed on the insulating layer to cover the via hole and formed of a metal foil; And an external electrode electrically connected to the upper electrode and the lower electrode, respectively, and an electrostatic discharge path is formed between the upper electrode and the lower electrode in a height direction of the via hole.

ESD, 에어 갭, 방전, 비어 홀, 감쇄 성능, 정전보호, 정전용량, 하부전극, 상부전극, 반응성, 인쇄법, 폴리머, 실리콘 ESD, air gap, discharge, via hole, attenuation performance, electrostatic protection, capacitance, lower electrode, upper electrode, reactivity, printing method, polymer, silicon

Description

정전방전 보호소자{Electro-static Protection Device}Electrostatic Discharge Protection Device

본 발명은 정전방전(Electro-Static Discharge; ESD) 보호소자에 관한 것으로, 특히 수직방향으로 짧은 정전방전 경로를 형성하여 우수한 감쇄 특성을 구현한 정전방전 보호소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrostatic discharge (ESD) protection device, and more particularly, to an electrostatic discharge protection device that implements excellent attenuation characteristics by forming a short electrostatic discharge path in a vertical direction.

최근 HDMI, USB 등의 접속단자를 통한 데이터의 송수신 속도가 고주파 대역으로 이동되어감에 따라, 이들 단자들을 통한 데이터의 왜곡이나 손실 등의 문제를 발생하지 않으며, 외부로부터 유입되는 정전방전로부터 회로를 보호하기 위해서는 1 이하의 보호소자에 대한 필요성이 더욱 증가하고 있다.As the transmission / reception speed of data through HDMI, USB, etc. is moved to high frequency band, there is no problem of distortion or loss of data through these terminals, and the circuit is prevented from electrostatic discharge from the outside. To protect, the need for less than one protection element is increasing.

통상적으로 ZnO를 주성분으로 하는 정전방전 보호기능을 갖는 전통적인 배리스터는 그린시트 적층 및 고온 소성 등의 일반적인 세라믹 적층칩 제조 공정에 따라 제조되는데, 이러한 배리스터는 약 500 정도 이상의 높은 유전율을 갖기 때문에 1 이하의 정전용량을 갖도록 설계하기가 어려우며, 그러한 특성을 구현하더라도 에너지 내량이 감소하게 되므로 과전압에 대한 반복특성이 저하되어, 정전기 방전에 대한 보호소자로서 가져야 할 신뢰성을 갖지 못한다.Conventional varistors having ZnO-based electrostatic discharge protection are manufactured according to general ceramic laminate chip manufacturing processes such as green sheet lamination and high temperature firing. Since such varistors have a high dielectric constant of about 500 or more, It is difficult to design to have a capacitance, and even if such a characteristic is implemented, the energy content is reduced, so that the repetitive characteristic against overvoltage is deteriorated, so that it is not reliable to have it as a protection device against electrostatic discharge.

이러한 필요성에 따라 본 발명의 발명자에 의해 제안된 특허출원 2008-7087 에서는, 절연세라믹베이스; 상기 절연세라믹베이스의 일면에 형성되는 절연세라믹커버와; 상기 절연세라믹베이스나 상기 절연세라믹커버의 내부 또는 상기 절연세라믹베이스와 상기 절연세라믹커버의 접합면에 선형으로 맞대응되도록 일정간격 이격되어 형성되는 내부전극; 및 상기 내부전극과 전기적으로 결합되는 외부전극으로 이루어지며, 상기 내부전극의 분리된 사이에 외부에서 유입되는 정전기가 방전되는 공간을 제공하기 위한 에어 갭이 형성되며, 상기 내부전극은 상기 에어 갭 내부로 노출되는 정전방전 보호소자를 개시하고 있다.In accordance with this need, the patent application 2008-7087 proposed by the inventor of the present invention, the insulating ceramic base; An insulating ceramic cover formed on one surface of the insulating ceramic base; Internal electrodes spaced apart at regular intervals so as to linearly correspond to the insulating ceramic base or the interior of the insulating ceramic cover or a bonding surface of the insulating ceramic base and the insulating ceramic cover; And an external electrode electrically coupled to the internal electrode, and an air gap is formed between the separated electrodes to provide a space for discharging static electricity flowing from the outside, and the internal electrode is formed inside the air gap. An electrostatic discharge protection device is disclosed.

일반적으로, 고주파수 영역에서 적용되는 정전기 보호소자에서는 저 정전용량과 함께 우수한 ESD 감쇄 성능을 구비할 필요가 있으며, 이를 위해서는 보호소자를 구성하는 재질의 낮은 유전율 보유와 유입되는 정전방전 경로를 최대한 짧게 하도록 하는 내부 전극 배치 및 간격 등이 설계에서 고려되어야 한다.In general, the electrostatic protection device applied in the high frequency range needs to have a low capacitance and excellent ESD attenuation performance. To this end, the low dielectric constant of the material constituting the protection device and the shortest incoming electrostatic discharge path are required. Internal electrode placement and spacing should be considered in the design.

상기한 특허출원 2008-7087에서 제시된 바에 의하면, 형성된 에어 갭의 수평방향 간극에 의해 정전방전 경로가 형성되는데, 이 간극은 통상 40 내지 100로서 그 이하로 줄이는 것이 해당 공정상 곤란하기 때문에 결과적으로 정전방전 경로의 크기를 더 이상 줄이기 어렵다는 문제점이 있다. 통상적으로 40㎛ 이하의 갭을 형성하기 위해서는 반도체 소자 등을 제조하는 웨이퍼 상의 사진 식각법을 활용할 수 있지만, 공정이 복잡하고 설비 투자 및 제조 공정에 큰 비용이 소요된다는 등의 문제점들 때문에 정전기 방전 소자 등에 접목하는데 효용가치가 떨어지는 단점이 있다. According to the above-described patent application 2008-7087, the electrostatic discharge path is formed by the horizontal gap of the formed air gap, which is usually 40 to 100, and as a result, it is difficult for the process to reduce the electrostatic discharge path. There is a problem that it is difficult to further reduce the size of the discharge path. In general, a photolithography method on a wafer for manufacturing a semiconductor device or the like may be used to form a gap of 40 μm or less, but the electrostatic discharge device may be difficult due to problems such as complicated process and high cost for facility investment and manufacturing process. It has a disadvantage in that its utility value falls on its back.

또한, 상기한 종전의 정전기 보호소자에서는 LTCC 페이스트의 인쇄 및 소성 등의 공정 방법이 적용되는데, 이러한 공정에서는 600℃ 이상의 고온에서 열처리가 반복적으로 요구되기 때문에, 제조 공정 비용이 증가한다는 문제점을 안고 있다. In addition, the conventional electrostatic protection device is a process method such as printing and firing of LTCC paste is applied, this process has a problem that the manufacturing process cost increases because the heat treatment is repeatedly required at a high temperature of 600 ℃ or more. .

따라서, 본 발명의 목적은 정전 방전 경로를 최단거리로 형성되어 ESD 감쇄 성능을 향상시킨 정전방전 보호소자를 제공하는 것이다.Accordingly, it is an object of the present invention to provide an electrostatic discharge protection device in which an electrostatic discharge path is formed in the shortest distance to improve ESD attenuation performance.

상기의 목적은, 절연 세라믹베이스; 상기 절연 세라믹베이스의 표면에 형성되는 하부전극; 상기 하부전극 위에 형성되며 적어도 하나 이상의 비어 홀을 갖는 절연층; 상기 비어 홀을 덮도록 상기 절연층 위에 형성되며 금속 박으로 이루어진 상부전극; 및 상기 상부전극과 하부전극에 각각 전기적으로 연결되는 외부전극을 포함하며, 상기 비어 홀의 높이 방향으로 상기 상부전극과 하부전극 간에 정전방전 경로가 형성되는 정전방전 보호소자에 의해 달성된다.The above object, the insulating ceramic base; A lower electrode formed on a surface of the insulating ceramic base; An insulating layer formed on the lower electrode and having at least one via hole; An upper electrode formed on the insulating layer to cover the via hole and formed of a metal foil; And an external electrode electrically connected to the upper electrode and the lower electrode, respectively, and is achieved by an electrostatic discharge protection device in which an electrostatic discharge path is formed between the upper electrode and the lower electrode in a height direction of the via hole.

바람직하게, 상기 절연층은 폴리머 또는 탄성체 중 어느 하나에 의해 이루어지거나, 실리콘 고무, 폴리이미드, 또는 에폭시 중 어느 하나에 의해 이루어질 수 있다. 또한, 바람직하게, 상기 절연층에는 전도성 입자가 분산 혼합되어 1GΩ 이상의 절연저항을 갖도록 할 수 있다. 여기서, 상기 절연층은 인쇄법, 디핑법, 또는 스프레이법 중 어느 하나에 의해 형성될 수 있다.Preferably, the insulating layer may be made of any one of a polymer or an elastic body, or may be made of any one of silicone rubber, polyimide, or epoxy. In addition, preferably, the conductive layer may be dispersed and mixed in the insulating layer to have an insulation resistance of 1 GΩ or more. Here, the insulating layer may be formed by any one of a printing method, a dipping method, or a spray method.

바람직하게, 상기 하부전극과 절연층 및 상부전극을 덮는 절연 코팅층을 더 포함할 수 있으며, 절연 코팅층은 글라스, 실리콘, 폴리이미드, 또는 에폭시 중 어느 하나로 구성될 수 있다.Preferably, the lower electrode may further include an insulating coating layer covering the insulating layer and the upper electrode, and the insulating coating layer may be formed of any one of glass, silicon, polyimide, or epoxy.

바람직하게, 절연층의 양단부와 상부전극의 양단부 사이 또는 절연층의 양단 부와 하부전극의 사이에 절연 버퍼층이 개재될 수 있다.Preferably, an insulating buffer layer may be interposed between both ends of the insulating layer and both ends of the upper electrode or between both ends of the insulating layer and the lower electrode.

바람직하게, 절연 버퍼층은 글라스, 에폭시, 또는 세라믹 중 어느 하나로 이루어지며, 인쇄법과 리소그래피법을 포함하는 막 형성방법에 의해 형성될 수 있다.Preferably, the insulating buffer layer is made of any one of glass, epoxy, or ceramic, and may be formed by a film forming method including a printing method and a lithography method.

상기 구조에 의하면, 절연층의 상부와 하부에 각각 형성되는 상부전극과 하부전극 사이에서 에어 갭으로 작용하는 비어 홀의 높이를 크게 줄일 수 있어, 결과적으로 정전방전 경로의 크기를 감소시켜 ESD 감쇄 성능을 크게 향상시킬 수 있다. According to the above structure, the height of the via hole acting as an air gap between the upper electrode and the lower electrode respectively formed on the upper and lower portions of the insulating layer can be greatly reduced, and as a result, the size of the electrostatic discharge path can be reduced to improve the ESD attenuation performance. It can greatly improve.

또한, 본 발명에 의한 제조방법은 종래의 고온 열처리 공정을 배제할 수 있어 이에 따른 제조 공정을 간소화하여 공정비용을 최소화할 수 있다.In addition, the manufacturing method according to the present invention can exclude the conventional high temperature heat treatment process, thereby simplifying the manufacturing process it can minimize the process cost.

이하, 본 발명의 실시 예에 따른 정전방전 보호소자를 상세하게 설명한다.Hereinafter, the electrostatic discharge protection device according to an embodiment of the present invention will be described in detail.

도 1은 본 발명의 일 실시 예에 따른 정전방전 보호소자의 사시도이고, 도 2는 도 1에 표시된 Ⅱ-Ⅱ의 단면도이다.1 is a perspective view of an electrostatic discharge protection device according to an embodiment of the present invention, Figure 2 is a cross-sectional view of II-II shown in FIG.

도시된 바와 같이, 본 발명에 따른 정전방전 보호소자는, 절연 세라믹베이스(10), 절연 세라믹베이스(10)의 표면에 형성되는 하부전극(20), 하부전극(20) 위에 형성되며 적어도 하나 이상의 비어 홀(32)을 갖는 절연층(30), 비어 홀(32)을 덮도록 절연층(30) 위에 형성되는 금속 박의 상부전극(40), 하부전극(20)과 절연층(30) 및 상부전극(40)을 덮는 절연 코팅층(50), 및 상부전극(40)과 하부전극(20)에 각각 전기적으로 연결되는 외부전극(60)을 포함한다.As shown, the electrostatic discharge protection device according to the present invention is formed on the insulating ceramic base 10, the lower electrode 20 formed on the surface of the insulating ceramic base 10, the lower electrode 20 and at least one via An insulating layer 30 having a hole 32, an upper electrode 40, a lower electrode 20, an insulating layer 30 and an upper portion of the metal foil formed on the insulating layer 30 to cover the via hole 32. An insulating coating layer 50 covering the electrode 40 and an external electrode 60 electrically connected to the upper electrode 40 and the lower electrode 20, respectively.

여기서, 비어 홀(32)은 그 높이 방향으로 에어 갭(air gap)을 형성하여 상부 및 하부전극(40, 20) 간에 정전방전의 최단 경로를 형성하며, 절연층(30)은 인쇄법, 디핑법, 또는 스프레이법 중 어느 하나에 의해 형성될 수 있다.Here, the via hole 32 forms an air gap in the height direction thereof to form the shortest path of the electrostatic discharge between the upper and lower electrodes 40 and 20, and the insulating layer 30 may be printed, It may be formed by either the ping method or the spray method.

이러한 구성에 의하면, 정전방전 경로의 크기를 결정하는 비어 홀(32)의 높이를 크게 줄일 수 있어, 결과적으로 ESD 감쇄 성능을 크게 향상시킬 수 있다. 구체적으로, 비어 홀(32)의 높이를 결정하는 절연층(30)은 인쇄법이나 디핑법 또는 스프레이법에 의해 형성되므로, 20㎛ 이하의 얇은 두께를 가질 수 있으며, 이에 따라 비어 홀(32)의 높이가 낮아져 결과적으로 정전방전 경로의 크기를 줄일 수 있다.According to this structure, the height of the via hole 32 which determines the size of the electrostatic discharge path can be greatly reduced, and as a result, the ESD attenuation performance can be greatly improved. Specifically, since the insulating layer 30 determining the height of the via hole 32 is formed by a printing method, a dipping method, or a spray method, the insulating layer 30 may have a thin thickness of 20 μm or less, and accordingly, the via hole 32 The height of H can be lowered and consequently the size of the electrostatic discharge path can be reduced.

도 3은 본 발명의 보호소자(절연층 두께가 15㎛인 경우)와 종래의 보호소자의 ESD 감쇄 성능을 비교한 그래프이다.3 is a graph comparing the ESD attenuation performance of the protection device (when the insulating layer thickness is 15㎛) of the present invention and the conventional protection device.

도시된 바와 같이, 높은 정전방전 전압 8㎸의 정전기 방전이 유입되는 경우, 본 발명에 의한 보호소자는 최대 604V로 ESD를 감쇄하여 종래의 보호소자에 의한 902V와 비교하여 감쇄 성능이 향상됨을 알 수 있다. As shown, when the electrostatic discharge of a high electrostatic discharge voltage of 8 kPa is introduced, the protection device according to the present invention can be seen that the attenuation performance is improved compared to 902V by the conventional protection device by attenuating the ESD up to 604V. .

또한, 낮은 정전방전 전압 2㎸의 정전기 방전이 유입되는 경우, 다이오드에 거의 근접하는 감쇄 성능을 나타냄을 알 수 있다.In addition, it can be seen that when the electrostatic discharge with a low electrostatic discharge voltage of 2 mA is introduced, the attenuation performance is almost close to the diode.

이하, 본 발명의 정전방전 보호소자의 제조방법을 설명한다.Hereinafter, the manufacturing method of the electrostatic discharge protection device of the present invention.

도 4는 본 발명의 정전방전 보호소자의 제조방법을 설명하는 공정도로서, 좌측과 우측에 각각 단면도와 평면도를 나타내고 있다.4 is a process diagram illustrating a method of manufacturing the electrostatic discharge protection device of the present invention, and shows a cross-sectional view and a plan view, respectively, on the left and right sides.

도 4(a)를 참조하면, 절연 세라믹베이스(10)를 준비한다. Referring to FIG. 4A, an insulating ceramic base 10 is prepared.

여기서, 절연 세라믹베이스(10)는 사전 소성된 LTCC 웨이퍼 또는 사전에 소 성된 세라믹 기판이 적용될 수 있다.Here, the insulating ceramic base 10 may be a pre-fired LTCC wafer or a pre-fired ceramic substrate.

본 발명에서는, 공정의 편이를 위해 스크라이브 처리된 96% 이상의 순도를 갖는 알루미나 기판 웨이퍼를 적용하였다.In the present invention, an alumina substrate wafer having a purity of 96% or more scribed was applied for the convenience of the process.

이어, 도 4(b)와 같이, 절연 세라믹베이스(10) 위에 하부전극(20)을 형성한다. Subsequently, as shown in FIG. 4B, the lower electrode 20 is formed on the insulating ceramic base 10.

하부전극(20)은 정전방전 유입에 따른 방전유도 선로로 사용되며, 가령 Ag, Pd, Pt, Au, Ni, Cu, Ag-Cu, 또는 Ag-Pd 중 어느 하나 이상으로 선택되어 적용될 수 있으며, 금속 페이스트를 이용한 스크린 인쇄법이나 스퍼터링 또는 도금 등의 방법으로 다양하게 형성할 수 있다.The lower electrode 20 is used as a discharge induction line according to the inflow of the electrostatic discharge, for example, may be selected and applied to any one or more of Ag, Pd, Pt, Au, Ni, Cu, Ag-Cu, or Ag-Pd, It can be variously formed by a screen printing method using a metal paste, a method such as sputtering or plating.

이 실시 예에서는, 도 4(b)와 같이, 4개의 하부전극(20, 21, 22, 23)을 나란히 형성한다. In this embodiment, as shown in FIG. 4B, four lower electrodes 20, 21, 22, and 23 are formed side by side.

다음, 도 4(c)와 같이, 하부전극(20, 21, 22, 23) 전체에 걸치도록 절연층(30)을 형성한다. Next, as shown in FIG. 4C, the insulating layer 30 is formed to cover the entire lower electrodes 20, 21, 22, and 23.

절연층(30)은 내화학성, 내열성 등이 우수한 폴리머 또는 탄성체가 사용될 수 있으며, 가령 실리콘, 폴리이미드, 또는 에폭시가 사용될 수 있다.The insulating layer 30 may be a polymer or an elastomer having excellent chemical resistance, heat resistance, and the like, and for example, silicon, polyimide, or epoxy may be used.

본 발명의 일 실시 예에서는, 절연층(30)으로 상기한 실리콘을 페이스트 상태로 준비하여 스크린 인쇄법에 의하여 하부전극이 형성된 절연세라믹 기판 위에 형성하고, 100℃, 10분의 조건으로 가경화하였다.In an embodiment of the present invention, the above-described silicon is prepared in the form of a paste as the insulating layer 30 and formed on the insulating ceramic substrate having the lower electrode formed by the screen printing method, and temporarily cured at 100 ° C. for 10 minutes. .

또한, 실리콘 페이스트에 금속 또는 카본 등의 전도성 입자를 분산 혼합하여 사용할 수 있는데, 이러한 경우, 하기에서 설명되겠지만, 이후 공정에서 절연 층(30)을 관통하는 비어 홀(32)을 레이저 트리밍으로 형성하게 되면, 비어 홀(32)의 내측면에 금속 입자나 카본의 일부가 노출된다. 이 경우, 금속 입자나 카본을 통한 정전방전 경로가 추가로 제공되어 반응성이 향상될 수 있다. In addition, it is possible to disperse and mix conductive particles such as metal or carbon in the silicon paste. In this case, as will be described below, the via hole 32 penetrating the insulating layer 30 is formed by laser trimming in a subsequent process. As a result, a part of metal particles or carbon is exposed on the inner surface of the via hole 32. In this case, an electrostatic discharge path through the metal particles or carbon may be further provided to improve reactivity.

상기와 같이, 전도성 금속입자나 카본 등이 혼합되는 양은 절연층(30)이 1GΩ 이상의 절연저항을 유지하는 정도에서 조절할 수 있으며, 이들의 입자 크기는 절연층의 두께보다 1/3 이하의 직경을 갖도록 선택하여야 상기 절연저항을 만족시킬 수 있다.As described above, the amount of the conductive metal particles or carbon, etc. are mixed can be adjusted to the extent that the insulating layer 30 maintains an insulation resistance of 1GΩ or more, and their particle size is 1/3 or less than the thickness of the insulating layer It must be selected so as to satisfy the insulation resistance.

도 4(d)를 참조하면, 절연층(30)에서 하부전극(20, 21, 22, 23)과 중첩되는 부분을 레이저 트리밍으로 비어 홀(32, 33, 34, 35)을 각각 형성한다. 이에 따라, 비어 홀(32, 33, 34, 35)을 통하여 하부전극(20, 21, 22, 23)이 노출된다. Referring to FIG. 4D, via holes 32, 33, 34, and 35 are formed by laser trimming portions of the insulating layer 30 overlapping with the lower electrodes 20, 21, 22, and 23, respectively. Accordingly, the lower electrodes 20, 21, 22, and 23 are exposed through the via holes 32, 33, 34, and 35.

비어 홀(32)의 형성 과정은 공정의 간소화를 위하여 레이저 트리밍에 의한 방법 이외에, 절연층의 형성과 동시에 진행할 수 있다.The via hole 32 may be formed at the same time as the formation of the insulating layer in addition to the method of laser trimming to simplify the process.

예를 들어, 절연체로서 페이스트 상태의 실리콘을 인쇄방법에 의하여 형성하는 경우, 인쇄 패터닝으로 비어 홀에 대응되는 부분을 미인쇄되도록 형성하는 것이 가능하다.For example, in the case of forming a paste-like silicon as an insulator by a printing method, it is possible to form a portion corresponding to the via hole by printing patterning so as not to be printed.

또한, 비어 홀의 형태와 개수는 보호소자의 최종 전기적인 특성 등을 고려하여 변형되어 설계될 수 있다.In addition, the shape and number of via holes may be modified and designed in consideration of the final electrical characteristics of the protection device.

이어, 도 4(e)와 같이, 전면에 상부전극판(40')을 접합한다.Subsequently, as shown in FIG. 4E, the upper electrode plate 40 ′ is bonded to the front surface.

상부전극판(40')으로서는, 두께 1㎛ ~ 100㎛ 범위의 구리, 알루미늄, 니켈, 마그네슘 등의 박판을 적용하여 구성할 수 있으며, 절연층(30)과 상부전극판(40') 은, 85℃, 2000psi, 1분의 조건으로 등수압 압착한 후 150℃, 30분의 조건으로 경화 과정을 통해 신뢰성 있게 접합하며, 이로써 절연층(30) 내부의 비어 홀(32)을 신뢰성 있는 정전방전 공간으로 형성할 수 있다. As the upper electrode plate 40 ', a thin plate of copper, aluminum, nickel, magnesium, etc., having a thickness in the range of 1 μm to 100 μm may be applied, and the insulating layer 30 and the upper electrode plate 40' may be formed of, After isostatic pressing at 85 ° C., 2000 psi, and 1 minute, it is reliably bonded through a curing process at 150 ° C. and 30 minutes, thereby reliably electrostatic discharge of the via hole 32 inside the insulating layer 30. It can be formed into a space.

그 후, 도 4(f)과 같이 상부전극에 해당하는 부분을 포토레지스트(42) 등으로 마스킹을 한 다음, 도 4(g)와 같이, 희석된 황산(H2SO4) 베이스 용액에서 에칭하여 마스킹 부분을 제외한 나머지 부분을 제거한다. Thereafter, the portion corresponding to the upper electrode is masked with a photoresist 42 or the like as shown in FIG. 4 (f), and then etched in diluted sulfuric acid (H 2 SO 4 ) base solution as shown in FIG. 4 (g). To remove all but the masking part.

이어, 마스킹 제거제를 이용하여 포토레지스트(42)를 제거함으로써, 상부전극(40)을 형성한다.Next, the photoresist 42 is removed using a masking remover to form the upper electrode 40.

이러한 구조를 보면, 에어 갭의 역할을 하는 비어 홀(32)은 상부전극(40)과 하부전극(20)에 의해 완전하게 밀폐되어 외부 환경으로부터 보호되며, 상부전극과 절연층의 접합 공정을 진공이나 불활성 기체 분위기에서 진행하는 경우 비어 홀(32)은 진공 처리되거나 불활성 기체가 충전될 수 있다. In this structure, the via hole 32 serving as an air gap is completely sealed by the upper electrode 40 and the lower electrode 20 to be protected from the external environment, and the bonding process between the upper electrode and the insulating layer is vacuumed. However, when proceeding in an inert gas atmosphere, the via hole 32 may be vacuumed or filled with an inert gas.

다음, 도 4(h)와 같이, 상부전극(40)의 양단과 각 하부전극(20, 21, 22, 23)의 양단이 노출되고 절연층(30)을 덮도록 전면에 절연 코팅층(50)을 형성한다.Next, as shown in FIG. 4H, both ends of the upper electrode 40 and both ends of each of the lower electrodes 20, 21, 22, and 23 are exposed, and the insulating coating layer 50 is disposed on the entire surface of the insulating layer 30. To form.

여기서, 절연 코팅층은 글라스, 실리콘, 폴리이미드, 또는 에폭시 중 어느 하나로 구성될 수 있다.Here, the insulating coating layer may be composed of any one of glass, silicon, polyimide, or epoxy.

마지막으로, 도 4(i)와 같이, 노출된 상부전극(40)의 양단에 외부전극(60, 61)을 전기적으로 연결하고, 노출된 하부전극(20)의 각 단에 외부전극(70, 71, 72, 73, 74, 75, 76, 77)을 전기적으로 연결한다. Finally, as shown in FIG. 4 (i), the external electrodes 60 and 61 are electrically connected to both ends of the exposed upper electrode 40, and the external electrodes 70 and the respective ends of the exposed lower electrode 20 are electrically connected. 71, 72, 73, 74, 75, 76, 77) are electrically connected.

이때, 각 외부전극의 일단이 절연 코팅층(50) 위까지 연장하도록 하는 것이 바람직하다. 외부전극은 롤러 코팅 방법으로 형성될 수 있다.At this time, it is preferable that one end of each external electrode extends over the insulating coating layer 50. The external electrode may be formed by a roller coating method.

이와 같이, 외부전극이 상부전극(40) 및 하부전극(20)과 전기적으로 연결됨에 따라, 외부에서 발생한 정전기 방전이 외부전극을 통하여 상부전극(40) 또는 하부전극(20)으로 유입되는 경우, 상부전극(40) 또는 하부전극(20)과 연결된 비어 홀(32)로 유도되어 방전된다.As such, when the external electrode is electrically connected to the upper electrode 40 and the lower electrode 20, when an external static discharge is introduced into the upper electrode 40 or the lower electrode 20 through the external electrode, The discharge is induced by the via hole 32 connected to the upper electrode 40 or the lower electrode 20.

도 5는 본 발명의 다른 실시 예에 따른 정전방전 보호소자를 나타내는 단면도이다.5 is a cross-sectional view showing an electrostatic discharge protection device according to another embodiment of the present invention.

이 실시 예에 따르면, 절연층(30)의 양단부와 상부전극(40)의 양단부 사이에 절연 버퍼층(80)이 형성된다.According to this embodiment, an insulating buffer layer 80 is formed between both ends of the insulating layer 30 and both ends of the upper electrode 40.

상기한 도 4의 제조공정에 있어서, 에칭 공정시 에칭액에 의해 상부전극(40)의 양단부와 접촉하는 절연층(30)의 양단부가 훼손될 수 있다. 이와 같이, 절연층(30)의 훼손이 생기면, 누설 전류가 발생하여 초기 제품 특성이 안정적이지 않고 다수의 불량이 발생할 수 있다. 특히, 하부전극(20)을 통하여 ESD가 유입되는 경우, 비어 홀(32)을 통하여 정상적인 경로가 형성되어야 하지만, 절연층(30)의 양단부의 훼손으로 상부전극(40)의 양단부와 절연층(30)의 양단부 사이에 아크 방전이 일어나서 회로를 보호하는 기능이 저하될 뿐만 아니라 심한 경우 전기적인 연결이 이루어져 전기적인 쇼트 상태로 될 위험성이 상존한다.In the manufacturing process of FIG. 4, both ends of the insulating layer 30 contacting both ends of the upper electrode 40 may be damaged by the etchant during the etching process. As such, when the insulation layer 30 is damaged, leakage current may occur, and thus initial product characteristics may not be stable, and a large number of defects may occur. In particular, when ESD is introduced through the lower electrode 20, a normal path should be formed through the via hole 32, but both ends and the insulating layer of the upper electrode 40 are damaged due to damage to both ends of the insulating layer 30. There is a risk that the arc discharge occurs between both ends of 30), which not only reduces the function of protecting the circuit, but also, in severe cases, the electrical connection is made, resulting in an electrical short.

따라서, 이 실시 예와 같이, 절연층(30)의 양단부와 상부전극(40)의 양단부 사이에 절연 버퍼층(80)을 형성함으로써, 절연 특성을 강화할 수 있다.Therefore, as in this embodiment, by forming the insulating buffer layer 80 between both ends of the insulating layer 30 and both ends of the upper electrode 40, it is possible to enhance the insulating properties.

바람직하게, 절연 버퍼층(80)은 절연층(30)의 양단부와 상부전극(40)의 양단부 사이에서 안쪽으로 연장하여 중첩되도록 할 수 있다. Preferably, the insulating buffer layer 80 may extend inward between the both ends of the insulating layer 30 and both ends of the upper electrode 40 to overlap each other.

또한, 절연 버퍼층(80)을 구성하는 재료는 에칭액으로부터 손상을 받지 않는 내화학성을 구비하며, 절연저항이 1 GΩ 이상인 것이 바람직하다. 이러한 재료로 글라스, 에폭시, 또는 세라믹 등을 적용할 수 있으며, 페이스트 인쇄법이나 리소그래피법 등에 의한 막 형성방법으로 형성할 수 있다. 또한, 페이스트의 특성에 따라 열 처리하여 강도 및 밀도를 유지시킬 수 있다.In addition, the material constituting the insulating buffer layer 80 has chemical resistance not to be damaged by the etching solution, and the insulating resistance is preferably 1 GΩ or more. As such a material, glass, epoxy, ceramic, or the like can be applied, and it can be formed by a film forming method by paste printing, lithography, or the like. In addition, the strength and density can be maintained by heat treatment according to the properties of the paste.

도 6은 도 5의 변형 예에 따른 정전방전 보호소자를 나타내는 단면도이다.6 is a cross-sectional view illustrating an electrostatic discharge protection device according to a modification of FIG. 5.

이 변형 예에 따르면, 절연층(30)의 양단부와 하부전극(20) 사이에 절연 버퍼층(80)이 형성된다.According to this modification, an insulating buffer layer 80 is formed between both ends of the insulating layer 30 and the lower electrode 20.

이러한 구조는 도 5의 구조를 변형한 것으로, 가령 절연층(30)의 재질이 실리콘인 경우에 적절하게 적용될 수 있다. 구체적으로, This structure is a modification of the structure of FIG. 5, and may be appropriately applied when the material of the insulating layer 30 is silicon. Specifically,

실리콘은 일단 경화하면 특성상 다른 물질과의 접착이 어렵기 때문에 프라이머라는 표면 처리를 위한 공정이 필요하다. 따라서, 이러한 공정을 추가하지 않기 위해서 이 변형 예와 같은 구조를 적용할 수 있다.Since silicone is hard to bond with other materials once cured, a process for surface treatment called a primer is required. Therefore, in order not to add such a process, the structure similar to this modification can be applied.

이러한 구조에 의하면, 에칭 공정시 에칭액에 의해 절연층(30)의 양단부가 훼손되더라도, 그 하부에 위치한 절연 버퍼층(80)에 의해 상부전극(40)과 하부전극(20)이 절연 상태를 유지할 수 있다.According to this structure, even if both ends of the insulating layer 30 is damaged by the etching solution during the etching process, the upper electrode 40 and the lower electrode 20 can be maintained in an insulating state by the insulating buffer layer 80 located below. have.

이상에서는 본 발명의 실시 예를 중심으로 설명하였지만, 본 발명의 정신을 벗어나지 않는 범위 내에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 본 발명의 범위는 상기한 실시 예에 국한되어서는 안 되며, 이하에 서술되는 특허청구범위에 의해 결정되어야 한다.The foregoing has been described with reference to the embodiments of the present invention, but various changes and modifications can be made without departing from the spirit of the present invention. Therefore, the scope of the present invention should not be limited to the above embodiments, but should be determined by the claims described below.

도 1은 본 발명의 실시 예에 따른 정전방전 보호소자의 사시도이다.1 is a perspective view of an electrostatic discharge protection device according to an embodiment of the present invention.

도 2는 도 1에 표시된 Ⅱ-Ⅱ의 단면도이다.FIG. 2 is a cross-sectional view of II-II shown in FIG. 1.

도 3은 본 발명의 보호소자(절연층 두께가 15㎛인 경우)와 종래의 보호소자의 ESD 감쇄 성능을 비교한 그래프이다.3 is a graph comparing the ESD attenuation performance of the protection device (when the insulating layer thickness is 15㎛) of the present invention and the conventional protection device.

도 4는 본 발명의 정전방전 보호소자의 제조방법을 설명하는 공정도로서, 좌측과 우측에 각각 단면도와 평면도를 나타내고 있다.4 is a process diagram illustrating a method of manufacturing the electrostatic discharge protection device of the present invention, and shows a cross-sectional view and a plan view, respectively, on the left side and the right side.

도 5는 본 발명의 다른 실시 예에 따른 정전방전 보호소자를 나타내는 단면도이다.5 is a cross-sectional view showing an electrostatic discharge protection device according to another embodiment of the present invention.

도 6은 도 5의 변형 예에 따른 정전방전 보호소자를 나타내는 단면도이다.6 is a cross-sectional view illustrating an electrostatic discharge protection device according to a modification of FIG. 5.

Claims (12)

절연 세라믹베이스;Insulated ceramic base; 상기 절연 세라믹베이스의 표면에 형성되는 하부전극;A lower electrode formed on a surface of the insulating ceramic base; 상기 하부전극 위에 형성되며 적어도 하나 이상의 비어 홀을 구비하고 폴리머 또는 탄성체 중 어느 하나에 의해 이루어지는 절연층;An insulating layer formed on the lower electrode and having at least one via hole and made of any one of a polymer or an elastic body; 상기 비어 홀을 덮도록 상기 절연층 위에 형성되며 금속 박으로 이루어진 상부전극; 및An upper electrode formed on the insulating layer to cover the via hole and formed of a metal foil; And 상기 상부전극과 하부전극에 각각 전기적으로 연결되는 외부전극을 포함하며,An external electrode electrically connected to the upper electrode and the lower electrode, respectively; 상기 비어 홀의 높이 방향으로 상기 상부전극과 하부전극 간에 정전방전 경로가 형성되는 것을 특징으로 하는 정전방전 보호소자.Electrostatic discharge protection device characterized in that the electrostatic discharge path is formed between the upper electrode and the lower electrode in the height direction of the via hole. 삭제delete 청구항 1에 있어서,The method according to claim 1, 상기 절연층은 실리콘 고무, 폴리이미드, 또는 에폭시 중 어느 하나에 의해 이루어지는 것을 특징으로 하는 정전방전 보호소자.The insulating layer is electrostatic discharge protection device, characterized in that made of any one of silicone rubber, polyimide, or epoxy. 청구항 1에 있어서,The method according to claim 1, 상기 절연층에는 전도성 입자가 분산 혼합되어 1GΩ 이상의 절연저항을 갖는 것을 특징으로 하는 정전방전 보호소자.Electrostatic discharge protection device, characterized in that the insulating layer is dispersed and mixed with conductive particles having an insulation resistance of 1GΩ or more. 청구항 1에 있어서,The method according to claim 1, 상기 절연층은 인쇄법, 디핑법, 또는 스프레이법 중 어느 하나에 의해 형성되는 것을 특징으로 하는 정전방전 보호소자.The insulating layer is electrostatic discharge protection element, characterized in that formed by any one of a printing method, a dipping method, or a spray method. 청구항 1에 있어서,The method according to claim 1, 상기 하부전극과 절연층 및 상부전극을 덮는 절연 코팅층을 더 포함하는 것을 특징으로 하는 정전방전 보호소자.Electrostatic discharge protection device further comprises an insulating coating layer covering the lower electrode, the insulating layer and the upper electrode. 청구항 6에 있어서,The method according to claim 6, 상기 절연 코팅층은 글라스, 실리콘, 폴리이미드, 또는 에폭시 중 어느 하나로 구성되는 것을 특징으로 하는 정전방전 보호소자.The insulating coating layer is electrostatic discharge protection device, characterized in that consisting of any one of glass, silicon, polyimide, or epoxy. 청구항 1에 있어서,The method according to claim 1, 상기 절연층의 양단부와 상기 상부전극의 양단부 사이에는 절연 버퍼층이 개재되는 것을 특징으로 하는 정전방전 보호소자.Electrostatic discharge protection device, characterized in that the insulating buffer layer is interposed between both ends of the insulating layer and both ends of the upper electrode. 청구항 1에 있어서,The method according to claim 1, 상기 절연층의 양단부와 상기 하부전극의 사이에는 절연 버퍼층이 개재되는 것을 특징으로 하는 정전방전 보호소자.Electrostatic discharge protection device, characterized in that the insulating buffer layer is interposed between both ends of the insulating layer and the lower electrode. 청구항 8 또는 9에 있어서,The method according to claim 8 or 9, 상기 절연 버퍼층은 글라스, 에폭시, 또는 세라믹 중 어느 하나로 이루어지며, 인쇄법과 리소그래피법을 포함하는 막 형성방법에 의해 형성되는 것을 특징으로 하는 정전방전 보호소자.The insulating buffer layer is formed of any one of glass, epoxy, or ceramic, and is formed by a film forming method including a printing method and a lithography method. 청구항 8에 있어서,The method according to claim 8, 상기 절연 버퍼층은 상기 절연층의 양단부와 상기 상부전극의 양단부 사이에서 안쪽으로 연장하여 중첩되는 것을 특징으로 하는 정전방전 보호소자.And the insulating buffer layer extends inwardly and overlaps between both ends of the insulating layer and both ends of the upper electrode. 청구항 8 또는 9에 있어서,The method according to claim 8 or 9, 상기 절연 버퍼층의 절연저항은 1 GΩ 이상인 것을 특징으로 하는 정전방전 보호소자.Insulation resistance of the insulating buffer layer is characterized in that the electrostatic discharge protection device characterized in that more than 1 GΩ.
KR1020090048972A 2008-10-20 2009-06-03 Electro-static Protection Device KR101027122B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080102581 2008-10-20
KR20080102581 2008-10-20

Publications (2)

Publication Number Publication Date
KR20100044078A KR20100044078A (en) 2010-04-29
KR101027122B1 true KR101027122B1 (en) 2011-04-05

Family

ID=42218965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048972A KR101027122B1 (en) 2008-10-20 2009-06-03 Electro-static Protection Device

Country Status (1)

Country Link
KR (1) KR101027122B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185322A (en) * 1999-12-28 2001-07-06 Tokin Corp Surface mounting surge absorbing element and its manufacturing method
JP2007227259A (en) * 2006-02-24 2007-09-06 Murata Mfg Co Ltd Surge suppressor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185322A (en) * 1999-12-28 2001-07-06 Tokin Corp Surface mounting surge absorbing element and its manufacturing method
JP2007227259A (en) * 2006-02-24 2007-09-06 Murata Mfg Co Ltd Surge suppressor

Also Published As

Publication number Publication date
KR20100044078A (en) 2010-04-29

Similar Documents

Publication Publication Date Title
KR102084737B1 (en) Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same
US7277003B2 (en) Electrostatic discharge protection component
JP2007265713A (en) Static electricity protective material paste and static electricity countermeasure part using it
US7733620B2 (en) Chip scale gas discharge protective device and fabrication method of the same
KR20170135146A (en) Contactor for preventing electric shock
TWI485723B (en) Array type chip resistor and method of manufacturing thereof
JP2004014466A (en) Chip type surge absorber and its manufacturing method
US20150223369A1 (en) Electrostatic protection element and method for manufacturing same
JP3265898B2 (en) Manufacturing method of chip type surge absorber
JP2007227259A (en) Surge suppressor
KR101008309B1 (en) ESD Protection Device Having Low Capacitance
JP4292788B2 (en) Chip-type surge absorber and manufacturing method thereof
JP2008294325A (en) Electrostatic discharge protection element and method of manufacturing the same
KR101027122B1 (en) Electro-static Protection Device
JP2004127614A (en) Surge absorber and manufacturing method of same
JP4836506B2 (en) Electrical device having a resistive heat generating element
JPH056805A (en) Chip-type varistor
CN1319230C (en) Sheet-shape surging absorber and its mfg. method
CN1929220B (en) Sheet type surge absorbing device
KR100931402B1 (en) Surface Mount Ceramic Electronic Components and Manufacturing Method Thereof
KR102053356B1 (en) Method of manufacturing a complex component and the complex component manufactured by the same and electronic device having the same
JP2004014437A (en) Chip type surge absorber and its manufacturing method
JP2005251458A (en) Chip type surge absorber, and manufacturing method of the same
JP3489627B2 (en) Chip type surge absorber
JP7227462B2 (en) Surge protective element and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160314

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190320

Year of fee payment: 9