KR101026444B1

KR101026444B1 - 병렬 콘볼루션 부호화기

Info

Publication number: KR101026444B1
Application number: KR1020057001719A
Authority: KR
Inventors: 마허 아메르
Original assignee: 자바나 디지털 펀드 엘엘씨
Priority date: 2002-08-01
Filing date: 2003-07-31
Publication date: 2011-04-07
Also published as: KR20050045996A; AU2003249822A1; JP2005535190A; WO2004013974A3; WO2004013974A2; JP4292298B2; US7318189B2; US20080092023A1; US7765457B2; US20040025104A1

Abstract

통신 시스템에서사용하기 위해 데이터 비트 집합을 병렬로 부호화하기 위한 방법 및 장치가 개시된다. 부호화될 데이터 비트 지합은 2개의 부집합으로 나뉘고 제1 부집합은 제2 부집합을 이용하여 병렬로 부호화된다. 또한, 제1 부집합은 이전 데이터 비트 집합의 부집합을 이용하여 병렬로 부호화된다. 병렬 부호화는 복수의 단일 비트 서브모듈을 이용하는 부호화 모듈을 이용함으로써 실현된다. 각 서브모듈은 제1 부집합으로부터 1개의 비트와 제2 부집합 또는 바로 이전 데이터 집합의 부집합을 수신한다. 각 단일 비트 서브모듈은 제1 부집합의 1개 비트와 제2 부집합 또는 바로 이전 데이터 집합의 부집합의 콘볼루션 보호화로부터 한 쌍의 출력 비트를 산출한다. 복수의 단일 비트 서브모듈은 동시에 병렬로 작동하고 데이터 비트 집합을 집합적으로 산출한다.

부호화, 콘볼루션, 병렬

Description

병렬 콘볼루션 부호화기{Parallel Convolutional Encoder}

본 발명은 무선 통신 분야에 관한 것으로, 좀더 구체적으로는, 무선 통신 시스템에서 사용하기 위해 정보 비트 집합을 부호화하기 위한 방법 및 장치에 적용될 수 있다 (이에 제한되는 것은 아니다).

전화통신에서의 최근 변화는 통신에 관련된 모든 기술의 발전을 이끌었다. 기술 채택 및 이용뿐만 아니라 발전면에서 상당한 성장으로 보여지는 분야가 무선 기술이다. 불행히도, 완전하게 발전되지 않았거나 검토되지 않은 무선 기술의 한 영역은 무선 수신기로의 무선 전송 이전에 무선 디바이스에서의 데이터 부호화 속도이다. 이러한 부호화는 수신기측에서 FEC(forward error correction) 기술이 적용될 수 있도록 하기 위해 필요하다. 이러한 FEC 기술은 데이터가 무선 전송될 때 데이터에 주입될 수 있는 오류의 정정을 가능케 한다.

이러한 부호화 기법중 하나가 콘볼루션 부호화일 수 있다. (데이터내의 오류 정정 리던던시의 포함을 허용하기 위해 입력된 데이터보다 많은 데이터를 산출하는 부호화를 통해) 부호화된 데이터는, 수신기에 의해 수신될 때, 디코더에 의해 디코딩된다. 이러한 디코더는 원래 데이터를 검색하기 위해 하나 또는 또다른 형태로 공지된 비터비(Viterbi) 디코딩 방법을 통상적으로 이용한다. 그러나, 전송 속도 및 복호화 속도는 좀더 고속화되었으나, 부호화는 여전히 직렬 비트 방식으로 실행된다. 기본적으로, 부호화될 데이터는 부호화기에 직렬 공급되고 최종 부호화된 데이터 또한 직렬로 출력된다. 이러한 방식은 비터비에게 부여된 미국특허 제5,193,094호와, Okamato에 부여된 미국특허 제5,781,121호와, 미국특허출원 공개공보 2001008022 A1(Kokuryo 등)에서 보여진다. Okamato는 콘볼루션 부호화기의 슈도-병렬 구현을 시도하기 위해 병렬 방식으로 구성된 복수의 직렬 부호화기를 이용한다.

상기에서 언급한 개시내용들중 적어도 하나는 직렬 콘볼루션 부호화의 문제점을 극복하고자 시도하였지만, 그들중 아무것도 실제 성공하지는 못했다. 직렬 콘볼루션 부호화기를 이용하는 것과 관련된 한가지 문제점은 부호화 속도를 증가시키기 위해 부호화기에 의해 이용되는 클록킹 신호의 속도가 증가된다는 점이다. 불행히도, 이러한 방식은 소비 전력을 증가시킬 뿐만 아니라 디바이스 온도를 상승시키고 설계 구현시에 좀더 복잡한 회로 레이아웃을 야기한다.

전술한 문제점을 해결할 수 있는 이상적인 해결책은 콘볼루션 부호화기의 병렬 구현이다. 이러한 부호화기는 병렬 비트별(bitwise) 방식으로 데이터를 부호화할 것이다.

본 발명의 목적은 종래 기술에 대한 대안을 제시하는 것이고 종래 기술의 단점을 적어도 약화시키는 대안을 제시하는 것이다.

본 발명은 통신 시스템에서 사용하기 위해 데이터 비트 집합을 병렬로 부호화하기 위한 방법 및 장치에 관한 것이다. 부호화될 데이터 비트 집합은 2개의 부 집합으로 세분되고, 제1 부집합은 제2 부집합을 이용하여 병렬로 부호화된다. 또한, 제1 부집합은 바로 이전 데이터 비트 집합의 부집합을 이용하여 부호화된다. 병렬 부호화는 복수의 단일 비트 서브모듈들을 활용하는 부호화 모듈을 이용함으로써 실현된다. 각 서브모듈은 제1 부집합으로부터 1개 비트와 제2 부집합 또는 바로 이전데이터 집합의 부집합을 수신한다. 각각의 단일 비트 서브모듈은 제2 부집합 또는 바로 이전 데이터 집합의 부집합을 이용한 제1 부집합의 단일 비트의 콘볼루션 부호화로부터 한 쌍의 출력 비트를 산출한다. 복수의 단일 비트 서브모듈은 동시에 병렬로 작동하여 일단의 출력 데이터 비트를 집합적으로 산출한다.

제1 측면에서, 본 발명은 통신 디바이스에서 사용하기 위한 복수의 데이터 비트를 부호화하기 위한 방법을 제공하고, 상기 방법은, a) 부호화를 위한 데이터 비트 집합을 수신하는 단계와, b) 적어도 하나의 제1 출력 비트 집합을 산출하기 위해 적어도 하나의 다른 데이터 비트 부집합을 이용하여 상기 데이터 비트 집합의 부집합을 병렬로 부호화하는 단계와, c) 적어도 하나의 제2 출력 비트 집합을 산출하기 위해 적어도 하나의 이전 데이터 비트 부집합을 이용하여 상기 데이터 비트 집합의 상기 부집합을 병렬로 부호화하는 단계 - 상기 이전 부집합 각각은 이전 데이터 비트 집합의 부집합임-를 포함한다.

제2 측면에서, 본 발명은 통신 시스템에서 사용하기 위한 데이터 비트 집합의 부호화 방법을 제공한다. 상기 방법은, (a) 상기 데이터 비트 집합의 제1 및 제2 부집합을 수신하는 단계와, (b) 제1 출력 비트 집합을 산출하기 위해 상기 제2 부집합을 이용하여 상기 제1 부집합을 콘볼루션 부호화하는 단계와, (c) 제2 출력 비트 집합을 산출하기 위해 바로 이전 데이터 비트 집합의 이전 부집합을 이용하여 상기 제1 부집합을 콘볼루션 부호화하는 단계와, (d) 다음 데이터 비트 집합과 이용하기 위해 상기 데이터 비트 집합의 상기 제2 부집합으로 상기 이전 부집합을 교체하는 단계를 포함하고, 상기 단계 (b) 및 (c)에서의 부호화는 비트별 병렬 방식으로 실행된다.

제3 측면에서, 본 발명은 통신 시스템에서 사용하기 위해 데이터 비트 집합을 부호화하기 위한 장치를 제공한다. 상기 장치는, 상기 데이터 비트 집합의 제1 부집합을 수신하고 저장하기 위한 제1 수신 수단과, 상기 데이터 비트 집합의 제2 부집합을 수신하고 저장하기 위한 제2 수신 수단과,바로 이전 데이터 비트 집합의 부집합을 저장하기 위한 저장 수단과, 데이터 비트 부집합을 콘볼루션 부호화하기 위한 제1 부호화 수단 - 상기 제1 부호화 수단은 상기 제1 수신 수단 및 상기 제2 수신 수단으로부터의 입력을 수신하여 제1 출력 비트 집합을 산출함 -과, 데이터 비트 부집합을 콘볼루션 부호화하기 위한 제2 부호화 수단 - 상기 제2 부호화 수단은 상기 제1 수신 수단 및 상기 제2 수신 수단으로부터의 입력을 수신하여 제2 출력 비트 집합을 산출함 -과, 상기 저장 수단에 상기 제2 수신 수단의 내용을 저장하기 위한 스위칭 수단을 포함하고, 상기 저장 수단 및 상기 스위칭 수단은 상기 제1 및 제2 출력 비트 집합이 산출된 후에 활성된다.

제4 측면에서, 본 발명은 통신 장치에서 사용하기 위해 현재 데이터 비트 집합을 부호화하기 위한 시스템을 제공한다. 상기 장치는, 상기 현재 데이터 비트 집합의 부집합을 부호화하기 위한 적어도 2개의 부호화 스테이지 - 상기 적어도 2 개의 부호화 스테이지 각각은, 상기 현재 데이터 비트 집합의 제1 부집합을 수신 및 저장하기 위한 제1 수신 수단과, 상기 현재 데이터 비트 집합의 제2 부집합과 기수신된 데이터 비트 집합의 부집합을 포함하는 그룹으로부터 선택된 데이터 비트 부집합을 저장하기 위한 저장 수단과, 출력 비트 집합을 산출하기 위해 상기 저장 수단의 내용을 이용하여 상기 제1 수신 수단의 내용을 부호화하기위한 부호화 수단을 포함하고,상기 적어도 하나의 부호화 스테이지는 상기 저장 수단에 저장하고 상기 현재 데이터 비트 집합의 부집합을 부호화기 위한 또다른 부호화 스테이지로부터 데이터 비트 부집합을 수신한다.

이하의 도면을 참조하여 상세한 설명을 고려함으로써 본 발명에 대한 좀더 나은 이해를 얻을 수 있을 것이다.

도 1은 본 발명의 일실시예에 따른 부호화기 시스템의 블록도이다.

도 2는 도 1의 부호화기 시스템에서 사용되는 부호화 모듈의 부호화 블록도이다.

도 3은 도 2의 부호화 모듈에서 사용되는 단일-비트 부호화 서브모듈에 의해 구현되는 논리를 설명하는 논리도이다.

도 4는 도 2의 부호화 모듈에서 사용되는 단일-비트 부호화 서브모듈의 블록도이다.

도 1을 참조하면, 병렬 부호화 시스템(50)의 블록도가 설명된다. 버스(10) 는 제1 수신 수단(20)과 제2 수신 수단(30)에 공급하고 저장 수단(40)은 제2 수신 수단(30)에 연결된다. 제1 부호화 모듈(50, 제1 부호화 수단으로도 지칭됨)은 제1 수신 수단(20) 및 제2 수신 수단(30)에 연결된다. 제2 부호화 수단(60)은 저장 수단(40) 및 제1 수신 수단(20)에 연결된다.

동작에 있어서, 부호화 시스템(5)은 버스(10)를 통해 부호화될 현재 데이터 비트 집합을 병렬로 수신한다. 현재 데이터 비트 집합(현재[11:0])은 2개의 부집합으로 분리되고 제1 부집합은 제1 수신 수단(20)에 공급되고 제2 부집합은 제2 수신 수단(30)에 공급된다. 저장 수단(40)은 바로 이전 데이터 비트 집합의 부집합(이전[11:6])을 저장한다. 현재 데이터 비트 집합이 제1 및 제2 수신 수단에 일단 저장되면, 이들은 부호화 모듈(50,60)로 전송되고, 제1 부호화 모듈(50)은 현재 데이터 비트 집합의 제1 및 제2 부집합을 수신한다. 제2 부호화 모듈(60)은 제1 부집합과 저장 수단(40)에 저장된 부집합을 수신한다. 부호화 모듈(50, 60)은 저장 수단(40)에 저장된 부집합과 제2 부집합을 이용하여 제1 부집합을 비트별 병렬 방식으로 부호화한다. 각각의 부호화 모듈은, 함께 취해지면, 부호화기 시스템(5)의 출력을 이루는 출력 비트 집합을 독립적으로 산출한다. 부호화기 시스템 출력은 프로세스상 다음 스테이지로 이동하기 위해 또다른 버스(미도시)로 공급될 수 있다.

이러한 본 발명의 실시예의 경우에, 부호화 모듈(50,60)에 의해 콘볼루션 부호화가 수행됨을 주목한다. 더욱이, 상기 실시예의 경우, 버스(10)는 12비트의 현재 집합을 운반하는 12비트 버스이고, 각각의 부집합은 6개의 데이터 비트를 갖는 다. 현재 12비트 집합중 6 LSB(least significant bits 현재[5:0])는 제1 수신 수단(20)에 공급되어 저장되고 현재 12 비트 집합중 6 MSB(most significant bits 현재[11:6])는 제2 수신 수단(30)에 의해 공급되어 저장된다. 저장 수단(40)은 새로운 현재 데이터 비트 집합이 제2 수신 수단으로 클록킹될 때 제2 수신 수단(30)에 저장된 제2 부집합(이전[11:6])을 수신한다. 제2 수신 수단(30)의 내용을 저장하기 위한 스위칭 수단은 저장 수단(40)으로 클록킹될 수 있다. 대안적으로, 스위칭/저장은 출력 데이터 비트 집합이 산출되자마자 이루어질 수 있다. 부호화기 시스템을 개시하기 위해, 저장 수단(40)의 내용으로서 모두 0이 설정된다.

콘볼루션 부호화 및 상기 예시된 실시예의 경우에, 부호화 모듈 각각은 12 비트 출력 집합을 산출함을 또한 주목한다. 더욱이, 저장 수단(40) 및 제1 및 제2 저장 수단(20, 30)은 레지스터 또는 적합한 플립플롭 회로로 구성될 수 있다. 데이터 부집합은 레지스터 또는 플립플롭에 병렬로 클록킹되고 부호화 모듈(50,60)에 병렬로 또한 공급될 수 있다.

전술한 실시예에서, 부호화 모듈(50,60)의 경우, 각 부호화 모듈은 12개의 데이터 입력 - 현재 데이터 비트 집합의 6 비트 부집합과, 현재 집합 또는 바로 이전 데이터 비트 집합으로부터의 6 비트 부집합 -을 갖는다. 상기에서 언급한 바와 같이, 12 데이터 비트의 출력 집합은 각 부호화 모듈로부터 기인한다.

각 부호화 모듈은 도 2에 도시된 바와 같이 구현될 수 있다. 도 2에 도시된 바와 같이, 다수의 단일-비트 부호화 서브모듈(70a-70f)이 제시되며 각 서브모듈은 7개의 데이터 입력 - 제1 부집합으로부터 하나의 비트(현재[5:0]중 하나의 비트)와 제2 부집합(현재[11:6]) 또는 저장 수단에 저장된 부집합(이전[11:6])으로부터의 6개 비트 - 를 수신한다. 부호화될 단일 비트는 나머지 6개 비트 입력을 이용하여 부호화되어 2개의 출력 비트를 발생시킨다. 이러한 출력 비트(x[0], y[0]에서 x[5],y[5])는 부호화 모듈을 위한 출력 비트집합을 이룬다. 각각의 서브모듈은 부호화를 달성하는 조합 논리 회로를 구현한다. 일 실시예에서, IEEE802.11 또는 Hiperlan 2 비트스트림을 부호화하기 위해 구현될 논리 회로는 유사하다. 이러한 2개 표준에 대한 x 및 y 식은 다음과 같다.

x[n] = {XOR(in, s[4],s[3],s[1],s[0]}

y[n] = {XOR(in, s[5],s[4],s[3],s[0]}

in - 현재 집합의 n번째 입력 비트

s[a] = 단일 비트 부호화 서브모듈에 입력되는 6개 비트중 a 번째 비트

따라서, 논리회로는 도 3에 도시된 다이어그램으로 단순화될 수 있다. 도 3의 XOR 게이트는 각각이 5개의 입력을 가지며, 상기에서 제시된 논리 수식을 특별히 구현한다. 그러나, 단일 비트 서브모듈에 의해 다른 조합 회로 및 다른 부호화 방식이 구현될 수도 있다. 예시적으로, 도 4는 7개의 입력과 2개의 출력을 갖는 단일 비트 부호화 서브모듈을 도시한다. 이 서브모듈은 그 내부의 조합 회로가 적절하게 구성되는 한 임의의 부호화 방식을 구현할 수 있다.

따라서, 전술한 개념 및 설계는, 현재 데이터 비트 집합을 병렬 비트별 방식으로 부호화할 수 있다. 이러한 능력을 확장시키기 위해, 도 5의 스템(5)은 2개의 스테이지 부호화 시스템으로 보일 수 있으며, 각 스테이지는 3개의 요소, (수신 수단(20)과 같은) 제1 수신 수단, (수신 수단(30) 또는 저장 수단(40)과 같은) 저장 수단 및 저장 수단의 데이터를 이용하여 제1 수신 수단의 데이터를 부호화하는 부호화 모듈을 포함한다. 따라서, 복수의 스테이지가 직렬 연결되거나 병렬로 배치되어 데이터 비트의 복수개 비트 집합을 부호화할 수 있다. 또한, 직렬 연결은 단지 출력 비트 측면에서 연속적인 스테이지들로 직렬 연결될 필요는 없다. 입력 또한 직렬 연결되어, 전술한 실시예에서와 같이, 현재 입력 부집합(예, 현재[11:6])이 (예를 들어,이전[11:6}으로 되는 것과 같이) 연속되는 단계에서 후속 스테이지에 의해 후속하여 사용된다.

상기 실시예는 데이터 비트 집합에 대해 콘볼루션 부호화를 수행하지만, 단일 비트 부호화 서브모듈에 의해 사용되는 내부 조합 논리 회로를 변경하거나 수정함으로써 또는 전술한 바와 같이 부호화 스테이지의 순서 및/또는 위치를 재구성함으로써 다른 부호화 방식도 이용될 수 있다. 12 비트 집합 또는 6 비트 부집합이외의 다른 비트 폭들도 또한 이용될 수 있다. 또한, 부호화 시스템(5)의 결과 또는 출력 비트들 전부가 유효 또는 유용하지는 않도록 다른 부호화 방식까지 설계가 확장될 수 있다. 전술한 콘볼루션 시스템의 경우에, 상이한 부호화율은 상이한 개수의 유효/유용 비트를 산출한다. 예를 들어, 1/2 부호화율의 경우에, 부호화 시스템(5)의 24개 출력 비트 모두가 유효하다. 그러나, 2/3 부호화율의 경우에, 단지 18개의 LSB 비트들만이 유효하다. 3/4 부호화율의 경우에, 전체 집합 출력의 단지 16개의 LSB만이 유효하다. 따라서, 부호화 모듈(50)에 의해 산출된 출력 집합중 단지 4개 비트만이 유효하다.

본 발명을 이해한 사람은 전술한 실시예의 대안적인 구조 및 변형들이 이하에 첨부된 특허청구범위에 정의된 발명의 범위에 속하는 것으로 해석됨을 이해할 수 있을 것이다.

Claims

통신 디바이스에서 사용하기 위해 복수의 데이터 비트를 부호화하도록 구성된 방법에 있어서,

a) 데이터 비트의 제1 부집합 및 데이터 비트의 제2 부집합을 포함하는 데이터 비트의 현재 집합을 수신하는 단계와,

b) 적어도 하나의 제1 출력 비트 집합을 산출하기 위해 상기 데이터 비트의 제2 부집합과 상관(correlation)시킴으로써 상기 데이터 비트의 제1 부집합을 부호화하는 단계와,

c) 상기 데이터 비트의 제2 부집합과 상관시킴으로써 상기 데이터 비트의 제1 부집합을 부호화하는 단계와 병렬로, 적어도 하나의 제2 출력 비트 집합을 산출하기 위해 데이터 비트의 상기 현재 집합 바로 이전의 과거 집합의 인코딩되지 않은 부집합과 상관시킴으로써 상기 데이터 비트의 제1 부집합을 부호화하는 단계

를 포함하는, 통신 디바이스에서 사용하기 위해 복수의 데이터 비트를 부호화하도록 구성된 방법.
제1항에 있어서, 상기 데이터 비트의 제2 부집합과 상관시킴으로써 상기 데이터 비트의 제1 부집합을 부호화하는 단계는, 상기 데이터 비트의 제2 부집합과 상관시킴으로써 상기 데이터 비트의 제1 부집합을 콘볼루션 부호화하는 단계를 포함하는 것인, 통신 디바이스에서 사용하기 위해 복수의 데이터 비트를 부호화하도록 구성된 방법.
삭제
삭제
삭제
통신 시스템에서 사용하기 위한 데이터 비트 집합의 부호화 방법에 있어서, 상기 방법은,

(a) 상기 데이터 비트 집합의 제1 및 제2 부집합을 수신하는 단계와,

(b) 제1 출력 비트 집합을 산출하기 위해 상기 제2 부집합과 상관시킴으로써 상기 제1 부집합을 콘볼루션 부호화하는 단계와,

(c) 상기 제2 부집합과 상관시킴으로써 상기 제1 부집합을 콘볼루션 부호화하는 단계와 병렬로, 제2 출력 비트 집합을 산출하기 위해 바로 이전 데이터 비트 집합의 이전 부집합과 상관시킴으로써 상기 제1 부집합을 콘볼루션 부호화하는 단계와,

(d) 다음 데이터 비트 집합과 이용하기 위해 상기 데이터 비트 집합의 상기 제2 부집합으로 상기 바로 이전 데이터 비트 집합의 이전 부집합을 저장하는 단계

를 포함하는 방법.
제6항에 있어서, 상기 (b) 및 (c) 단계는 실질적으로 동시에 실행되는 방법.
제6항에 있어서, 상기 제2 출력 비트 집합으로부터의 유용한 비트 개수는 선 정된 콘볼루션 비율에 의해 결정되는 방법.
데이터 비트 집합을 부호화하도록 구성된 장치에 있어서, 상기 장치는,

상기 데이터 비트 집합의 제1 부집합을 저장하기 위한 제1 수신 수단과,

상기 데이터 비트 집합의 제2 부집합을 저장하기 위한 제2 수신 수단과,

바로 이전 데이터 비트 집합의 적어도 하나의 부집합을 저장하기 위한 저장 수단과,

제1 출력 비트 집합을 산출하기 위해 상기 제2 부집합과 상관시킴으로써 상기 제1 부집합을 콘볼루션 부호화하기 위한 제1 부호화 수단과,

제2 출력 비트 집합을 산출하기 위해 상기 바로 이전 데이터 비트 집합의 적어도 하나의 부집합과 상관시킴으로써 상기 제1 부집합을 콘볼루션 부호화하기 위한 제2 부호화 수단을 포함하고,

상기 제1 부호화 수단은 복수의 단일-비트 제1 서브모듈을 포함하는 제1 부호화 모듈을 포함하며,

상기 단일-비트 제1 서브모듈 각각은 상기 제1 부집합의 단일 비트와 상기 제2 부집합의 단일 비트를 콘볼루션 부호화함으로써 2개의 출력 비트를 산출하도록 구성되는 장치.
제9항에 있어서, 상기 제1 부호화 수단 및 상기 제2 부호화 수단은 실질적으로 동시에 콘볼루션 부호화를 수행하도록 구성되는 장치.
제9항에 있어서, 상기 제1 부호화 수단 및 상기 제2 부호화 수단은 실질적으로 동시에 작동하는 장치.
삭제
제9항에 있어서, 상기 제2 부호화 수단은 복수의 단일-비트 제2 서브모듈을 포함하는 제2 부호화 모듈을 포함하고,

상기 단일-비트 제2 서브모듈 각각은 상기 바로 이전 데이터 비트 집합의 상기 적어도 하나의 부집합의 단일 비트로 상기 제1 부집합의 단일 비트를 콘볼루션 부호화하도록 구성되는 장치.
제9항에 있어서, 상기 단일-비트 제1 서브모듈 각각은 상기 제1 부집합의 상기 단일 비트와 상기 제2 부집합의 적어도 하나의 선정된 비트간의 XOR 연산을 수행하는 장치.
제13항에 있어서, 상기 단일-비트 제2 서브모듈 각각은 상기 제1 부집합의 상기 단일 비트와 상기 바로 이전 데이터 비트 집합의 상기 적어도 하나의 부집합의 적어도 하나의 선정된 비트간의 XOR 연산을 수행하는 장치.
통신 디바이스에서 사용하기 위해 현재 데이터 비트 집합을 부호화하기 위한 시스템에 있어서, 상기 시스템은,

상기 현재 데이터 비트 집합의 부집합을 부호화하기 위한 적어도 2개의 부호화 스테이지를 포함하고, 상기 적어도 2개의 부호화 스테이지 각각은,

상기 현재 데이터 비트 집합의 제1 부집합을 수신 및 저장하기 위한 제1 수신 수단과,

상기 현재 데이터 비트 집합의 제2 부집합 또는 이전에 수신된 데이터 비트 집합의 부집합을 저장하기 위한 저장 수단과,

출력 비트 집합을 산출하기 위해 상기 저장 수단의 내용으로 상기 제1 수신 수단의 내용을 부호화하기 위한 부호화 수단

을 포함하고,

상기 적어도 하나의 부호화 스테이지는 상기 저장 수단에 저장하고 상기 현재 데이터 비트 집합의 부집합을 부호화기 위한 또다른 부호화 스테이지로부터 데이터 비트 부집합을 수신하며,

상기 부호화 수단은 복수개의 단일-비트 서브모듈을 포함하고, 상기 단일-비트 서브모듈 각각은 또 다른 부호화 스테이지로부터의 상기 데이터 비트 부집합과 상기 제1 부집합의 단일 비트를 수신하고, 또 다른 부호화 스테이지로부터의 상기 데이터 비트 부집합과 상관시킴으로써 상기 제1 부집합의 상기 단일 비트를 콘볼루션 부호화함으로써 2개의 출력 비트를 산출하는 시스템.
제16항에 있어서, 상기 적어도 2개의 부호화 스테이지 중 제1 부호화 스테이지의 부호화 수단은 상기 적어도 2개의 부호화 스테이지 중 제2 부호화 스테이지의 부호화 수단과 실질적으로 병렬로 부호화하도록 구성되는 시스템.
제16항에 있어서, 상기 부호화 스테이지의 각각은 다른 부호화 스테이지와 동시에 작동하는 시스템.
삭제
제16항에 있어서, 각각의 단일 비트 서브모듈은 상기 데이터 비트 집합의 제1 부집합의 상기 단일 비트와 상기 또 다른 부호화 스테이지로부터의 상기 데이터 비트 부집합의 선정된 비트간에 XOR 연산을 수행하는 조합논리회로를 포함하는 시스템.