KR101020473B1 - Light Emitting Device and Method For Fabricating The Same - Google Patents

Light Emitting Device and Method For Fabricating The Same Download PDF

Info

Publication number
KR101020473B1
KR101020473B1 KR1020080118295A KR20080118295A KR101020473B1 KR 101020473 B1 KR101020473 B1 KR 101020473B1 KR 1020080118295 A KR1020080118295 A KR 1020080118295A KR 20080118295 A KR20080118295 A KR 20080118295A KR 101020473 B1 KR101020473 B1 KR 101020473B1
Authority
KR
South Korea
Prior art keywords
layer
buffer pattern
protrusions
pattern layer
lower buffer
Prior art date
Application number
KR1020080118295A
Other languages
Korean (ko)
Other versions
KR20100059499A (en
Inventor
김상묵
백종협
강정인
김강호
이승재
이진홍
오화섭
이상헌
탁 정
진정근
전성란
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020080118295A priority Critical patent/KR101020473B1/en
Publication of KR20100059499A publication Critical patent/KR20100059499A/en
Application granted granted Critical
Publication of KR101020473B1 publication Critical patent/KR101020473B1/en

Links

Images

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

발광소자 및 그의 제조방법이 제공된다. 발광소자는 베이스 기판 상에 위치되며, 서로 이격하여 형성된 다수개의 돌출부들 및 돌출부들 사이의 홈들을 구비하는 하부 버퍼 패턴층, 하부 버퍼 패턴층의 돌출부들 및 홈들 상부에 형성된 제1 클래드층, 제1 클래드층 상에 형성된 활성층 및 활성층 상에 형성된 제2 클래드층을 포함한다. 또한, 발광소자 제조방법은 베이스 기판 상에 버퍼층을 형성하고, 버퍼층을 패터닝하여 서로 이격하여 형성된 다수개의 돌출부들을 구비하는 하부 버퍼 패턴층을 형성하는 단계, 하부 버퍼 패턴층 상에 제1 클래드층을 성장시키는 단계, 제1 클래드층 상에 활성층을 성장시키는 단계 및 활성층 상에 제2 클래드층을 성장시키는 단계를 포함한다. A light emitting device and a method of manufacturing the same are provided. The light emitting device is disposed on the base substrate, and includes a plurality of protrusions and grooves formed between the protrusions, the lower buffer pattern layer having the grooves therebetween, the protrusions of the lower buffer pattern layer and the first cladding layer formed on the grooves. An active layer formed on one clad layer and a second clad layer formed on the active layer are included. In addition, the method of manufacturing a light emitting device may include forming a buffer layer on a base substrate, patterning the buffer layer to form a lower buffer pattern layer including a plurality of protrusions formed apart from each other, and forming a first clad layer on the lower buffer pattern layer. Growing, growing an active layer on the first cladding layer, and growing a second cladding layer on the active layer.

발광소자, 보이드, 하부 버퍼 패턴층, 단결정 기판, 돌출부, 홈 Light emitting element, void, lower buffer pattern layer, single crystal substrate, protrusion, groove

Description

발광소자 및 그의 제조방법{Light Emitting Device and Method For Fabricating The Same}Light Emitting Device and Method for Fabrication The Same

본 발명은 발광소자에 관한 것으로, 더욱 상세하게는 발광소자 및 그의 제조방법에 관한 것이다. The present invention relates to a light emitting device, and more particularly to a light emitting device and a manufacturing method thereof.

발광소자는 화합물 반도체의 PN 접합 소자에 순방향 전류가 흐를 때 빛을 발하는 현상을 이용한 소자로서, 디스플레이 소자의 광원으로 주로 이용되고 있다. 이러한 발광소자는 전구와 같은 필라멘트가 요구되지 않으며, 진동에 강하고, 긴 수명을 가지고 있으며, 반응속도가 빠른 등의 우수한 특성을 나타낸다. The light emitting device is a device that emits light when a forward current flows through a PN junction device of a compound semiconductor, and is mainly used as a light source of a display device. Such a light emitting device does not require a filament such as a light bulb, exhibits excellent characteristics such as being resistant to vibration, having a long lifetime, and having a fast reaction speed.

고효율의 발광소자를 제작하기 위해서는 균일하고 결함이 적은 고품위의 기판이 요구된다. 그러나, 기판과 기판 상에 박막으로 형성되는 화합물 반도체 물질 사이의 격자 상수 및 열팽창 계수의 불일치로 인해 전위(displace)와 같은 결함이 발생되는 등의 문제점이 있다.In order to manufacture high-efficiency light emitting devices, high quality substrates with uniform and few defects are required. However, there is a problem in that a defect such as a displacement occurs due to a mismatch between the lattice constant and the coefficient of thermal expansion between the substrate and the compound semiconductor material formed as a thin film on the substrate.

상술한 문제점을 해결하기 위한 본 발명의 과제는 결함밀도가 낮은 발광소자 및 그의 제조방법을 제공하는 것이다. An object of the present invention for solving the above problems is to provide a light emitting device having a low defect density and a manufacturing method thereof.

상술한 제1 목적을 달성하기 위한 본 발명은 베이스 기판 상에 위치되며, 서로 이격하여 형성된 다수개의 돌출부들 및 상기 돌출부들 사이의 홈들을 구비하는 하부 버퍼 패턴층, 상기 하부 버퍼 패턴층의 돌출부들 및 홈들 상부에 형성된 제1 클래드층, 상기 제1 클래드층 상에 형성된 활성층 및 상기 활성층 상에 형성된 제2 클래드층을 포함하는 발광소자를 제공한다. According to an aspect of the present invention, a lower buffer pattern layer having a plurality of protrusions formed on a base substrate and spaced apart from each other and grooves between the protrusions and protrusions of the lower buffer pattern layer is provided. And a first cladding layer formed on the grooves, an active layer formed on the first cladding layer, and a second cladding layer formed on the active layer.

상기 홈들은 상기 베이스 기판과 상기 제1 클래드층 사이에 보이드들로 존재할 수 있다. 상기 하부 버퍼 패턴층은 GaN층 또는 AIN층일 수 있다. The grooves may be present as voids between the base substrate and the first clad layer. The lower buffer pattern layer may be a GaN layer or an AIN layer.

상기 하부 버퍼 패턴층 상에 형성된 상부 버퍼층을 더 포함하되, 상기 제1 클래드층은 상기 상부 버퍼층 상에 위치할 수 있다. 상기 상부 버퍼층은 GaN층 또는 AIN층일 수 있다. 상기 하부 버퍼 패턴층 상에 형성된 상부 버퍼 패턴층을 더 포함하되, 상기 상부 버퍼 패턴층은 상기 하부 버퍼 패턴층의 홈들 상에 각각 배치된 돌출부들을 포함하고, 상기 제1 클래드층은 상기 상부 버퍼층 상에 위치할 수 있다. 상기 상부 버퍼 패턴층은 GaN층 또는 AIN층일 수 있다. The semiconductor device may further include an upper buffer layer formed on the lower buffer pattern layer, and the first clad layer may be positioned on the upper buffer layer. The upper buffer layer may be a GaN layer or an AIN layer. Further comprising an upper buffer pattern layer formed on the lower buffer pattern layer, wherein the upper buffer pattern layer includes protrusions disposed on the grooves of the lower buffer pattern layer, respectively, the first clad layer is on the upper buffer layer It can be located at The upper buffer pattern layer may be a GaN layer or an AIN layer.

상술한 제2 목적을 달성하기 위한 본 발명은 베이스 기판 상에 버퍼층을 형성하고, 상기 버퍼층을 패터닝하여 서로 이격하여 형성된 다수개의 돌출부들을 구 비하는 하부 버퍼 패턴층을 형성하는 단계, 상기 하부 버퍼 패턴층 상에 제1 클래드층을 성장시키는 단계, 상기 제1 클래드층 상에 활성층을 성장시키는 단계 및 상기 활성층 상에 제2 클래드층을 성장시키는 단계를 포함하는 발광소자 제조방법을 제공한다. In accordance with another aspect of the present invention, a buffer layer is formed on a base substrate, and the buffer layer is patterned to form a lower buffer pattern layer having a plurality of protrusions formed to be spaced apart from each other. It provides a light emitting device manufacturing method comprising the step of growing a first cladding layer on the layer, a step of growing an active layer on the first cladding layer and a second cladding layer on the active layer.

상기 버퍼층은 ALD 기술 또는 MOCVD 기술을 사용하여 형성할 수 있다. 상기 하부 버퍼 패턴층 상에 상부 버퍼층을 형성하는 단계를 더 포함하되, 상기 제1 클래드층은 상기 상부 버퍼층 상에 형성할 수 있다. 상기 하부 버퍼 패턴층 상에 상부 버퍼 패턴층을 형성하는 단계를 더 포함하되, 상기 상부 버퍼 패턴층은 상기 하부 버퍼 패턴층의 홈들 상에 각각 돌출부들을 구비하고, 상기 제1 클래드층은 상기 상부 버퍼층 상에 형성할 수 있다. The buffer layer can be formed using ALD technology or MOCVD technology. The method may further include forming an upper buffer layer on the lower buffer pattern layer, wherein the first clad layer may be formed on the upper buffer layer. The method may further include forming an upper buffer pattern layer on the lower buffer pattern layer, wherein the upper buffer pattern layer includes protrusions on grooves of the lower buffer pattern layer, and the first clad layer is the upper buffer layer. It can form on a phase.

상술한 바와 같이 베이스 기판 상에 서로 이격하여 형성된 다수개의 돌출부들 및 상기 돌출부들 사이의 홈들을 구비하는 하부 버퍼 패턴층을 형성하고, 상기 하부 버퍼 패턴층 상에 제1 클래드층, 활성층 및 제2 클래드층을 형성하여 발광소자를 제조하였다. 그 결과, 베이스 기판으로부터 수직방향으로 전파되는 결함들이 보이드에 의해 차단될 수 있다. 이에 따라, 상기 제1 클래드층, 활성층 및 제2 클래드층은 결함밀도가 매우 낮은 단결정층을 가질 수 있다. As described above, a lower buffer pattern layer including a plurality of protrusions and grooves formed between the protrusions is formed on the base substrate, and a first clad layer, an active layer, and a second buffer layer are formed on the lower buffer pattern layer. A cladding layer was formed to manufacture a light emitting device. As a result, defects propagating vertically from the base substrate can be blocked by the voids. Accordingly, the first cladding layer, the active layer, and the second cladding layer may have a single crystal layer having a very low defect density.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description.

그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention. Hereinafter, the same reference numerals are used for the same components in the drawings, and duplicate descriptions of the same components are omitted.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 발광소자의 제조방법을 나타내는 개략도들이다. 1A to 1F are schematic views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.

도 1a를 참조하면, 베이스기판(11) 상에 하부 버퍼층(12)을 성장시킬 수 있다. 상기 베이스기판(11)은 Al2O3, Si 또는 SiC 기판일 수 있다. Referring to FIG. 1A, the lower buffer layer 12 may be grown on the base substrate 11. The base substrate 11 may be an Al 2 O 3 , Si, or SiC substrate.

상기 하부 버퍼층(12)은 AlN층 또는 GaN층일 수 있다. 상기 하부 버퍼층(12)은 ALD(atomic layer deposition) 또는 MOCVD(metal organic chemical vapor deposition) 기술을 사용하여 성장시킬 수 있다. The lower buffer layer 12 may be an AlN layer or a GaN layer. The lower buffer layer 12 may be grown using atomic layer deposition (ALD) or metal organic chemical vapor deposition (MOCVD).

도 1b를 참조하면, 상기 하부 버퍼층(도 1a의 12)을 패터닝하여 서로 이격하여 형성된 다수개의 돌출부들(13a) 및 상기 돌출부들(13a) 사이의 홈들(13b)을 구비하는 하부 버퍼 패턴층(13)을 형성할 수 있다. Referring to FIG. 1B, the lower buffer pattern layer including a plurality of protrusions 13a formed by patterning the lower buffer layer 12 (FIG. 1A) and spaced apart from each other and grooves 13b between the protrusions 13a ( 13) can be formed.

상기 하부 버퍼 패턴층(13)은 건식식각 또는 습식식각을 사용하여 형성할 수 있다. 상기 건식식각을 사용하는 경우에 CF4, CH4, C2 또는 F6등의 식각가스를 사용할 수 있으며, 상기 습식식각을 사용하는 경우에 HCl, KOH, NaOH, HF, 또는 H2SO4 등의 식각액을 사용할 수 있다. The lower buffer pattern layer 13 may be formed using dry etching or wet etching. In the case of using the dry etching, an etching gas such as CF4, CH4, C2 or F6 may be used, and in the case of using the wet etching, an etching solution such as HCl, KOH, NaOH, HF, or H 2 SO 4 may be used. Can be.

이때, 상기 하부 버퍼층(도 1a의 12)을 패터닝하는 과정에서 식각을 통해 상기 하부 버퍼층(도 1a의 12)의 일부영역이 제거될 때, 그 일부영역 내에 포함된 전위도 함께 제거될 수 있다. 이에 따라, 상기 하부 버퍼 패턴층(13)은 상기 하부 버퍼층(도 1a의 12)에 비해 전위결함 밀도가 낮아질 수 있다. In this case, when the partial region of the lower buffer layer 12 of FIG. 1A is removed through etching in the process of patterning the lower buffer layer 12 of FIG. 1A, the potential included in the partial buffer region may also be removed. Accordingly, the lower buffer pattern layer 13 may have a lower potential defect density than the lower buffer layer 12 of FIG. 1A.

도 1c를 참조하면, 상기 하부 버퍼 패턴층(13) 상에 상부 버퍼층(15)을 형성시킬 수 있다. 이때, 상기 하부 버퍼 패턴층(13)은 상기 상부 버퍼층(15)의 성장을 위한 씨드층으로 사용될 수 있다. 상기 상부 버퍼층(15)은 수평성장된 단결정층일 수 있다. 이 때, 상부 버퍼층(15)은 상기 하부 버퍼 패턴층의 돌출부들(도 1b의 13a) 및 홈들(도 1b의 13b) 상부에 형성될 수 있다. Referring to FIG. 1C, an upper buffer layer 15 may be formed on the lower buffer pattern layer 13. In this case, the lower buffer pattern layer 13 may be used as a seed layer for growth of the upper buffer layer 15. The upper buffer layer 15 may be a horizontally grown single crystal layer. In this case, the upper buffer layer 15 may be formed on the protrusions 13a of FIG. 1B and the grooves 13b of FIG. 1B of the lower buffer pattern layer.

일반적으로, 결함은 수평방향보다는 수직방향으로 더 쉽게 전파하는 경향이 있다. 따라서, 상기 수평성장된 단결정층 특히, 상기 하부 버퍼 패턴층(13)의 홈(도 1b의 13b) 상에 형성된 부분은 결함의 전파가 차단되어 결함밀도가 매우 낮을 수 있다. 상기 상부 버퍼층(15)은 GaN층 또는 AlN층일 수 있다. 상기 상부 버퍼층(15)은 MOCVD 기술 또는 ALD 기술을 사용하여 성장시킬 수 있다. In general, defects tend to propagate more easily in the vertical direction than in the horizontal direction. Therefore, the horizontally grown single crystal layer, in particular, the portion formed on the groove (13b of FIG. 1B) of the lower buffer pattern layer 13 may block propagation of defects and thus have a very low defect density. The upper buffer layer 15 may be a GaN layer or an AlN layer. The upper buffer layer 15 may be grown using MOCVD or ALD technology.

상기 수평성장된 단결정층은 고온으로 수행하여 성장시킬 수 있다. 상기 고온은 900℃ 내지 1300℃의 온도일 수 있으며, 바람직하게는 1000℃ 내지 1100℃의 온도일 수 있다.The horizontally grown single crystal layer may be grown at a high temperature. The high temperature may be a temperature of 900 ° C to 1300 ° C, preferably a temperature of 1000 ° C to 1100 ° C.

상기 상부 버퍼층(15)을 고온에서 성장시키는 경우에 상기 하부 버퍼 패턴층(13)과 상기 상부 버퍼층(15) 사이의 계면에너지가 감소될 수 있다. 이에 따라, 상부 버퍼층(15)은 수직성장에 비해 수평성장(lateral growth)이 우세해 질 수 있다. When the upper buffer layer 15 is grown at a high temperature, the interfacial energy between the lower buffer pattern layer 13 and the upper buffer layer 15 may be reduced. Accordingly, the lateral growth of the upper buffer layer 15 may be superior to the vertical growth.

따라서, 하부 버퍼 패턴층(13) 상에 계속적인 수평성장이 수행되어 일정한 두께를 갖는 상부 버퍼층(15)을 형성할 수 있다. 이때, 상기 하부 버퍼 패턴층(13)에 포함된 돌출부들(도 1b의 13a)의 측벽에 의해 씨드의 성장이 방해되며, 수직성장에 비해 수평성장이 우세하여 상기 하부 버퍼 패턴층(13)의 홈(도 1b의 13b) 내에는 상기 상부 버퍼층(15)이 형성되기 어렵다. 이에 따라 상기 홈들(도 1b의 13b)은 상기 베이스 기판(11)과 상기 상부 버퍼층(15) 사이에 보이드들(17)로 존재할 수 있다.Therefore, continuous horizontal growth may be performed on the lower buffer pattern layer 13 to form the upper buffer layer 15 having a predetermined thickness. At this time, growth of the seed is hindered by sidewalls of the protrusions (13a of FIG. 1B) included in the lower buffer pattern layer 13, and horizontal growth is superior to vertical growth, so that the lower buffer pattern layer 13 It is difficult to form the upper buffer layer 15 in the groove (13b of FIG. 1B). Accordingly, the grooves 13b of FIG. 1B may exist as voids 17 between the base substrate 11 and the upper buffer layer 15.

또한, 상기 수평성장된 단결정층은 고온성장시키는 방법 외에도, 반응가스 즉, NH3의 유량, 또는 압력등의 조건을 변화시킴으로써 형성시킬 수 있다. 즉, 상기 상부 버퍼층(15)은 NH3의 유량, 또는 압력이 증가됨에 따라 수직성장에 비해 수평성장이 우세해 질 수 있다. In addition, the horizontally grown single crystal layer may be formed by changing a reaction gas, that is, a flow rate or a pressure of NH 3 , in addition to the high temperature growth method. That is, in the upper buffer layer 15, horizontal growth may be superior to vertical growth as the flow rate or pressure of NH 3 is increased.

도 1d를 참조하면, 상기 상부 버퍼층(15) 상에 제1 클래드층(21)을 형성할 수 있다. 상기 제1 클래드층(21)은 제1형 불순물 예를들어, n형 불순물이 주입된 반도체층일 수 있다. 상기 반도체층은 질화물계 반도체층일 수 있으며, 상기 질화물계 반도체층은 GaN층 또는 AlxGa(1-x)N(0≤x≤1)층일 수 있다. 상기 제1 클래드층(21)은 상기 결함밀도가 낮은 상기 상부 버퍼층(15) 상에 형성되므로 역시 결함밀도가 낮을 수 있다. 또한, 상기 제1 클래드층(21)은 하부 버퍼 패턴층(13)의 돌 출부들(도 1b의 13a) 및 홈들(도 1b의 13b) 상부에 형성될 수 있다.Referring to FIG. 1D, a first clad layer 21 may be formed on the upper buffer layer 15. The first cladding layer 21 may be a semiconductor layer into which first type impurities, for example, n type impurities, are implanted. The semiconductor layer may be a nitride-based semiconductor layer, and the nitride-based semiconductor layer may be a GaN layer or an Al x Ga (1-x) N (0 ≦ x ≦ 1) layer. Since the first cladding layer 21 is formed on the upper buffer layer 15 having a low defect density, the first clad layer 21 may also have a low defect density. In addition, the first clad layer 21 may be formed on the protrusions 13a of FIG. 1B and the grooves 13b of FIG. 1B of the lower buffer pattern layer 13.

이와는 달리, 상기 상부 버퍼층(15)을 형성하지 않고, 상기 하부 버퍼 패턴층(13) 상에 상기 제1 클래드층(21)을 형성할 수 있다. 이 경우에는 상기 제1 클래드층(21)은 수평성장된 단결정층일 수 있다. 또한, 상기 제1 클래드층(21)의 상기 하부 버퍼 패턴층(13)의 홈(도 1b의 13b) 상에 형성된 부분은 결함의 전파가 차단되어 결함밀도가 매우 낮을 수 있다. Alternatively, the first clad layer 21 may be formed on the lower buffer pattern layer 13 without forming the upper buffer layer 15. In this case, the first cladding layer 21 may be a horizontally grown single crystal layer. In addition, a portion of the first cladding layer 21 formed on the groove (13b of FIG. 1B) of the lower buffer pattern layer 13 may block propagation of defects and thus have a very low defect density.

도 1e를 참조하면, 상기 제1 클래드층(21) 상에 활성층(22)을 형성할 수 있다. 상기 활성층(22)은 양자점 구조 또는 다중양자우물 구조(Multi Quantum Well Structure)를 가질 수 있다. 상기 활성층(22)이 다중양자우물 구조를 갖는 경우에, 상기 활성층(22)은 우물층으로서 InGaN층과 장벽층인 GaN층의 다중 구조를 가질 수 있다.Referring to FIG. 1E, an active layer 22 may be formed on the first clad layer 21. The active layer 22 may have a quantum dot structure or a multi quantum well structure. When the active layer 22 has a multi-quantum well structure, the active layer 22 may have a multiple structure of an InGaN layer as a well layer and a GaN layer as a barrier layer.

도 1f를 참조하면, 상기 활성층(22) 상에 제2 클래드층(23)을 형성할 수 있다. 상기 제2 클래드층(23)은 제2형 불순물 즉, p형 불순물이 주입된 반도체층일 수 있다. 상기 반도체층은 질화물계 반도체층일 수 있으며, 상기 질화물계 반도체층은 GaN층 또는 AlxGa(1-x)N(0≤x≤1)층일 수 있다.Referring to FIG. 1F, a second clad layer 23 may be formed on the active layer 22. The second clad layer 23 may be a semiconductor layer in which a second type impurity, that is, a p type impurity is implanted. The semiconductor layer may be a nitride-based semiconductor layer, and the nitride-based semiconductor layer may be a GaN layer or an Al x Ga (1-x) N (0 ≦ x ≦ 1) layer.

상기 제1 클래드층(21), 상기 활성층(22) 및 상기 제2 클래드층(23)은 MOCVD(Metal Organic Chemical Vapor Deposition) 기술 또는 MBE(Molecular Beam Epitaxy) 기술을 사용하여 형성할 수 있다.The first cladding layer 21, the active layer 22, and the second cladding layer 23 may be formed using a metal organic chemical vapor deposition (MOCVD) technique or a molecular beam epitaxy (MBE) technique.

상기 제1 클래드층(21) 및 제2 클래드층(23) 상에 각각 전기적으로 접속하는 제1 전극(미도시) 및 제2 전극(미도시)을 형성할 수 있다. 상기 전극들은 Al 및/또는 Ag를 함유할 수 있다. 구체적으로 상기 전극들은 Ti/Al 또는 NiO/Au일 수 있다. First and second electrodes (not shown) and second electrodes (not shown) may be formed on the first clad layer 21 and the second clad layer 23, respectively. The electrodes may contain Al and / or Ag. Specifically, the electrodes may be Ti / Al or NiO / Au.

상술한 바와 같이 형성된 발광소자는 상기 하부 버퍼 패턴층(13)의 홈들(도 1b의 13b)이 상기 베이스 기판(11)과 상기 제1 클래드층(21), 또는 상기 베이스 기판(11)과 상기 상부 버퍼층(15) 사이에 보이드들(17)로 존재하여, 베이스 기판(11)과 제1 클래드층(21) 사이의 격자 상수의 불일치에 의해 생성되는 전위의 전파를 차단시키고, 내부 응력을 완화시킬 수 있다.In the light emitting device formed as described above, grooves (13b of FIG. 1B) of the lower buffer pattern layer 13 may be formed of the base substrate 11 and the first cladding layer 21, or the base substrate 11 and the substrate. The presence of voids 17 between the upper buffer layer 15 prevents propagation of dislocations generated by mismatch of lattice constant between the base substrate 11 and the first cladding layer 21, and alleviates internal stress. You can.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 발광소자의 제조방법을 나타내는 개략도들이다. 2A to 2C are schematic views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.

도 2a를 참조하면, 상기 도 1a 내지 도 1b를 참조하여 설명한 결과물 상에 상부 버퍼층(15)을 형성할 수 있다. 상기 상부 버퍼층(15)은 상기 도 1c에서 상술한 상부 버퍼층(15)과 동일한 방법을 사용하여 성장시킬 수 있다. Referring to FIG. 2A, an upper buffer layer 15 may be formed on the resultant described with reference to FIGS. 1A to 1B. The upper buffer layer 15 may be grown using the same method as the upper buffer layer 15 described above with reference to FIG. 1C.

도 2b를 참조하면, 상기 상부 버퍼층(15)을 패터닝하여 상기 하부 버퍼 패턴층(13)의 홈들 상에 각각 배치된 돌출부들(16a) 및 상기 하부 버퍼 패턴층(13)의 돌출부들(16a) 상에 홈(16b)들을 구비하는 상부 버퍼 패턴층(16)을 형성할 수 있다. Referring to FIG. 2B, protrusions 16a disposed on grooves of the lower buffer pattern layer 13 by patterning the upper buffer layer 15 and protrusions 16a of the lower buffer pattern layer 13, respectively. An upper buffer pattern layer 16 having grooves 16b may be formed thereon.

일반적으로 결함은 수평방향보다는 수직방향으로 더 쉽게 전파하는 경향이 있다. 따라서, 상기 베이스 기판(11)으로부터 수직방향으로 전파되는 결함들은 상기 제1 보이드에 의해 결함의 전파가 차단될 수 있으며, 상기 하부 버퍼 패턴 층(13)의 요철부(13a)로부터 수직방향으로 전파되는 결함들은 제2 보이드에 의해 제1 클래드층(21)으로의 결함이 전파되는 것이 차단될 수 있다. 이에 따라, 상기 제1 클래드층(21), 활성층(22) 및 제2 클래드층(23)은 결함밀도가 매우 낮은 단결정층을 가질 수 있다. In general, defects tend to propagate more easily in the vertical direction than in the horizontal direction. Therefore, defects propagated in the vertical direction from the base substrate 11 may be prevented from propagating the defects by the first void, and propagated in the vertical direction from the uneven portion 13a of the lower buffer pattern layer 13. Defects that are to be prevented from propagating the defects to the first cladding layer 21 by the second void. Accordingly, the first cladding layer 21, the active layer 22, and the second cladding layer 23 may have a single crystal layer having a very low defect density.

도 2c를 참조하면, 상기 상부 버퍼 패턴층(16) 상에 제1 클래드층(21), 활성층(22) 및 제2 클래드층(23)을 형성할 수 있다. 상기 제1 클래드층(21), 활성층(22) 및 제2 클래드층(23)은 상기 도 1d 내지 도 1f를 참조하여 설명한 방법 동일한 방법을 사용하여 형성할 수 있다. Referring to FIG. 2C, a first cladding layer 21, an active layer 22, and a second cladding layer 23 may be formed on the upper buffer pattern layer 16. The first clad layer 21, the active layer 22, and the second clad layer 23 may be formed using the same method described with reference to FIGS. 1D to 1F.

이에 따라 상기 하부 버퍼 패턴층(13)에 구비된 제1 홈들(13b)은 상기 베이스 기판(11) 및 상기 상부 버퍼 패턴층(16) 사이에서 제1 보이드(17)로 존재하며, 상기 상부 버퍼 패턴층(16)에 구비된 제2 홈들(16b)은 상기 하부 버퍼 패턴층(13)과 상기 제1 클래드층(21) 사이에서 제2 보이드(18)로 존재할 수 있다. Accordingly, the first grooves 13b of the lower buffer pattern layer 13 exist as a first void 17 between the base substrate 11 and the upper buffer pattern layer 16, and the upper buffer The second grooves 16b of the pattern layer 16 may exist as a second void 18 between the lower buffer pattern layer 13 and the first clad layer 21.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims It can be understood that

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 발광소자의 제조방법을 나타내는 개략도들이다.1A to 1F are schematic views illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention.

도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 발광소자의 제조방법을 나타내는 개략도들이다. 2A to 2C are schematic views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

11: 베이스 기판 12: 하부 버퍼층11: base substrate 12: lower buffer layer

13: 하부 버퍼 패턴층 15: 상부 버퍼층13: lower buffer pattern layer 15: upper buffer layer

16: 상부 버퍼 패턴층 17: 제1 보이드16: upper buffer pattern layer 17: first void

18: 제2 보이드 21: 제1 클래드층18: second void 21: first clad layer

22: 활성층 23: 제2 클래드층22: active layer 23: second clad layer

Claims (11)

베이스 기판 상에 위치하며, 서로 이격하여 형성된 다수개의 제1 돌출부들 및 상기 제1 돌출부들 사이의 제1 홈들을 구비하는 하부 버퍼 패턴층;A lower buffer pattern layer on the base substrate, the lower buffer pattern layer including a plurality of first protrusions and spaced apart from each other and first grooves between the first protrusions; 상기 하부 버퍼 패턴층의 제1 홈들 상에 배치된 제2 돌출부들 및 상기 제2 돌출부들 사이의 제2 홈들을 구비하는 상부 버퍼 패턴층;An upper buffer pattern layer having second protrusions disposed on first grooves of the lower buffer pattern layer and second grooves between the second protrusions; 상기 상부 버퍼 패턴층의 제2 돌출부들 및 제2 홈들 상부에 형성된 제1 클래드층;A first clad layer formed on the second protrusions and the second grooves of the upper buffer pattern layer; 상기 제1 클래드층 상에 형성된 활성층; 및 An active layer formed on the first clad layer; And 상기 활성층 상에 형성된 제2 클래드층을 포함하는 발광소자. A light emitting device comprising a second cladding layer formed on the active layer. 제 1 항에 있어서, The method of claim 1, 상기 홈들은 상기 베이스 기판과 상기 제1 클래드층 사이에 보이드들로 존재하는 발광소자. The grooves are present as voids between the base substrate and the first cladding layer. 제 1 항에 있어서, The method of claim 1, 상기 하부 버퍼 패턴층은 GaN층 또는 AIN층인 발광소자.The lower buffer pattern layer is a GaN layer or an AIN layer. 삭제delete 삭제delete 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 상부 버퍼 패턴층은 GaN층 또는 AIN층인 발광소자. The upper buffer pattern layer is a GaN layer or an AIN layer. 베이스 기판 상에 버퍼층을 형성하고, 상기 버퍼층을 패터닝하여 서로 이격하여 형성된 다수개의 제1 돌출부들 및 상기 제1 돌출부들 사이의 제1 홈들을 구비하는 하부 버퍼 패턴층을 형성하는 단계;Forming a buffer layer on the base substrate, and patterning the buffer layer to form a lower buffer pattern layer including a plurality of first protrusions and first grooves formed between the first protrusions; 상기 하부 버퍼 패턴층 상에 상기 하부 버퍼 패턴층의 제1 홈들 상에 제2 돌출부들 및 상기 제2 돌출부들 사이의 제2 홈들을 구비하는 상부 버퍼 패턴층을 형성하는 단계;Forming an upper buffer pattern layer having second protrusions and second grooves between the second protrusions on first grooves of the lower buffer pattern layer on the lower buffer pattern layer; 상기 상부 버퍼 패턴층 상에 제1 클래드층을 성장시키는 단계;Growing a first clad layer on the upper buffer pattern layer; 상기 제1 클래드층 상에 활성층을 성장시키는 단계; 및 Growing an active layer on the first clad layer; And 상기 활성층 상에 제2 클래드층을 성장시키는 단계를 포함하는 발광소자 제조방법. The method of manufacturing a light emitting device comprising the step of growing a second clad layer on the active layer. 제 8 항에 있어서, The method of claim 8, 상기 버퍼층은 ALD 기술 또는 MOCVD 기술을 사용하여 형성하는 발광소자 제조방법. The buffer layer is a light emitting device manufacturing method formed by using the ALD technology or MOCVD technology. 삭제delete 삭제delete
KR1020080118295A 2008-11-26 2008-11-26 Light Emitting Device and Method For Fabricating The Same KR101020473B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080118295A KR101020473B1 (en) 2008-11-26 2008-11-26 Light Emitting Device and Method For Fabricating The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080118295A KR101020473B1 (en) 2008-11-26 2008-11-26 Light Emitting Device and Method For Fabricating The Same

Publications (2)

Publication Number Publication Date
KR20100059499A KR20100059499A (en) 2010-06-04
KR101020473B1 true KR101020473B1 (en) 2011-03-08

Family

ID=42360803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080118295A KR101020473B1 (en) 2008-11-26 2008-11-26 Light Emitting Device and Method For Fabricating The Same

Country Status (1)

Country Link
KR (1) KR101020473B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013070369A2 (en) * 2011-10-10 2013-05-16 Sensor Electronic Technology, Inc. Patterned layer design for group iii nitride layer growth

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101638975B1 (en) * 2010-10-26 2016-07-12 삼성전자주식회사 Nitride-based semiconductor substrate having hollow member pattern and method of fabricating the same
KR101053116B1 (en) * 2011-02-28 2011-08-01 박건 Method of manufacturing nitride based light emitting device using patterned lattice buffer layer
KR101773091B1 (en) * 2011-05-20 2017-08-30 엘지이노텍 주식회사 A light emitting device and a method of fabricating the same
US9105792B2 (en) 2011-10-10 2015-08-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10153396B2 (en) 2011-10-10 2018-12-11 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9691939B2 (en) 2011-10-10 2017-06-27 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US10622515B2 (en) 2011-10-10 2020-04-14 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9806228B2 (en) 2011-10-10 2017-10-31 Sensor Electronic Technology, Inc. Patterned layer design for group III nitride layer growth
US9184344B2 (en) * 2012-01-25 2015-11-10 Invenlux Limited Lighting-emitting device with nanostructured layer and method for fabricating the same
KR101960790B1 (en) * 2012-07-12 2019-03-21 엘지이노텍 주식회사 Light emitting device
CN108022944B (en) * 2016-11-04 2020-07-03 上海和辉光电有限公司 Array substrate and flexible display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223165A (en) * 2000-02-10 2001-08-17 Hitachi Cable Ltd Nitride semiconductor and method of manufacturing the same
KR100622818B1 (en) 2005-09-27 2006-09-14 엘지전자 주식회사 Method of fabricating vertical electrode type light emitting diode
KR100744933B1 (en) 2003-10-13 2007-08-01 삼성전기주식회사 Nitride Semiconductors on Silicon Substrate and Manufacturing Method thereof
KR20080069768A (en) * 2007-01-24 2008-07-29 엘지이노텍 주식회사 Nitride semiconductor light emitting device and method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223165A (en) * 2000-02-10 2001-08-17 Hitachi Cable Ltd Nitride semiconductor and method of manufacturing the same
KR100744933B1 (en) 2003-10-13 2007-08-01 삼성전기주식회사 Nitride Semiconductors on Silicon Substrate and Manufacturing Method thereof
KR100622818B1 (en) 2005-09-27 2006-09-14 엘지전자 주식회사 Method of fabricating vertical electrode type light emitting diode
KR20080069768A (en) * 2007-01-24 2008-07-29 엘지이노텍 주식회사 Nitride semiconductor light emitting device and method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013070369A2 (en) * 2011-10-10 2013-05-16 Sensor Electronic Technology, Inc. Patterned layer design for group iii nitride layer growth
WO2013070369A3 (en) * 2011-10-10 2013-08-08 Sensor Electronic Technology, Inc. Patterned layer design for group iii nitride layer growth

Also Published As

Publication number Publication date
KR20100059499A (en) 2010-06-04

Similar Documents

Publication Publication Date Title
KR101020473B1 (en) Light Emitting Device and Method For Fabricating The Same
JP3555500B2 (en) Group III nitride semiconductor and method of manufacturing the same
JP3620269B2 (en) GaN-based semiconductor device manufacturing method
JP5244487B2 (en) Gallium nitride growth substrate and method for manufacturing gallium nitride substrate
US20090261376A1 (en) Nitride semiconductor light emitting diode and method of fabricating the same
JP2005294793A (en) Nitride semiconductor light emitting device and its manufacturing method
JPH11145516A (en) Manufacture of gallium nitride compound semiconductor
JP4963816B2 (en) Nitride semiconductor device manufacturing method and light emitting device
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
KR20120004159A (en) Substrate structure and method of manufacturing the same
JP2000091253A (en) Method of producing gallium nitride based compound semiconductor
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JPH11274082A (en) Group iii nitride semiconductor and fabrication thereof, and group iii nitride semiconductor device
KR100786777B1 (en) Method of manufacturing semiconductor
KR100616543B1 (en) Method of growing a nitride single crystal on silicon wafer, nitride semiconductor light emitting diode manufactured using the same and the manufacturing method
JP2005064204A (en) Group iii nitride compound semiconductor light emitting device, and method for manufacturing gallium nitride (gan) substrate for use in device
KR100820836B1 (en) Method for manufacturing light emitting diode
JP4631214B2 (en) Manufacturing method of nitride semiconductor film
TWI255052B (en) Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
JP4924498B2 (en) Nitride-based semiconductor light-emitting device, epitaxial wafer, and method for manufacturing nitride-based semiconductor light-emitting device
KR20150015760A (en) Template for light emitting device fabricating and method of fabricating ultraviolet light emitting device
JP4200115B2 (en) Carbon-doped semiconductor film, semiconductor element, and manufacturing method thereof
JP4042775B2 (en) Semiconductor thin film and semiconductor device manufacturing method
JP4172444B2 (en) Method for producing gallium nitride compound semiconductor
JP2001267243A (en) Method of manufacturing group iii nitride-based compound semiconductor and group iii nitride-based compound semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160125

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200213

Year of fee payment: 10