KR101017382B1

KR101017382B1 - Vision inspection system for semiconductor device and method for inspecting semiconductor device using the same

Info

Publication number: KR101017382B1
Application number: KR1020090026279A
Authority: KR
Inventors: 박필규; 유광룡; 신균섭
Original assignee: 세크론 주식회사
Priority date: 2009-03-27
Filing date: 2009-03-27
Publication date: 2011-02-28
Also published as: KR20100107925A

Abstract

본 발명의 반도체 소자 비전 검사 장치는, 반도체 칩 주변의 4변에 절단 홈들이 형성되어 있는 검사 대상 반도체 소자에 대하여, 상기 절단 홈들의 절단 품질을 검사하는 장치로서, 수평면에 대하여 일정한 각도를 이루도록 배치되어, 상기 검사 대상 반도체 소자에 대하여 일방향으로 격자 패턴 영상을 투영하는 X축 격자 패턴 생성부; 수평면에 대하여 일정한 각도를 이루도록 배치되어, 상기 검사 대상 반도체 소자에 대하여 상기 일방향에 대하여 상기 수평 방향으로 다른 방향인 타방향으로 격자 패턴 영상을 투영하는 Y축 격자 패턴 생성부; 및 상기 검사 대상 반도체 소자에 대하여 영상을 취득하는 영상 취득부;를 포함한다. The semiconductor device vision inspection device of the present invention is a device for inspecting the cutting quality of the cutting grooves with respect to the inspection target semiconductor device in which the cutting grooves are formed around four sides of the semiconductor chip, and arranged to have a constant angle with respect to the horizontal plane. An X-axis lattice pattern generator configured to project a lattice pattern image in one direction with respect to the inspection target semiconductor device; A Y-axis lattice pattern generation unit arranged to form a predetermined angle with respect to a horizontal plane and projecting a lattice pattern image in the other direction in the horizontal direction with respect to the one direction; And an image acquisition unit acquiring an image of the inspection target semiconductor device.

본 발명의 반도체 소자 비전 검사 장치는 검사 대상 반도체 소자에 반도체 칩 주변의 4변에 형성된 절단 홈 모두에 대하여 절단 품질을 정확하고 정밀하게 검사할 수 있으므로, 검사 대상 반도체 소자의 양부 판단 효율을 크게 개선시킬 수 있다. The semiconductor device vision inspection apparatus of the present invention can accurately and precisely inspect the cutting quality of all the cut grooves formed on the four sides around the semiconductor chip in the semiconductor device to be inspected, thereby greatly improving the efficiency of determining whether the semiconductor device is inspected. You can.

반도체 소자 비전 검사 장치 Semiconductor device vision inspection device

Description

Vision inspection system for semiconductor device and method for inspecting semiconductor device using same {Vision inspection system for semiconductor device and method for inspecting semiconductor device using the same}

본 발명은 반도체 소자 비전 검사 장치 및 이를 이용한 반도체 소자 비전 검사 방법에 관한 것으로, 구체적으로는 절단 홈이 반도체 칩 주변에 형성된 검사 대상 반도체 소자에 대하여 절단 홈의 깊이 및 절단 홈의 바닥 면을 정밀하게 검사할 수 있는 반도체 소자 비전 검사 장치 및 이를 이용한 반도체 소자 비전 검사 방법에 관한 것이다.The present invention relates to a semiconductor device vision inspection apparatus and a semiconductor device vision inspection method using the same, specifically, the depth of the cutting groove and the bottom surface of the cutting groove with respect to the inspection target semiconductor device formed around the semiconductor chip. It relates to a semiconductor device vision inspection device that can be inspected and a semiconductor device vision inspection method using the same.

일반적으로, 반도체 소자 제조 공정은 반도체 칩을 웨이퍼등으로부터 형성하는 공정과, 형성된 반도체 칩을 인쇄 회로 기판(printed circuit board)과 같은 운반체에 와이어 본딩하여 전기적으로 연결하여 반도체 소자를 형성하는 공정, 및 상기 형성된 반도체 소자를 몰딩하는 공정, 및 몰딩된 반도체 소자를 절단하여 분리하는 공정 등으로 이루어진다.In general, a semiconductor device manufacturing process includes forming a semiconductor chip from a wafer or the like, forming a semiconductor device by electrically bonding the formed semiconductor chip to a carrier such as a printed circuit board to electrically connect the formed semiconductor chip, and Molding the semiconductor device thus formed; and cutting and separating the molded semiconductor device.

그런데, 이와 같이 몰딩된 반도체 소자의 절단은 매우 정밀하게 이루어져야 하므로, 절단 후 반도체 소자를 면밀히 검사하여 불량 여부를 판단할 필요가 있다. However, since the cutting of the molded semiconductor device must be made very precisely, it is necessary to closely inspect the semiconductor device after cutting to determine whether there is a defect.

특히, 반도체 소자 중에서 퓨젼 쿼드(fusion quad) 패키지의 경우는 리드의 분리를 위해 절단 영역에 대하여 하프 커팅(half cutting)을 수행하여 반도체 칩 주변에 절단 홈을 형성해야 하는데, 이 경우 절단 홈의 절단 깊이와 절단 홈의 바닥 면이 매우 정교하게 이루어져야 할 필요가 있다. 즉, 절단 홈의 형성을 위한 하프 커팅이 제대로 이루어지지 않아 모든 리드가 절단되거나, 하나의 리드도 절단되지 않게 되면 해당 반도체 소자에 대하여 불량이 발생하게 되는 것이다. In particular, in the case of a fusion quad package among semiconductor devices, a half cutting of the cutting area must be performed to form a cutting groove around the semiconductor chip in order to separate the leads. The depth and bottom face of the cutting groove need to be made very precise. That is, if the half cutting for the formation of the cutting groove is not properly made, all the leads are cut, or even one of the leads is not cut, so that a defect occurs in the semiconductor device.

또한, 반도체 소자에 대한 절단은 반도체 칩 주변의 4변에 대하여 모두 수행되어야 하는데, 4변 중 하나의 방향에 대해서라도 절단 홈이 제대로 형성 되지 않으면 해당 반도체 소자에 대하여 불량이 발생하게 된다. In addition, the cutting of the semiconductor device should be performed on all four sides around the semiconductor chip. If the cutting groove is not properly formed even in one of the four sides, a defect occurs in the semiconductor device.

따라서, 절단 홈에서 절단 깊이나 절단 바닥 면의 형태 등 반도체 소자의 절단 홈의 절단 품질을 보다 정밀하게 검사 할 수 있는 반도체 소자 비전 검사 장치가 요구되고 있다. Accordingly, there is a demand for a semiconductor device vision inspection apparatus capable of more precisely inspecting the cutting quality of the cutting grooves of the semiconductor element, such as the cutting depth and the shape of the cutting bottom surface in the cutting grooves.

상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명은 반도체 칩 주변의 4변에 대하여 절단 홈이 형성된 검사 대상 반도체 소자에서 각 절단 홈의 절단 깊이 또는 절단 홈의 바닥 면의 형태 등의 절단 품질을 정밀하게 검사할 수 있는 반도체 소자 비전 검사 장치를 제공하고자 한다. In order to solve the above problems of the prior art, the present invention provides a cutting quality such as the cutting depth of each cutting groove or the shape of the bottom surface of the cutting groove in the inspection target semiconductor element in which the cutting grooves are formed on four sides around the semiconductor chip. An object of the present invention is to provide a semiconductor device vision inspection device capable of precisely inspecting a semiconductor device.

또한, 본 발명은 상기 반도체 소자 비전 검사 장치를 이용하여 검사 대상 반도체 소자에서 반도체 칩 주변에 4변에 대하여 형성된 절단 홈의 절단 품질을 검사하는 반도체 소자 비전 검사 방법을 제공하고자 한다. In addition, the present invention is to provide a semiconductor device vision inspection method for inspecting the cutting quality of the cutting groove formed on the four sides around the semiconductor chip in the inspection target semiconductor device using the semiconductor device vision inspection device.

위와 같은 과제를 해결하기 위한 본 발명의 한 특징에 따른 반도체 소자 비전 검사 장치는, 반도체 칩 주변의 4면에 절단 홈들이 형성되어 있는 검사 대상 반도체 소자에 대하여, 상기 절단 홈들의 절단 품질을 검사하는 장치로서, 수평면에 대하여 일정한 각도를 이루도록 배치되어, 상기 검사 대상 반도체 소자에 대하여 일방향으로 격자 패턴 영상을 투영하는 X축 격자 패턴 생성부; 수평면에 대하여 일정한 각도를 이루도록 배치되어, 상기 검사 대상 반도체 소자에 대하여 상기 일방향에 대하여 상기 수평 방향으로 다른 방향인 타방향으로 격자 패턴 영상을 투영하는 Y축 격자 패턴 생성부; 및 상기 검사 대상 반도체 소자에 대하여 영상을 취득하는 영상 취득부;를 포함한다. The semiconductor device vision inspection device according to an aspect of the present invention for solving the above problems, for the inspection target semiconductor device is formed with four cutting grooves on the periphery of the semiconductor chip, to inspect the cutting quality of the cutting grooves An apparatus comprising: an X-axis lattice pattern generation unit arranged to form a predetermined angle with respect to a horizontal plane and projecting a lattice pattern image in one direction with respect to the semiconductor object to be inspected; A Y-axis lattice pattern generation unit arranged to form a predetermined angle with respect to a horizontal plane and projecting a lattice pattern image in the other direction in the horizontal direction with respect to the one direction; And an image acquisition unit acquiring an image of the inspection target semiconductor device.

본 발명의 또 다른 특징에 따른 반도체 소자 비전 검사 장치는, 반도체 칩 주변의 4면에 절단 홈들이 형성되어 있는 검사 대상 반도체 소자에 대하여, 상기 절단 홈들의 절단 품질을 검사하는 장치로서, 수평면에 대하여 일정한 각도를 이루도록 배치되어, 상기 검사 대상 반도체 소자에 대하여 격자 패턴 영상을 투영하는 격자 패턴 생성부; 상기 격자 패턴 생성부를 상기 수평 방향으로 회동시켜 상기 격자 패턴 생성부가 2 방향 이상에서 상기 격자 패턴 영상을 투영하도록 하는 패턴 생성부 각도 조절 구동부; 및 상기 검사 대상 반도체 소자에 대하여 영상을 취득하는 영상 취득부;를 포함한다. The semiconductor device vision inspection apparatus according to another aspect of the present invention is a device for inspecting the cutting quality of the cutting grooves of the inspection target semiconductor device in which the cutting grooves are formed on four surfaces around the semiconductor chip. A lattice pattern generation unit arranged to form a predetermined angle and projecting a lattice pattern image on the inspection target semiconductor device; A pattern generator angle adjustment driver configured to rotate the grid pattern generator in the horizontal direction so that the grid pattern generator projects the grid pattern image in two or more directions; And an image acquisition unit acquiring an image of the inspection target semiconductor device.

여기서, 영상 취득부는 상기 검사 대상 반도체 소자에 빛을 인가하는 조명부; 및 상기 검사 대상 반도체 소자에 대한 영상을 취득하는 촬상부;를 포함한다. The image acquisition unit may include an illumination unit for applying light to the inspection target semiconductor device; And an imaging unit which acquires an image of the inspection target semiconductor device.

상기 반도체 소자 비전 검사 장치는 상기 영상 취득부와 네트워크로 연결되어, 상기 영상 취득부로부터 취득된 영상을 전달받아 상기 반도체 소자의 양부를 판단하는 불량 판단 모듈;을 더 포함할 수 있다. 상기 불량 판단 모듈은 상기 절단 홈의 위치, 상기 절단 홈의 깊이, 및 상기 절단 홈의 바닥 면의 형태를 평가하여 상기 반도체 소자의 양부를 판단한다. The semiconductor device vision inspection apparatus may further include a defect determination module connected to the image acquisition unit through a network and receiving an image acquired from the image acquisition unit to determine whether the semiconductor device is in good or bad condition. The failure determining module determines the quality of the semiconductor device by evaluating the position of the cutting groove, the depth of the cutting groove, and the shape of the bottom surface of the cutting groove.

상기 격자 패턴 영상이 빗살 무늬 형태인 것이 바람직하다. Preferably, the grid pattern image has a comb pattern.

상기 격자 패턴 영상의 투영이 상기 격자 패턴 영상의 피치에 대하여 한번에 피치/N 만큼 N 번 이동되면서 이루어지는 것이 바람직하다. Preferably, the projection of the grid pattern image is performed by moving the pitch / N at a time with respect to the pitch of the grid pattern image by N times.

본 발명의 또 다른 특징에 따른 반도체 소자 비전 검사 방법은, 반도체 칩 주변의 4면에 절단 홈들이 형성되어 있는 검사 대상 반도체 소자에 대하여, 상기 절단 홈들의 절단 품질을 검사하는 방법으로서, 상기 검사 대상 반도체 소자에 대 하여 상기 4면의 절단 홈들의 위치를 검사하는 단계; 상기 검사 대상 반도체 소자에 대하여 일방향으로 격자 패턴 영상을 투영하고, 상기 절단 홈에서 확인되는 상기 격자 패턴 영상의 단절 부분으로부터 상기 절단 홈의 깊이를 측정하고, 상기 절단 홈의 바닥 면의 프로파일을 취득하는 단계; 상기 검사 대상 반도체 소자에 대하여 상기 일방향에 대하여 수직인 타방향으로 상기 격자 패턴 영상을 투영하고, 상기 절단 홈에서 확인되는 상기 격자 패턴 영상의 단절 부분으로부터 상기 절단 홈의 깊이를 측정하고, 상기 절단 홈의 바닥 면의 프로파일을 취득하는 단계; 및 상기 4면의 절단 홈들에 대하여 절단 홈의 위치, 깊이, 및 바닥 면의 형태를 비교하여 불량 여부를 판단하는 단계;를 포함한다. The semiconductor device vision inspection method according to another aspect of the present invention is a method for inspecting the cutting quality of the cutting grooves of the inspection target semiconductor device in which the cutting grooves are formed on four surfaces around the semiconductor chip. Inspecting the positions of the cut grooves of the four surfaces with respect to the semiconductor device; Projecting a lattice pattern image in one direction with respect to the inspection target semiconductor element, measuring the depth of the cut groove from the cutout portion of the lattice pattern image identified in the cut groove, and obtaining a profile of the bottom surface of the cut groove; step; The grid pattern image is projected in the other direction perpendicular to the one direction with respect to the inspection target semiconductor device, the depth of the cutting groove is measured from the cutout portion of the grid pattern image identified in the cutting groove, and the cutting groove is Obtaining a profile of the bottom face of the; And comparing the location, depth, and shape of the bottom surface with respect to the four cutting grooves to determine whether there is a defect.

본 발명의 반도체 소자 비전 검사 장치는 X 축 및 이에 수직하게 배치되는 Y축 방향의 두 격자 패턴 생성부를 이용하여 두 방향으로 격자 패턴 영상을 투영하여 반도체 소자에서 반도체 칩 주변의 4 면에 형성된 모든 절단 홈에 대하여 절단 깊이 또는 절단 홈의 바닥 면의 형태 등의 절단 품질을 보다 정확하고 정밀하게 검사할 수 있다. The semiconductor device vision inspection apparatus of the present invention projects all grid cut images formed on four sides of the semiconductor chip in the semiconductor device by projecting the grid pattern image in two directions using two grid pattern generators in the X-axis and Y-axis directions disposed perpendicular thereto. The grooves can be inspected more accurately and precisely, such as the depth of cut or the shape of the bottom surface of the grooves.

또한, 본 발명의 반도체 소자 비전 검사 장치는 격자 패턴 영상을 투영하는 격자 패턴 생성부를 In addition, the semiconductor device vision inspection apparatus of the present invention is a grid pattern generation unit for projecting a grid pattern image

수평 방향으로 일정한 각도로 이동 가능시켜 두 방향에서 격자 패턴 영상을 투영하는 것으로 반도체 소자에서 반도체 칩 주변의 4 면에 형성된 모든 절단 홈에 대하여 절단 깊이 또는 절단 홈의 바닥 면의 형태 등의 절단 품질을 보다 정확하고 정밀하게 검사할 수 있다. It is possible to move at a certain angle in the horizontal direction to project the grid pattern image in both directions. More accurate and precise inspections can be made.

이와 같이 본 발명의 반도체 소자 비전 검사 장치를 이용하면, 검사 대상 반도체 소자에 반도체 칩 주변의 4면에 형성된 절단 홈 모두에 대하여 절단 품질을 정확하고 정밀하게 검사할 수 있으므로, 검사 대상 반도체 소자의 양부 판단 효율을 크게 개선시킬 수 있다. Thus, by using the semiconductor device vision inspection apparatus of the present invention, since the cutting quality can be accurately and precisely inspected for all the cutting grooves formed on the four surfaces around the semiconductor chip in the inspection target semiconductor element, both parts of the inspection target semiconductor element Judgment efficiency can be greatly improved.

또한, 본 발명의 반도체 소자 비전 검사 장치를 이용하면, 검사 대상 반도체 소자에 형성된 절단 홈의 품질의 검사 결과로부터 절단 장치에 적용되는 여러 파라미터들을 조절하거나, 절단 날(blade)를 교환하여 절단 홈이 목적하는 품질에 도달하도록 할 수 있다. 이와 같은 피드백 과정을 통해, 본 발명의 반도체 소자 비전 검사 장치는 절단 장치의 절단 품질을 유지 및 관리할 수 있어, 절단에 의한 반도체 소자의 불량 발생율을 낮추어 제품 생산성을 크게 개선시킬 수 있다. In addition, when using the semiconductor device vision inspection device of the present invention, the cutting grooves are adjusted by adjusting various parameters applied to the cutting device from the inspection result of the quality of the cutting grooves formed in the semiconductor device to be inspected, or by replacing the blades. To achieve the desired quality. Through such a feedback process, the semiconductor device vision inspection apparatus of the present invention can maintain and manage the cutting quality of the cutting device, thereby lowering the failure rate of the semiconductor device due to cutting, thereby greatly improving product productivity.

이하, 본 발명을 바람직한 실시예와 첨부한 도면을 참고로 하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것은 아니다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

우선, 복수개의 반도체 칩이 동시에 몰딩되어 이루어진 몰딩체가 본 발명의 반도체 소자 비전 검사 장치가 구비되어 있는 절단 및 분류 장치(일명 '쏘앤소터장치')에 도입되면, 절단 및 분류 장치의 절단부는 몰딩체에서 복수개의 반도체 칩이 각각 구별되도록 몰딩체 중 모든 반도체 칩의 주변의 4면에 일정한 깊이의 절단홈 을 형성한다. First, when a molding body formed by molding a plurality of semiconductor chips at the same time is introduced into a cutting and sorting device (also known as a 'so-and-sorter device') equipped with a semiconductor device vision inspection device of the present invention, the cutting part of the cutting and sorting device is a molding body. To form a plurality of cutting grooves of a constant depth on the four sides of the periphery of all the semiconductor chip of the molding so as to distinguish each of the plurality of semiconductor chips.

그러면, 본 발명의 반도체 소자 비전 검사 장치는 이렇게 형성된 절단 홈에 대한 영상을 취득하여 절단 홈의 깊이를 측정하고, 절단 홈의 바닥 면의 형태를 검사하여 절단 홈의 불량 여부, 즉 해당 반도체 소자의 불량 여부를 판단하게 된다. Then, the semiconductor device vision inspection apparatus of the present invention acquires an image of the cut groove thus formed to measure the depth of the cut groove, and examines the shape of the bottom surface of the cut groove to determine whether the cut groove is defective, that is, It is determined whether or not defective.

이하, 도 1을 참조하여 본 발명의 한 실시예에 따른 반도체 소자 비전 검사 장치를 구체적으로 살펴본다. Hereinafter, a semiconductor device vision inspection apparatus according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 1.

도 1에 도시된 바와 같이, 본 발명의 한 실시예에 따른 반도체 소자 비전 검사 장치는 영상 취득부(100), X축 격자 패턴 생성부(200), 및 Y축 격자 패턴 생성부(300)를 포함하여 구성된다. As shown in FIG. 1, a semiconductor device vision inspection apparatus according to an exemplary embodiment may include an image acquisition unit 100, an X-axis grating pattern generator 200, and a Y-axis grating pattern generator 300. It is configured to include.

영상 취득부(100)는 앞서 개시한 바와 같이 몰딩체에서 반도체 칩 주변의 4면에 절단 홈이 형성된 검사 대상 반도체 소자에 대하여 빛을 인가하는 조명부(도시하지 않음) 및 검사 대상 반도체 소자에 대한 영상을 취득하는 촬상부(도시 하지 않음)를 포함하여 구성된다. As described above, the image acquisition unit 100 includes an illumination unit (not shown) and an image of the inspection target semiconductor device that applies light to the inspection target semiconductor device in which the cutting grooves are formed on four surfaces around the semiconductor chip in the molding. It is configured to include an imaging unit (not shown) for obtaining a.

구체적으로, 영상 취득부(100)는 검사 대상 반도체 소자에 대하여 반도체 칩 주변의 4면에 형성된 절단 홈에 대한 영상을 취득하는 장치로서, 이렇게 취득된 영상은 네트워크로 연결되어 있는 불량 판단 모듈(도시 하지 않음)로 전송되어 해당 검사 대상 반도체 소자에 대한 양부가 판단되게 된다. 이러한 불량 판단 모듈은 영상 취득부(100)와 원격지에 네트워크로 연결될 수도 있으나, 영상 취득부(100)와 함께 또는 영상 취득부(100) 내에 포함될 수 있다. Specifically, the image acquisition unit 100 is an apparatus for acquiring an image of the cut groove formed on the four surfaces around the semiconductor chip with respect to the inspection target semiconductor element, the image obtained in this way is a failure determination module connected to the network (not shown) Not to be judged). The failure determination module may be connected to the image acquisition unit 100 and a remote place through a network, but may be included together with the image acquisition unit 100 or in the image acquisition unit 100.

본 발명의 불량 판단 모듈에서, 검사 대상 반도체 소자의 양부 판단은 절단 홈이 정확한 위치에 형성되어 있는지 여부, 형성된 절단 홈의 깊이 여부, 형성된 절단 홈의 바닥 면의 형태, 그리고 절단 홈 주변에서 절단에 의한 버(burr)의 형성 여부를 검사하여 이루어진다. In the defect determination module of the present invention, the determination of the quality of the semiconductor device to be inspected is based on whether the cutting groove is formed at the correct position, the depth of the cutting groove formed, the shape of the bottom surface of the formed cutting groove, and the cutting around the cutting groove. This is done by checking whether burrs are formed.

구체적으로, 절단홈의 정확한 위치 여부 판단은 도 2a에 도시된 바와 같이 절단이 이루어지기 전의 반도체 소자에서 도 2b에 도시된 바와 같이 반도체 칩을 둘러싸는 사각형으로 연결되어 있는 경계면에 정확히 절단이 이루어지도록 4면에 절단홈이 형성되었는지 여부가 검사된다. In detail, the determination of whether the cutting groove is precisely performed is performed so that the cutting device is accurately cut at the interface connected to the quadrangle surrounding the semiconductor chip as shown in FIG. 2B in the semiconductor device before the cutting is shown in FIG. 2A. It is checked whether or not cutting grooves are formed on four sides.

이러한 절단 홈의 위치는 영상 취득부(100)에 의해 취득한 영상의 비교만으로 검사가 가능하다. The position of the cut groove can be inspected only by comparing the image acquired by the image acquisition unit 100.

그러나, 형성된 절단 홈의 깊이가 정확한 깊이로 이루어 졌는지 여부는 X축 격자 패턴 생성부(200), 및 Y축 격자 패턴 생성부(300)를 이용하여 수행된다. However, whether or not the depth of the formed cutting groove is formed to the correct depth is performed by using the X-axis grating pattern generator 200 and the Y-axis grating pattern generator 300.

여기서, X축 격자 패턴 생성부(200)는 검사 대상 반도체 소자에 대하여 일방향(예를 들면, 각도 0°)으로 격자 패턴 영상을 수평면에 대하여 일정한 각도를 이루도록 하여 투영한다. 본 실시예에서, 수평면은 검사 대상 반도체 소자의 표면으로 한다. Here, the X-axis lattice pattern generator 200 projects the lattice pattern image in one direction (for example, an angle of 0 °) with respect to the inspection target semiconductor device so as to form a constant angle with respect to the horizontal plane. In this embodiment, the horizontal plane is the surface of the semiconductor element to be inspected.

그리고, Y축 격자 패턴 생성부(300)는 검사 대상 반도체 소자에 대하여 일방향에 대하여 직각인 타방향(예를 들면, 각도 90°)으로 격자 패턴 영상을 수평면에 대하여 일정한 각도를 이루도록 하여 투영한다.The Y-axis lattice pattern generator 300 projects the lattice pattern image at a predetermined angle with respect to the horizontal plane in another direction (for example, an angle of 90 °) perpendicular to one direction with respect to the inspection target semiconductor device.

이와 같은 X축 격자 패턴 생성부(200), 및 Y축 격자 패턴 생성부(300)는 투영되는 격자 패턴 영상 중 하나의 격자의 피치에 대하여 한번에 피치/N만큼 N번 이 송되도록 구동될 수 있다. The X-axis lattice pattern generator 200 and the Y-axis lattice pattern generator 300 may be driven to be transmitted N times by pitch / N at a time with respect to the pitch of one lattice of the projected grid pattern image. .

본 발명에서 격자 패턴 영상은 빗살 무늬 형상(moire)을 검사 대상 반도체 소자의 표면에 형성할 수 있는 것이면 특별한 제한이 없다. 본 발명의 실시예에서 격자 패턴 생성부(200, 300)는 유리 면과 같이 투명 면에 격자 패턴을 형성한 후, 이러한 투명 면에 평행광을 투광시켜 격자 패턴 영상을 형성한다. 그러나, 본 실시예의 방법이외에, 폴리곤 미러와 도트 레이저 발생장치를 이용하여 전자적 방법으로 격자 패턴 영상을 형성하는 것도 가능하다. In the present invention, the grating pattern image is not particularly limited as long as it can form a comb-shaped pattern (moire) on the surface of the inspection target semiconductor device. In the exemplary embodiment of the present invention, the grid pattern generators 200 and 300 form a grid pattern on a transparent surface, such as a glass surface, and then transmit parallel light to the transparent surface to form a grid pattern image. However, in addition to the method of the present embodiment, it is also possible to form a grid pattern image by an electronic method using a polygon mirror and a dot laser generator.

도 3은 본 발명에서 검사 대상 반도체 소자에 X축 격자 패턴 생성부(200)에 의해 격자 패턴 영상이 투여된 모습을 보여준다. 3 is a view showing a lattice pattern image administered by the X-axis lattice pattern generator 200 to the semiconductor device to be inspected according to the present invention.

도 3의 확대된 부분으로부터 알 수 있는 바와 같이, 검사 대상 반도체 소자 중에서 수직 방향으로 형성된 절단 홈 부분에 빗살 무늬 형상의 격자에 단절 현상이 보여진다. 이는 반도체 소자의 다른 표면과 절단 홈의 바닥 면의 높이 차이로 인해 발생하게 되는 것인데, 이러한 단절 현상은 반도체 소자의 다른 표면과 절단 홈의 바닥 면의 높이 차이가 커질수록 심해지게 되므로, 이를 통하여 반도체 소자의 표면에 대한 절단 홈의 깊이 측정이 가능하게 된다. 한편, 절단 홈의 깊이는 후술되는 위상측정형상측정법에 의해 측정될 수도 있다. As can be seen from the enlarged portion of FIG. 3, a disconnection phenomenon is seen in the grating of the comb-tooth pattern in the cut groove portion formed in the vertical direction among the semiconductor elements to be inspected. This is caused by the difference in height between the other surface of the semiconductor device and the bottom surface of the cutting groove, and this disconnection phenomenon becomes more severe as the height difference between the other surface of the semiconductor device and the bottom surface of the cutting groove increases. It is possible to measure the depth of the cutting groove with respect to the surface of the device. In addition, the depth of a cutting groove may be measured by the phase measurement shape measuring method mentioned later.

따라서, 불량 판단 모듈은 이러한 단절 현상을 이용하여 절단 홈의 깊이 측정을 수행하게 된다. Therefore, the failure determination module measures the depth of the cut groove by using the disconnection phenomenon.

그러나, 다시 도 3을 참조하면, 빗살 무늬 형상의 격자 패턴 영상의 투영 방향이 수평인(즉, 평행인) 절단 홈 부분에는 상기와 같은 단절 현상이 발생하지 않 음을 알 수 있다. 따라서, 격자 패턴 영상의 투영 방향이 수평인 절단 홈에 대해서는 절단 홈의 깊이 측정이 수행될 수 없음을 알 수 있다. However, referring back to FIG. 3, it can be seen that the above disconnection phenomenon does not occur in the cutting groove portion having the horizontal (ie, parallel) projection direction of the comb-shaped grid pattern image. Therefore, it can be seen that the depth measurement of the cutting grooves cannot be performed on the cutting grooves in which the projection direction of the grid pattern image is horizontal.

따라서, 한 방향으로만 격자 패턴 영상을 투영할 수 있는 격자 패턴 생성부만으로는 검사 대상 반도체 소자에 반도체 칩의 주변의 4면에 형성된 모든 절단 홈에 대하여 깊이 측정을 할 수 없게 된다. Therefore, only the lattice pattern generation unit capable of projecting the lattice pattern image in only one direction does not allow the depth measurement to be performed on all the cut grooves formed on the four surfaces around the semiconductor chip in the inspection target semiconductor device.

이에 대하여, 본 발명의 실시예에서는 격자 패턴 생성부가 각각 2 방향으로 격자 패턴 영상을 투영할 수 있도록 X축 격자 패턴 생성부(200), 및 Y축 격자 패턴 생성부(300)와 같이 2개로 구성된다. 그리고, 이러한 X축 격자 패턴 생성부(200), 및 Y축 격자 패턴 생성부(300)는 각각 서로 상이한 2 방향으로 배치된다. On the other hand, in the exemplary embodiment of the present invention, the grid pattern generating unit is composed of two pieces such as the X-axis grid pattern generating unit 200 and the Y-axis grid pattern generating unit 300 so as to project the grid pattern image in two directions, respectively. do. The X-axis lattice pattern generator 200 and the Y-axis lattice pattern generator 300 are disposed in two different directions.

따라서, 도 2b에 도시된 바와 같이, 검사 대상 반도체 소자에 형성된 2 방향의 절단 홈은 각각 수직하게 빗살 무늬 형상의 영상을 투영할 수 있도록 배치된 두 개의 격자 패턴 생성부(200, 300)를 통해 그 깊이 측정이 정확하게 이루어질 수 있게 된다. Therefore, as shown in FIG. 2B, the cutting grooves in two directions formed in the inspection target semiconductor device are respectively arranged through two grid pattern generators 200 and 300 arranged to project an image of a comb pattern vertically. The depth measurement can be made accurately.

한편, X축 격자 패턴 생성부(200), 및 Y축 격자 패턴 생성부(300)는 본 실시예에서 형성된 절단 홈의 바닥면의 형태를 검사하는데도 이용된다. Meanwhile, the X-axis lattice pattern generator 200 and the Y-axis lattice pattern generator 300 are also used to inspect the shape of the bottom surface of the cut groove formed in this embodiment.

절단 홈의 바닥 면의 형태는 도 4a에 도시된 바와 같이 평탄해야 하며, 도 4b에 도시된 바와 같이 지나치게 경사지거나, 도 4c에 도시된 바와 같이 평탄하지 않으면 불량으로 판정한다. The shape of the bottom face of the cutting groove should be flat as shown in FIG. 4A, and is determined to be bad if it is excessively inclined as shown in FIG. 4B or not flat as shown in FIG. 4C.

이와 같은 절단 홈의 바닥 면의 형태는 위상측정형상측정법(phase measuring profilometry)을 이용하는데, 이는 절단 홈에 격자를 이용하여 사인(sine) 파를 형 성하여 해당 격자 홈에 대하여 프로파일을 구하는 것으로 이루어진다. 이러한 위상측정형상측정법은 본 발명의 명세서에서는 그 구체적인 설명은 생략하기로 한다. The shape of the bottom surface of the cut groove uses phase measuring profilometry, which consists of forming a sine wave using a lattice in the cut groove to obtain a profile for the lattice groove. . This phase measurement shape measurement method will be omitted in the specification of the present invention.

즉, 격자 패턴 생성부(200, 300)에 의해 투영된 격자 패턴 영상으로 인해 구하여진 프로파일을 이용하여 불량 판단 모듈은 해당 절단 홈의 바닥 면의 불량 여부를 판단하게 되는 것이다. That is, the failure determination module determines whether the bottom surface of the cut groove is defective by using the profile obtained by the grid pattern image projected by the grid pattern generators 200 and 300.

그런데, 격자 홈의 방향과 투영된 격자 패턴 영상의 빗살 무늬 형상의 방향이 평행한 경우에는 도 5에 도시된 바와 같이, 격자 패턴 생성부(200)가 수평면에 대하여 일정한 각도로 기울여져 있으므로, 절단 홈의 바닥 면 전체에 격자 패턴 영상이 도달 할 수 없게 된다. 따라서, 절단 홈의 바닥 면에 음영이 발생하게 된다. 이와 같이 음영이 형성되면 해당 절단 홈에 대해서는 절단 홈의 바닥 면의 깊이를 측정할 수 없게 된다. 따라서, 격자 패턴 영상의 투영 방향이 절단 홈과 평행한 경우에는 해당 절단 홈에 대해서 바닥 면의 프로파일을 취득할 수 없음을 알 수 있다. By the way, when the direction of the grating groove and the direction of the comb pattern of the projected grating pattern image are parallel, as shown in FIG. 5, since the grating pattern generating unit 200 is inclined at a predetermined angle with respect to the horizontal plane, cutting is performed. The grid pattern image cannot reach the entire bottom surface of the groove. Thus, shading occurs on the bottom surface of the cutting groove. When the shading is formed in this way, the depth of the bottom surface of the cutting groove cannot be measured for the corresponding cutting groove. Therefore, when the projection direction of the grid pattern image is parallel to the cutting groove, it can be seen that the profile of the bottom surface cannot be obtained for the cutting groove.

따라서, 한 방향으로만 격자 패턴 영상을 투영할 수 있는 격자 패턴 생성부(200, 300)만으로는 검사 대상 반도체 소자에 도 2b에 도시된 바와 같이 평행하게 배치된 두 쌍의 절단 홈들이 서로 수직한 2 방향으로 형성된 4개의 절단 홈에 대하여 정확한 바닥 면 프로파일을 취득할 수 없게 된다. Therefore, only the grid pattern generating units 200 and 300 capable of projecting the grid pattern image in one direction may have two pairs of cutting grooves arranged in parallel to the inspection target semiconductor device as shown in FIG. 2B. It is not possible to obtain an accurate bottom face profile for the four cut grooves formed in the direction.

이에 대하여, 본 발명의 실시예에서는 격자 패턴 생성부가 각각 2 방향으로 격자 패턴 영상을 투영할 수 있도록 2 방향으로 배치된 X축 격자 패턴 생성부(200), 및 Y축 격자 패턴 생성부(300)를 이용한다. In contrast, in the exemplary embodiment of the present invention, the X-axis lattice pattern generator 200 and the Y-axis lattice pattern generator 300 are arranged in two directions so that the lattice pattern generator may project the lattice pattern image in two directions, respectively. Use

따라서, 도 2b에 도시된 바와 같이 검사 대상 반도체 소자에 형성된 2 방향의 절단 홈은 각각 수직하게 빗살 무늬 형상의 영상을 투영할 수 있도록 배치된 두 개의 격자 패턴 생성부(200, 300)를 통해 절단 홈의 바닥 면의 프로파일을 정확히 취득할 수 있게 된다. Therefore, as shown in FIG. 2B, the cutting grooves in two directions formed in the semiconductor device to be inspected are cut through two grid pattern generators 200 and 300 arranged so as to project a comb-shaped image vertically. The profile of the bottom surface of the groove can be obtained accurately.

본 발명의 실시예에서는, 2 방향의 격자 패턴 영상 투영을 위해, X축 격자 패턴 생성부(200), 및 Y축 격자 패턴 생성부(300)와 같이 격자 패턴 생성부가 2개 구비되어 있는 것으로 개시되어 있으나, 2 방향의 격자 패턴 영상을 투영할 수 있는 것이면, 하나의 격자 패턴 생성부가 수평면에 대하여 일정한 각도로 회동하여 각각 상이한 각도에서 격자 패턴 영상을 투영할 수 있는 형태로 구성될 수 있다. 이 경우, 격자 패턴 생성부의 투영 각도를 조절할 수 있는 패턴 생성부 각도 조절 구동부(도시하지 않음)가 더 구비될 수 있다. According to an embodiment of the present invention, two grid pattern generators are provided, such as an X-axis grid pattern generator 200 and a Y-axis grid pattern generator 300, for projecting a grid pattern image in two directions. However, if the grid pattern image in two directions can be projected, one grid pattern generator may be configured to rotate the grid pattern image at a predetermined angle with respect to the horizontal plane to project the grid pattern image at different angles. In this case, a pattern generator angle adjustment driver (not shown) may be further provided to adjust the projection angle of the grid pattern generator.

한편, 앞서 개시한 바와 같이, X축 격자 패턴 생성부(200), 및 Y축 격자 패턴 생성부(300)는 격자 패턴 영상의 격자 피치에 대하여 한번에 피치/N 만큼 이동하도록 구동되면, 검사 대상 반도체 소자의 절단 홈에 대하여 절단 홈의 깊이와 절단 홈의 바닥 면의 프로파일은 N 번 검사된다. 이때, 불량 판단 모듈은 N 번 측정된 결과의 평균 값을 이용하여 절단 홈의 불량 여부를 판단하여, 에러의 발생율을 낮출 수 있다. 여기서, N은 특별한 제한은 없으나, 에러 발생율 감소를 위해 3 이상으로 한다.Meanwhile, as described above, when the X-axis lattice pattern generator 200 and the Y-axis lattice pattern generator 300 are driven to move by the pitch / N at a time with respect to the lattice pitch of the lattice pattern image, the inspection target semiconductor With respect to the cutting groove of the device, the depth of the cutting groove and the profile of the bottom surface of the cutting groove are examined N times. In this case, the failure determination module may determine whether the cutting groove is defective by using an average value of the results measured N times, thereby lowering the occurrence rate of the error. Here, N is not particularly limited, but is set to 3 or more to reduce the error occurrence rate.

이하, 본 발명의 한 실시예에 따른 반도체 소자 비전 검사 장치를 이용하여 검사 대상 반도체 소자를 검사할 수 있는 반도체 소자 비전 검사 방법을 개략적으 로 설명한다. Hereinafter, a semiconductor device vision inspection method for inspecting a semiconductor device to be inspected using a semiconductor device vision inspection apparatus according to an exemplary embodiment of the present invention will be described schematically.

우선, 도 2b에 도시된 바와 같이 반도체 칩 주변으로 절단 홈이 형성된 검사 대상 반도체 소자가 준비되면, 해당 반도체 소자에 대하여 영상 취득부(100)를 통해 영상을 취득하여, 절단 홈이 정확한 위치에 형성되었는지 검사한다. First, as shown in FIG. 2B, when an inspection target semiconductor device in which cutting grooves are formed around a semiconductor chip is prepared, an image is acquired through the image acquisition unit 100 for the semiconductor device, and the cutting grooves are formed at the correct position. Check if it is

다음으로, 일 방향에 배치된 X축 격자 패턴 생성부(200)를 이용하여 반도체 소자에 격자 패턴 영상을 투영한다. 도 6a는 X 축 격자 패턴 생성부(200)에 의해 빗살 무늬의 격자 패턴 영상이 투영된 모습을 보여준다. Next, the grid pattern image is projected onto the semiconductor device by using the X-axis lattice pattern generator 200 disposed in one direction. FIG. 6A illustrates a state in which a comb-tooth grid pattern image is projected by the X-axis lattice pattern generator 200.

이와 같이, 격자 패턴 영상이 일 방향에 대하여 투영되면, 격자 패턴 영상의 빗살 무늬의 방향과 수직 방향으로 형성된 절단 홈에서 격자 패턴 영상의 단절 부분이 나타나게 되며, 이러한 단절 부분으로부터 해당 절단 홈의 깊이를 측정한다. 그리고, 해당 절단 홈에 대하여 바닥 면 프로파일을 취득한다. As such, when the grid pattern image is projected in one direction, a cutout portion of the grid pattern image appears in a cut groove formed in a direction perpendicular to the direction of the comb pattern of the grid pattern image. Measure And a floor surface profile is acquired about this cutting groove.

그 후, 일 방향에 대하여 수직으로 배치된 Y축 격자 패턴 생성부(300)를 이용하여 반도체 소자에 격자 패턴 영상을 투영한다. 도 6b는 Y축 격자 패턴 생성부(300)에 의해 빗살 무늬의 격자 패턴 영상이 투영된 모습을 보여준다. Thereafter, the lattice pattern image is projected onto the semiconductor device by using the Y-axis lattice pattern generator 300 disposed perpendicularly to one direction. FIG. 6B illustrates a state in which a comb-tooth grid pattern image is projected by the Y-axis grid pattern generator 300.

이와 같이, 격자 패턴 영상이 타 방향에 대하여 투영되면, 격자 패턴 영상의 빗살 무늬의 방향과 수직 방향으로 형성된 절단 홈에서 격자 패턴 영상의 단절 부분이 나타나게 되며, 이러한 단절 부분으로부터 해당 절단 홈의 깊이를 측정한다. 그리고, 해당 절단 홈에 대하여 바닥 면 프로파일을 취득한다. As such, when the grid pattern image is projected in the other direction, a cutout portion of the grid pattern image appears in a cut groove formed in a direction perpendicular to the direction of the comb pattern of the grid pattern image. Measure And a floor surface profile is acquired about this cutting groove.

이와 같이 반도체 소자의 반도체 칩 주변에 형성된 모든 절단 홈에 대하여 취득된 깊이와 바닥면의 프로파일은 불량 판단 모듈로 전송되어 해당 반도체 소자 의 양부를 판단하게 된다. As such, the depth and bottom profile obtained for all the cut grooves formed around the semiconductor chip of the semiconductor device are transmitted to the failure determining module to determine whether the semiconductor device is good or bad.

이러한 본 발명의 반도체 소자 비전 검사 장치 및 반도체 소자 비전 검사 방법을 이용하면 절단 홈에 대한 검사의 정밀도가 10 ㎛ 이내로 매우 정확하게 이루어질 수 있다. By using the semiconductor device vision inspection apparatus and the semiconductor device vision inspection method of the present invention, the precision of the inspection of the cutting groove can be made very accurately within 10 ㎛.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허 청구 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications can be made within the scope of the technical idea of the present invention, and it is obvious that the present invention belongs to the appended claims. Do.

도 1은 본 발명의 한 실시예에 따른 반도체 소자 비전 검사 장치에 대한 개략 구성도이다. 1 is a schematic block diagram of a semiconductor device vision inspection apparatus according to an embodiment of the present invention.

도 2a는 절단 과정이 수행되기 전의 반도체 소자에 대한 평면도이다. 2A is a plan view of a semiconductor device before a cutting process is performed.

도 2b는 절단 과정이 수행된, 검사 대상 반도체 소자에 대한 평면도이다. 2B is a plan view of a semiconductor device to be inspected in which a cutting process is performed.

도 3은 일방향에 대하여 격자 패턴 영상이 투영된 반도체 소자에 대한 평면도이다. 3 is a plan view of a semiconductor device in which a grid pattern image is projected in one direction.

도 4a는 양호한 절단 홈의 바닥 프로파일을 나타내며, 도 4b 및 도 4c는 불량한 절단 홈의 바닥 프로파일을 나타낸다. 4A shows the bottom profile of a good cut groove, and FIGS. 4B and 4C show the bottom profile of a bad cut groove.

도 5는 절단 홈에 음영이 발생하는 모습을 보여주는 개념도이다. 5 is a conceptual diagram illustrating a state in which shading occurs in the cutting groove.

도 6a는 일방향에 대하여 격자 패턴 영상이 투영된 반도체 소자에 대한 평면도이며, 도 6b는 타방향에 대하여 격자 패턴 영상이 투영된 반도체 소자에 대한 평면도이다.6A is a plan view of a semiconductor device in which a lattice pattern image is projected in one direction, and FIG. 6B is a plan view of a semiconductor device in which a lattice pattern image is projected in another direction.

Claims

In the semiconductor device vision inspection apparatus for inspecting the cutting quality of the cutting grooves with respect to the inspection target semiconductor device in which the cutting grooves are formed on the four surfaces around the semiconductor chip,

An X-axis lattice pattern generation unit arranged to form a predetermined angle with respect to a horizontal plane and projecting a lattice pattern image in one direction with respect to the inspection target semiconductor device;

A Y-axis lattice pattern generation unit arranged to form a predetermined angle with respect to a horizontal plane and projecting a lattice pattern image in the other direction in the horizontal direction with respect to the one direction; And

An image acquisition unit which acquires an image of the inspection target semiconductor device;

Semiconductor device vision inspection apparatus comprising a.

A lattice pattern generation unit arranged to form a predetermined angle with respect to a horizontal plane to project a lattice pattern image onto the inspection target semiconductor device;

A pattern generator angle adjustment driver configured to rotate the grid pattern generator in the horizontal direction so that the grid pattern generator projects the grid pattern image in two or more directions; And

Semiconductor device vision inspection apparatus comprising a.

The method according to claim 1 or 2,

The image acquisition unit may include an illumination unit for applying light to the inspection target semiconductor device; And

An imaging unit which acquires an image of the inspection target semiconductor device;

The semiconductor device vision inspection apparatus comprising a.

The method according to claim 1 or 2,

And a defect determination module connected to the image acquisition unit through a network to determine whether the semiconductor element is received by receiving an image acquired from the image acquisition unit.

The method of claim 4, wherein

The defect determining module evaluates the position of the cutting groove, the depth of the cutting groove, the shape of the bottom surface of the cutting groove, and whether burrs are formed by cutting around the cutting groove, thereby determining whether the semiconductor device is formed. The semiconductor device vision inspection apparatus, characterized in that the judging.

The method according to claim 1 or 2,

And said grid pattern image is in the form of a comb pattern.

The method according to claim 1 or 2,

And the projection of the grid pattern image is made by moving the pitch / N at a time with respect to the pitch of the grid pattern image by N times.

In the semiconductor device vision inspection method for inspecting the cutting quality of the cutting grooves with respect to the inspection target semiconductor device in which the cutting grooves are formed on the four surfaces around the semiconductor chip,

Inspecting the positions of the cut grooves of the four surfaces with respect to the inspection target semiconductor device;

Projecting a lattice pattern image in one direction with respect to the inspection target semiconductor element, measuring the depth of the cut groove from the cutout portion of the lattice pattern image identified in the cut groove, and obtaining a profile of the bottom surface of the cut groove; step;

The grid pattern image is projected in the other direction perpendicular to the one direction with respect to the inspection target semiconductor device, the depth of the cutting groove is measured from the cutout portion of the grid pattern image identified in the cutting groove, and the cutting groove is Obtaining a profile of the bottom face of the; And

Comparing the location, depth, and shape of the bottom surface of the four cutting grooves with each other to determine whether the cutting grooves are defective;

Semiconductor device vision inspection method comprising a.