KR101016729B1 - 세라믹-금속 나노복합체를 이용한 박막 내장형 저항체 - Google Patents

세라믹-금속 나노복합체를 이용한 박막 내장형 저항체 Download PDF

Info

Publication number
KR101016729B1
KR101016729B1 KR1020090014518A KR20090014518A KR101016729B1 KR 101016729 B1 KR101016729 B1 KR 101016729B1 KR 1020090014518 A KR1020090014518 A KR 1020090014518A KR 20090014518 A KR20090014518 A KR 20090014518A KR 101016729 B1 KR101016729 B1 KR 101016729B1
Authority
KR
South Korea
Prior art keywords
thin film
platinum
silicon oxide
resistor
film embedded
Prior art date
Application number
KR1020090014518A
Other languages
English (en)
Other versions
KR20100095308A (ko
Inventor
서수정
임승규
박인수
나성훈
김진수
김태성
김종천
오용수
이정원
송병익
이승은
Original Assignee
삼성전기주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 성균관대학교산학협력단 filed Critical 삼성전기주식회사
Priority to KR1020090014518A priority Critical patent/KR101016729B1/ko
Publication of KR20100095308A publication Critical patent/KR20100095308A/ko
Application granted granted Critical
Publication of KR101016729B1 publication Critical patent/KR101016729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/20—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by pyrolytic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명은 열안정성이 우수하며 높은 저항값을 가지는 세라믹-금속 나노복합체를 이용한 박막 내장형 저항체 및 이의 제조방법에 관한 것이다. 본 발명의 박막 내장형 저항체는 세라믹-금속 나노복합체를 이용하여 제조됨으로써 산화 구조로 인해 산화의 영향을 적게 받아 우수한 열안정성을 나타낼 뿐만 높은 저항값을 나타내어 회로의 집적도를 높인 저항 내장형 인쇄회로기판 등에 사용될 수 있다.
박막 내장형 저항체, 산화실리콘, 백금, 열안정성, 고저항

Description

세라믹-금속 나노복합체를 이용한 박막 내장형 저항체{THIN FILM EMBEDDED RESISTOR PREPARED USING CERAMIC-METAL NANOCOMPOSITE}
본 발명은 세라믹-금속 나노복합체를 이용한 박막 내장형 저항체 및 이의 제조방법에 관한 것으로, 보다 구체적으로 열안정성이 우수하며 높은 저항값을 가질 수 있도록 산화실리콘-백금 나노복합체를 이용하여 제조된 박막 내장형 저항체 및 이의 제조방법에 관한 것이다.
최근 전자산업의 발달에 따른 전자제품의 소형화 및 고기능화의 요구에 대응하기 위하여, 전자산업의 기술은 저항, 커패시터(capacitor), IC(integrated circuit) 등을 기판에 삽입하는 방향으로 발전하고 있다. 현재까지 대부분의 인쇄회로기판의 표면에 일반적인 개별 칩 저항(discrete chip resistor) 또는 일반적인 개별 칩 커패시터(discrete chip capacitor)를 실장하고 있으나, 최근에는 저항 또는 커패시터 등의 수동소자를 내장한 인쇄회로기판이 개발되고 있다. 즉, 수동소자 내장형 인쇄회로기판 기술은 새로운 재료(물질)와 공정을 이용하여 인쇄회로기판의 외부 또는 내부에 수동소자를 삽입하여 기존의 칩 저항 또는 칩 커패시터의 역할을 대체하는 기술을 말한다.
상술한 수동소자 내장형 인쇄회로기판은 인쇄회로기판의 외부 또는 내부에 저항이 묻혀 있는 형태로서 인쇄회로기판의 크기에 관계없이 저항이 인쇄회로기판의 일부분으로 통합되어 있으며, 이것을 "내장형 저항(embedded resistor)"이라고 하며, 이러한 기판을 "저항 내장형 인쇄회로기판(embedded resistor printed circuit board)"이라고 한다.
이러한 수동소자 내장형 인쇄회로기판은 패턴밀도의 급격한 향상과 더불어 수동소자의 내장 공간도 같이 협소해지는 문제점을 가진다. 따라서 저항값이 낮은 저항체를 내장할 경우 저항체의 길이가 길어지게 된다. 이를 극복하기 위해서 저항체를 구불어진 형태로 제조한다고 해도 세그먼트(segment) 수가 많아질수록 임피던스(R) 특성과 고주파 특성이 저하되는 단점이 발생한다. 또한 고저항 재료 중 금속계열의 저항체의 경우는 열에너지에 의해 표면의 산화 또는 조직의 변화로 인하여 저항값과 TCR 값이 크게 변하게 되어 적합하지 않다.
본 발명자들은 저항 내장형 인쇄회로기판 등의 전자 제품에 사용될 수 있는 적합한 내장형 저항체에 대해 예의 연구하던 중, 산화실리콘(SiOx)과 백금의 나노복합체를 이용하여 박막 내장형 저항체를 제조하는 경우 우수한 열적 안정성을 유지하면서도 높을 저항값을 나타내는 것을 알게 되어 본 발명을 완성하기에 이르렀다.
본 발명의 목적은 저항 내장형 인쇄회로기판 등의 전자 제품에 사용될 수 있는 열적 안정성이 우수하면서도 고저항인 박막 내장형 저항체를 제공하기 위한 것이다.
상기의 목적을 달성하기 위하여, 본 발명은 기판 상에 산화실리콘(SiOx) 매트릭스 내에 백금 입자가 분포되도록 산화실리콘-백금 나노복합체를 증착시켜 형성된 박막 내장형 저항체를 제공한다.
상기 산화실리콘(SiOx)-백금(Pt) 나노복합체는 산화실리콘(SiOx)과 백금의 원자비가 67 : 33 내지 42 : 58이 되도록 준비된다.
본 발명에 따른 열적 안정성이 우수하면서도 고저항인 박막 내장형 저항체는 저항 내장형 인쇄회로기판 등의 전자 제품에 사용될 수 있으며, 회로의 집적도를 높이고 파일 피치(fine pitch)의 재료를 개발할 수 있는 효과를 가진다.
이하, 본 발명을 상세하게 설명한다.
본 발명은 기판 상에 산화실리콘(SiOx) 매트릭스 내에 백금 입자가 분포되도록 산화실리콘-백금 나노복합체를 증착시켜 형성된 박막 내장형 저항체를 제공한다.
본 발명에서와 같이 산화실리콘(SiOx) 매트릭스 내에 3 내지 5 nm의 입경을 가진 백금 입자가 균일하게 분포되도록 산화실리콘-백금 나노복합체를 증착시켜 형성된 박막 내장형 저항체를 제조하는 경우, 제조된 박막 내장형 저항체는 높은 저항값을 나타낼 수 있다.
본 발명에서 사용되는 상기 기판으로 유리 기판 등이 사용될 수 있으나 이에 제한되는 것은 아니다.
상기 산화실리콘(SiOx)-백금(Pt) 나노복합체는 산화실리콘(SiOx)과 백금의 원자비가 67 : 33 내지 42 : 58이 되도록 준비하며, 산화실리콘과 백금의 원자비가 60 : 40 내지 55 : 45가 되도록 준비하는 것이 더욱 바람직하다. 상기 원자비에 따라 산화실리콘(SiOx)-백금(Pt) 나노복합체를 준비하는 것은 본 발명의 통상의 지식 을 가진 자에게 용이한 것이다. 상기 백금의 원자비가 33 % 미만으로 사용되는 경우, 제조되는 내장형 저항체의 TCR(Temperature Coefficient of Resistivity)이 낮아질 수 있으며, 상기 원자비가 58 % 초과하여 사용되는 경우, 제조되는 내장형 저항체의 저항값이 낮아질 수 있는 문제점이 있다.
본 발명에서 기판 상에 산화실리콘-백금 나노복합체를 증착하는 방법으로는 산화실리콘 타겟과 백금 타겟을 이용한 코스퍼터링(Co-sputtering) 방법, 산화실리콘 타겟과 백금 칩을 이용한 코스퍼터링 방법, 합금 타겟을 이용한 스퍼터링 방법, 화학기상증착법, 물리기상증착법 등 박막을 증착하기 위한 다양한 방법이 제한없이 사용될 수 있다.
본 발명에 따라 산화실리콘-백금 나노복합체를 이용하여 제조된 박막 내장형 저항체는 산화 구조로 인해 산화의 영향을 적게 받아 우수한 열안정성을 나타낼 수 있으며 또한 높은 저항값을 나타낼 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 하기 실시예는 본 발명을 예시하는 것일 뿐 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
< 실시예 >
실시예 1
유리 기판 상의 4 인치 산화실리콘(SiOx) 타겟 위에 백금 칩을 올려 놓고 코스퍼터링하여 박막 내장형 저항체를 제조하였다. 이때 백금 칩의 양을 조절하여 산화실리콘과 백금의 원자비를 각각 96.27% 및 3.73%로 조절하여 박막 내장형 저항체를 제조하였다. 상기 산화실리콘(SiOx)과 백금을 코스퍼터링하기 전 유리 기판을 아세톤과 메탄올로 각각 10분 동안 세정하고 탈이온수로 세정한 후 질소 가스로 건조시켰다. 진공 상태의 반응실 내부의 초기 압력은 10-6 torr까지 로터리와 분자 펌프로 조절하였다. 아르곤 가스의 유량은 30 sccm, 공정압력은 3 mtorr, 기판 온도는 실온으로 고정하였다. 이와 같이 제조된 박막 내장형 저항체의 표면에 대해 주사전자현미경(TEM) 사진을 촬영하여 도 1 및 도 2에 나타내었다. 도 1 및 도 2에 나타난 바와 같이, 산화실리콘 매트릭스 내에 3-5 nm 크기의 검정색 백금 입자들이 균일하게 분포되어 있는 것을 알 수 있다.
실험예 1
유리 기판 상의 4 인치 산화실리콘(SiOx) 타겟 위에 백금 칩을 올려 놓고 코스퍼터링하여 박막 내장형 저항체를 제조하였다. 이때 백금 칩의 양을 조절하여 산화실리콘과 백금의 조성을 달리하여 제조하였고, 백금 조성을 달리하여 제조된 박막 내장형 저항체에 대해 TCR 및 저항값을 측정하여 도 3 및 도 4에 나타내었다. 도 3 및 도 4를 참조하면, 본 발명에 따른 박막 내장형 저항체는 산화실리콘(SiOx)과 백금의 원자비가 67 : 33 내지 42 : 58인 산화실리콘(SiOx)-백금(Pt) 나노복합체를 사용하여 제조된 경우 우수한 열안정성 및 높은 저항값을 나타내었으며 특히, 산화실리콘(SiOx)과 백금의 원자비가 60 : 40 내지 55 : 45인 산화실리콘(SiOx)-백금(Pt) 나노복합체를 사용하여 제조된 경우 100 ppm 미만의 TCR값에서 3KΩ 이상의 저항값을 나타내는 것을 알 수 있다.
도 1은 본 발명의 실시예 1에 따라 제조된 박막 내장형 저항체의 표면을 촬영한 TEM(scale : 20 nm) 사진이다.
도 2는 본 발명의 실시예 1에 따라 제조된 박막 내장형 저항체의 표면을 촬영한 TEM(scale : 5 nm) 사진이다.
도 3은 본 발명의 실험예 1에서 백금 조성을 달리하여 제조된 박막 내장형 저항체의 저항값을 측정하여 나타낸 그래프이다.
도 4는 본 발명의 실험예 1에서 백금 조성을 달리하여 제조된 박막 내장형 저항체의 저항값을 측정하여 나타낸 그래프이다.

Claims (5)

  1. 기판 상에 증착된 박막 내장형 저항체로서,
    산화실리콘(SiOx) 매트릭스 내에 백금 입자가 분포되도록 증착형성된 산화실리콘-백금 나노복합체며,
    상기 산화실리콘-백금 나노복합체는 산화실리콘과 백금의 원자비가 60 : 40 내지 55 : 45인 것을 특징으로 하는 박막 내장형 저항체.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    산화실리콘(SiOx) 매트릭스 내에 분포된 백금 입자의 크기는 3 내지 5 nm인 것을 특징으로 하는 박막 내장형 저항체.
  5. 제1항에 있어서,
    상기 박막 내장형 저항체는 100 ppm 미만의 TCR값에서 3KΩ 이상의 저항값을 나타내는 것을 특징으로 하는 박막 내장형 저항체.
KR1020090014518A 2009-02-20 2009-02-20 세라믹-금속 나노복합체를 이용한 박막 내장형 저항체 KR101016729B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090014518A KR101016729B1 (ko) 2009-02-20 2009-02-20 세라믹-금속 나노복합체를 이용한 박막 내장형 저항체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090014518A KR101016729B1 (ko) 2009-02-20 2009-02-20 세라믹-금속 나노복합체를 이용한 박막 내장형 저항체

Publications (2)

Publication Number Publication Date
KR20100095308A KR20100095308A (ko) 2010-08-30
KR101016729B1 true KR101016729B1 (ko) 2011-02-25

Family

ID=42759067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014518A KR101016729B1 (ko) 2009-02-20 2009-02-20 세라믹-금속 나노복합체를 이용한 박막 내장형 저항체

Country Status (1)

Country Link
KR (1) KR101016729B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083589A (ko) * 1998-04-29 1999-11-25 모르톤 인터내쇼날 인코포레이티드 박막저항체의제조방법
JP2003092356A (ja) 2001-09-17 2003-03-28 Sony Corp 半導体装置及びその製造方法
JP2008082972A (ja) * 2006-09-28 2008-04-10 Mikuni Corp 水素センサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083589A (ko) * 1998-04-29 1999-11-25 모르톤 인터내쇼날 인코포레이티드 박막저항체의제조방법
JP2003092356A (ja) 2001-09-17 2003-03-28 Sony Corp 半導体装置及びその製造方法
JP2008082972A (ja) * 2006-09-28 2008-04-10 Mikuni Corp 水素センサ

Also Published As

Publication number Publication date
KR20100095308A (ko) 2010-08-30

Similar Documents

Publication Publication Date Title
JP2022009950A (ja) 歪抵抗膜および歪センサ、ならびにそれらの製造方法
Yang et al. Flexible, temperature‐Stable, and fatigue‐endurable PbZr0. 52Ti0. 48O3 ferroelectric film for nonvolatile memory
JP3473485B2 (ja) 薄膜抵抗体およびその製造方法
WO2020162235A1 (ja) 温度センサフィルム、導電フィルムおよびその製造方法
Cho et al. Effect of added metallic elements in Ag alloys on the durability against heat and humidity of indium zinc oxide/Ag alloy/indium zinc oxide transparent conductive multilayer system
KR101016729B1 (ko) 세라믹-금속 나노복합체를 이용한 박막 내장형 저항체
US3258413A (en) Method for the fabrication of tantalum film resistors
CN117637270A (zh) 一种氮化钽埋嵌式薄膜电阻晶相调控及制备方法
JP2019192740A (ja) 歪抵抗膜および歪センサ、ならびにそれらの製造方法
EP4040126A1 (en) Electroconductive film, method for manufacturing same, temperature sensor film, and method for manufacturing same
KR100965329B1 (ko) 인쇄회로기판용 저항 적층 도전체 및 그 제조방법과인쇄회로기판
JP3288301B2 (ja) 薄膜抵抗体及びその製造方法並びに当該薄膜抵抗体を内蔵した配線基板
Thomas et al. Structural, electrical and optical properties of sol–gel processed lead titanate thin films
Privitera et al. Morphological and electrical characterization of electrically trimmable thin-film resistors
EP0688026A1 (en) Resistor coated on diamond substrate
Zhang et al. Preparation and electrical properties of Bi2Zn2/3Nb4/3O7 thin films deposited at room temperature for embedded capacitor applications
JPH11297640A (ja) 透明導電膜とその製造方法
JP2007019274A (ja) 抵抗薄膜、薄膜抵抗体およびその製造方法
US20080207862A1 (en) Thin film formed from polycyclic alicyclic compound as precuser and production method thereof
CN116368345A (zh) 应变传感器、功能性薄膜及其制造方法
Lee et al. The effect of the process parameters on the electrical properties of Ni-Cr-Si alloy thin resistor films
Dziedzic et al. Some remarks about planar thermistors
JP2003163422A (ja) 可撓性電子回路およびその製造方法
KR101521963B1 (ko) 투명전기발열체, 투명저항소자 및 그 제조방법
Funakubo et al. Modification of semiconductive BaTiO3 film and its electrical properties

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150115

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee