KR101014778B1 - 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역통신 시스템 - Google Patents

칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역통신 시스템 Download PDF

Info

Publication number
KR101014778B1
KR101014778B1 KR1020080018231A KR20080018231A KR101014778B1 KR 101014778 B1 KR101014778 B1 KR 101014778B1 KR 1020080018231 A KR1020080018231 A KR 1020080018231A KR 20080018231 A KR20080018231 A KR 20080018231A KR 101014778 B1 KR101014778 B1 KR 101014778B1
Authority
KR
South Korea
Prior art keywords
pad
chip
antenna
lead frame
semiconductor chip
Prior art date
Application number
KR1020080018231A
Other languages
English (en)
Other versions
KR20090092958A (ko
Inventor
김태욱
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020080018231A priority Critical patent/KR101014778B1/ko
Publication of KR20090092958A publication Critical patent/KR20090092958A/ko
Application granted granted Critical
Publication of KR101014778B1 publication Critical patent/KR101014778B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

본 발명은 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역 통신 시스템에 관한 것이다. 보다 상세하게는 반도체 칩 상의 패드와 기판의 리드 프레임을 와이어로 연결하여 충분한 길이의 초경량 초소형 칩 안테나를 구현함으로써 UWB 통신 시스템의 동작 주파수 대역 환경도 충분히 커버함과 아울러, 스위치를 이용하여 여러 개의 서브 안테나를 구현함으로써 안테나 길이를 조절할 수 있도록 하여 필요에 따라 주파수 대역을 프로그래머블(programmable)하게 사용할 수 있을 뿐만 아니라, 외부 핀의 확보를 위해 비아 홀을 형성함으로써 칩 안테나를 위한 패드의 개수를 충분히 확보함과 더불어 칩 외부와의 전기적 연결을 위한 외부 핀의 개수도 충분히 확보할 수 있는 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역 통신 시스템에 관한 것이다.
이를 위하여 본 발명은 반도체 칩 상의 패드(pad); 상기 반도체 칩이 장착되는 기판(substrate)의 리드 프레임(lead frame); 및 상기 패드와 상기 리드 프레임을 전기적으로 연결하는 와이어(wire)를 포함하는 것을 특징으로 하는 칩 안테나를 제공한다.
칩 안테나, UWB, 초소형, 와이어 본드, 비아홀, 스위치, 스택 다이

Description

칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역 통신 시스템{Chip antenna, Semiconductor package and UWB communication system including thereof}
본 발명은 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역 통신 시스템에 관한 것이다. 보다 상세하게는 반도체 칩 상의 패드와 기판의 리드 프레임을 와이어로 연결하여 충분한 길이의 초경량 초소형 칩 안테나를 구현함으로써 UWB 통신 시스템의 동작 주파수 대역 환경도 충분히 커버함과 아울러, 스위치를 이용하여 여러 개의 서브 안테나를 구현함으로써 안테나 길이를 조절할 수 있도록 하여 필요에 따라 주파수 대역을 프로그래머블(programmable)하게 사용할 수 있을 뿐만 아니라, 외부 핀의 확보를 위해 비아 홀을 형성함으로써 칩 안테나를 위한 패드의 개수를 충분히 확보함과 더불어 칩 외부와의 전기적 연결을 위한 외부 핀의 개수도 충분히 확보할 수 있는 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역 통신 시스템에 관한 것이다.
초광대역(UWB, Ultra Wide Band) 통신은 넓은 주파수 대역을 이용하여 대용량의 데이터를 고속으로 송수신할 수 있다. 이러한 특성 때문에 UWB 통신은 차세대 무선 데이터 통신으로 주목받고 있으며, 특히 10m 정도의 근거리에 있는 PC, TV, PDA, DVD, 디지털 카메라, 프린터 등을 연결하는 개인 통신망이나, 홈 네트워크, 위치 추적 시스템, 자동차의 충돌방지 시스템, 의료 기기 등에 폭넓게 사용될 것으로 예상된다.
이와 같이 UWB 통신 시스템은 개인 무선 휴대장비에 장착되는 관계로, 소형화가 필수적이다. UWB 통신 시스템의 소형화에 있어 문제되는 것이 안테나이다. 안테나는 일반적으로 파장의 1/4 정도의 길이를 필요로 하므로, 안테나의 소형화에는 물리적 한계가 존재하게 된다.
안테나를 소형화하기 위해 제안된 종래 기술로는 곡류(meander) 형태의 안테나가 있다. 곡류 형태의 안테나는 일정한 면적 내에서 보다 긴 길이를 갖는 안테나를 구현하기 위한 것으로, 여러 층이 적층된 반도체 패키지의 각 층에 곡류 형태의 안테나를 구비하는 집적형 멘더 안테나가 제안되기도 하였다. 그러나, 곡류 형태의 안테나라 할지라도 반도체 패키지의 물리적 크기는 제한될 수밖에 없으므로 대략 24GHz 대역에서 동작해야 한다. 따라서, 이러한 안테나는 3~10GHz의 동작 범위를 갖는 UWB 통신 시스템에 적용되기 어려운 문제점이 있다.
다른 종래 기술로는 패치형 집적 안테나가 제안된 바 있다. 패치형 집적 안테나는 실리콘 기판 상에 패드 층(pad layer)의 패치(patch)를 형성한 것이다. 그러나, 이러한 패치형 집적 안테나의 경우에도 물리적 크기의 한계로 사용 주파수가 대략 410GHz에 이르므로, 3~10GHz의 동작 범위를 갖는 UWB 통신 시스템에 적용되기 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 특히 충분한 길이의 초경량 초소형 칩 안테나를 구현함으로써 UWB 통신 시스템의 동작 주파수 대역 환경도 충분히 커버함과 아울러, 안테나 길이를 조절할 수 있도록 하여 필요에 따라 주파수 대역을 프로그래머블(programmable)하게 사용할 수 있을 뿐만 아니라, 칩 안테나를 위한 패드의 개수를 충분히 확보함과 더불어 칩 외부와의 전기적 연결을 위한 외부 핀의 개수도 충분히 확보할 수 있는 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역 통신 시스템을 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위해 안출된 본 발명에 따른 칩 안테나는 반도체 칩 상의 패드(pad); 상기 반도체 칩이 장착되는 기판(substrate)의 리드 프레임(lead frame); 및 상기 패드와 상기 리드 프레임을 전기적으로 연결하는 와이어(wire)를 포함하는 것을 특징으로 한다.
또한, 상기 패드 중 적어도 어느 하나는 상기 반도체 칩의 송신부 또는 수신부와 전기적으로 연결될 수 있다.
또한, 상기 패드는 제1 패드 내지 제n 패드를 포함하고, 상기 리드 프레임은 제1 리드 프레임 내지 제n 리드 프레임을 포함하며, 상기 제n 패드는 상기 와이어에 의해 상기 제n 리드 프레임 및 상기 제n-1 리드 프레임과 전기적으로 연결되며, 상기 제n-1 패드는 상기 와이어에 의해 상기 제n-1 리드 프레임 및 상기 제n-2 리 드 프레임과 전기적으로 연결될 수 있다(상기 n은 3 이상의 유한한 자연수).
또한, 상기 패드와 상기 리드 프레임은 각각 복수개 구비되며, 상기 와이어는 상기 패드와 상기 리드 프레임을 번갈아가며 연결하여 전체적으로 직렬 연결이 되도록 할 수 있다.
또한, 상기 패드 중 인접하는 적어도 어느 한 쌍의 패드 사이에는 스위치가 구비될 수 있다.
또한, 상기 스위치는 전계효과 트렌지스터로 구현될 수 있다.
또한, 상기 스위치는 상기 패드 중 상기 반도체 칩의 엣지(edge)에 위치한 패드 쌍에 구비될 수 있다.
또한, 상기 반도체 칩은 복수개가 적층될 수 있다.
본 발명에 따른 반도체 패키지는 반도체 칩 상의 패드(pad)와 상기 반도체 칩이 장착되는 기판의 리드 프레임(lead frame) 및 상기 패드와 상기 리드 프레임을 전기적으로 연결하는 와이어를 포함하는 칩 안테나; 및 상기 칩 안테나를 봉지하는 봉지재를 포함하는 것을 특징으로 한다.
또한, 상기 패드 중 인접하는 적어도 어느 한 쌍의 패드 사이에는 스위치가 구비될 수 있다.
또한, 상기 반도체 칩에는 비아 홀(via hole)이 구비되며, 상기 비아 홀을 통하여 외부와 전기적으로 연결될 수 있다.
또한, 상기 반도체 패키지는 상기 비아 홀을 이용하여 볼 그리드 어레이(BGA, Ball Grid Array) 형태로 형성될 수 있다.
또한, 상기 반도체 칩은 복수개가 적층될 수 있다.
본 발명에 따른 초광대역(UWB) 통신 시스템은 상기 반도체 패키지를 포함하는 것을 특징으로 한다.
본 발명에 의하면 반도체 칩 상의 패드와 기판의 리드 프레임을 와이어로 연결하여 충분한 길이의 초경량 초소형 칩 안테나를 구현함으로써 UWB 통신 시스템의 동작 주파수 대역 환경도 충분히 커버할 수 있는 효과가 있다.
또한, 본 발명에 의하면 스위치를 이용하여 여러 개의 서브 안테나를 구현함으로써 안테나 길이를 조절할 수 있도록 하여, 필요에 따라 주파수 대역을 프로그래머블(programmable)하게 사용할 수 있는 효과가 있다.
또한, 본 발명에 의하면 외부 핀의 확보를 위해 비아 홀을 형성함으로써 칩 안테나를 위한 패드의 개수를 충분히 확보함과 더불어, 칩 외부와의 전기적 연결을 위한 외부 핀의 개수도 충분히 확보할 수 있는 효과가 있다.
또한, 본 발명에 의하면 스택 다이를 구성하여 보다 다양한 기능을 갖는 칩들을 집적화함으로써 하나의 반도체 패키지로 활용할 수 있는 효과가 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
먼저, 본 발명의 일 실시예에 따른 칩 안테나에 대해 설명한다.
도 1a은 본 발명의 일 실시예에 따른 칩 안테나의 평면도이고, 도 1b는 도 1a의 일부 사시도이다. 도 1b에서는 편의상 도 1a의 좌측과 상측의 패드와 리드 프레임의 도시를 생략하였음을 밝혀둔다. 본 발명에 따른 안테나는 반도체 패키지 내부에 구비되므로 "칩 안테나(chip antenna)"로 명명하기로 한다.
본 발명의 일 실시예에 따른 칩 안테나(100)는, 도 1a 및 도 1b를 참조하면, 반도체 칩(140) 상의 패드(pad)(110), 반도체 칩(140)이 장착되는 기판의 리드 프레임(lead frame)(120) 및 패드(110)와 리드 프레임(120)을 전기적으로 연결하는 와이어(wire)(130)를 포함하여 형성된다.
패드(110)는 반도체 칩(140) 상에 복수개 구비된다. 이때, 패드(110) 중 적어도 어느 하나는 반도체 칩(140)의 송신부 또는 수신부(이하, "송수신부")(150)와 전기적으로 연결된다. 또한, 패드(110)와 송수신부(150) 사이에는 파워 앰프(160)가 구비될 수 있음은 물론이다. 패드(110)는 일반적인 반도체 칩의 패드, 즉 반도체 칩과 외부와의 전기적인 연결을 위한 패드(미도시)와는 별도로 형성되며, 그에 따라 일반적인 반도체 칩의 패드와는 다른 역할을 수행한다. 상기 패드(110)는 반 도체 칩에 구비된 여러 소자들을 반도체 칩 외부의 단자들과 전기적으로 연결하는 핀(pin) 역할을 수행하는 것이 아니라, 송수신부(150)와 전기적으로 연결되어 안테나 역할을 수행한다. 그에 따라 핀 역할을 수행하는 패드의 충분한 확보가 문제될 수 있으며, 이에 대해서는 다른 실시예에서 후술하기로 한다. 패드(110)의 표면에는 와이어(130)가 본딩된다.
리드 프레임(120)은 반도체 칩(140)이 장착되는 기판(substrate)에 복수개 구비된다. 예컨대, 리드 프레임(120)은 반도체 칩(140)을 둘러싸는 형상으로 배열될 수 있다. 리드 프레임(120)은 패드(110)와 동일한 개수로 형성될 수 있다. 도시되지 않았으나, 리드 프레임은 패드와 다른 개수로 형성될 수도 있으며, 이 경우 리드 프레임끼리 와이어 본딩되거나 패드끼리 와이어 본딩되는 부분이 일부 나타날 수 있다.
패드(110)와 리드 프레임(120)은 와이어(130)에 의해 전기적으로 연결된다. 일반적으로 반도체 칩의 패드와 리드 프레임을 전기적으로 연결하는 와이어는 전기저항을 감소시키기 위해 금속 재질, 특히 금(Au)으로 형성되나, 상기 와이어(130)는 반도체 칩과 외부 단자와의 연결을 위한 것이 아니므로, 금 이외에도 다양한 금속이 사용될 수 있음은 물론이다.
이때, 와이어(130)로 패드(110)와 리드 프레임(120)을 연결하는 방식으로는 여러 가지가 가능하다. 도시되지 않았으나, 일부 구간에서는 패드끼리 와이어로 연결되고, 다른 일부 구간에서는 리드 프레임끼리 와이어로 연결될 수도 있다. 최종적인 안테나의 길이를 고려할 때 도 1a에서 보는 바와 같이 와이어(130)는 패 드(110)와 리드 프레임(120)을 번갈아가며 연결하는 것이 바람직하다. 이 경우 최종적인 연결 상태는 패드-와이어-리드 프레임-와이어-패드-...와 같은 배열이 반복되어 직렬로 연결된다. 물론, 도 1a의 우측 상단부와 같이 경우에 따라 리드 프레임끼리 와이어로 연결된 부분이 발생할 수도 있다.
패드와 리드 프레임이 동일한 개수로 형성되는 경우, 패드(110)는 제1 패드, 제2 패드, ..., 제n 패드를 포함하고, 리드 프레임(120)은 제1 리드 프레임, 제2 리드 프레임, ..., 제n 리드 프레임을 포함할 수 있다. 이때, 제n 패드는 와이어에 의해 제n 리드 프레임 및 제n-1 리드 프레임과 전기적으로 연결되며, 제n-1 패드는 와이어에 의해 제n-1 리드 프레임 및 제n-2 리드 프레임과 전기적으로 연결될 수 있다(n은 3이상의 유한한 자연수). 예컨대, 도 1a와 같이 n=20 인 경우 제20 패드는 제20 리드 프레임 및 제19 리드 프레임과 연결되고, 제19 패드는 제 19 리드 프레임 및 제18 리드 프레임과 연결될 수 있다.
이와 같은 방식으로 칩 안테나를 구현할 경우 UWB 통신에 사용하기에 충분한 길이의 안테나를 확보할 수 있다. 특히, 패드와 리드 프레임의 개수를 조절하면 3~5 GHz와 같이 긴 파장을 가지는 주파수 대역에서도 충분히 안테나 역할을 수행할 수 있다.
다음으로, 본 발명의 다른 실시예에 따른 칩 안테나에 대해 설명한다.
도 2는 본 발명의 다른 실시예에 따른 칩 안테나의 평면도이다. 도 2의 실시예는 인접하는 패드 사이에 스위치가 구비된 점 이외에는 도 1a의 실시예와 유사하 므로, 차이점을 중심으로 설명한다.
본 발명의 다른 실시예에 따른 칩 안테나(200)는, 도 2를 참조하면, 반도체 칩(240) 상의 패드(210), 반도체 칩(240)이 장착되는 기판의 리드 프레임(220), 패드(210)와 리드 프레임(220)을 전기적으로 연결하는 와이어(230) 및 인접하는 패드(210) 사이에 구비된 스위치(270a, 270b, 270c)를 포함하여 형성된다.
칩 안테나(200)는 여러 개의 서브 안테나(sub antenna)로 구분된다. 예컨대, 도 2를 참조하면 칩 안테나(200)는 도 2의 상단부터 시계방향으로 제1 서브 안테나 내지 제4 서브 안테나로 구분될 수 있다. 즉, 칩 안테나(200)는 도 2의 상단에 위치한 제1 서브 안테나, 도 2의 우측에 위치한 제2 서브 안테나, 도 2의 하단에 위치한 제3 서브 안테나, 및 도 2의 좌측에 위치한 제4 서브 안테나로 구성된다. 도 2의 실시예에서는 반도체 칩(240)의 각 변을 기준으로 서브 안테나를 구분함으로써 패드 중 반도체 칩의 엣지(edge)에 위치한 패드 쌍에 스위치가 구비되었으나, 이와 다른 방식으로 서브 안테나를 구성할 수도 있음은 물론이다.
서브 안테나들 간에는 스위치(270a, 270b, 270c)가 구비된다. 제1 서브 안테나와 제2 서브 안테나 사이에는 제1 스위치(270a), 제2 서브 안테나와 제3 서브 안테나 사이에는 제2 스위치(270b), 제3 서브 안테나와 제4 서브 안테나 사이에는 제3 스위치(270c)가 연결된다. 이때, 제1 스위치(270a)는 제1 서브 안테나를 이루는 패드들 중 시계방향으로 마지막에 위치한 패드와, 제2 서브 안테나를 이루는 패드들 중 시계방향으로 처음에 위치한 패드 사이에 구비될 수 있다. 나머지 스위치들(270b, 270c)도 동일한 방식으로 구비될 수 있다. 이때, 스위치(270a, 270b, 270c)는 소형화와 집적화를 실현하기 위해 트랜지스터와 같은 전자회로로 구현될 수 있으며, 특히 전계효과 트랜지스터(FET)로 구현될 수 있다.
이와 같이 인접하는 적어도 어느 한 쌍의 패드 사이에 스위치를 구비함으로써 칩 안테나의 길이를 조절할 수 있다. 칩 안테나의 길이가 조절되면 다양한 주파수를 가지는 대역에 적응적으로 대응할 수 있다. 예컨대, 특정 주파수 대역을 사용하여 송수신하기 위하여 제1 스위치(270a)를 온(ON) 상태로 함으로써 제1 서브 안테나와 제2 서브 안테나가 전기적으로 연결되도록 한 경우, 이보다 낮은 주파수 대역을 사용하여 송수신하려면 제1 스위치(270a) 및 제2 스위치(270b)을 온(ON) 상태로 하여 제1 서브 안테나 내지 제3 서브 안테나가 전기적으로 연결되도록 하면 된다.
다음으로, 본 발명의 또 다른 실시예에 따른 칩 안테나에 대해 설명한다.
도 3a는 본 발명의 또 다른 실시예에 따른 칩 안테나의 사시도이고, 도 3b는 도 3a의 저면도이다. 도 3b는 편의상 도 3a의 칩 안테나가 봉지재에 의해 패키징 된 상태를 도시하였음을 밝혀둔다. 도 3a의 실시예는 볼그리드어레이(BGA) 형태의 패키징을 위해 비아홀(via hole)이 구비된 점 이외에는 도 1a의 실시예와 유사하므로, 차이점을 중심으로 설명한다. 또한, 도 3a의 실시예에는 도 2의 실시예와 같은 스위치가 선택적으로 적용될 수 있다.
본 발명의 또 다른 실시예에 따른 칩 안테나(300)는, 도 3a 및 도 3b를 참조하면, 반도체 칩(340) 상의 패드(310), 반도체 칩(340)이 장착되는 기판의 리드 프 레임(320), 패드(310)와 리드 프레임(320)을 전기적으로 연결하는 와이어(330) 및 반도체 칩(340)을 외부 단자와 연결하기 위한 비아 홀(380)을 포함하여 형성된다.
상기에서 언급한 바와 같이 반도체 칩의 패드와 리드 프레임을 안테나로 사용할 경우, 반도체 칩을 외부와 연결하는 연결핀의 충분한 확보가 문제될 수 있다. 이를 위해 도 3a의 실시예에서는 반도체 칩(340)에 다수개의 비아 홀(380)을 형성하고, 이를 이용하여 볼그리드어레이(BGA) 형태의 패키징으로 제조한다. 즉, 반도체 칩(340) 상의 패드(310)는 안테나용으로 이용하고, 외부와 인터커넥션(interconnection)을 위한 패드의 확보를 위해 비아 홀(380)을 사용하여 외부 핀을 만들어 준다. 이때, 도 3b의 반도체 칩 저면에는 솔더볼(solder ball)(미도시)이 용접된다.
이와 같이 함으로써 칩 안테나를 위한 패드의 개수를 충분히 확보함과 더불어, 칩 외부와의 전기적 연결을 위한 외부 핀의 개수도 충분히 확보할 수 있게 된다.
다음으로, 본 발명의 또 다른 실시예에 따른 칩 안테나에 대해 설명한다.
도 4는 본 발명의 또 다른 실시예에 따른 칩 안테나의 사시도이다. 도 4의 실시예는 복수개의 반도체 칩이 적층되어 스택 다이(stack die)를 형성한 점 이외에는 도 3a의 실시예와 유사하므로, 차이점을 중심으로 설명한다. 또한, 도 4의 실시예에서는 도 2의 실시예와 같은 스위치가 선택적으로 적용될 수 있으며, 비아 홀을 구비하지 않은 도 1a의 실시예에 반도체 칩이 추가로 적층되어 스택 다이를 형 성할 수도 있음은 물론이다.
본 발명의 또 다른 실시예에 따른 칩 안테나(400)는, 도 4를 참조하면, 반도체 칩(440a) 상의 패드(410), 반도체 칩(440a)이 장착되는 기판의 리드 프레임(420), 패드(410)와 리드 프레임(420)을 전기적으로 연결하는 와이어(430) 및 반도체 칩(440a)을 외부 단자와 연결하기 위한 비아 홀(480)을 포함하여 형성된다. 이때, 반도체 칩(440a, 440b)은 하부 칩(440a) 상에 상부 칩(440b)이 적층된 상태로 형성된다.
이때, 하부 칩(440a)과 상부 칩(440b) 사이의 전기적인 연결은 비아 홀(480)을 통해 이루어질 수 있다.
도 4의 실시예에서는 하부 칩(440a)에 모든 패드(410)가 구비되어 있어, 하부 칩(440a)의 패드(410)가 와이어(430)에 의해 리드 프레임(420)과 전기적으로 연결됨으로써 칩 안테나를 구성한다. 도시되지 않았으나, 상부 칩에도 패드가 구비될 수 있으며, 보다 긴 길이의 칩 안테나를 확보하기 위해 상부 칩에 구비된 패드와 리드 프레임을 와이어로 연결할 수도 있음은 물론이다.
한편, 본 발명의 바람직한 실시예에 의한 반도체 패키지는 칩 안테나(100, 200, 300, 400)가 위치한 부분을 포함한 소정의 공간에 봉지재(encapsulant)를 사용하여 패키징을 수행함으로써 제조될 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 초광대역(UWB) 통신 시스템은 상기 칩 안테나가 구비된 반도체 패키지로 UWB 무선 송수신 모듈을 구현함으로써 제조될 수 있다. 예컨대, UWB 무선 송수신 모듈은 전파를 방사하거나 흡수하는 칩 안테나, 송수신 전환을 위한 송수신 스위치, 일정 주파수대를 통과시키는 여파기, 고주파 통신용 집적 회로 및 디지털 기저 대역 처리를 위한 집적 회로 등으로 구현될 수 있으며, 여기서 초광대역 통신 시스템의 구성을 한정하는 것은 아니다.
이와 같이 함으로써 안테나를 포함하는 초소형 통신칩을 이용하여 UWB 통신 시스템을 구현할 수 있게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명은 초소형 통신칩 구현을 위해 안테나를 반도체 패키지 내부에 집적함으로써 칩 하나로 통신이 가능하도록 한 바, UWB 통신 시스템을 비롯한 차세대 근거리 통신망 이외에도 초소형 통신 장비를 필요로 하는 다양한 분야에 적용될 수 있다.
도 1a은 본 발명의 일 실시예에 따른 칩 안테나의 평면도,
도 1b는 도 1a의 일부 사시도,
도 2는 본 발명의 다른 실시예에 따른 칩 안테나의 평면도,
도 3a는 본 발명의 또 다른 실시예에 따른 칩 안테나의 사시도,
도 3b는 도 3b의 저면도,
도 4는 본 발명의 또 다른 실시예에 따른 칩 안테나의 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200, 300, 400 - 칩 안테나
110, 210, 310, 410 - 패드
120, 220, 320, 420 - 리드 프레임
130, 230, 330, 430 - 와이어
270a, 270b, 270c - 스위치

Claims (14)

  1. 반도체 칩 상의 복수의 패드(pad);
    상기 반도체 칩이 장착되는 기판(substrate)의 복수의 리드 프레임(lead frame); 및
    상기 패드와 상기 리드 프레임을 전기적으로 연결하는 와이어(wire)
    를 포함하며,
    상기 와이어는 상기 패드와 상기 리드 프레임을 번갈아가며 연결하여 전체적으로 직렬 연결이 되도록 하는 것을 특징으로 하는 칩 안테나.
  2. 제1항에 있어서,
    상기 패드 중 적어도 어느 하나는 상기 반도체 칩의 송신부 또는 수신부와 전기적으로 연결된 것을 특징으로 하는 칩 안테나.
  3. 제1항에 있어서,
    상기 패드는 제1 패드 내지 제n 패드를 포함하고, 상기 리드 프레임은 제1 리드 프레임 내지 제n 리드 프레임을 포함하며,
    상기 제n 패드는 상기 와이어에 의해 상기 제n 리드 프레임 및 상기 제n-1 리드 프레임과 전기적으로 연결되며, 상기 제n-1 패드는 상기 와이어에 의해 상기 제n-1 리드 프레임 및 상기 제n-2 리드 프레임과 전기적으로 연결되는 것을 특징으로 하는 칩 안테나(상기 n은 3 이상의 유한한 자연수).
  4. 삭제
  5. 제1항에 있어서,
    상기 패드 중 인접하는 적어도 어느 한 쌍의 패드 사이에는 스위치가 구비되는 것을 특징으로 하는 칩 안테나.
  6. 제5항에 있어서,
    상기 스위치는 트랜지스터로 구현되는 것을 특징으로 하는 칩 안테나.
  7. 제5항에 있어서,
    상기 스위치는 상기 패드 중 상기 반도체 칩의 엣지(edge)에 위치한 패드 쌍에 구비되는 것을 특징으로 하는 칩 안테나.
  8. 제1항에 있어서,
    상기 반도체 칩은 복수개가 적층되는 것을 특징으로 하는 칩 안테나.
  9. 반도체 칩 상의 패드(pad)와 상기 반도체 칩이 장착되는 기판의 리드 프레임(lead frame) 및 상기 패드와 상기 리드 프레임을 전기적으로 연결하는 와이어를 포함하는 칩 안테나; 및
    상기 칩 안테나를 봉지하는 봉지재
    를 포함하며,
    상기 패드 중 인접하는 적어도 어느 한 쌍의 패드 사이에는 스위치가 구비되는 것을 특징으로 하는 반도체 패키지.
  10. 삭제
  11. 제9항에 있어서,
    상기 반도체 칩에는 비아 홀(via hole)이 구비되며, 상기 비아 홀을 통하여 외부와 전기적으로 연결되는 것을 특징으로 하는 반도체 패키지.
  12. 제11항에 있어서,
    상기 비아 홀을 이용하여 볼 그리드 어레이(BGA, Ball Grid Array) 형태로 형성되는 것을 특징으로 하는 반도체 패키지.
  13. 제12항에 있어서,
    상기 반도체 칩은 복수개가 적층되는 것을 특징으로 하는 반도체 패키지.
  14. 제9항, 제11항 내지 제13항 중 어느 한 항에 따른 반도체 패키지를 포함하는 것을 특징으로 하는 초광대역(UWB) 통신 시스템.
KR1020080018231A 2008-02-28 2008-02-28 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역통신 시스템 KR101014778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080018231A KR101014778B1 (ko) 2008-02-28 2008-02-28 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역통신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080018231A KR101014778B1 (ko) 2008-02-28 2008-02-28 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역통신 시스템

Publications (2)

Publication Number Publication Date
KR20090092958A KR20090092958A (ko) 2009-09-02
KR101014778B1 true KR101014778B1 (ko) 2011-02-14

Family

ID=41301489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018231A KR101014778B1 (ko) 2008-02-28 2008-02-28 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역통신 시스템

Country Status (1)

Country Link
KR (1) KR101014778B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014110555A (ja) 2012-12-03 2014-06-12 Samsung Electronics Co Ltd アンテナ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005182330A (ja) 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
WO2006022836A1 (en) * 2004-08-06 2006-03-02 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005182330A (ja) 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
WO2006022836A1 (en) * 2004-08-06 2006-03-02 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements

Also Published As

Publication number Publication date
KR20090092958A (ko) 2009-09-02

Similar Documents

Publication Publication Date Title
US9923261B2 (en) Mounting module and antenna apparatus
CN108233974B (zh) 收发模块
US10121751B2 (en) Integrated antennas in wafer level package
JP5703245B2 (ja) 無線装置、それを備えた情報処理装置および記憶装置
US8648454B2 (en) Wafer-scale package structures with integrated antennas
JP5726787B2 (ja) 無線装置、それを備えた情報処理装置および記憶装置
US10777888B2 (en) Beamforming integrated circuit with RF grounded material ring
KR101639472B1 (ko) 반도체 디바이스
WO2006133108A3 (en) Packaging antennas with integrated circuit chips
US20130078915A1 (en) Interposer Package Structure for Wireless Communication Element, Thermal Enhancement, and EMI Shielding
US20140320376A1 (en) Patch antenna and method for impedance, frequency and pattern tuning
JP6132692B2 (ja) アンテナ装置
US11715886B2 (en) Low-cost, IPD and laminate based antenna array module
US20220254730A1 (en) Signal isolation for module with ball grid array
US7250673B2 (en) Signal isolation in a package substrate
KR101014778B1 (ko) 칩 안테나와 반도체 패키지 및 이를 포함하는 초광대역통신 시스템
CN116742316A (zh) 一种天线封装
US20060076658A1 (en) Semiconductor package structure with microstrip antennan
JP6586629B2 (ja) 半導体パッケージ及び半導体装置
KR20050065861A (ko) 광대역 무선 송수신 모듈
KR101133146B1 (ko) 본딩 와이어 안테나 통신 모듈
CN107180819B (zh) 用于电磁通信的信号隔离结构
WO2020200444A1 (en) Partitioning of antenna device
US9105462B2 (en) Semiconductor apparatus
KR101129553B1 (ko) 통신 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170206

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee