KR101010113B1 - In plane switching mode liquid crystal display for supplying stable common voltage - Google Patents

In plane switching mode liquid crystal display for supplying stable common voltage Download PDF

Info

Publication number
KR101010113B1
KR101010113B1 KR1020030100866A KR20030100866A KR101010113B1 KR 101010113 B1 KR101010113 B1 KR 101010113B1 KR 1020030100866 A KR1020030100866 A KR 1020030100866A KR 20030100866 A KR20030100866 A KR 20030100866A KR 101010113 B1 KR101010113 B1 KR 101010113B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal panel
electrode
common
crystal display
Prior art date
Application number
KR1020030100866A
Other languages
Korean (ko)
Other versions
KR20050069041A (en
Inventor
송홍성
이재우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030100866A priority Critical patent/KR101010113B1/en
Publication of KR20050069041A publication Critical patent/KR20050069041A/en
Application granted granted Critical
Publication of KR101010113B1 publication Critical patent/KR101010113B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Abstract

본 발명은 공통전극에 안정적인 전압을 인가하기 위한 것으로, 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소와, 상기 화소에 배치된 박막트랜지스터와, 상기 화소내에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 공통전극 및 화소전극을 포함하는 액정패널과, 상기 액정패널의 외곽에 형성되어 액정패널의 공통전극에 접속되는 전극패턴과, 상기 액정패널에 부착되며, 외부로부터 공통전압이 인가되는 제1배선이 각각 형성된 복수의 TCP와, 상기 액정패널 외곽부에 형성되어 각각의 TCP에 형성된 형성된 제1배선을 전극패턴과 접속시키는 복수의 컨택홀로 구성된다.The present invention is to apply a stable voltage to the common electrode, a plurality of pixels defined by a plurality of gate lines and data lines, a thin film transistor disposed on the pixel, and disposed in substantially parallel to the transverse electric field A liquid crystal panel including at least one common electrode and a pixel electrode forming an electrode, an electrode pattern formed on an outer side of the liquid crystal panel and connected to the common electrode of the liquid crystal panel, and attached to the liquid crystal panel, A plurality of TCPs each having first applied wirings formed therein and a plurality of contact holes formed at an outer portion of the liquid crystal panel to connect first wirings formed at respective TCPs with electrode patterns.

횡전계모드, 공통전압, 공통전극, TCP, 배선, 컨택홀Transverse electric field mode, common voltage, common electrode, TCP, wiring, contact hole

Description

안정된 공통전압이 공급되는 횡전계모드 액정표시소자{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY FOR SUPPLYING STABLE COMMON VOLTAGE}Transverse electric field mode liquid crystal display device with stable common voltage {IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY FOR SUPPLYING STABLE COMMON VOLTAGE}

도 1은 일반적인 액정패널의 구조를 나타내는 평면도.1 is a plan view showing the structure of a general liquid crystal panel.

도 2a는 도 1의 I-I'선 단면도.2A is a cross-sectional view taken along the line II ′ of FIG. 1.

도 2b는 도 1의 II-II'선 단면도.FIG. 2B is a cross-sectional view taken along the line II-II ′ of FIG. 1.

도 2c는 도 1의 III-III'선 단면도.FIG. 2C is a cross-sectional view taken along the line III-III ′ of FIG. 1.

도 3은 종래 액정표시소자의 구조를 나타내는 간략도.3 is a schematic view showing the structure of a conventional liquid crystal display device.

도 4는 본 발명에 따른 액정표시소자의 구조를 나타내는 간략도.4 is a simplified view showing the structure of a liquid crystal display device according to the present invention.

도 5는 도 4의 IV-IV'선 단면도.5 is a cross-sectional view taken along the line IV-IV 'of FIG. 4.

도 6은 도 4의 A부분 확대도.FIG. 6 is an enlarged view of portion A of FIG. 4; FIG.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

101 : 액정패널 115 : 공통라인101: liquid crystal panel 115: common line

150 : 인쇄회로기판 152,153 : TCP150: printed circuit board 152, 153: TCP

154,155 : 구동소자 156,158 : 신호배선154,155 Drive element 156,158 Signal wiring

161 : 투명전극패턴 165 : 컨택홀161: transparent electrode pattern 165: contact hole

본 발명은 횡전계모드 액정표시소자에 관한 것으로, 특히 외부의 인쇄회로기판으로부터 공통전압이 공급되는 신호경로를 추가하여 공통전극에 안정적인 전압을 인가함으로써 화질저하를 방지할 수 있는 횡전계모드 액정표시소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse electric field mode liquid crystal display device. In particular, a transverse electric field mode liquid crystal display capable of preventing image quality deterioration by applying a stable voltage to a common electrode by adding a signal path through which a common voltage is supplied from an external printed circuit board. It relates to an element.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is a growing demand for flat panel display devices for light and thin applications. Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), VFD (Vacuum Fluorescent Display), but mass production technology, ease of driving means, Liquid crystal display devices (LCDs) are in the spotlight for reasons of implementation.

이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.Such liquid crystal display devices have various display modes according to the arrangement of liquid crystal molecules. However, TN mode liquid crystal display devices are mainly used because of the advantages of easy monochrome display, fast response speed, and low driving voltage. In such a TN mode liquid crystal display device, liquid crystal molecules aligned horizontally with the substrate are almost perpendicular to the substrate when a voltage is applied. Therefore, there is a problem that the viewing angle is narrowed upon application of voltage due to the refractive anisotropy of the liquid crystal molecules.

이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생 산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.In order to solve this viewing angle problem, liquid crystal display devices of various modes having wide viewing angle characteristics have recently been proposed, but among them, the liquid crystal display device of the lateral field mode (In Plane Switching Mode) is applied to actual production. It is produced. The IPS mode liquid crystal display device aligns liquid crystal molecules in a plane by forming at least one pair of electrodes arranged in parallel in a pixel to form a transverse electric field substantially parallel to the substrate.

도 1은 일반적인 IPS모드 액정패널의 구조를 나타내는 도면이다. 도 1에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 n개 및 m개 배치되어 액정패널(1) 전체에 걸쳐서 n×m개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.1 is a view showing the structure of a general IPS mode liquid crystal panel. As shown in FIG. 1, pixels of the liquid crystal panel 1 are defined by gate lines 3 and data lines 4 arranged vertically and horizontally. Although only the (n, m) th pixels are shown in the drawing, in the liquid crystal panel 1, n and m gate lines 3 and data lines 4 are disposed, respectively, and thus the liquid crystal panel 1 is disposed. N x m pixels are formed throughout. The thin film transistor 10 is formed at the intersection of the gate line 3 and the data line 4 in the pixel. The thin film transistor 10 includes a gate electrode 11 to which a scan signal is applied from the gate line 3, and a semiconductor layer formed on the gate electrode 11 and activated as a scan signal is applied to form a channel layer. 12 and a source electrode 13 and a drain electrode 14 formed on the semiconductor layer 12 and to which an image signal is applied through the data line 4. The image signal input from the outside is applied to the liquid crystal layer. do.

화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 상기 공통전극(5)과 화소전극(7)은 각각 공통라인(15)과 화소전극라인(16)에 접속되어, 외부의 구동소자로부터 각각 공통신호(즉, 공통전압)과 데이터신호(데이터전압)이 인가된다. 한편, 상기 화소내에는 절연층을 사이에 두고 제1금속층(18) 및 제2금속층(19)이 오버랩되어 축적용량(storage capacitor)을 형성한다. 이때, 상기 제2금속층(19)은 컨택홀(17)을 통해 화소전극라인(16)과 전기적으로 접속된다.In the pixel, a plurality of common electrodes 5 and a pixel electrode 7 are arranged substantially parallel to the data line 4. In addition, the common electrode 5 and the pixel electrode 7 are connected to the common line 15 and the pixel electrode line 16, respectively, so that the common signal (that is, the common voltage) and the data signal (the Data voltage) is applied. Meanwhile, in the pixel, the first metal layer 18 and the second metal layer 19 overlap each other with an insulating layer interposed therebetween to form a storage capacitor. In this case, the second metal layer 19 is electrically connected to the pixel electrode line 16 through the contact hole 17.

상기와 같이, 구성된 IPS모드 액정패널에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.As described above, in the IPS mode liquid crystal panel configured, the liquid crystal molecules are oriented substantially in parallel with the common electrode 5 and the pixel electrode 7. When the thin film transistor 10 is operated to apply a signal to the pixel electrode 7, a transverse electric field substantially parallel to the liquid crystal panel 1 is generated between the common electrode 5 and the pixel electrode 7. Since the liquid crystal molecules rotate on the same plane along the transverse electric field, gray level inversion due to the refractive anisotropy of the liquid crystal molecules can be prevented.

상기한 구조의 종래 IPS모드 액정패널을 도 2a∼도 2c를 참조하여 더욱 상세히 설명하면 다음과 같다.The conventional IPS mode liquid crystal panel having the above structure will be described in more detail with reference to FIGS. 2A to 2C.

도 2a에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.As shown in FIG. 2A, a gate electrode 11 is formed on the first substrate 20, and a gate insulating layer 22 is stacked over the entire first substrate 20. The semiconductor layer 12 is formed on the gate insulating layer 22, and the source electrode 13 and the drain electrode 14 are formed thereon. In addition, a passivation layer 24 is formed on the entire first substrate 20.

또한, 상기 보호층(20) 위에는 복수의 공통전극(5) 및 화소전극(7)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계(E)가 발생한다. 상기 공통전극(5) 및 화소전극(7)은 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명도전물질로 이루어진다.In addition, a plurality of common electrodes 5 and pixel electrodes 7 are formed on the protective layer 20, and a transverse electric field E is generated between the common electrodes 5 and the pixel electrodes 7. The common electrode 5 and the pixel electrode 7 are made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지 하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다. 상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.The black matrix 32 and the color filter layer 34 are formed on the second substrate 30. The black matrix 32 is to prevent light leakage into an area where the liquid crystal molecules do not operate. As shown in the drawing, the black matrix 32 is between the region of the thin film transistor 10 and the pixel and the pixel (ie, the gate line and the data line). Area). The color filter layer 34 is composed of R (Red), B (Blue), and G (Green) to realize actual colors. The liquid crystal layer 40 is formed between the first substrate 20 and the second substrate 30 to complete the liquid crystal panel 1.

제2b에 도시된 바와 같이, 제1기판(20)에는 제1금속층(18)이 형성되고 게이트절연층(22) 위에는 상기 제1금속층(18)과 오버랩되는 제2금속층(19)이 형성되어 축적용량을 형성한다. 이때, 상기 제2금속층(19)은 보호층(24)에 형성된 컨택홀(17)을 통해 화소전극라인(16)과 전기적으로 접속된다. 또한, 도 2c에 도시된 바와 같이, 공통라인(15)은 보호층(24) 위에 배치되어 외부로부터 공급되는 공통전압을 공통전극(105)에 인가한다.As shown in FIG. 2B, a first metal layer 18 is formed on the first substrate 20, and a second metal layer 19 overlapping the first metal layer 18 is formed on the gate insulating layer 22. To form an accumulation capacity. In this case, the second metal layer 19 is electrically connected to the pixel electrode line 16 through the contact hole 17 formed in the protective layer 24. In addition, as shown in FIG. 2C, the common line 15 is disposed on the protective layer 24 to apply a common voltage supplied from the outside to the common electrode 105.

상기와 같이 구성된 IPS모드 액정패널에서는 박막트랜지스터(10)의 소스전극(13) 및 드레인전극(14)을 통해 데이터신호가 입력되어 제2금속층(19)을 통해 화소전극라인(19) 및 화소전극(7)에 인가되며, 공통라인(15)을 통해 공통신호(또는 공통전압)이 인가된다.In the IPS mode liquid crystal panel configured as described above, the data signal is input through the source electrode 13 and the drain electrode 14 of the thin film transistor 10, and the pixel electrode line 19 and the pixel electrode are provided through the second metal layer 19. And a common signal (or common voltage) through the common line 15.

도 3은 외부구동회로가 구비된 종래 IPS모드 액정표시소자를 나타내는 도면이다. 도면에 도시된 바와 같이, 상기 액정패널(1)의 패드영역에는 복수의 게이트TCP(Tape Carrier Package;52) 및 데이터TCP(53)가 부착되어 있다. 상기 게이트TCP(52) 및 데이터TCP(53)에는 각각 게이트라인(3)과 데이터라인(4)에 신호를 인가하는 게이트구동소자(54)와 데이터구동소자(55)가 실장되어 있다. 상기 데이터TCP(53)는 인쇄회로기판(50)과 접속되어, 상기 인쇄회로기판(50)에 실장되는 제어소자(도면표시하지 않음)로부터 제어신호가 입력된다.3 is a view showing a conventional IPS mode liquid crystal display device equipped with an external driving circuit. As shown in the figure, a plurality of gate TCP (Tape Carrier Package) 52 and data TCP 53 are attached to the pad region of the liquid crystal panel 1. The gate TCP 52 and the data TCP 53 are provided with a gate driver 54 and a data driver 55 for applying signals to the gate line 3 and the data line 4, respectively. The data TCP 53 is connected to the printed circuit board 50, and a control signal is input from a control element (not shown) mounted on the printed circuit board 50.

또한, 상기 데이터TCP(53)에는 신호배선(56)이 형성되는데, 상기 신호배선(56)은 액정패널(1)의 패드(도면표시하지 않음)를 통해 제1기판(20)에 형성된 제2신호배선(58)과 연결되어 인쇄회로기판(50)으로부터 공급되는 공통전압을 상기 제2신호배선(58)에 인가한다.In addition, a signal wiring 56 is formed on the data TCP 53, and the signal wiring 56 is formed on the first substrate 20 through a pad (not shown) of the liquid crystal panel 1. The common voltage connected to the signal line 58 and supplied from the printed circuit board 50 is applied to the second signal line 58.

액정패널(1)의 액티브영역(즉, 실제 화상이 구현되는 영역)의 둘레에는 ITO나 IZO 등으로 이루어진 투명전극패턴(61)이 형성되어 있다. 도면에는 자세히 도시하지 않았지만, 상기 투명전극패턴(61)은 공통전극(5)과 동시에 형성되는 것으로, 보호층(24) 위에 배치된다. 한편, 상기 보호층(24)은 액정패널(1)의 네모서리에 컨택홀(65)이 형성되어 상기 제2신호배선(58)이 상기 컨택홀(65)을 통해 투명전극패턴(61)에 연결되어 상기 제2신호배선(58)에 인가된 공통전압이 상기 투명전극패턴(61)에 공급된다. 상기 투명전극패턴(61)은 액티브영역의 공통라인(15)에 연결된다. 따라서, 상기 컨택홀(65)을 통해 공급되는 공통전압이 상기 투명전극패턴(61)을 통해 공통전극(5)에 인가된다.A transparent electrode pattern 61 made of ITO, IZO, or the like is formed around the active region of the liquid crystal panel 1 (that is, the region where the actual image is implemented). Although not shown in detail, the transparent electrode pattern 61 is formed at the same time as the common electrode 5 and is disposed on the protective layer 24. In the protective layer 24, a contact hole 65 is formed at a corner of the liquid crystal panel 1 so that the second signal wiring 58 is formed on the transparent electrode pattern 61 through the contact hole 65. The common voltage connected to the second signal line 58 is supplied to the transparent electrode pattern 61. The transparent electrode pattern 61 is connected to the common line 15 of the active region. Therefore, the common voltage supplied through the contact hole 65 is applied to the common electrode 5 through the transparent electrode pattern 61.

그런데, 상기와 같은 구성의 액정표시소자는 다음과 같은 문제가 발생한다. 도 3에 도시된 바와 같이, 제1신호배선(56)과 제2신호배선(58)으로 인가된 공통전압은 액정패널(1)의 네모서리에 형성된 컨택홀(65)을 통해 공통전극(5)에 인가된다. 즉, 4개의 신호경로에 의해 공통전압이 공통전극(5)에 인가되는 것이다. 따라서, 제1신호배선(56) 및 제2신호배선(58)의 저항과 보호층(24)의 컨택홀(65)에 기 인하는 저항에 의해 공통전압이 공통전극(5)으로 안정적으로 인가되지 못하며, 결국 이것은 액정표시소자의 화질저하의 중요한 원인이 된다.However, the liquid crystal display device having the above configuration causes the following problems. As shown in FIG. 3, the common voltage applied to the first signal line 56 and the second signal line 58 is connected to the common electrode 5 through the contact hole 65 formed in the four corners of the liquid crystal panel 1. Is applied. That is, the common voltage is applied to the common electrode 5 by the four signal paths. Therefore, the common voltage is stably applied to the common electrode 5 by the resistance of the first signal wiring 56 and the second signal wiring 58 and the resistance of the contact hole 65 of the protective layer 24. In the end, this is an important cause of the deterioration of the image quality of the liquid crystal display device.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 공통라인에 공통전압을 인가하는 신호경로를 복수개 구비하여 안정적인 공통전압를 공급함으로써 화질을 향상시킬 수 있는 액정표시소자를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device capable of improving image quality by supplying a stable common voltage by providing a plurality of signal paths for applying a common voltage to a common line.

상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자는 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소와, 상기 화소에 배치된 박막트랜지스터와, 상기 화소내에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 공통전극 및 화소전극을 포함하는 액정패널과, 상기 액정패널의 외곽에 형성되어 액정패널의 공통전극에 접속되는 전극패턴과, 상기 액정패널에 부착되며, 외부로부터 공통전압이 인가되는 제1배선이 각각 형성된 복수의 TCP와, 상기 액정패널 외곽부에 형성되어 각각의 TCP에 형성된 형성된 제1배선을 전극패턴과 접속시키는 복수의 컨택홀로 구성된다.In order to achieve the above object, the liquid crystal display device according to the present invention comprises a plurality of pixels defined by a plurality of gate lines and data lines, a thin film transistor disposed on the pixels, and disposed substantially parallel in the pixels. A liquid crystal panel including at least one common electrode and a pixel electrode forming a transverse electric field, an electrode pattern formed at an outer side of the liquid crystal panel and connected to a common electrode of the liquid crystal panel, attached to the liquid crystal panel, and common from the outside A plurality of TCPs each having a first wiring to which a voltage is applied are formed, and a plurality of contact holes which are formed at the outer portion of the liquid crystal panel and connect the first wirings formed at each TCP to an electrode pattern.

상기 공통전극과 화소전극은 ITO 또는 IZO로 이루어져 보호층 위에 배치되며, 제1배선은 기판위에 배치된다. 상기 보호층에는 공통전극과 접속되는 공통라인이 형성되며, 상기 공통라인은 금속패턴과 접속되어 게이트절연층과 보호층에 형성된 컨택홀을 통해 공통전극에 공통전압이 인가된다.The common electrode and the pixel electrode are made of ITO or IZO, and are disposed on the protective layer, and the first wiring is disposed on the substrate. A common line connected to the common electrode is formed in the protective layer, and the common line is connected to the metal pattern to apply a common voltage to the common electrode through the contact hole formed in the gate insulating layer and the protective layer.

본 발명에서는 전압이 인가되는 경로를 여러개(종래보다 많은 5개 이상) 확 보하여 IPS모드 액정표시소자에 배치되는 공통전극에 안정적인 공통전압을 인가한다. 공통전압은 TCP를 통해 액정패널에 연결되는 인쇄회로기판으로부터 공급된다. 따라서, 상기 공통전압은 TCP에 형성된 신호배선과 패널에 형성된 신호배선 및 보호층에 형성된 컨택홀을 통해 공통라인 및 공통전극에 인가된다. 또한, 상기 공통전압은 축적용량용 금속층에 인가되어 액정패널에 축적용량을 형성한다.In the present invention, a plurality of paths through which voltage is applied (more than five more than conventionally) are secured, and a stable common voltage is applied to a common electrode disposed in the IPS mode liquid crystal display device. The common voltage is supplied from a printed circuit board connected to the liquid crystal panel via TCP. Therefore, the common voltage is applied to the common line and the common electrode through the signal wiring formed in TCP, the signal wiring formed in the panel, and the contact hole formed in the protective layer. In addition, the common voltage is applied to the metal layer for the storage capacitor to form the storage capacitor in the liquid crystal panel.

본 발명에서는 공통전압의 안정적인 공급을 위해 각각의 TCP상에 신호배선을 형성하고 보호층에 컨택홀을 형성하여 상기 신호배선을 통해 입력되는 공통전압을 공통전극에 인가한다.In the present invention, the signal wiring is formed on each TCP and the contact hole is formed in the protective layer for the stable supply of the common voltage, and the common voltage input through the signal wiring is applied to the common electrode.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자를 상세히 설명한다.Hereinafter, a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 액정표시소자의 구조를 간략하게 나타내는 도면으로, 구동소자가 실장된 액정패널이 도시되어 있다.4 is a view schematically showing the structure of a liquid crystal display device according to the present invention, in which a liquid crystal panel in which a driving device is mounted is shown.

도 4에 도시된 바와 같이, 액정패널(101)에는 실제 화상을 구현하는 액티브영역이 형성되어 있다. 본 발명은 IPS모드 액정표시소자에 관한 것으로, 상기 액티브영역의 내부에는 도 1에 도시된 구조의 화소가 복수개 배치되어 있다. 즉, 게이트라인과 데이터라인에 의해 정의되는 화소내에는 박막트랜지스터가 배치되어 있으며, 공통전극과 화소전극이 실질적으로 평행하게 배치되어 횡전계를 형성한다. 상기 공통전극과 화소전극은 각각 ITO나 IZO와 같은 투명전극으로 이루어진 것으로, 보호층 위에 형성된다. 상기 공통전극과 화소전극에는 각각 공통전압(공통신호)과 화소전압(데이터신호)가 인가된다. 이때, 화소내에는 축적용량을 형성하기 위한 금 속층이 절연층을 사이에 두고 배치되는데, 하나의 금속층은 컨택홀을 통해 화소전극과 접속되고 다른 하나의 금속층에는 공통전압이 인가된다.As shown in FIG. 4, the liquid crystal panel 101 is formed with an active region for realizing an image. The present invention relates to an IPS mode liquid crystal display device, wherein a plurality of pixels having the structure shown in FIG. 1 are disposed in the active region. That is, a thin film transistor is disposed in the pixel defined by the gate line and the data line, and the common electrode and the pixel electrode are disposed substantially parallel to form a transverse electric field. The common electrode and the pixel electrode are made of a transparent electrode such as ITO or IZO, respectively, and are formed on the protective layer. The common voltage and the pixel voltage (data signal) are applied to the common electrode and the pixel electrode, respectively. In this case, a metal layer for forming a storage capacitor is disposed in the pixel with an insulating layer interposed therebetween. One metal layer is connected to the pixel electrode through a contact hole and a common voltage is applied to the other metal layer.

상기 액티브영역의 외곽에는 투명전극패턴(161)이 형성되어 있다. 상기 투명전극패턴(161)은 보호층 위에 형성되며, 액티브영역에 형성된 공통전극라인(115)에 전기적으로 연결된다.The transparent electrode pattern 161 is formed outside the active region. The transparent electrode pattern 161 is formed on the protective layer and is electrically connected to the common electrode line 115 formed in the active region.

한편, 액정패널(101)의 패드영역에는 게이트구동회로(154)와 데이터구동회로(155)가 각각 실장된 게이트TCP(152) 및 데이터TCP(153)가 부착되어 있다. 또한, 상기 데이터TCP(153)는 인쇄회로기판(150)에 부착된다. 상기 인쇄회로기판(150)에는 제어회로(도면표시하지 않음)가 구비되어 상기 게이트TCP(152) 및 데이터TCP(153)에 실장된 게이트구동회로(154)와 데이터구동회로(155)에 제어신호를 출력한다.On the other hand, a gate TCP 152 and a data TCP 153 in which the gate driver circuit 154 and the data driver circuit 155 are mounted are attached to the pad region of the liquid crystal panel 101. In addition, the data TCP 153 is attached to the printed circuit board 150. The printed circuit board 150 is provided with a control circuit (not shown) to control signals to the gate driver circuit 154 and the data driver circuit 155 mounted on the gate TCP 152 and the data TCP 153. Outputs

도면에 도시된 구조의 액정표시소자는 LOG(Line On Glass)방식으로서 액정패널(101)의 유리기판상에 금속배선(159)이 형성되어 인쇄회로기판(150)의 제어회로에서 출력되는 제어신호가 상기 배선(159)을 통해 게이트TCP(152)의 게이트구동소자(154)에 인가된다.The liquid crystal display device having the structure shown in the drawing has a line on glass (LOG) method and a metal wiring 159 is formed on the glass substrate of the liquid crystal panel 101 so that a control signal outputted from the control circuit of the printed circuit board 150 is generated. The gate 159 is applied to the gate driver 154 of the gate TCP 152 through the wiring 159.

상기 데이터TCP(153)에는 제1신호배선(156)이 형성된다. 또한, 액정패널(101)에는 제2신호배선(158)이 형성되어, 액정패널(101)의 패드영역에 형성된 패드(도면표시하지 않음)를 통해 상기 제1신호배선(156)과 제2신호배선(158)이 전기적으로 접속되므로, 인쇄회로기판(150)으로부터 인가되는 공통전압이 상기 제1신호배선(156)을 통해 제2신호배선(158)에 공급된다. The first signal wiring 156 is formed on the data TCP 153. In addition, a second signal wiring 158 is formed in the liquid crystal panel 101, and the first signal wiring 156 and the second signal are formed through a pad (not shown) formed in a pad area of the liquid crystal panel 101. Since the wiring 158 is electrically connected, the common voltage applied from the printed circuit board 150 is supplied to the second signal wiring 158 through the first signal wiring 156.                     

상기 데이터TCP(153)가 부착된 영역 근처의 보호층에는 각각의 데이터TCP(153)에 대응하는 컨택홀(165)이 형성되어, 상기 제2신호배선(158)이 상기 컨택홀(165)을 통해 투명전극패턴(161)에 접속된다. 상기 컨택홀(165)은 액정패널(101)의 네모서리 뿐만 아니라 복수의 데이터TCP(153) 근처에도 형성되어 있다.A contact hole 165 corresponding to each data TCP 153 is formed in the passivation layer near the area where the data TCP 153 is attached, so that the second signal wiring 158 connects the contact hole 165. It is connected to the transparent electrode pattern 161 through. The contact hole 165 is formed near the plurality of data TCPs 153 as well as the corners of the liquid crystal panel 101.

도 5에 도시된 바와 같이, 상기 제2신호배선(158)은 제1기판(120)에 형성되어 있으며, 그 위에는 게이트절연층(122) 및 보호층(124)이 형성되어 있다. 상기 게이트절연층(122) 및 보호층(124)에는 컨택홀(165)이 형성되며, 상기 컨택홀(165)에는 투명전극패턴(161)이 형성되어 상기 제2신호배선(158)을 통해 인가되는 공통전압이 상기 투면전극패턴(161)으로 공급된다. 상기 투명전극패턴(161)에 공급된 공통전압은 공통라인(115)을 통해 액티브영역의 공통전극에 인가된다.As shown in FIG. 5, the second signal wiring 158 is formed on the first substrate 120, and a gate insulating layer 122 and a protective layer 124 are formed thereon. A contact hole 165 is formed in the gate insulating layer 122 and the protection layer 124, and a transparent electrode pattern 161 is formed in the contact hole 165 and applied through the second signal wiring 158. The common voltage is supplied to the transmissive electrode pattern 161. The common voltage supplied to the transparent electrode pattern 161 is applied to the common electrode of the active region through the common line 115.

한편, 제2신호배선(158)은 액정패널(101)의 일측에서 하부까지 연장되어 액티브영역의 축적용량용 금속층(115)에 공통전압을 인가한다. 다시 말해서, 상기 공통전압은 공통전극 및 축적용량용 금속층(115)에 인가되어 액정층에 횡전계를 형성함과 동시에 축적용량을 형성한다.On the other hand, the second signal wiring 158 extends from one side of the liquid crystal panel 101 to the bottom to apply a common voltage to the metal layer 115 for the storage capacitor in the active region. In other words, the common voltage is applied to the common electrode and the storage capacitor metal layer 115 to form a transverse electric field in the liquid crystal layer and to form a storage capacitor.

도 6에 도시된 바와 같이, 인접하는 2개의 데이터TCP(153)에 형성된 제1신호배선(156)은 액정패널(101)에 형성된 하나의 제2신호배선(158)과 연결되고, 상기 제2신호배선(158)은 컨택홀(165)을 통해 투명전극패턴(161)과 접속된다. 따라서, 인쇄회로기판(150)의 제어회로에서 공급되는 공통전압은 복수의 데이터TCP(153)에 각각 형성된 제1신호배선(156)과 액정패널(101)의 제2신호배선(158)에 인가된 후 복수의 컨택홀(165)을 통해 투명전극패턴(161)에 공급되어, 액티브영역의 공통전극 에 인가되는 것이다.As shown in FIG. 6, the first signal line 156 formed on two adjacent data TCPs 153 is connected to one second signal line 158 formed on the liquid crystal panel 101. The signal wiring 158 is connected to the transparent electrode pattern 161 through the contact hole 165. Therefore, the common voltage supplied from the control circuit of the printed circuit board 150 is applied to the first signal wiring 156 and the second signal wiring 158 of the liquid crystal panel 101 respectively formed in the plurality of data TCPs 153. After that, it is supplied to the transparent electrode pattern 161 through the plurality of contact holes 165 and applied to the common electrode of the active region.

상기한 바와 같이, 본 발명에서는 각각의 데이터TCP(153)에 제1신호배선(158)을 형성하여 인쇄회로기판으로부터 공급되는 공통전압을 상기 복수의 제1신호배선(158)과 컨택홀(165)을 통해 공통전극에 인가하므로, 4모서리를 통해서만 공통전압을 인가하던 종래에 비해 안정적인 전압의 공급이 가능하게 된다. 도면에서는 모든 데이터TCP(153)에 제1신호배선(156)이 형성되고 이에 대응하여 컨택홀(165)이 형성되어 있지만, 제1신호배선(156) 및 컨택홀(165)의 수는 필요에 따라 조정할 수 있을 것이다. 또한, 상기 제1신호배선(156)과 제2신호배선(158)의 연결형태 및 컨택홀(165)의 위치는 필요에 따라 변경할 수 있는 것으로, 그 변형례는 본 발명의 기본적인 개념을 기초로 이 업계에 종사하는 사람이라면 누구나 용이하게 창안할 수 있을 것이다.As described above, in the present invention, the first signal line 158 is formed on each data TCP 153 to provide a common voltage supplied from the printed circuit board to the plurality of first signal line 158 and the contact hole 165. Since it is applied to the common electrode through), it is possible to supply a stable voltage compared to the conventional application of the common voltage only through the four corners. In the drawing, the first signal wiring 156 is formed in all the data TCPs 153 and the contact holes 165 are correspondingly formed. However, the number of the first signal wiring 156 and the contact holes 165 is necessary. Will be adjusted accordingly. In addition, the connection form of the first signal wiring 156 and the second signal wiring 158 and the position of the contact hole 165 may be changed as necessary, and the modification is based on the basic concept of the present invention. Anyone in this industry can easily create one.

또한, 도면에서는 공통전극과 화소전극이 모두 ITO나 IZO 등의 투명도전물질로 이루어져 보호층 위에 형성된 구성에 대해 설명하고 있지만, 본 발명은 상기한 구조에만 한정되는 것이 아니고 공통전극은 투명도전물질로 이루어져 보호층에 배치되고 화소전극은 불투명한 금속으로 형성되어 게이트절연층에 배치되는 구조도 본 발명에 적용될 수 있을 것이다. 즉, 본 발명은 공통전극에 다양한 신호경로를 형성할 수만 있다면 어떠한 구조의 IPS모드 액정표시소자에도 적용될 수 있는 것이다.In addition, although the common electrode and the pixel electrode are both made of a transparent conductive material such as ITO or IZO, the structure formed on the protective layer has been described. However, the present invention is not limited to the above structure and the common electrode is a transparent conductive material. And a pixel electrode formed of an opaque metal and disposed on the gate insulating layer may be applied to the present invention. That is, the present invention can be applied to any IPS mode liquid crystal display device having any structure as long as it can form various signal paths on the common electrode.

상술한 바와 같이, 본 발명에서는 IPS모드 액정표시소자의 공통전극에 공통 전압을 인가하는 신호경로를 다양하게 형성하므로써 안정적인 공통전압의 공급이 가능해지며, 그 결과 액정표시소자의 화질을 향상시킬 수 있게 된다.As described above, in the present invention, by supplying a variety of signal paths for applying a common voltage to the common electrode of the IPS mode liquid crystal display device, it is possible to supply a stable common voltage, and as a result, to improve the image quality of the liquid crystal display device. do.

Claims (11)

기판 위에서 서로 교차하는 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소와, 상기 화소의 게이트라인 및 데이터라인의 교차영역에 배치된 박막트랜지스터와, 상기 화소내에 배치된 적어도 하나의 공통전극과, 상기 화소내에서 상기 공통전극과 실질적으로 평행하게 배치되어 상기 공통전극과 횡전계를 형성하는 적어도 하나의 화소전극을 포함하는 액정패널;A plurality of pixels defined by a plurality of gate lines and data lines crossing each other on the substrate, a thin film transistor disposed at an intersection of the gate lines and the data lines of the pixel, at least one common electrode disposed in the pixel; A liquid crystal panel disposed in the pixel and substantially parallel to the common electrode, the liquid crystal panel including at least one pixel electrode forming a transverse electric field with the common electrode; 상기 액정패널의 외곽을 따라 형성되어 상기 공통전극에 접속되는 전극패턴;An electrode pattern formed along an outside of the liquid crystal panel and connected to the common electrode; 상기 액정패널에 부착되며, 외부로부터 공통전압이 인가되는 제1배선이 각각 형성된 복수의 TCP(Taper Carrier Package); 및A plurality of TCPs (Taper Carrier Packages) attached to the liquid crystal panel and each having first wirings to which a common voltage is applied from the outside; And 상기 액정패널의 외곽에 형성되어 TCP에 형성된 제1배선과 전기적으로 접속되는 제2배선;A second wiring formed at an outer side of the liquid crystal panel and electrically connected to the first wiring formed at TCP; 상기 액정패널 외곽에 형성되어 제2배선을 전극패턴과 접속시키는 복수의 컨택홀로 구성된 액정표시소자.And a plurality of contact holes formed outside the liquid crystal panel to connect the second wiring to the electrode pattern. 제1항에 있어서, 상기 박막트랜지스터는,The method of claim 1, wherein the thin film transistor, 기판 위에 형성된 게이트전극;A gate electrode formed on the substrate; 상기 기판 전체에 걸쳐 형성된 게이트절연층;A gate insulating layer formed over the entire substrate; 상기 게이트절연층 위에 형성된 소스전극 및 드레인전극; 및A source electrode and a drain electrode formed on the gate insulating layer; And 상기 기판 위에 형성된 보호층으로 이루어진 것을 특징으로 하는 액정표시소자.Liquid crystal display device comprising a protective layer formed on the substrate. 제2항에 있어서, 상기 공통전극은 보호층 위에 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 2, wherein the common electrode is formed on a protective layer. 제3항에 있어서, 상기 공통전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Tin Oixde)로 이루어진 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 3, wherein the common electrode is made of indium tin oxide (ITO) or indium tin oxide (IZO). 제2항에 있어서, 상기 화소전극은 보호층 위에 형성된 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 2, wherein the pixel electrode is formed on a passivation layer. 삭제delete 제2항에 있어서, 상기 컨택홀은 게이트절연층 및 보호층에 형성되는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 2, wherein the contact hole is formed in a gate insulating layer and a protective layer. 제2항에 있어서, 상기 보호층에 배치되어 공통전극 및 금속패턴과 접속되는 공통라인을 추가로 포함하는 것을 특징으로 하는 액정표시소자.The liquid crystal display of claim 2, further comprising a common line disposed on the protective layer and connected to the common electrode and the metal pattern. 제2항에 있어서,The method of claim 2, 상기 기판에 형성된 제1금속층; 및A first metal layer formed on the substrate; And 상기 게이트절연층 위에 배치되어 상기 제1금속층과 축적용량을 형성하는 제2금속층을 추가로 포함하는 것을 특징으로 하는 액정표시소자.And a second metal layer disposed on the gate insulating layer to form a storage capacitance with the first metal layer. 제9항에 있어서, 상기 제1금속층은 제2배선과 연결되어 상기 제2배선으로부터 제1금속층에 전압을 인가하는 것을 특징으로 하는 액정표시소자.The liquid crystal display device of claim 9, wherein the first metal layer is connected to a second wiring to apply a voltage to the first metal layer from the second wiring. 횡전계를 형성하는 실질적으로 평행한 적어도 한쌍의 전극이 배치된 복수의 화소를 포함하는 액정패널;A liquid crystal panel including a plurality of pixels in which at least a pair of substantially parallel electrodes forming a transverse electric field are disposed; 상기 액정패널과 접속된 TCP; 및TCP connected to the liquid crystal panel; And 상기 액정패널이 외곽에 형성되어 상기 TCP를 통해 외부로부터 액정패널에 공곱되는 공통전압을 상기 액정패널 내부로 인도하는 적어도 5개의 전압공급경로로 구성된 액정표시소자.And at least five voltage supply paths formed at an outer side of the liquid crystal panel to guide a common voltage common to the liquid crystal panel from the outside through the TCP to the inside of the liquid crystal panel.
KR1020030100866A 2003-12-30 2003-12-30 In plane switching mode liquid crystal display for supplying stable common voltage KR101010113B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100866A KR101010113B1 (en) 2003-12-30 2003-12-30 In plane switching mode liquid crystal display for supplying stable common voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100866A KR101010113B1 (en) 2003-12-30 2003-12-30 In plane switching mode liquid crystal display for supplying stable common voltage

Publications (2)

Publication Number Publication Date
KR20050069041A KR20050069041A (en) 2005-07-05
KR101010113B1 true KR101010113B1 (en) 2011-01-24

Family

ID=37259506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100866A KR101010113B1 (en) 2003-12-30 2003-12-30 In plane switching mode liquid crystal display for supplying stable common voltage

Country Status (1)

Country Link
KR (1) KR101010113B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101632848B1 (en) 2015-12-22 2016-06-22 주식회사 신아텍 Method of Molding Cover Glass and Molding Apparatus Assembly Thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242417A (en) * 1993-02-18 1994-09-02 G T C:Kk Active matrix type display device and its driving method
KR20030040707A (en) * 2001-11-15 2003-05-23 엘지.필립스 엘시디 주식회사 A 2-dot inversion liquid crystal display device
KR20030058772A (en) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 A liuquid crystal display device having improved attachment of pannel and a method of fabricating thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06242417A (en) * 1993-02-18 1994-09-02 G T C:Kk Active matrix type display device and its driving method
KR20030040707A (en) * 2001-11-15 2003-05-23 엘지.필립스 엘시디 주식회사 A 2-dot inversion liquid crystal display device
KR20030058772A (en) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 A liuquid crystal display device having improved attachment of pannel and a method of fabricating thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101632848B1 (en) 2015-12-22 2016-06-22 주식회사 신아텍 Method of Molding Cover Glass and Molding Apparatus Assembly Thereof

Also Published As

Publication number Publication date
KR20050069041A (en) 2005-07-05

Similar Documents

Publication Publication Date Title
KR20050113758A (en) Liquid crystal display for in-plane switching
JP2007094089A (en) Electrooptical device and electronic equipment
KR20040062113A (en) In plane switching mode liquid crystal display device
KR100498254B1 (en) Liquid crystal display with control electrodes for preventing lateral leak of electric field
KR102168876B1 (en) Liquid Crystal Display Device
JP2004317726A (en) Electrooptical device and electronic equipment using the same
KR100895017B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR20140117925A (en) Liquid crystal display device having minimized bezzel
US10871691B2 (en) Display device
KR20120004194A (en) Liquid crystal display panel and fabricating method of the same
KR20040038355A (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR20040051044A (en) In plane switching mode liquid crystal display device
KR101010113B1 (en) In plane switching mode liquid crystal display for supplying stable common voltage
US10663814B2 (en) Liquid crystal panel
KR20040025472A (en) In plane switching mode liquid crystal display device
KR20080003085A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR20070044918A (en) Liquid display panel and method for manufacturing the same
KR101320493B1 (en) In plane switching mode liquid crystal display device having high aperture
KR100919187B1 (en) Liquid crystal display device preventing electro-static discharge
KR100919195B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
KR100934825B1 (en) A transverse electric field mode liquid crystal display element with improved brightness
KR100789456B1 (en) In plane switching mode liquid crystal display device
KR20040103275A (en) In-Plane Switching Mode Liquid Crystal Display device and method for fabricating the same
KR20050063587A (en) Liquid crystal display device having conductive layer for elliminating electro-static charge
KR100876404B1 (en) Transverse electric field mode liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 10