KR101009667B1

KR101009667B1 - 액정표시소자 및 그 제조방법

Info

Publication number: KR101009667B1
Application number: KR1020030100980A
Authority: KR
Inventors: 김세준; 박승렬; 이형석
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2011-01-19
Also published as: KR20050070770A

Abstract

본 발명은 스토리지 커패시터 전극 사이의 절연막 즉, 게이트 절연막 및 보호막의 두께를 적정하게 줄임으로써 스토리지 커패시터 용량을 증가시켜 화질을 개선하는 액정표시소자 및 그 제조방법에 관한 것으로서, 특히 본 발명에 의한 액정표시소자는 기판 상에 형성된 게이트 배선 및 커패시터 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 절연막 상에서 상기 게이트 배선에 교차하여 서브-화소를 정의하는 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와, 상기 박막트랜지스터를 포함한 전면에, 유기재료로 형성되고, 상기 커패시터 전극 상부에 한해 낮은 단차를 가지는 보호막과, 상기 보호막 상에 형성되어 상기 박막트랜지스터 연결되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.

커패시터 용량, 회절노광

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device And Method For Fabricating Of The Same}

도 1은 종래 기술에 의한 액정표시소자의 평면도.

도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 액정표시소자의 단면도.

도 3은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도.

도 4는 본 발명에 의한 액정표시소자의 평면도.

도 5는 도 4의 Ⅱ-Ⅱ'선상에서의 횡전계방식 액정표시소자의 단면도.

도 6a 내지 도 6g는 본 발명의 제 1 실시예에 의한 공정순서를 나타낸 액정표시소자의 공정단면도.

도 7은 본 발명의 제 2 실시예에 의한 공정을 설명하기 위한 공정단면도.

도 8은 본 발명에 의한 횡전계방식 액정표시소자의 평면도.

*도면의 주요 부분에 대한 부호설명

511 : 박막 어레이 기판 512 : 게이트 배선

512a : 게이트 전극 513 : 게이트 절연막

514 : 반도체층 515 : 데이터 배선

515a : 소스 전극 515b : 드레인 전극

516 : 보호막 517 : 화소전극

518 : 콘택홀 519 : 오픈영역

522 : 커패시터 전극 550 : 포토레지스트

560 : 하프-톤 마스크 660 : 슬릿 마스크

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 스토리지 커패시터의 용량을 증가시키는 구조를 가지는 액정표시소자 및 그 제조방법에 관한 것이다.

평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.

특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다.

이와 같은 액정표시소자는 일반적으로 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터, 화소전극, 스토리지 커패시터가 형성된 박막 어레이 기판과, 컬러필터층과 공통전극이 형성된 컬러필터 기판과, 상기 두 기판 사이에 개재된 액정층으로 구성되어, 전극에 전압을 인가하여 액정층의 액정 분 자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.

상기 스토리지 커패시터(storage capacitor)는 기생용량에 의한 화질저하를 방지하기 위해 대응하는 박막트랜지스터의 턴오프 구간에서 액정 커패시터에 충전된 전압을 유지시켜 주는 역할을 하는데, 커패시터 전극을 형성하는 방법에 따라 축적용량방식(storage on common)과 부가용량방식(storage on gate)이 있다.

전자의 방식은 스토리지 커패시터용 전극을 별도로 배선하여 공통전극과 연결하여 사용하는 방식이고, 후자의 방식은 (n-1)번째의 게이트 배선의 일부영역을 n번째 화소의 스토리지 커패시터용 전극으로 사용하는 방식이다. 도1 및 도 2에서는 전자의 방식인 축적용량방식을 나타내었다.

참고로, 축적용량방식은 별도의 커패시터용 배선을 형성하기 때문에 개구율은 낮아지지만, 화질이 선명해진다는 장점이 있다.

이하, 도면을 참조하여 스토리지 커패시터를 포함하는 종래 기술에 의한 액정표시소자를 설명하면 다음과 같다.

도 1은 종래 기술에 의한 액정표시소자의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 액정표시소자의 단면도이며, 도 3은 종래 기술에 의한 횡전계방식 액정표시소자의 평면도이다.

구체적으로, 상기 액정표시소자의 박막 어레이 기판(11)에는 도 1 및 도 2에 도시된 바와 같이, 일렬로 배치된 게이트 배선(12)과 상기 게이트 배선(12)에 수직으로 교차 배치되는 데이터 배선(15)에 의해 단위 화소가 정의되며, 상기 단위 화소 내에는 전압의 턴-온 또는 턴-오프를 제어하는 박막트랜지스터(TFT)와, 빛을 투 과시키는 영역으로 액정층에 신호전압을 걸어주는 화소전극(17)과, 레밸-쉬프트(Level-shift) 전압을 작게 하고 비선택 기간 동안에 화소정보를 유지해 주는 스토리지 커패시터가 구비되어 있다.

이 때, 상기 게이트 배선층과 데이터 배선층 사이에는 절연막인 게이트절연막(13)이 더 구비되고, 상기 박막트랜지스터와 화소전극 사이에는 보호막(16)이 더 구비된다.

따라서, 상기 박막트랜지스터(TFT)는 상기 게이트 배선(12)에서 분기되는 게이트 전극(12a)과, 상기 게이트 전극(12a)을 포함한 전면에 형성된 게이트 절연막(13)과, 상기 게이트 전극 상부의 게이트 절연막 상에 형성된 반도체층(14)과, 상기 데이터 배선(15)에서 분기되어 상기 반도체층(14) 양 끝에 각각 형성되는 소스 전극(15a) 및 드레인 전극(15b)으로 구성되며, 상기 드레인 전극(15b)은 상기 보호막(16)을 관통하여 상기 화소전극(17)에 연결되어 화소전극에 전압을 인가한다.

그리고, 스토리지 커패시터(Cst)는 상기 게이트 배선(12)과 동일층에 형성되어 상기 게이트 배선에 평행하는 스토리지 전극(22)과, 화소전극(17)과, 상기 스토리지 전극(22) 및 화소전극(17) 사이에 개재된 게이트 절연막(13) 및 보호막(16)으로 이루어져, 박막트랜지스터의 턴오프 구간동안 액정에 충전된 전하를 유지시켜준다.

상기 스토리지 커패시터(Cst)는 도면에서와 같이, 단위 화소 중간에 형성되기도 하지만, 게이트 배선의 소정 영역을 커패시터 전극으로 활용하여 게이트 배선 근처에 형성되기도 한다.

통상, 스토리지 커패시터는 서로 대향하는 커패시터 상,하부 전극 사이에 절연층이 형성되어 있는 구조를 가지는데, 상기 스토리지 전극(22)이 커패시터 하부전극 역할을 하고, 상기 게이트 절연막(13) 및 보호막(16)이 절연층의 역할을 하며, 상기 화소전극의 소정 영역이 커패시터 상부전극의 역할을 한다.

이 때, 상기 게이트 절연막(13) 및 보호막(16)은 유전율이 7.5 정도의 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기재료를 증착하여 형성한다.

그러나, 상기 보호막(16)을 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기재료를 사용하여 형성하는 경우, 그 증착이 용이하고 그 두께가 얇아 단차에 의한 문제점이 없다는 장점이 있으나, 유전율이 높아 서로 오버랩되는 게이트 배선층, 데이터 배선층, 화소전극 사이에 기생용량(Capacitance)이 발생한다는 단점이 있었다.

이러한 기생 용량은 액정에 인가되는 교류전압에 대하여 직류 전압 오프셋(voltvage offset), 즉 △Vp를 유발시키는데, 이러한 직류 전압 오프셋은 액정표시소자에 있어서, 화면의 깜빡임(flicker), 이미지 고착(image sticking), 화면 밝기의 불균일성 등의 좋지 않은 효과를 일으키게 된다.

따라서, 최근에는 무기재료를 사용하여 보호막을 형성하는 대신에, 3.4의 저유전율인 BCB(Benzocyclobutene), 아크릴계 물질과 같은 유기재료를 사용하고 있다.

그러나, 보호막을 무기재료로 형성하는 경우에는 그 두께가 1500∼5000Å 정 도에 불과한 반면, 유기재료로 형성하는 경우에는 3㎛ 정도 두께가 되므로 그 두께에서 큰 차이가 있다.

일반적으로, 스토리지 커패시터 용량은 커패시터 상,하부 전극의 면적이 클수록 커지고, 절연막의 두께가 클수록 작아지는데, 상기와 같이, 보호막의 두께가 커지면 스토리지 커패시터 용량이 작아지게 된다.

다만, 커패시터 전극의 면적을 크게 하면 축적용량이 증가하겠지만, 개구율이 떨어지므로 적정 수준의 면적을 유지하여야 한다.

따라서, 커패시터 상,하부 전극 사이의 절연막의 두께를 줄여야 할 필요가 있다.

이러한, 문제점은 횡전계방식 액정표시소자에서도 동일하게 발생한다.

도 3에 도시된 바와 같이, 횡전계방식은 액정표시소자는 일렬로 배치된 복수개의 게이트 배선(112)과 이에 수직 교차하는 복수개의 데이터 배선(115)에 의해 단위 화소가 정의되고, 상기 단위 화소에는 스위칭 역할을 하는 박막트랜지스터(TFT)와, 상기 데이터 배선(115)에 평행하는 복수개의 상,하부 공통전극(124b,124a)과, 상기 상,하부 공통전극(124b,124a) 사이에 교번되도록 형성되어 상기 상,하부 공통전극(124b,124a)에 평행하는 화소전극(117)으로 구성된다.

이때, 상기 상,하부 공통전극(124b,124a)은 제 2 콘택홀(119)에 의해 서로 도통되고, 상기 하부 공통전극(124b)은 공통배선(125)과 일체형으로 형성되어 외부 구동회로로부터 Vcom 신호를 전달받는데, 상기 공통배선(125)의 소정영역은 커패시커 하부전극으로 활용한다.

그리고, 상기 화소전극(117)은 그 일단이 일체형으로 형성되어 제 1 콘택홀(118)을 통해 상기 박막트랜지스터(TFT)의 드레인 전극(115b)에 연결되어 픽셀 신호를 전달받는데, 소정 영역을 커패시터 상부전극으로 활용한다.

여기서, 상기 공통배선(125)은 상기 게이트 배선(112)과 동일층에 형성되므로, 상기 횡전계방식 액정표시소자의 스토리지 커패시터(Cst)는, 상기 공통배선(125)의 소정영역과, 상기 화소전극(17)의 소정영역과, 상기 공통배선(125) 및 화소전극(117) 사이에 개재된 게이트 절연막 및 보호막(도시하지 않음)으로 구성되어 박막트랜지스터의 턴오프 구간동안 액정에 충전된 전하를 유지시켜준다.

그러나, 상기 게이트 절연막 및 보호막의 두께가 두꺼워지면 스토리지 커패시터 용량이 작아지므로 상기 게이트 절연막 및 보호막의 두께를 줄여야 할 필요가 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 화면의 깜박임, 이미지 고착, 화면밝기의 불균일성을 발생시키는 직류전압오프셋을 최소화하면서도, 스토리지 커패시터 전극 사이의 절연막 즉, 게이트 절연막 및 보호막의 두께를 적정하게 줄임으로써 스토리지 커패시터 용량을 증가시켜 화질을 개선하는 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 기판 상에 형성된 게이트 배선 및 커패시터 전극과, 상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막과, 상기 게이트 절연막 상에서 상기 게이트 배선에 교차하여 서브-화소를 정의하는 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와, 상기 박막트랜지스터를 포함한 전면에, 유기재료로 형성되고, 상기 커패시터 전극 상부에 한해 낮은 단차를 가지는 보호막과, 상기 보호막 상에 형성되어 상기 박막트랜지스터 연결되는 화소전극을 포함하여 구성되는 것을 특징으로 한다.

본 발명의 액정표시소자의 제조방법은 기판 상에 게이트 배선, 게이트 전극 및 커패시터 전극을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 데이터 배선 및 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 물질 등의 유기재료를 사용하여 보호막을 형성하는 단계와, 상기 보호막을 회절노광하여 상기 드레인 전극이 노출되는 콘택홀을 형성함과 동시에, 상기 커패시터 전극 상부의 보호막 단차를 낮추는 단계와, 상기 보호막 상에 상기 콘택홀을 통해 상기 드레인 전극에 연결되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 도면을 참조하여 본 발명에 따른 액정표시소자 및 그 제조방법을 상세히 설명하면 다음과 같다.

도 4는 본 발명에 의한 액정표시소자의 평면도이고, 도 5는 도 4의 Ⅱ-Ⅱ'선상에서의 횡전계방식 액정표시소자의 단면도이며, 도 6a 내지 도 6g는 본 발명의 제 1 실시예에 의한 공정순서를 나타낸 액정표시소자의 공정단면도이다.

그리고, 도 7은 본 발명의 제 2 실시예에 의한 공정을 설명하기 위한 공정단 면도이고, 도 8은 본 발명에 의한 횡전계방식 액정표시소자의 평면도이다.

본 발명에 의한 액정표시소자의 박막 어레이 기판에는, 도 4 및 도 5에 도시된 바와 같이, 절연막인 게이트 절연막(513)을 사이에 두고 서로 수직교차하여 서브-화소를 정의하는 게이트 배선(512) 및 데이터 배선(515)과, 상기 게이트 배선(512)과 동시에 형성되어 상기 게이트 배선(512)에 평행하는 커패시터 전극(522)과, 상기 게이트 배선(512) 및 데이터 배선(515)의 교차 지점에서 게이트 전극(512a), 게이트 절연막(513), 반도체층(514), 소스/드레인 전극(515a,515b)이 적층되어 스위칭 역할을 하는 박막트랜지스터(TFT)와, 상기 박막트랜지스터를 포함한 전면에 형성되되 상기 드레인 전극(515b)이 노출되는 콘택홀(518) 및 상기 커패시터 전극(522) 상부에 한정하여 낮은 단차의 오픈영역(519)을 가지는 보호막(516)과, 상기 박막트랜지스터에 연결되어 상기 커패시터 전극(522)에 대향하는 위치까지 연장형성되는 화소전극(517)이 구비되어 있다.

이러한 액정표시소자는 상기 커패시터 전극(522)과, 상기 커패시터 전극(522)에 대향하는 화소전극(517)과, 상기 커패시터 전극(522) 및 화소전극(517) 사이에 개재된 게이트 절연막(513) 및 단차가 낮은 보호막(516)에 의해 스토리지 커패시터를 구성한다. 즉, 스토리지 커패시터는, 게이트 절연막(513) 및 단차가 낮은 부분을 포함한 보호막(516)의 일부를 사이에 두고, 상기 화소전극(517)과 상기 커패시터 전극(522)가 서로 적어도 일부 오버랩됨으로써, 형성된다. 여기서, 커패시터 전극(522)은, 게이트 배선(512)과 동일층에 절연되어 형성되는 별도의 전극인 것일 수 있고, 또는 상기 화소전극(517)과 중첩되는 게이트 배선(512)의 일부영역인 것일 수도 있다.
이 때, 보호막(516)은, BCB(Benzocyclobutene), 아크릴계 물질 등과 같은 저유전율의 유기재료로 형성되어, 게이트 배선(512), 데이터 배선(515) 및 화소전극(517) 사이의 오버랩영역에서 발생되는 기생용량 및 상기 기생용량으로 유발되는 직류전압오프셋(voltage offset, △Vp)이 최소화되도록 한다. 이와 같이, 직류전압오프셋을 최소화하면, 화면의 깜빡임(flicker), 이미지 고착(image sticking), 화면 밝기의 뷸균일성 등을 방지할 수 있다.

그리고, 보호막이 저유전율의 유기재료로 형성되면, 약 3㎛ 정도의 두께를 갖게 되지만, 본 발명의 실시예에 따르면, 서로 오버랩되는 커패시터 전극(522)과 화소전극(517) 사이에서 상기 보호막(516)의 일부는 낮은 단차를 가지므로, 보호막(516)의 두께에 의한 스토리지 커패시터의 용량저하가 방지된다.

상기에서 전술된 스토리지 커패시터 구조는 커패시터 전극을 별도로 형성하는 축적용량방식에 관한 것이지만, 게이트 배선을 커패시터 하부전극으로 활용한 부가용량방식에도 본 발명의 기술적 특징의 적용이 가능하다.

즉, 스토리지 커패시터 전극 사이의 보호막의 단차를 낮추어 스토리지 커패시터 용량을 증가시키는 것을 특징으로 하는데, 스토리지 커패시터가 형성되는 영역에 한정하여서 상기 보호막의 단차를 낮추기 위해서는 상기 보호막을 회절노광한다.

이하에서, 박막 어레이 기판의 제조방법을 통해 좀 더 자세히 살펴보면 다음과 같다.

먼저, 도 6a에 도시된 바와 같이, 투명하고 내열성이 우수한 기판(511) 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속층을 증착하고 포토식각기술을 이용하여 복수개의 게이트 배선(도 4의 512)과, 상기 게이트 배선에서 분기하는 게이트 전극(512a)과, 상기 게이트 배선에 평행하는 커패시터 전극(522)을 형성한다.

다음, 상기 게이트 전극(512a)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(513)을 형성한다.

계속해서, 도 6b에 도시된 바와 같이, 상기 게이트 절연막(513) 상부의 전면에 비정질 실리콘(a-Si)과, 비정질 실리콘에 불순물을 이온 주입한 n+a-Si과, 저저항 금속층(525)을 차례로 증착하고, 그 위에 포토레지스트(550)를 도포한 후, 상기 포토레지스트(550)를 회절노광하여 이중 단차를 가지도록 패터닝한다.

이 때, 상기 저저항 금속층(525)은 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등에서 선택하여 사용할 수 있다.

다음, 도 6c에 도시된 바와 같이, 부분적으로 단차가 다른 상기 포토 레지스트(550)를 마스크로 하여, 상기 포토레지스트(550) 외부로 노출된 상기 a-Si, n+a-Si, 저저항 금속층(525)을 일괄식각한다.

그리고, 상기 포토레지스트(550)를 에싱(Ashing)하여 단차를 일괄적으로 낮추어, 박막트랜지스터의 채널영역이 될 부분에 상응하는 영역의 상기 저저항 금속층(525)이 노출되도록 한 다음, 노출된 상기 저저항 금속층(525)을 식각한다.

이로써, 도 6d에 도시된 바와 같이, 데이터 배선(도 4의 515) 및 소스/드레인 전극(515a, 515b)을 완성한다. 이 때, 상기 소스/드레인 전극(515a, 515b) 하부의 a-Si와 n+a-Si의 적층막이 반도체층(514)이 된다.

이로써, 게이트 전극(512a), 게이트 절연막, 반도체층(514), 소스/드레인 전극(515a/115b)으로 적층되어 단위 화소에 인가되는 전압의 온/오프를 제어하는 박막트랜지스터(TFT)를 완성한다.

다음, 도 6d에 도시된 바와 같이, 상기 데이터 배선(315)을 포함한 전면에 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하여 보호막(316)을 형성하고, 그 위에 포토레지스트(550)를 도포한 뒤 상기 포토레지스트(550)를 회절노광하여 이중 단차를 가지도록 패터닝한다.

즉, 상기 포토 레지스트(550) 상부에 하프톤 마스크(560)를 씌우고 광선, 일반적으로 UV 또는 x-선을 조사하여 회절노광시키고 현상하여 이중 단차를 가지는 포토레지스트(550)를 형성한다.

상기 하프-톤 마스크(560)는 투광영역(A), 차광영역(C) 및 반투과 영역(B)으로 구분되는데, 차광영역에는 투명재질의 투명기판(561) 상에 금속재질의 차광층(562)이 형성되고, 반투과영역에는 반투명층(563)이 형성되며, 투과영역에는 차광층(562) 또는 반투명층(563)이 형성되지 않는다.

다시말해, 상기 투광영역은 광투과율이 100%이고, 차광영역은 차광층(562)이 형성되어 있어 광투과율이 0%이며, 반투과 영역은 반투명층(563)이 형성되어 있어 광투과율이 0% 이상 100%이하이다.

상기의 하프-톤 마스크(560)에 의해 회절노광된 포토 레지스트(550)를 현상하면, 도 6e에 도시된 바와 같이, 드레인 전극(515b) 상부의 포토레지스트(550)는 완전 노광되어 모두 제거되고, 커패시터 전극(522) 상부의 포토레지스트(550)는 회절 노광되어 일정한 두께만 제거되고, 그 외 영역의 포토레지스트(550)는 노광되지 않아 제거되지 않는다.

상기의 하프-톤 마스크 이외에 슬릿 마스크를 사용할 수 있음은 물론이다.

구체적으로, 도 7에 도시된 바와 같이, 상기 슬릿 마스크(660)는, 투명기판(661)을 부분적으로 덮는 포토 실드 금속층(662)과, 상기 포토 실드 금속층(662)의 일부에서 소정의 간격으로 형성되는 슬릿(663)을 가지는데, 이런 구성요소들이 슬릿 마스크(660)를 투명영역(A), 반투명 영역(B), 차광영역(C)의 3영역으로 분할한다.

투명영역(A)에는 포토 실드 금속층이 덮지 않아 광투과율이 100%이고, 차광영역(C)은 포토 실드 금속층(662)이 형성되어 있어 광투과율이 0%이며, 반투명 영역은 포토 실드 금속층 사이에 복수개의 슬릿(663)이 형성되어 있어 광투과율이 0% 이상 100%이하이다. 이 때, 반투과 영역의 광투과율은 슬릿 밀도에 좌우된다.

이 때, 상기 슬릿 마스크(660)의 투명영역(A)은 드레인 전극(515b) 상부에 위치하도록 하고, 반투명 영역(B)은 커패시터 전극(522) 상부에 위치하도록 하여 회절노광한다.

이후, 회절노광된 포토레지스트를 현상하여 이중 단차를 가지는 상기 포토레지스트(550)를 형성한다.

그리고, 상기 포토레지스트(550) 사이로 노출된 보호막(516)을 선택적으로 제거하여 드레인 전극(515b)이 노출되는 콘택홀(518)을 형성한다.

다음, 도 6f에 도시된 바와 같이, 상기 포토레지스트(550)를 에싱하여, 포토레지스트의 단차를 일괄적으로 낮추어 커패시터 전극(522) 상부의 보호막(516)이 노출되도록 한다.

이후, 상기 포토레지스트 사이로 노출된 보호막(516)을 소정 두께 제거하여 이중 단차를 가지는 보호막(516)을 완성한다. 이 때, 커패시터 전극(522) 상부의 보호막(516)을 모두 제거하거나, 게이트 절연막(513)의 일부를 더 제거하여도 무방할 것이다. 이상으로, 드레인 전극(515b) 상부의 보호막은 완전 제거되어 드레인 전극(515b)이 외부로 노출되고, 커패시터 전극(522) 상부의 보호막은 일부 제거되어 낮은 단차를 가지게 된다.

상기에서와 같이, 하프-톤 마스크 또는 슬릿 마스크를 이용하여 회절노광함으로써, 커패시터 전극(522) 상부의 보호막의 단차를 낮춘 후에는, 도 6g에 도시된 바와 같이, 상기 보호막(516) 상에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전물질을 스퍼터링(sputtering) 방법으로 증착한 후, 패터닝하여 화소전극(517)을 형성한다.

이 때, 상기 화소전극(517)은 보호막이 완전제거된 콘택홀(518)에서 상기 드레인 전극(515b)과 콘택되어 박막트랜지스터로부터 신호를 인가받고, 보호막(516)이 적어도 일부 제거된 부분에서 상기 커패시터 전극(522)에 대향하도록 형성되어 스토리지 커패시터를 이룬다.

즉, 본 발명에 의한 스토리지 커패시터는 커패시터 하부 전극 역할을 하는 커패시터 전극(522)과, 커패시터 상부 전극 역할을 하는 상기 화소전극(517)의 소정 부위와, 상기 커패시터 전극(522)과 화소전극(517) 사이에 개재된 게이트 절연막(513) 또는 낮은 단차 부분을 포함하는 보호막(516)의 일부로 구성된다. 이 때, 상기 보호막(516)의 단차가 낮으므로 커패시터 전극 사이의 절연막의 두께가 작아져 결국, 스토리지 커패시터 용량이 커지게 된다.

한편, 본 발명을 적용하여 형성한 횡전계방식 액정표시소자는, 도 8에 도시된 바와 같이, 수직 교차하여 서브-화소를 정의한 복수개의 게이트 배선(712) 및 데이터 배선(715)과, 상기 서브-화소 내에 형성되어 스위칭 역할을 하는 박막트랜지스터(TFT)와, 상기 데이터 배선(715)에 평행하고 상기 제 2 콘택홀(719)에 의해 서로 도통되는 복수개의 상,하부 공통전극(724b,724a)과, 상기 하부 공통전극(724b)과 일체형으로 형성되어 외부 구동회로로부터 Vcom 신호를 전달하는 공통배선(725)과, 상기 상,하부 공통전극(724b,724a)에 평행하도록 형성되고 그 일끝단이 일체형으로 형성되어 제 1 콘택홀(718)을 통해 상기 박막트랜지스터(TFT)의 드레인 전극(715b)에 연결되어 픽셀 신호를 전달받는 화소전극(717)으로 구성된다.

여기서, 상기 게이트 배선(712), 공통배선(725), 하부 공통전극(724a)은 저저항 금속층을 사용하여 서로 동시에 형성되고, 상기 상부 공통전극(725b), 화소전극(717)은 ITO 또는 IZO의 투명도전물질을 사용하여 서로 동시에 형성된다. 그리고, 상기 게이트 배선(712)과 데이터 배선(715) 사이에는 게이트 절연막이 더 형성되며, 상기 데이터 배선(715)과 화소전극(717) 사이에는 보호막이 더 형성된다.

이때, 상기 공통배선(725)의 소정영역과, 화소전극(717)의 소정영역이 커패시터 전극으로 활용되는데, 상기 공통배선(725)과, 상기 공통배선에 대향하는 화소전극(717)과, 상기 두 전극 사이에 형성된 게이트 절연막 및 보호막이 스토리지 커패시터를 구성하여 박막트랜지스터의 턴오프 구간동안 액정에 충전된 전하를 유지시켜준다. 즉, 스토리지 커패시터는, 상기 공통배선(725)과 상기 화소전극(717)이, 상기 게이트절연막 또는 상기 낮은 단차를 갖는 부분을 포함한 보호막의 일부를 사이에 두고, 적어도 일부 중첩하여 형성된다.

특히, 상기 보호막은 오픈영역(819)에 한해 그 단차가 낮으므로 스토리지 커패시터 용량이 커진다.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같은 본 발명의 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.
보호막은, 데이터배선과 화소전극 사이에 저유전율의 유기재료로 형성하여, 게이트 배선, 데이터 배선 및 화소전극 사이의 오버랩 영역에서 발생되는 기생용량에 의한 직류전압오프셋을 최소화함으로써, 화면의 깜빡임, 이미지 고착 및 화면 밝기의 불균일성 등을 방지할 수 있다.

스토리지 커패시터 전극 사이의 절연막 즉, 게이트 절연막 및 보호막의 두께를 적정하게 줄임으로써 스토리지 커패시터 용량을 증가시킨다.

그리고, 상기 게이트 절연막 및 보호막의 단차를 조절하기 위해 하프-톤 마스크 또는 슬릿 마스크를 사용한 회절노광 방법을 사용하므로 게이트 절연막 및 보호막의 단차를 줄이기 위한 별도의 공정이 불필요하다.

Claims

기판 상에 형성된 게이트 배선 및 커패시터 전극;

상기 게이트 배선을 포함한 전면에 형성된 게이트 절연막;

상기 게이트 절연막 상에서 상기 게이트 배선에 교차하여 서브-화소를 정의하는 데이터 배선;

상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터;

상기 박막트랜지스터를 포함한 전면에, 유기재료로 형성되고, 상기 커패시터 전극 상부에 한해 낮은 단차를 가지는 보호막;

상기 보호막 상에 형성되어 상기 박막트랜지스터 연결되는 화소전극을 포함하여 구성되는 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서, 상기 커패시터 전극은, 상기 게이트절연막 및 상기 보호막을 사이에 두고, 상기 화소전극과 오버랩되는 상기 게이트배선의 일부영역인 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서, 상기 커패시터 전극은 상기 게이트 배선에 평행하는 별도의 도전층인 것을 특징으로 하는 액정표시소자.
제 1 항에 있어서, 상기 커패시터 전극과 상기 화소전극은, 상기 게이트 절연막 및 상기 단차 낮은 보호막을 사이에 두고 서로 적어도 일부 오버랩되어, 스토리지 커패시터를 구성하는 것을 특징으로 하는 액정표시소자.
삭제
제 1 항에 있어서, 상기 화소전극은 상기 서브-화소 내에서 복수개로 분기되는 것을 특징으로 하는 액정표시소자.
제 6 항에 있어서, 상기 화소전극 사이에 공통전극이 더 구비되고, 상기 공통전극을 외부 구동회로와 연결시키는 공통배선이 더 구비되는 것을 특징으로 하는 액정표시소자.
제 7 항에 있어서, 상기 커패시터 전극은, 상기 게이트절연막 및 상기 보호막을 사이에 두고, 상기 화소전극과 오버랩되는 상기 공통배선의 일부영역인 것을 특징으로 하는 액정표시소자.
기판 상에 게이트 배선, 게이트 전극 및 커패시터 전극을 형성하는 단계;

상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계;

상기 게이트 절연막 상에 데이터 배선 및 소스/드레인 전극을 형성하는 단계;

상기 데이터 배선을 포함한 전면에, BCB(Benzocyclobutene), 아크릴계 물질 등의 유기재료를 사용하여 보호막을 형성하는 단계;

상기 보호막을 회절노광하여 상기 드레인 전극이 노출되는 콘택홀을 형성함과 동시에, 상기 커패시터 전극 상부의 보호막 단차를 낮추는 단계;

상기 보호막 상에 상기 콘택홀을 통해 상기 드레인 전극에 연결되는 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제 9 항에 있어서, 상기 화소전극은 상기 커패시터 전극에 대향하도록 연장 형성하는 것을 특징으로 하는 것을 특징으로 하는 액정표시소자의 제조방법.
제 9 항에 있어서, 상기 커패시터 전극은 상기 게이트 배선과 평행하도록 형성하는 것을 특징으로 하는 것을 특징으로 하는 액정표시소자의 제조방법.
삭제
제 9 항에 있어서, 상기 회절 노광시 하프-톤 마스크 또는 슬릿 마스크를 사용하는 것을 특징으로 하는 것을 특징으로 하는 액정표시소자의 제조방법.
제 9 항에 있어서,

상기 보호막을 회절노광하여 상기 드레인 전극이 노출되는 콘택홀을 형성함과 동시에, 상기 커패시터 전극 상부의 보호막 단차를 낮추는 단계는,

상기 보호막 상에 포토레지스트를 도포하고 회절노광하여 이중 단차로 패터닝하는 단계와,

상기 포토레지스트 사이로 노출된 보호막을 제거하여 콘택홀을 형성하는 단계와,

상기 포토레지스트를 에싱하는 단계와,

상기 에싱된 포토레지스트 사이로 노출된 보호막을 제거하여 보호막의 단차를 낮추는 단계와,

상기 포토레지스트를 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
제 14 항에 있어서, 상기 보호막의 단차를 낮추는 단계에서, 상기 커패시터 전극 상부의 게이트 절연막의 단차를 동시에 낮추는 것을 특징으로 하는 액정표시소자의 제조방법.