KR101008598B1 - 증폭기 전력 소모를 줄이고 선형성을 유지하기 위한바이어스 제어장치 및 그 제어방법 - Google Patents

Abstract

증폭 장치를 바이어스하기 위한 방법 및 기기로서, 바이어스 전류는 입력 전력을 추적하거나 제어 신호의 전력 레벨을 추적하여, 바이어스 전류를 증폭 장치의 필요조건에 매칭하도록 한다. 이 방법 및 기기는 최대 출력 전력이 아닌, 입력 신호 또는 제어 신호의 전력 레벨에서 바이어스함으로써, 종래 기술의 단점을 극복한다. 한 실시예에서, 전류 조정기는 하나 이상의 증폭 단계에 대한 바이어스 전류를 잠재적으로 지수 기반으로 하여 크기 조정하거나 조절하기 위하여 자체 조정 바이어스 회로와 함께 동작한다. 소거 전류원은 불필요한 전류를 소거하기 위해 바이어스 회로 내에 구성되어 전류 소모를 최소화 할 수 있다.

Description

증폭기 전력 소모를 줄이고 선형성을 유지하기 위한 바이어스 제어 {BIAS CONTROL FOR REDUCING AMPLIFIER POWER CONSUMPTION AND MAINTAINING LINEARITY}

본 발명은 증폭기에 관한 것으로 특히 전력 증폭기를 위한 바이어스 제어 또는 이득 제어에 관한 것이다.

현대의 전자 장치는 대개 하나 이상의 증폭기를 사용하여 전자 신호의 크기 또는 전력을 변경한다. 통신 장치내에 증폭기가 일반적으로 이용되는 하나의 환경이 있다. 예로서, 무선 통신 장치들은 대개 발신 신호(outgoing signal)를 전송 전에 하나 이상의 증폭단에 통과시킨다. 예를 들어, 무선 통신 응용에서, 다양한 증폭단들은 전송에 적합한 레벨로 신호의 전력을 선택적으로 변화하고, 전송되는 신호의 전력 레벨을 지시하는 통신 표준을 선택사항으로 수용한다. 기타의 환경에서, 증폭기는 비디오 디스플레이 장치, 오디오 장치, 오디오 또는 비디오 리코더, 카메라, 또는 전자 신호를 처리하는 임의의 기타 장치에서 사용될 수도 있다.

보편적으로 이해되는 바와 같이, 증폭기는 일반적으로 충분한 전력 자원을 갖도록 바이어스되므로, 희망하는 동작을 달성할 수 있다. 특정 환경에서는, DC 바이어스 회로가 대기 전류(quiescent current)를 증폭기에 제공하기 위해 사용된다. 이것은 다수의 상이한 회로들을 사용하여 다양한 방법으로 달성될 수도 있음은 물 론이다. 그러나, 수많은 종래의 해결책들은 최대 송신 전력에서 힘든 선형성 요건을 충족하는 것을 주요 관심으로 하여 구성되었다. 그러나, 오늘날에는 주요 전류원으로서 배터리 전력에 대한 신뢰도로 인해, 전류 소모가 임계 사양이 되고 있다. 장치의 전력 소모는, 배터리 충전 마다 장치의 동작 수명에 직접적으로 영향을 미치치고, 바람직스럽지 못한 상당한 양의 전류를 소모하는 종래 장치가 충전 마다 짧은 동작 수명을 경험하게 한다. 전류 소모는, 배터리로 동작되는 장치에서는 물론, 전자 장치 내에서 열 발생 및 전력 소모를 줄이기 위한 진행중인 요구로 인해서, 유선 장치에서도 이슈가 되고 있다.

종래의 증폭기 구성이 바람직스럽지 못한 상당한 양의 전류를 소모했던 한 원인은, 증폭기 회로가 최대 송신 전력에서 특정한 선형성 사양에 부합해야 할 필요성으로 인해서였다. 일반적으로, 최대 전력 출력에서 선형성 사양에 부합하기 위해서, 증폭단은 적절하게 바이어스되어야만 한다. 그러나, 증폭기가 최대 송신 전력 레벨이서 선형성에 부합하도록 바이어스를 생성하는 것은, 증폭기가 최대 송신 전력 레벨 이하에서 동작될 경우, 불필요하게 과도한 바이어스 전류를 요구한다. 그 결과, 종래의 증폭기는 최대 송신 전력 레벨 이하에서 바람직하지 못한 상당한 양의 전류를 소모한다.

한가지 제안된 해결책이 Sowlati에게 특허 허여된 미국 특허 번호 제6,300,837호에 요약되어 있다. 상기 특허 제6,300,837호는 전력 증폭을 위한 동적 바이어스 부스트 회로를 개시한다. 특히, 도 3에 도시된 바와 같이 한 실시예로 예시된 상기 특허 제6,300,837호의 시스템은, [장치(148)의 베이스에서] 전력 증폭기 에 전달되고 있는 입력 전력을 감시 및 감지하고, [장치(148)의 콜렉터에서] 입력 전력 신호를 전류 신호로 변환하도록 구성된 전류 감지 트랜지스터(148)를 포함한다. 그 결과, 장치(148)에 의해 생성된 콜렉터 전류 신호는 입력 전류에 비례한다. 그러므로, 장치(148)의 콜렉터를 통해 흐르는 전류는 장치(148) 및 전류 미러(150)의 조합된 행동으로 인해 입력 전력에 의존적이다. 전력 증폭 트랜지스터인 장치(100)의 콜렉터를 통해 흐르는 대기 전류가 장치(124)의 콜렉터를 통해 해르는 전류에 비례하므로, 장치(100)의 대기 전류는 입력 전력에 의존적이다. 차례로, 대기 전류가 입력 전력에 의존적이기 때문에, 전력 증폭기는 낮은 입력 전력에서 종래의 다른 전력 증폭기에 의해 통상적으로 소모되는 전류보다 적은 전류를 잠재적으로 소모할 수 있다.

그러나, 단점이 없는 해결책은 없다. 이러한 단점의 하나는, 장치(148)가 입력 전력을 감지하는데 사용될 것을, 도 3에 도시된 회로가 일반적으로 요구한다는 것이다. 이러한 구성이 갖는 단점은 장치(148)가 도시된 바와 같이 접지로 직접 흐르는 상당한 양의 전류를 끌어당긴다는 것이다. 그 결과, 이 회로는 실제로 부가적인 전력을 소모하며, 이 부가적인 전력은 전력 소모를 줄이기 위한 이 회로의 목적을 이루지 못하게까지 할 수 있다.

특히, 장치(148)가 입력 전력을 감지하는 경우, 장치(148)는 그 입력 신호를 전류로 변환하며, 이 전류는 경로(136)를 통해 전류 미러(150)에 인가된다. 그로써, 장치(148)는 진행중인 전류를 끌어당겨서 배터리 수명을 줄인다.

게다가, 특정 실시예에서, 장치(148)는 장치(124)와 전류 미러(150)의 장치 와 비교하여 그 크기가 상당히 클 수 있다. 그 불균형적인 크기로 인해, 이것은 집적 회로 상에서 바람직스럽지 못한 넓은 공간을 소요하고, 크기에 비례하는 전류 소모가 보다 큰 관심사가 된다. 게다가, 장치(148)는 적절한 임피던스를 나타내는 바이어스 회로로부터 RF를 차단하는 부가적인 회로를 요구할 수도 있다.

이러한 해결책 및 기타 유사한 종래의 해결책에 대한 또다른 단점은 RF 신호가 장치(148)상에 존재한다는 것이다. 그로써, RF 신호는 전류 미러(150)에 제공되고, 제2 단의 바이어스 전류로 미러링될 전위를 갖는다. 일반적으로 이해되는 바와 같이, 증폭기 바이어스 신호에 RF 신호 컴포넌트를 갖는 것은 바람직스럽지 못하다. 그 결과, 부가적인 컴포넌트들이 이 RF 컴포넌트들을 필터링하고 제거하는데 필요할 수도 있다.

따라서, 전력 소모를 최소화하고, 그렇게 구성되면 선형 출력을 제공하고, 모든 출력 전력 송신 레벨을 통해 선형성 사양에 부합하는 전력 증폭기 회로에 대한 필요성이 당업계에 지속적으로 존재한다. 더욱이, 회로의 크기 및 복잡도를 최소화하는 것이 바람직하다.

본 명세서에 개시된 것은 입력 신호, 및 출력 전력을 결정하는 제어 신호를 추적하기 위해 하나 이상의 바이어스 신호들을 인가함으로써 증폭기 회로의 전력 소모를 줄이기 위한 방법 및 기기에 관한 것이다. 한 실시예에서, 하나 이상의 증폭기의 바이어스 레벨을 제어하기 위한 방법은, 전력 레벨을 갖는 입력 신호를 제1 증폭단 및 제1 바이어스 셀에 제공하거나 수신하는 단계를 포함한다. 이해되는 바와 같이, 제1 증폭 단은 입력 신호를 증폭시키도록 구성될 수 있다. 그런 다음, 입력 신호의 전력 레벨에 응답하여, 이 방법은 제1 바이어스 셀 내에 있는 회로를 사용하여, 제1 바이어스 셀 내에서 제1 바이어스 전류를 발생한다. 입력 신호의 전력 레벨이, 제1 바이어스 셀 모니터 내의 회로 또는 제1 바이어스 셀 모니터의 일부분을 이용하기 때문에, 부가적인 회로가 요구되지 않는다. 또한, 이 방법은 제1 바이어스 전류의 크기가 입력 신호의 크기에 비례하도록, 제1 바이어스 전류를 제1 증폭단에 제공한다.

이 방법이 증폭된 입력 신호를 수신하고 증폭하도록 구성된 제2 증폭단에 증폭된 입력 신호를 제공하는 단계와, 제1 바이어스 전류를 제2 바이어스 셀에 미러링하는 단계를 더 포함할 수도 있는 것을 추가로 고려할 수 있다. 제2 바이어스 셀은 제1 바이어스 전류의 크기, 입력 신호의 크기, 또는 이들 모두의 크기에 비례하는 크기를 갖는 제2 바이어스 전류를 발생하도록 구성될 수도 있다. 그런 다음, 제2 바이어스 전류는, 입력 신호의 크기를 추적하도록 제2 바이어스 전류의 크기를 인가하는 것이 전류 소모를 줄이도록 제2 증폭단에 제공될 수도 있다. 한 실시예에서, 제1 증폭단은 선형 영역에서 동작하도록 구성된 트랜지스터를 포함한다. 한 실시예에서, 제1 바이어스 전류 및 제2 바이어스 전류는 입력 신호의 전력 레벨을 추적하여 바이어스 전류 레벨을 입력 신호의 전력 레벨에 매칭할 수도 있다. 제1 증폭단이 포화 영역에서 동작하도록 구성된 트랜지스터를 포함할 수도 있고, 입력 신호는 제어 신호를 포함할 수도 있다는 것을 추가로 고려할 수 있다. 한 실시예에서, 제1 바이어스 셀 및 제2 바이어스 셀은 전류 미러 구성으로 구성된다.

또한, 본 명세서에 개시된 것은 입력 신호를 증폭하면서 전류 소모를 최소화하기 위한 전력 증폭기 회로에 관한 것이다. 한 실시예에서, 이 회로는 가변 전력 레벨을 갖는 입력 신호를 증폭하도록 구성된 증폭 트랜지스터와, 입력 신호를 증폭하는데 필요한 레벨로 바이어스 전류를 증폭 트랜지스터에 제공하기 위한 DC 바이어스 회로를 포함한다. 한 실시예에서, DC 바이어스 회로는 전류 미러 구성으로 구성되고, 이 전류 미러 구성은 입력 전력을 감지하여, 증폭 트랜지스터에 입력 신호의 전력에 비례하는 바이어스 전류를 제공한다.

이 회로의 한 구성에서는, 전류 미러 구성은 바이어스 전류를 하나 이상의 부가적인 증폭 트랜지스터에 미러링하고, 전류 스케일링 소자를 이용하여 추가로 구성된다. 예를 들어, 전류 스케일링 소자는 지수적으로 크기 조정을 수행하는 저항을 포함할 수도 있다. 한 실시예에서, 이 회로는 또한 과도한 바이어스 전류를 줄이거나 제거하는 소거 전류(cancellation current)를 발생하도록 구성된 소거 전류원을 이용하여 구성된다.

제어 신호가 전력 출력을 제시하는데 이용되는 환경에서는, 예를 들어 제어 신호의 크기에 기초하여 입력 신호를 증폭하면서 전류 소모를 최소화하는 전력 증폭기 회로가 개시된다. 한 실시예에서, 이 회로 또는 시스템은 제어 신호의 전력 레벨에 기초하여 입력 신호를 증폭하도록 구성된 증폭 장치를 포함한다. 또한, 이 회로의 일부분은 입력 신호를 증폭하는데 필요한 레벨로 바이어스 전류를 증폭 장치에 제공하기 위한 바이어스 회로로서, 이 바이어스 회로는 전류 미러 구성으로 구성되고, 이 전류 미러 구성은 제어 신호의 크기를 감지하여, 증폭 장치에 제어 신호의 크기에 비례하는 바이어스 전류를 제공한다.

이 회로의 한 변형에서, 전류 미러 구성은 바이어스 전류를 하나 이상의 부가적인 증폭 장치에 미러링한다. 게다가, 이 전류 미러 구성은 전류 스케일링 소자를 더 포함한다. 한 실시예에서, 이 회로는 과도한 바이어스 전류를 줄이거나 제거하는 소거 전류를 발생하고 전류 미러 구성에 제공하도록 구성된 소거 전류원을 더 포함한다.

제어 신호가 존재하는 경우, 하나 이상의 증폭 장치를 바이어스하기 위한 방법은 입력 신호를 수신하는 단계와, 제어 신호를 수신하는 단계를 포함할 수도 있다. 그러면, 상기 방법은 바이어스 회로를 이용하여 제어 신호를 검출하고, 이 제어 신호에 응답하여, 적어도 하나의 바이어스 신호를 생성한다. 또한, 이 방법은 적어도 하나의 증폭 장치에 입력 신호를 제공하고, 적어도 하나의 바이어스 신호를 이용하여 적어도 하나의 증폭 장치를 바이어스하는 단계를 제공하고, 바이어스 신호의 크기는 제어 신호의 크기를 추적하여 입력 신호의 증폭을 가능하게 하도록 적어도 하나의 증폭 장치의 충분한 바이어스를 생성하도록 한다.

한 실시예에서, 바이어스 신호는 바이어스 전류를 포함하고, 증폭 장치는 포화 상태에서 동작한다. 이 방법은 제2 바이어스 신호를 생성하기 위해 적어도 하나의 바이어스 신호를 복사하는 단계 및 스케일링하는 단계를 더 포함할 수도 있다. 대안으로, 또는 부가적으로, 이 방법은 또한 전류 소거 장치를 이용하여 과도한 바이어스 전류를 소거하는 단계를 더 포함할 수도 있다. 한 실시예에서, 입력 신호는 RF 신호를 포함한다.

본 발명의 다른 시스템들, 방법들, 특징들 및 장점들이 이하의 도면들 및 상세한 설명에 의해 당업자에게 명백하게 되거나 될 것이다. 이와 같은 부가적인 시스템들, 방법들, 특징들 및 이점들 모두가 상세한 설명 내에 포함되고, 본 발명의 범위내에 있으며, 첨부된 청구의 범위에 의해 보호된다.

도 1은 무선 통신 장치에서 사용되는 예시적인 환경의 블록도를 나타낸 도면이다.

도 2는 기지국에서 사용되는 예시적인 환경의 블록도를 나타낸 도면이다.

도 3은 종래의 바이어스 부스트 회로의 블록도를 나타낸 도면이다.

도 4는 본 명세서에 개시된 바이어스 제어 시스템의 예시적인 실시예에 대한 블럭도를 나타낸 도면이다.

도 5는 바이어스 제어 시스템의 예시적인 실시예에 대한 회로도를 나타낸 도면이다.

도 6은 고정 입력 전력 환경에서 사용되도록 구성된 전류 감소 회로에 대한 다른 실시예를 나타낸 도면이다.

도면들의 컴포넌트들은 크기가 반드시 일정한 비율로 도시된 것은 아니며, 대신에 본 발명의 원리를 나타내기 위해 강조된 부분도 있다. 도면들에서, 유사한 도면 부호는 상이한 도면에 걸쳐서 대응하는 부분을 명시한다.

도 1은 본 발명을 이용하는 제1 예시적인 환경에 대한 블럭도를 나타낸다. 도 1에 도시된 예시적인 환경은 무선 통신 장치를 포함하지만, 이것은 사용되는 수많은 가능한 예시적인 환경들 중 하나일 수 있다는 것을 주목해야 한다. 통신 분야 및 다른 사용 분야 모두를 포함하는 다양한 다른 환경에서 본 발명의 사용을 발견할 수 다는 것을 고려할 수 있다.

도 1에 도시된 무선 통신 장치의 실시예는 내부 전자 기기를 보호하고 선택적으로 둘러싸도록 구성된 외부 하우징(104)을 포함한다. 안테나(108)는 착신 신호를 수신하고, 발신 신호를 송신한다. 이 안테나(108)는 상기 외부 하우징(104)의 내부 또는 외부에 위치할 수 있다. 듀플렉서(112)는 안테나(108)에 접속하여, 이 듀플렉서(112)로부터 윗쪽 경로로 도시된 바와 같이 착신 신호를 수신 기기에 라우트하고, 발신 신호를 이 안테나에 라우트한다.

듀플렉서(112)는 수신 기기에 접속하여(윗쪽 경로), 수신된 신호들을 저잡음 증폭기(LNA)(116)에 라우트하고, 이 저잡음 증폭기(LNA)(116)는 특정 주파수 대역내에 있는 신호의 전력 레벨을 후속 기기가 처리하기에 적당한 레벨로 증가시키도록 구성된다. LNA(116) 출력은, 예를 들어 대역 통과 필터링 또는 무선 채널의 영향을 완화시키기 위한 처리와 같은, 부가적인 필터링 또는 처리를 수행하도록 구성될 수 있는 필터(120)에 접속한다.

필터링 이후에, 믹서(124)(다운컨버터로서 알려짐)가 신호 발생기(128)로부터의 신호와 수신된 신호를 함께 처리한다. 믹서(124)는 반송파 주파수로 수신된 신호를, 역시 반송파 주파수인 신호 발생기(128)로부터의 신호와 함께 곱함으로써, 기저대역 신호를 추출하도록 구성될 수 있다. 잘 이해되는 바와 같이, 믹서(124)는 희망 기저대역 신호를 출력한다.

믹서(124)로부터의 출력은, 착신 기저대역 신호를 수신하고 처리하도록 구성된 기저대역 프로세서 및 제어기(140)에 제공된다. 한 실시예에서, 기저대역 프로세서 및 제어기(140)는 착신 신호를 디지털 포맷으로 변환하고, 이 디지털 신호를 처리하여 스피커(144)에 제공되는 아날로그 신호를 생성한다. 대안으로, 디지털 신호가 데이터 포트(148)에 직접 제공될 수도 있다. 이 실시예에서, 기저대역 프로세서 및 제어기(140)는 동작을 동기화하기 위해서 신호 발생기(128)와 통신한다.

또한, 기저대역 프로세서 및 제어기(140)는 하나 이상의 키들 또는 버튼들과 같은 사용자 인터페이스(152), 및 텍스트, 그래픽, 또는 기타 사용자에 대한 정보를 디스플레이하도록 구성된 디프플레이(156)와 데이터를 통신하도록 구성된다.

발신 신호를 송신하기 위해서, 기저대역 프로세서 및 제어기(140)는 마이크로폰(160)으로부터의 발신 신호 또는 데이터 포트(148)로부터의 디지털 데이터를 수신할 수도 있다. 발신 신호를 수신하면, 기저대역 프로세서 및 제어기(140)는 발신 정보를 기저대역 신호 내로 처리하여 이 기저 대역 신호를 믹서(164)(업컨버터로서 언급될 수도 있음)로 출력한다. 믹서(164)는 기저대역 신호를 희망 반송파 주파수인 신호 발생기(128)로부터의 입력과 곱한다. 결과 발신 신호는 반송파 주파수로 변조된 기저대역 신호를 포함하고, 필터(168)에 의한 필터링 및 처리되며, 또한 듀플렉서(112)를 통과한 후에 안테나(108)에 의한 전송에 적합한 전력 레벨로 전송하기 위해 전력 증폭기(172)에 의한 증폭된다.

도 2는 본 발명을 이용하는 제2 예시적인 환경에 대한 블럭도를 나타낸다. 도 2는 도 1과 수많은 유사점을 공유하므로, 도 1과 다른 측면만을 상세하게 다룰 것이다. 도 2는 하나 이상의 통신 장치와 통신하도록 구성된 기지국(208) 또는 비모바일 통신 장치에 관한 것이다. 기지국 통신 시스템(208)을 나타낼 수도 있는 이 구성에서, 기저대역 프로세서 및 제어기(140)는 네트워크 인터페이스(204)와 통신한다. 이 네트워크 인터페이스(204)는 기저대역 프로세서 및 제어기(140)로부터 하나 이상의 신호들 또는 패킷 기반 데이터를 수신하도록 구성될 수도 있다. 하나 이상의 신호들 또는 패킷 기반 데이터는 컴퓨터 네트워크, 인터넷, PSTN, 또는 전화 네트워크, 데이터 네트워크, 또는 셀룰러 시스템과 인터페이스하는 기타 매체를 위한 출력이다. 기지국(208)으로서 구성된 경우, 도 2에 도시된 시스템은, 예를 들어 핸드폰으로부터 육상 회선으로의 전화 통화와 같은 이동 전화 통화의 완성을 용이하게 한다. 이런 통화들은 대개 기지국(208)의 네트워크 인터페이스(204)를 통해 완성된다.

도 3은 종래의 증폭 바이어스 부스트 회로의 회로도를 나타낸다. 도 3과, 도3에 도시된 실시예에 연관된 단점들은 배경기술에 전술하였으므로, 도3에 관해서는 다시 기술하지 않는다.

도 4는 본 명세서에 개시된 바이어스 제어 설계의 예시적인 실시예에 대한 블럭도이다. 이것은 오직 하나의 가능한 예시적인 실시예일뿐, 이하의 청구의 범위는 이 특정한 실시예에 한정되는 것으로 고려되어서는 안된다. 입력(404)은 매칭 모듈(408)에 접속하고, 매칭 모듈(408)은 차례로 제1 증폭단(412)에 접속한다. 입력(404)은 임의의 업스트림 처리기 또는 입력 신호를 제공하도록 구성된 신호 발생 장치에 접속할 수도 있다. 이 실시예에서, 매칭 모듈(408)은 전력 전달을 최대화하고 불필요한 반사를 최소화하기 위해, 입력과 제1 증폭단 사이의 임피던스 매칭을 수행하도록 구성된다. 특정 설계 파라미터에 따라서, 매칭 모듈이 필요하지 않을 수도 있다는 것을 고려할 수 있다.

제1 증폭단(412)은 수신된 신호의 전력 레벨을 증가시키도록 구성된 하나 이상의 증폭기들을 포함한다. 증폭기는 일반적인 것이여서, 제1 증폭단(412)에 대해 상세하게 기술하지 않는다. 제1 증폭단(412)은 제1 바이어스 셀(416)에 의해서 바이어스 된다. 제1 바이어스 셀(416)은 전압원(V)에 접속하고, 제1 증폭단(412)을 위해 충분한 전력 자원을 생성한다.

제1 증폭단(412)의 출력은 제2 증폭단(420)에 결합한다. 제2 증폭단(420)은 제1 증폭단(412)과 유사하게 구성될 수도 있다는 것을 고려할 수 있다. 또한, 제1 증폭단(412)은 저잡음 증폭단을 포함하고, 제2 증폭단(420)은 높은 이득 레벨을 획득하도록 구성될 수도 있다는 것을 고려할 수 있다. 제2 증폭단(420)은 제2 바이어스 셀(424)에 의해 바이어스 되고, 제2 바이어스 셀(424)은 또한 전압원(V)에 접속한다. 한 실시예에서, 전압원(V)은 배터리를 포함한다. 제2 증폭단(420)의 출력은, 제2 증폭단(420) 및 안테나와 같은(이에 한정된 것은 아님) 후속 기기 사이의 임피던스를 매칭하도록 구성된 매칭 모듈(428)에 제공된다.

전류 조정기(436)가 도시된 바와 같이 제1 바이어스 셀(416)과 제2 바이어스 셀(424) 사이에 상호연결 된다. 한 실시예에서, 전류 조정기(436)는 희망하는 동작을 달성하기 위해 바이어스 셀들(416, 424)의 전류를 변형하거나 크기 조정하도록 구성된다. 한 실시예에서, 전류 조정기(436)는 제1 바이어스 셀(416)로부터 제2 바이어스 셀(424)로 흐르는 신호를 크기 조정한다. 한 실시예에서는, 스케일링이 선형이지만, 또 다른 실시예에서는 스케일링이 자연적으로 비선형이거나 지수적일 수 있거나, 또 다른 방식으로 이뤄진다. 전류 조정기(436)의 선택적인 사용은 전력 출력 레벨에 대한 특정한 요건에 맞춰진 바이어싱을 달성한다.

동작 중에, 입력(404)에 제공된 신호는 매칭 모듈(408)을 통해 제1 증폭 단(412)에 제공된다. 또한, 신호는 제1 바이어스 셀(416)에도 제공된다. 입력 신호에 응답하여, 제1 바이어스단은 그 바이어스 레벨을 조정하여, 제1 증폭단을 위해 입력 신호에 맞추진 레벨로 바이어스를 설정한다. 예를 들어, 낮은 입력 전력 레벨의 경우, 바이어스 레벨은 낮은 레벨로 유지될 수 있고, 높은 입력 전력 레벨의 경우, 제1 증폭단(412)의 바이어스 레벨은 이에 따라 증가될 수도 있다. 바이어스 레벨은 전류, 전압을 포함할 수 있고, 자연적으로 직류 또는 교류일 수 있다. 이런 방식으로, 제1 증폭단에 대한 바이어스 레벨은 입력 신호를 추적하여(특히, 낮은 입력 전력 레벨에서), 시스템의 필요조건에 부합하기 위한 충분한 바이어스를 유지하면서, 동시에 전력 소모를 최소화한다.

유사한 원리들이 제2 증폭단(420)의 동작에 적용된다. 한 실시예에서, 제1 바이어스 셀(416)과 제2 바이어스 셀(424)은 전류 미러 구성으로 구성되어, 제2 바이어스 셀의 바이어스는 제1 바이어스 셀의 바이어스에 관련되거나 비례한다. 그 결과, 제1 바이어스 셀(416)에 의해 수행되는, 입력 전력 레벨의 추적은 제2 바이어스 셀(424) 내로 미러링될 수도 있다. 이것은 제2 바이어스 셀(424)이 입력 신호 의 전력 레벨에 기초하여 제2 증폭단의 요건에 맞춘 제2 증폭단(420)에 대한 바이어스 전류를 생성하는 것을 가능하게 한다. 그 결과, 제2 증폭단이 갖춰져 있다면, 그 제2 증폭단에서 전력 소모의 감소가 또한 실현된다.

동작에 대한 실시예에서, 전류 조정기(436)는 제1 바이어스 셀(416)과 제2 바이어스 셀(424) 사이의 비율을 맞추거나 조정하여, 제2 증폭단(420)의 적절한 바이어스 레벨을 획득한다. 예를 들어, 이러한 상황은 제1 증폭단(412)의 바이어스가 요구되고, 신호의 입력 전력이 충분하게 추적되지만, 제2 증폭단(420)은 낮은 입력 전력 레벨에서만 정확하게 바이어스되는 경우에 발생할 수 있다. 그리하여, 전류 조정기(436)는 예를 들어, 비선형 변형 또는 스케일링 비율을 이용함으로써, 희망하는 선형성을 유지하기 위해 높은 입력 전력 레벨에서 제2 바이어스 셀(424)에 의해 발생된 바이어스 전류를 조정하도록 구성될 수도 있다. 다른 실시예에서는, 다른 구성을 사용할 수도 있다.

도 5는 본 명세서에 개시된 바이어스 제어 설계의 예시적인 실시예에 대한 회로도를 나타낸다. 이 예시적인 실시예에서, 회로는 특히, 낮은 입력 전력에서 이하에 기술되는 바이어스 제어 기능성을 이용하여, 전력 증폭기의 전체 전류 소모를 줄이기 위해 시도한다.

도시된 바와 같이, 입력(560)은 증폭될 신호를 수신하고, 그 신호를 입력 매칭 모듈(550)에 제공한다. 상기 입력 매칭 모듈(550)은 DC 차단 소자를 포함할 수도 있다. 전술한 바와 같이, 입력 매칭 모듈(550)은 장치들 사이의 희망 임피던스를 구축하기 위해 입력 매칭을 수행한다. 입력 매칭 모듈(550)의 출력은 입력 신호 를 증폭하도록 구성된 제1 증폭단 장치(542)와, 이 실시예에서는 하나 이상의 트랜지스터들과 하나의 저항을 포함하고 있는 제1 바이어스 셀(564)에 제공된다. 제1 바이어스 셀(564)은 전압원(Vcc)에 접속한다. 제1 증폭단 장치(542)는, 이 실시예에서 전류 미러의 일부를 포함하는 제1 바이어스 셀(564)에 접속하고, 이 제1 바이어스 셀(564)에 의해 바이어스 된다.

제1 증폭단 장치(542)의 출력은 제2 증폭단 장치(510)에 제공된다. 또한, 제2 증폭단 장치(510)는, 이 제2 증폭단 장치를 바이어스하도록 구성된 제2 바이어스 셀(570)에 접속한다. 제2 바이어스 셀(570)은 하나 이상의 트랜지스터들과 장치(524)와 노드(520)를 포함하며, 이들 모두는 이하에 더욱 상세하게 기술될 것이다. 또한, 제2 바이어스 셀(570)은 도시된 바와 같이 전압원(Vcc)에 접속한다. 제2 증폭단 장치(510)의 출력은 임피던스 매칭을 수행하도록 구성된 출력 매칭 모듈(554)에 접속한다. 출력 매칭 모듈(554)의 대면은 출력(574)으로서 구성된다.

전류 조정기(552)는 도시된 바와 같이 제1 바이어스 셀(564) 및 제2 바이어스 셀(570)에 접속한다. 전류 조정기(552)는 도시된 바와 같이 전류 미러 구성, 또는 일반적으로 본 명세서에서 기술되는 바와 같이 수행하는 기타의 회로 구성으로 구성될 수 있다. 전류 조정기(552)는 이 회로에 의한 전류 소모를 줄이는 소거 전류를 발생하도록 구성된 소거 전류원(500)을 선택사항으로 더 포함할 수도 있다. 특히, 소거 전류원(500)으로부터의 전류는 트랜지스터(542) 및 전류 미러(564)의 기준 트랜지스터에 의해 요구되는 대기 베이스 전류와 동일한 전류를 발생한다. 전류원(500)의 존재는, 전류 조정기(552)에 의해 감지되고 미러링되는 전류가 제1 증 폭단[트랜지스터 (542)]의 대기 상태에 독립적임을 보장한다. 그러므로, 전류 조정기(552)에 의해 감지되고 미러링되며, 결국 전류 미러(570)에 제공되는 전류는 오직 RF 전력 레벨 변화의 결과이다. 전류 조정기(552)의 동작은 이하에 더욱 상세하게 기술된다.

일부는 도시되고 일부는 도시되지 않은 부가적인 컴포넌트들이 도 5의 구성을 완성하여 당업자에 의해 이해되는 바와 같이 동작할 수 있게 한다. 당업자는 기본 전자 회로 동작에 익숙하다고 가정하고, 이제, 이하 설명은 본 발명의 한 예시적인 실시예에 초점을 맞춰 제공된다. 특히, 이 실시예의 증폭 장치(542)는 주로 그리고 통상적으로 전력 증폭단으로서 기능하는 NPN 장치를 포함한다. 다른 실시예에서, 증폭 장치(542)는 NPN 장치 이외의 장치를 포함할 수도 있다. 또한, 증폭 장치(542)는, 이 증폭 장치에 전달되는 입력 전력을 감지한다. 이 감지는 증폭 장치(542)의 베이스에서 발생하고, 그 결과 증폭 장치(542)는 입력 전력 신호를 전류 신호로 즉, 증폭 장치(542)의 베이스에서 베이스 전류로 변환한다. 이 실시예에서, 증폭 장치(542)에 의해 생성된 베이스 전류 신호는 입력 전력에 비례한다.

증폭 장치(542)의 베이스가 입력 전력을 추적하기 때문에, 노드(560)를 통한 제1 바이어스 셀(564)의 출력 전류도 또한 입력 전력을 추적하거나, 입력 전력에 비례한다. 따라서, 입력 전력이 증가할수록, 제1 바이어스 셀(564)에 의해 제공되는 바이어스 전류량도 증가한다. 반대로, 입력 신호의 전력 레벨이 감소할 경우, 제1 바이어스 셀(564)로부터의 바이어스 전류도 또한 감소한다. 이런 방식으로, 증폭 바이어스 포인트는 최소값 또는 최적값으로 고정되고, 모든 입력 전력 레벨 및 송신 전력 레벨에서 전체 전류 소모는 감소된다.

마찬가지로, 증폭 장치(542)의 바이어스는 또한 전류 조정기(552) 및 제2 바이어스 셀(570)을 통해 제2 증폭단(510)의 바이어스에 링크된다. 전류 조정기(552)는 제1 바이어스 셀(564) 및 제2 바이어스 셀(570)과 함께 장치(542)에 의해 생성된 베이스 전류인 입력 전류를 감지하여, 그 입력 전류에 비례하는 출력 전류를 노드(562)에 제공한다. 따라서, 장치(542)에 의해 입력 전력을 감지하는 것은 또한 제2 증폭단 장치(510)의 바이어스도 제어한다. 특히, 노드(560)를 통한 전류는 전류 조정기(552)를 통해 제2 바이어스 셀(570)에 미러링된다.

이제, 제2 바이어스 셀(570) 및 제2 증폭단(510)에 초점을 맞추면, 장치(524)의 컬렉터에 흐르는 전류는 대략 노드(520)에 흐르는 전체 전류와 동일하다. 그러므로, 장치(524)의 컬렉터를 통해 흐르는 전류는 장치(524) 및 전류 조정기(552)의 조합된 행동으로 인해서 입력 전력에 의존적이다. 도 5에 도시된 실시예에서는, 장치들(510 및 524)은 NPN 타입의 장치이지만, 다른 실시예들에서는, 이와 다른 타입의 장치들이 사용될 수도 있다.

제2 증폭단 장치(510)(이 실시예에서는 전력 증폭 트랜지스터)의 콜렉터를 통해 흐르는 대기 전류가 장치(524)의 콜렉터를 통해 흐르는 전류에 비례하므로, 장치(510)의 대기 전류는 입력 전력에 의존적이다. 일반적으로, 본 명세서에서 사용되는 대기 전류라는 용어는, 어떠한 입력 신호도 증폭기에 제공되지 않는 경우에(또는 낮은 레벨의 신호가 증폭기에 제공되는 경우에) 증폭기의 전류 소모를 의미하는 것으로 정의된다. 또한, 대기 전류는 DC 동작 포인트로서 언급될 수도 있 다. 한 실시예에서는, 최대 송신 전력에서 선형성에 부합하도록 높은 레벨에서 대기 전류를 고정하는 대신에, 회로는 증폭기의 바이어스 신호가 입력 전력을 추적하도록 구성되어 대기 전류도 또한 입력 신호를 추적하여, 신호가 없거나 소량의 입력 신호가 제공되는 경우에 전류 소모를 상당히 줄인다. 게다가, 종래 기술과 비교하여, 모든 송신 전력 레벨에서 전류 소모가 줄어든다.

장치(510)의 콜렉터를 통해 흐르는 대기 전류가 입력 전력에 의존적인 것은, 전력 증폭기가 통상적으로 표준 전력 증폭기에 의해 소모되는 전류보다 적은 전류를 소모할 수 있음을 의미하기 때문이다(특히, 낮은 입력 전력에서). 전류 조정기(552)의 사용으로, 부가적인 전류를 추가로 줄일 수도 있다.

전술한 바와 같이, 전류 조정기(552) 내에 있는 장치의 토폴로지는 제2 바이어스 셀(570)에 의해 발생된 전류를 크기 조정하도록 맞춰질 수도 있다. 이런 방식으로, 도 5의 회로에서 오직 제2 단계의 바이어스만이 입력 전력을 따른다.

선택사항으로 전류 조정기(552)를 구현하는 실시예는 입력 전력의 함수로써 전류 조정기의 출력 전류의 변화 비율을 가속할 수 있다.

저항 R(580)의 값을 조정함으로써, 변화 비율(즉, 지수적 변화 비율 또는 비선형 변화 비율)은 제2 증폭단(510)의 바이어스 요건에 부합하면서, 또한 최대 송신 전력보다 낮은 전력에서 전력 소모를 최소화하도록 조정될 수도 있다. 그러므로, 이 구현은 입력 전력 레벨, 송신 전력 레벨에서 각각, 또는 이 두 레벨에서 모두 최소 전류량을 소모하는 것을 확실하게 한다.

간단한 비교에 기초하여, 본 명세서에 설명된 방법 및 기기들은 도 3의 시스 템과 유사한 것으로 고려될 수도 있다. 도 3에 도시된 "동적 바이어스 부스트" 구현과는 달리, 본 명세서에 제시된 구현은 임의의 명시적인 입력-전력 감지 회로를 요구하지 않는다. 이것은 적은 수의 컴포넌트들을 요구한다는 이점이 있고, 적은 수의 컴포넌트들은 차례로 저비용이고, 소형이며, 덜 복잡한 구현을 의미한다. 게다가, 전력으로 구동되는 컴포넌트들 수의 감소는 또한 도 3의 시스템과 비교하여 전력을 덜 소모하게 된다. 일반적으로, 본 명세서에 기술된 시스템은 도 3의 시스템과 비교하여 컴포넌트들을 제거하면서 동시에 더 좋은 성능을 달성한다.

더욱이, 본 명세서에 기술된 방법 및 기기들은 노드(520)에 제공되는 출력 전류량을 최적화하기 위해서 전류 조정기(552)를 사용하도록 구성될 수 있다. 이러한 능력은 도 3의 시스템에는 빠져있다. 전류 조정기(552)의 사용하여, 전력 소모는 더욱 감소될 수 있으며, 선형성 및 출력 전력에 대한 사양에 부합할 수도 있고, 이들 모두가 행해질 수도 있다.

도 3의 시스템과 비교하여 본 명세서에 기술된 시스템 및 방법의 또 다른 이점들은, 본 명세서에 기술된 방법 및 기기들의 한 실시예에서 입력 전력에 의존적인 전류만이 전류 소모를 줄이는 노드(520)에 제공된다. 도 3의 시스템에서, 제1 단의 크기 조정된 대기 전류량의 일부가 제2 단의 대기 전류에 나타난다. 도 3의 시스템에서 이러한 부가적인 제2 단의 대기 전류는 과도하고 불필요하다. 결국, 이 과도한 전류 컴포턴트는 저전력에서 절약할 수 있는 전류의 양을 제한한다.

또한, 본 명세서에 나타나고 주장되는 구현은 대기 전류 오프셋 소거 전류원(500)을 이용하여 구성될 수도 있고, 이것은 도 5의 예시적인 실시예에서 전류 조정기(552) 내에 있다. 대기 전류 오프셋 소거 네트워크 즉, 장치(500)는 제1 단(542)으로부터 제2 단(510)으로 미러링되는 과도하고 불필요한 대기 전류를 제거한다. 불필요한 전류를 제거하는 것은 다양한 전력 레벨에서 소모되는 전류를 추가로 줄인다. 도시된 바와 같이, 전류 미러(564)의 크기 조정된 복사본이 파선(570) 내에 존재한다. 전류 미러(564)의 복사본에서 베타-헬퍼 트랜지스터의 콜렉터는 전류 조정기(552)에 도시된 트랜지스터와 마찬가지로 PNP 전류 미러에 접속된다. 그러나, 이 별도의 PNP 전류 미러는 저항(580)을 포함하지 않고, 역시 전류원(500)도 포함하지 않는다. 전류 미러(564)의 복사본은 전류 미러(564)에서 베타-헬퍼 트랜지스터의 콜렉터를 통해서 흘러야하는 대기 전류를 측정하도록 동작한다. 측정된 대기 전류는 방금 전술된 별도의 PNP 전류 미러에 의해 감지되어 미러링된다. 별도의 PNP 전류 미러의 미러링된 출력 전류는 전류 조정기(552) 내에 제공되고, 전류원(500)에 의해 표시된다.

도 6은 고정 입력 전력 환경에서 사용되기 위해 구성된 전류 감소 회로의 다른 실시예를 나타낸다. 도 5와 비교해서, 유사한 소자는 도면 부호로 나타낸다. 도 5에 도시된 예시적인 실시예는 전력이 변하는 입력 신호를 갖는 환경에서 사용되는 것으로 고려할 수 있다. 입력 신호의 전력 레벨이 변하는 이러한 예시적인 환경은 CDMA 통신 표준을 포함한다. 이와 달리, 도 6에 도시된 실시예는 고정 전력 레벨의 입력 신호를 갖는 환경에서 사용하는 것이 매우 적합하다. 이 예시적인 실시예는 GMSK 유형의 통신 표준을 이용하여 사용될 수도 있다. 물론, 이러한 특정한 통신 표준들은 본 명세서에 기술된 방법 및 기기들 그리고 이러한 특정한 예시적인 표준 에 한정되지 않는 청구의 범위에 대한 이해를 돕기위해 제공된 것이다. 이하의 설명은 본 발명의 이해에 도움을 주는 도 6의 양태 및 컴포넌트에 초점을 맞춘다. 도시될 수 있지만 설명되지 않은 부가적인 컴포넌트들은 당업자라면 이해할 것이므로 상세하게 설명하지 않는다.

도 6에 도시된 예시적인 실시예에서, 입력(600)은 출력 신호의 희망하거나 의도하는 전력 레벨을 나타내는 제어 신호를 수신하도록 구성된 전력 제어 입력을 포함한다. RF 입력(612)은 제1 증폭단(604)의 일부분이다. 제2 증폭단(616)은 도시된 바와 같이 제1 증폭단(604)에 접속한다. 제2 증폭단(616)은 전류 추적 모듈(620)을 통해 접속한다. 이 실시예에서, 전류 추적 모듈(620)은 전류 미러 구성으로 구성된 장치(M2) 및 장치(M3)를 포함한다. 전류 추적 모듈(620)은 이하에서 더욱 상세하게 설명한다.

바이어스 모듈(624)은 입력(600) 상의 제어 신호를 수신하도록 구성된 하나 이상의 장치들을 포함하고, 전술한 다른 컴포넌트들, 장치들 또는 유닛들에 출력을 제공한다. 바이어스 모듈(624) 및 전류 추적 모듈(620)은 전압원(Vcc)에 접속한다. 게다가, 일부는 도시되고 일부는 도시되지 않은 다수의 다른 컴포넌트들은, 이 실시예의 일부분으로서 당업자에 의해 이해될 것이다.

동작 중에, 입력(600) 상의 제어 신호는 미러링되어 전류 신호(I_ref2)를 생성한다. 이 전류 신호(I_ref2)는 아날로그 제어 신호로서 고려될 수도 있다. 그 결과, 전류 신호(I_ref2)가 감소되면, I_c2 또한 감소되며, 이것은 차례로 제2 단계 유닛의 이 득을 줄인다. 이런 방식으로, 전력 증폭기의 출력 전력이 입력(600) 상의 제어 신호에 기초하여 제어된다.

이 실시예의 전류 소모를 줄임으로써 효율성을 최대화하기 위해서, 전류 신호(I_ref2)는 최적의 바이어스 상관관계를 생성하려는 노력의 일환으로 I_c1 이거나, I_c1으로부터 유도된다. 도 6에 도시된 예시적인 실시예에서, I_c1은 I_b1과 베타값의 곱으로 설정될 수 있고, 여기서 베타값은 회로 또는 장치의 전류 이득으로서 정의된다. 그러면, 신호 I_b1은 미러링되어 I_ref2를 발생하고, 선택사항으로 전류 추적 모듈(620)에 의해서 크기 조정될 수도 있다.

특히, 장치들(M2 및 M3)은 I_b1을 미러링하고 선택사항으로 크기 조정하는 전류 미러로서 구성된다. 실제로, 베이스 전류(I_b1)는 장치(M2)를 통하여 흐른다. I_b1의 미러링으로 인해, 새로운 최적의 I_ref2가 생성된다. 그 결과, 증폭단의 바이어스는 입력(600) 상으로 수신된 제어 신호를 추적하거나, 상기 제어 신호에 의해 제어된다. 그리하여, 제어 신호의 크기가 작은 경우, 바이어스가 감소되고, 제어 신호의 크기가 증가하면, 바이어스 레벨도 또한 증가하여 선형성 및/또는 출력 전력 요건에 부합한다.

도 6에 도시된 예시적인 실시예에서, 시스템은 선형 영역이 아닌 포화 영역에서 동작할 수도 있는 것으로 고려할 수 있다. 전술한 바와 같이, 도3의 시스템과 비교하면, 장치(148)가 제거되어, 필요한 장치들의 수 및 회로의 크기를 줄일 수 있다. 게다가, 도3의 시스템과 비교하고, 최대 전력 출력을 위한 바이어스 전류를 설정하는 다른 종래의 구현과 비교하면, 전력을 소모하는 장치(148)를 제거함으로써 장치가 최대 전력보다 낮은 전력에서 동작하는 기간 동안에도 전류 소모를 줄인다.

이런 다양한 실시예들 및 청구의 범위로부터 벗어나지 않는 다른 실시예들을 시행하여, 출력 전력 레벨 지시자가 생성되거나 수신되는 동작의 방법들이 발생한다. 출력 전력 레벨 지시자는 희망하거나 의도하는 출력 전력 레벨을 나타내는 신호를 포함한다. 예를 들어, 출력 전력 레벨 지시자는 입력 신호 또는 제어 신호 중 어느 하나, 또는 기타 신호 또는 지시자를 포함할 수도 있다. 바이어스 제어 시스템은 이 출력 전력 레벨 지시자를 검출하거나 이용하여, 전류 신호 또는 전압 신호, 또는 전류, 전압 신호 모두와 같은 하나 이상의 바이어스 신호들을 발생한다. 한 실시예에서, 출력 전력 레벨 지시자는 이 하나 이상의 바이어스 신호들의 값을 제어한다. 따라서, 제어 신호, 입력 신호, 또는 다른 요소의 증가로 인해 출력 전력 레벨 지시자가 증가하는 경우, 바이어스 신호도 또한 보다 큰 출력 신호의 발생을 조절하고 허용하기 위해 증가한다. 반대로, 출력 전력 레벨 지시자가 감소하는 경우, 바이어스 신호도 또한 감소한다. 이런 방식으로, 바이어스 레벨이 입력 신호 또는 제어 신호에 매칭하도록 맞춰지기 때문에, 전류 소모가 감소된다. 입력 신호 또는 제어 신호는 검출될 수도 있고 또는 회로의 토폴로지로 인해서, 희망하는 바이어스 신호를 끌어당기거나 발생하기 위해 미러링되고, 크기 조정되고, 변형되고 또는 다른 방법으로 변환될 수도 있다.

한 실시예에서, 출력 전력 레벨 지시자가 생성되거나 수신된다. 출력 전력 레벨 지시자는 희망하거나 의도하는 출력 전력 레벨을 나타내는 신호를 포함한다. 예를 들어, 출력 전력 레벨 지시자는 입력 신호 또는 제어 신호 중 어느 하나, 또는 일부 다른 신호 또는 지시자를 포함할 수도 있다. 시스템은 이 출력 전력 레벨 지시자를 검출하거나 이용하여, 전류 신호와 같은 하나 이상의 바이어스 신호들을 발생한다. 그 결과, 출력 전력 레벨 지시자는 이 하나 이상의 바이어스 신호들의 값을 제어한다. 따라서, 제어 신호, 입력 전력 레벨, 또는 다른 요소의 증가로 인해 출력 전력 레벨 지시자가 증가하는 경우, 바이어스 신호도 또한 보다 큰 출력 신호의 발생을 조절하기 위해 증가한다. 반대로, 출력 전력 레벨 지시자가 감소하는 경우, 바이어스 신호도 또한 감소한다. 하나 이상의 증폭단의 바이어스 레벨을 실제 또는 의도된 출력 전력 레벨로 매칭하는 것은, 낮은 입력 전력 레벨 또는 낮은 출력 전력 레벨에 대해 바이어스 레벨이 감소되어 전류 소모를 줄일 수 있으므로, 전력 소모를 줄인다. 이러한 방식으로, 바이어스 레벨이 제어 신호 또는 실제 입력 신호에 기초하여 제어될 수 있는 희망하는 출력 신호의 요건에 매칭하도록 맞춰지기 때문에, 전력 소모가 감소된다.

본 명세서에 도시된 다양한 실시예들 및 구현들이 다양한 다른 장치들 또는 소자들을 이용하여 구현될 수도 있음을 더 주의해야 하며, 이하의 청구의 범위는 본 명세서에 도시된 특정한 설계들 또는 특정한 소자들의 사용으로 제한되지 않는다. 이 실시예들은 설명과 예시를 목적으로 제공된 것이다. 예를 들어, NPN 또는 PNP 트랜지스터로서 도시된 특정 소자들은 FET 또는 NMOS 트랜지스터를 이용하여 구현될 수도 있고, FET로 도시된 다른 소자들은 또 다른 소자들로 대체될 수 있다. 따라서, 임의의 장치는 최적의 성능을 달성하기 위해서 임의의 다른 유형의 장치로 대체될 수 있다. 이 설계는 당해 기술 및 당업자의 이해 내에서 변경될 수 있다.

본 발명의 다양한 실시예들이 기술되었지만, 보다 많은 실시예들 및 구현들이 본 발명의 범위 내에서 가능하다는 것을 당업자라면 명백히 이해할 것이다.

Claims (25)

1. 하나 이상의 증폭기들의 바이어스 레벨을 제어하기 위한 방법으로서,

   전력 레벨을 갖는 입력 신호를 제1 증폭단 - 상기 제1 증폭단은 상기 입력 신호를 증폭하도록 구성됨 - 및 제1 바이어스 셀에 제공하는 단계와;

   상기 입력 신호의 상기 전력 레벨에 응답하여, 상기 제1 바이어스 셀을 사용하여, 상기 제1 바이어스 셀 내에서 제1 바이어스 전류를 발생하는 단계와;

   상기 제1 증폭단에 상기 제1 바이어스 전류 - 상기 제1 바이어스 전류의 크기는 상기 입력 신호의 크기에 비례함 - 를 제공하는 단계와;

   상기 증폭된 입력 신호를 수신하고 증폭하도록 구성된 제2 증폭단에 상기 증폭된 입력 신호를 제공하는 단계와;

   전류 소모를 줄이기 위해서 소거 전류를 발생하는 단계와;

   상기 제1 바이어스 전류를 제2 바이어스 셀 - 상기 제2 바이어스 셀은, 상기 제1 바이어스 전류의 크기, 상기 입력 신호의 크기, 또는 상기 제1 바이어스 전류의 크기 및 상기 입력 신호의 크기 모두와 소거 전류에 의해 결정되는 크기를 갖는 제2 바이어스 전류를 발생하도록 구성됨 - 에 미러링하는 단계와;

   상기 제2 바이어스 전류를 상기 제2 증폭단에 제공하는 단계

   를 포함하는 바이어스 레벨 제어 방법.
2. 제1항에 있어서, 상기 제1 증폭단은 선형 영역에서 동작하도록 구성된 트랜지스터를 포함하는 것인, 증폭기들의 바이어스 레벨 제어 방법.
3. 제1항에 있어서, 상기 제1 바이어스 전류 및 상기 제2 바이어스 전류는 상기 입력 신호의 상기 전력 레벨을 추적하여, 상기 바이어스 전류 레벨을 상기 입력 신호의 전력 레벨에 매칭하는 것인, 증폭기들의 바이어스 레벨 제어 방법.
4. 제1항에 있어서, 상기 제1 증폭단은 포화 영역에서 동작하도록 구성된 트랜지스터를 포함하고, 상기 입력 신호는 제어 신호를 포함하는 것인, 증폭기들의 바이어스 레벨 제어 방법.
5. 제1항에 있어서, 상기 제1 바이어스 셀 및 상기 제2 바이어스 셀은 전류 미러 구성으로 구성되는 것인, 증폭기들의 바이어스 레벨 제어 방법.
6. 입력 신호를 증폭하면서 전류 소모를 최소화하기 위한 전력 증폭기 회로로서,

   제1 증폭된 신호를 발생하기 위해 가변 전력 레벨을 갖는 입력 신호를 증폭하도록 구성된 제1 증폭기와;

   상기 입력 신호를 증폭하는데 필요한 레벨로 제1 바이어스 전류를 상기 제1 증폭기에 제공하기 위한 제1 바이어스 회로 - 상기 제1 바이어스 회로는 전류 미러 구성으로 구성되고, 상기 전류 미러 구성은 입력 전력을 감지하여 상기 제1 증폭기에 상기 입력 신호의 전력에 비례하는 제1 바이어스 전류를 제공함 - 와;

   제2 증폭된 신호를 발생하기 위해 상기 제1 증폭된 신호를 증폭하도록 구성된 제2 증폭기와;

   소거 전류를 발생하도록 구성된 전류 조정기와;

   상기 제1 증폭된 신호를 증폭하는데 필요한 레벨로 제2 바이어스 전류를 상기 제2 증폭기에 제공하기 위한 제2 바이어스 회로 - 상기 제2 바이어스 회로는 전류 미러 구성으로 구성되고, 상기 전류 미러 구성은 상기 입력 신호의 전력에 비례하는 제2 바이어스 전류를 발생함 -

   를 포함하고, 전류 소모를 줄이기 위해서 상기 제2 바이어스 전류로부터 상기 소거 전류가 차감되는 것인, 전력 증폭기 회로.
7. 제6항에 있어서, 상기 전류 미러 구성은 전류 스케일링 소자를 더 포함하는 것인, 전력 증폭기 회로.
8. 제7항에 있어서, 상기 전류 스케일링 소자는 지수적으로 크기 조정을 수행하는 저항을 포함하는 것인, 전력 증폭기 회로.
9. 제6항에 있어서, 상기 전류 조정기는 과도한 바이어스 전류를 줄이거나 제거하는 소거 전류를 발생하도록 구성된 소거 전류원을 포함하는 것인, 전력 증폭기 회로.
10. 제9항에 있어서, 상기 소거 전류원은 트랜지스터를 포함하는 것인, 전력 증폭기 회로.
11. 입력 신호를 증폭하면서 전류 소모를 최소화하기 위한 전력 증폭기 회로로서,

    가변 전력 레벨을 갖는 입력 신호를 증폭하도록 구성된 증폭 트랜지스터;

    상기 입력 신호를 증폭하는데 필요한 레벨로 바이어스 전류를 상기 증폭 트랜지스터에 제공하기 위한 DC 바이어스 회로와;

    과도한 바이어스 전류를 줄이거나 제거하는 소거 전류를 발생시키도록 구성된 소거 전류원

    을 포함하고, 상기 DC 바이어스 회로는 전류 미러 구성으로 구성되고, 상기 전류 미러 구성은 입력 전력을 감지하여 상기 증폭 트랜지스터에 상기 입력 신호의 전력에 비례하는 바이어스 전류를 제공하고, 상기 전류 미러 구성은 상기 바이어스 전류를 하나 이상의 부가적인 증폭 트랜지스터에 미러링하고, 상기 전류 미러 구성은 전류 스케일링 소자를 더 포함하는 것인, 전력 증폭기 회로.
12. 제11항에 있어서, 상기 전류 스케일링 소자는 지수적으로 크기 조정을 수행하는 저항을 포함하는 것인, 전력 증폭기 회로.
13. 삭제
14. 제11항에 있어서, 상기 소거 전류원은 트랜지스터를 포함하는 것인, 전력 증폭기 회로.
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제

Images