KR101006350B1 - 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법 - Google Patents

어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법 Download PDF

Info

Publication number
KR101006350B1
KR101006350B1 KR1020090034956A KR20090034956A KR101006350B1 KR 101006350 B1 KR101006350 B1 KR 101006350B1 KR 1020090034956 A KR1020090034956 A KR 1020090034956A KR 20090034956 A KR20090034956 A KR 20090034956A KR 101006350 B1 KR101006350 B1 KR 101006350B1
Authority
KR
South Korea
Prior art keywords
circuit board
probe head
probe
board block
pin
Prior art date
Application number
KR1020090034956A
Other languages
English (en)
Other versions
KR20090096582A (ko
Inventor
송광석
송지은
한창석
Original Assignee
송광석
주식회사 엠아이티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송광석, 주식회사 엠아이티 filed Critical 송광석
Priority to KR1020090034956A priority Critical patent/KR101006350B1/ko
Publication of KR20090096582A publication Critical patent/KR20090096582A/ko
Application granted granted Critical
Publication of KR101006350B1 publication Critical patent/KR101006350B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755Material aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 발명은 반도체소자 검사장치로 사용되는 프로브블록의 조립체로서 정열판을 다양한 구성으로 조합하여 프로브핀을 정밀하게 고정하고, 프로브블록과 다층회로기판을 조합으로 하는 웨이퍼검사용 프로브헤드 조립체 구성에 관한 것이다.
조합정열판, 중간접촉정열판, 십자정열판, 지지판

Description

어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법 {Advanced Probe cards and method of constitution the Probe head assembly thereof}
반도체칩 검사장치로 사용되는 프로브카드의 프로브헤드 교체작업을 용이하게 함과 아울러 정열판을 신속하고 용이하게 조립할 수 있도록 한 웨이퍼검사용 프로브카드와 프로브헤드 조립체에 관한 것이다. 반도체칩은 EDS(Electrical Die Sorting)공정을 거쳐서 정상칩과 불량칩으로 선별하여 정상칩만이 패키징되는 것이다. 상기 EDS공정은 프로브카드(Probe Card)의 침부를 반도체칩의 전극패드에 접촉시켜 전기적신호를 인가하여 전기신호에 대응하는 응답 전기신호를 디텍션(Detection)하여 정상 및 비정상 유무를 확인하는 공정이다.
또한, 프로브헤드가 대형화됨에 따라서 프로브블록을 조합으로 다양하게 프로브카드를 제조하는 것이다.
주지하는 바와 같이, 최근에 반도체칩은 회로가공선폭은 나노기술가공으로 협피치화(Fine Pitch)되어 초고집적화 되어 감에 따라 전극패드의 수가 증가하여 이를 검사할 수 있는 수 만개의 프로브핀이 조립되는 프로브헤드가 요구되고 또한, 전극패드 사이즈도 가로 60um 세로 60um 이하로 점점 축소화가 진행 되어가고 있다.
이에따라, 프로브핀의 X축,Y축의 포지션 정렬이 더욱 정밀하고 Z축 평탄도는 미세한 프로브헤드를 조립하여야 한다. 종래의 반도체칩 검사용 프로브카드는 한판으로 된 고다층 세라믹기판에 프로브핀을 조립하여 검사대상이 되는 반도체칩의 전극패드에 접촉되는 구조로 이루어져 있다. 상기 고다층 세라믹기판에 프로브핀이 조립된 것을 프로브헤드라 한다. 상기 고다층 세라믹기판의 한판 면적 크기가 가로6인치와 세로6인치에는 대각선으로 19um 표면 평탄변형이 발생되고 있는 것을 도시한 것이다. 상기 고다층 세라믹기판 한판의 면적의 크기가 가로8인치와 세로8인치 이상으로 제조시에는 세라믹소재의 수축과 팽창으로 표면평탄도 문제가 더욱크게 발생될 것이다. 이와같이 한판으로 된 고다층 세라믹기판에 프로브핀이 조립되어진 프로브헤드는 고온 검사시에는 고다층 세라믹기판의 표면 평단변형으로 프로브카드의 프로브헤드가 웨이퍼에 접촉시에 프로브헤드는 평탄변형 있는 영역부분에 따라 어느 한편이 웨이퍼에 먼저 접촉된다. 이렇게 먼저 접촉되는 영역의 웨이퍼상의 반도체칩의 패드들은 접촉마크가 크고 길게 되고 나중에 접촉되는 영역의 웨이퍼상의 반도체칩의 패드들은 접촉마크가 작고 짤게 되어 검사가 불안정하게 되는 문제점이 발생된다. 이러한 문제가 해결되지 않은 프로브헤드는 향후 12인치 이상의 웨이퍼에 형성된 반도체 전체 칩들을 한번에 검사 시에는 불안정 검사 문제가 더욱 발생 될 것이다. 다른 종래의 웨이퍼 검사용 프로브핀바의 조립체은 상부프로브핀에 상부정열부재를 구성하여 웨이퍼 컨텍시 문제되는 상부프로브핀의 X축, Y축 정열도와 Z축 평탄도를 개선하였으나, 회로기판블록이나 인쇄회로기판에 지그재그 배설된 통전전극 패드랜드에 접촉하는 하부프로브핀은 접촉이 제대로 안되어 접촉성 검사 불량이 발생되고 있다. 상기의 종래의 웨이퍼 검사용 프로브핀바의 조립체에 상부정열판에는 하부정열판을 구성하여 하부프로브핀이 회로기판블록 또는 중간기판부재와 인쇄회로기판의 통전전극 패드랜드에 접촉 불량성으로 인한 문제를 감소시키고, 또한 다층회로기판에는 중간접촉정열판을 구성하여 중간접촉핀이 다층회로기판과 인쇄회로기판을 안정된 접합과 정밀한 조립을 행할 수 있도록 요구되고 있는 실정이다. 또한 회로기판블록에서는 하부프로브핀의 접촉방법에 따라 회로기판블록의 통전전극구조는 다양하게 요구되고 있고, 회로기판블록이 길이가 길어짐에 고온검사시 변형 되는 문제을 상기 회로기판블록에 상, 하로 열순환 하는 열순환홀과 좌, 우로 열순환하는 열순환홀이 요구되고 있는 실정이다.
한편, 검사비용의 절약요구에 부응하기 위하여 한번에 웨이퍼상의 반도체칩 전체를 동시에 검사할 수 있는 프로브카드가 요구되고 있다.
예컨대, 1장의 12인치 웨이퍼상의 반도체칩 전체를 동시에 검사할 수 있는 반도체칩은 메모리소자일 경우 수 천개의 칩이 형성되어 있는 것으로서 이를 한번에 검사할 수 있는 프로브카드의 프로브핀은 수 만개가 프로브헤드에 조립될 것이고, 프로브카드는 대형화가 되는 추세에 따라 정열판을 다양한 조합으로 하는 구성과 다층회로기판의 조합으로 프로브헤드의 표면평탄도 문제을 해결하여 대형화 되는 프로브헤드 조립체을 제공하는데 있는 것이다.
최근의 프로브카드는 대구경화 된 12인치웨이퍼를 한번에 검사가 요구되는데 1판으로 된 다층회로기판(MLC=트랜스포머)는 8인치 이상사이즈부터 사이즈가 커서 다층회로기판(MLC) 재질에 회로패턴 구현이 열평창과 수축문제와 전극패드 평탄도 차이문제로 개발이 잘 안되어 공급이 원활하지 않는 실정이다.
또한, 웨이퍼 사이즈는 대구경화 되여 프로브카드도 대형화 되여 프로버 장비에 장착에 어려움이 있고 장착된 프로브카드는 웨이퍼칩 검사시 프로버 장비상 에서 장착기울기가 있어 장비상에서 발생되어진 기울기는 프로브카드의 검사헤드가 웨이퍼에 접촉시 순간기울기에 프로브헤드는 좌측과 우측중 어느 한편이 웨이퍼에 먼저 접촉된다.
이렇게 먼저 접촉되는 영역의 웨이퍼상의 반도체칩의 패드들은 접촉마크가 크고 길게 되고 나중에 접촉되는 영역의 웨이퍼상의 반도체칩의 패드들은 접촉마크가 작고 짤게 되어 검사가 불안정하게 되는 문제점이 발생된다.
이러한 문제가 해결되지 않은 프로브카드는 향후 12인치 이상의 웨이퍼에 패 턴이 형성된 반도체 전체 칩들을 한번에 검사 시에는 상기 불안정 문제가 더욱 발생 될 것이 예상된다.
한편, 본 출원인에 의해 제10-0799237 출원 등록된 웨이퍼 검사용 프로브핀과 프로브핀바의 조립체를 통해서 상부프로브핀에 상부정열부재를 구성하여 웨이퍼 컨텍시 문제되는 X축,Y축 정밀도와 Z축 평탄도를 개선하였으나, 회로기판블록이나 인쇄회로기판에 지그재그 배설된 통전전극 패드랜드에 접촉하는 하부프로브핀은 접촉이 제대로 안되어 접촉성 검사 불량이 발생되고 있다.
본 발명의 목적은 하부정열판을 구성하여 하부프로브핀이 회로기판블록 또는 중간기판부재와 인쇄회로기판의 통전전극 패드랜드에 접촉 불량성으로 인한 문제를 감소시키는 것이다.
본 발명의 다른 목적은 상기의 종래기술에서 문제점으로 지적되고 있는 사항을 해소하기 위하여 제안된 것으로서 중간접촉정열판을 추가로 구성하여 중간접촉핀이 회로기판블록 또는 다층회로기판과 인쇄회로기판을 안정된 접합과 정밀한 조립을 행할 수 있도록 하고, 프로브핀과 정열판을 다양한 조합방법과 다양한 프로브헤드 조립체 구성방법 및 정열판의 제조방법을 제공하는데 있는 것이다.
본 발명의 다른 목적은 회로기판블록의 통전전극을 음각패드, 범프, 패드랜드, 비아홀 등 다양한 구조로 형성하고, 회로기판블록에 상, 하로 열순환 하는 개구홀과 통공개구볼트와 좌, 우로 순환하는 열순환홀을 형성하고, 단열 및 방열재를 도포하여 회로기판블록 열변형을 감소시키는 것이다.
본 발명의 또 다른 목적은 십자정열판을 구성하여 정열돌기를 사방형으로 부 가하여 비메모리, 퓨전메모리 등과 같은 반도체인 Conventional Perimeter, Area Array 배열패드를 검사 할수 있는 프로브카드를 제조할 수 있는 것이다.
즉, 전극패드가 반도체칩 사방에 배설된 반도체를 십자정열판에 멤스 프로브핀으로 조립된 프로브헤드를 구현하여 비메모리 반도체를 멀티파라로 검사할 수 있는 프로브카드를 제조할 수 있는 것이다.
한편, 대형화 웨이퍼를 검사 할수 있는 프로브카드 시대적 요구는
1.프로브핀에 탄성흡수기능이 있는 3세대 프로브핀으로 하고 리페어가 쉽고 웨이퍼 전체를 한번에 검사를 할 수 있어야하며, 열팽창에 대응되는 프로브카드 구조물로 제작 되어야 하는 것이다.
2.프로브핀 X축,Y축 포지션 정밀도가 ± 5um 이내로 조립되는 것이 바람직한 것이다.
즉, 전극패드 중심에서 X축,Y축 포지션 정밀도가 10% 이내로 되고, 스크러브 접촉마크 크기는 일정하고 더 작게, 접촉마크 위치도 동일위치에 접촉되며, 접촉 깊이는 얕게 할수록 좋으며 바람직하게는 2500옹스트롬 이하이다. 또한, 접촉 밀림길이는 X10um, Y15um, 침압은 오버드라이브 50um에 2g 이 바람직하며 프로브카드는 가볍워야 한다.
즉, 종래의 프로브카드보다 더욱 정밀하게 조립된 프로브카드로 열팽창이 작은 소재, 프로브카드 무게는 더 가볍게, 리페어는 더 쉽게 되는 진보성이 향상 되어야 한다.
3.다층회로기판 소재는 성형할 때 소결시 수축율이 작은 웨이퍼와 열팽창계 수가 같은 재질인 Silicon 또는 Quartz 또는 Glass의 소재를 사용하여 내층에 배선패턴을 부가하여 적층 성형하는 것이다.
4.프로브카드의 대형화에 따른 일체형 다층회로기판과 블록형 회로기판 블록으로 구조물을 구성하여 프로브헤드를 조합으로 조립된 프로브카드를 제조하는 것이다.
회로기판블록은 배선패턴이 내장된 다층으로 되어 있고, 상기 회로기판블록 통전전극은 음각패드 또는 범프 또는 양각패드로 형성하고, 상기 회로기판블록 재질은 세라믹이나 인쇄회로기판 제조용 재질에서 선정할 수 있는 것이다.
상기 회로기판블록과 프로브카드 구조물 소재는 노출된 외표면에 단열 및 방열재를 도포하여 회로기판블록과 구조물 소재에서 단열과 열확산을 저감할 수 있는 것이다.
그리고, 프로브카드 구조물인 프로브헤드프레임과 정열부재연결바과 보강판의 재질은 인바(Invar), 슈퍼인바, 코바, 노비나이트, SKD11, 질화알미늄판(AIN), 질화계소판(Si3N4), 탄화계소판(SIC), 실리콘계소판(SiO2)중에서 어느 하나를 선정하여 성형하며 외표면에 절역막이 코팅되는 것이다.
그리고, 다층회로기판 소재를 문제점으로 지적 되고있는 것을 해소하기 위하여 다층회로기판 소재를 성형할 때 소결시 수축율이 작은 웨이퍼와 열팽창계수가 같은 재질인 Silicon 또는 Quartz 또는 Glass의 소재를 사용하여 내층에 배선패턴을 부가하여 적층성형하고 상기 다층회로기판을 Multi Layer Silicon(MLS), Multi Layer Quartz(MLQ), Multi Layer Glass(MLG)중에서 어느 하나를 선정하여 제조하여 Multi Layer Ceramic(MLC)으로 제조할때 세라믹이 고온에서 소결시에 발생하는 배선패턴 단락과 대형화에 따른 표면평탄도등 문제점에 대응 할수 있는 다층회로기판을 제조하여 MLS, MLQ, MLG를 일체형 다층회로기판 또는 다수개의 블록형 다층회로기판으로 조립하여 반도체칩 검사용도에 따라 선정하여 프로브헤드로 조립할 수 있는 것이다.
또한, 프로브카드의 대형화에 따라 프로브헤드는 한판크기의 일체형 다층회로기판과 다수개로되는 블록형 회로기판블록으로 정열판을 구성하여 프로브헤드가 조합으로 조립된 프로브카드를 제조하는 것이다.
상부정열판과 회로기판블록 사이에 상부정열판연결바을 구성하고 회로기판블록과 하부정열판 사이에 하부정열판연결바를 구성하여 회로기판블록으로부터 분리구조로하여 사용도중에 프로브핀이 파손되는 경우에 파손된 정열판만을 분리하여 이를 신속하게 교체할 수 있는 구조를 갖는 프로브핀과 정열판 조합방법과 프로브헤드 조립체 구성방법으로 조립된다.
또한, 프로브블록을 다양한 구성으로 조합하여 프로브카드를 제조 할수 있는 것이다.
그리고, 다층회로기판 소재를 Silicon, Quartz, Glass 중에서 어느 하나를 선정하여 배선패턴이 부가된 다층으로 적층 성형하여 다층회로기판 제조상 문제점을 해소하고 검사용도에 따라 프로브헤드를 일체형과 블록형으로 선정하여 조립하는 프로브카드를 제조할 수 있는 것이다.
본 발명은 상술한 실시예에 한정되는 것이 아니라 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
[제1실시예]
본 발명의 실시예1을 첨부된 도 1a 및 도 1b 및 도 1c 및 도 1d에 의하여 설명하면 다음과 같다.
실시예1의 프로브카드(200)의 전체적인 구성은 도 1a에 도시되어있는 바와 같이, 프로브헤드 조립체가 조합형으로 양단부에는 다수개의 회로기판블록(15)과 중앙부에는 다층회로기판(75)으로 구성되어 이루어진 것이다.
상기 프로브헤드 조립체는 양단부 상단에는 상부프로브핀(5)과 상기 상부프로브핀(5)을 고정하는 상부정열판(10)과 양단부 중앙단에는 상기 상부정열판(10)과 연결되는 회로기판블록(15)과 양단부 하단에는 상기 회로기판블록(15)의 하면의 통전패드에 접촉되는 하부프로브핀(20)과 상기 하부프로브핀(20)을 고정하는 하부정열판(25)으로 구성되어 프로브헤드프레임(90) 내부에 장착되며 하부프로브핀(20)이 인쇄회로기판(100)에 배설된 패드랜드(108)에 접촉으로 통전되어 반도체칩의 이상 여부를 검사하는 것이다.
그리고, 상기 프로브헤드 조립체의 중앙부 상단에는 프로브핀(35)과 상기 프로브핀(35)을 접합하여 통전되는 다층회로기판(75)과 중앙부 하단에는 상기 다층회로기판(75)과 연결되는 중간접촉정열판(55)으로 구성되는 것이다.
상기 중간접촉정열판(55)의 정열돌기에 중간접촉핀(54)을 고정하여 상기 중간접촉핀(54)의 상부접합핀과 하부접합핀이 다층회로기판(75)과 인쇄회로기판(100)에 배설된 패드랜드(108)에 접촉하여 통전되는 것이다.
도 1b에서와 같이, 상부프로브핀(5)의 지지부(2)에 형성된 정합홈(2a)은 상부정열판(10)에 형성된 정열돌기(7)가 상면으로 돌출되면 정합홈(2a)은 지지부(2) 하측에 형성되어 정합홈(2a)이 상부정열판(10)의 정열돌기(7)와 정합되어 고정되는 것이다.
또한, 상기 지지부(2)의 중앙 일단에 형성되어있는 접합부(3)는 상부정열판(10)의 개구된 삽입홈(6)에 삽입되어 상기 접합부(3)의 단면이 회로기판블록(15)상면에 지그재그로 배설된 음각패드(18a)에 접합하게 된다.
그리고, 하부프로브핀(20)을 구성하는 지지부(22)에서 상부로 연장된 상부접합부(21)는 회로기판블럭(15) 하면의 지그재그로 배설된 음각패드(18b)에 접합하여 통전되고 지지부(22)에서 하부로 연장된 하부접합부(23)는 인쇄회로기판(100)에 배설된 패드랜드(108)에 접합하여 결합된다.
그리고, 상부정열판(10)과 회로기판블록(15) 사이에 상부정열판연결바(12a)을 구성하고 회로기판블록(15)과 하부정열판(25) 사이에 하부정열판연결바(12b)를 구성하여 상부정열판(10)과 상부정열판연결바(12a)을 회로기판블록(15)에서 분리구조로 하여 사용도중에 상부프로브핀(5)이 파손되는 경우에 파손된 상부정열판(10)과 상부정열판연결바(12a)만을 분리하여 이를 신속하게 교체할수 있는 구조를 갖는 것이다.
상기 상부정열판연결바(12a)과 하부정열판연결바(12b)사이즈는 회로기판블록 형 이거나 다층회로기판 일체형으로 성형 할수 있는 것이다.
<<회로기판블록>>
도 1c에서와 같이, 회로기판블록(15)의 배선패턴 통전전극은 음각패드 형상으로 되는 것이다. 상부정열판의 하부에 연결되는 상기 회로기판블록(15)의 상면 내측에는 상기 상부정열판에 길이방향으로 일열로 개구된 삽입홈과 동일선상에서 지그재그로 음각패드(18a)가 형성된 구조로 이루어진 것이다.
또한, 상기 회로기판블록(15)의 하면 내측에는 하부정열판에 길이방향으로 지그재그 배열 개구된 삽입홈과 동일선상 하면에 음각패드(18b)가 형성된 것으로 이루어진 것이다.
상기 회로기판블록(15)의 양단에는 개구홀(19)이 형성되여 있으며 상기 회로기판블록(15)에 형성된 개구홀(19)에 개구볼트(99)로 프로브헤드프레임(미도시)과 체결하는 것이다.
상기 회로기판블록(15)은 길이방향으로 측면에는 등간격으로 지지돌기부(17)가 형성되여 있으며 상기 지지돌기부(17)에는 수직 관통된 개구홀(19)이 형성되여 있는 것이다. 상기 회로기판블록(15)의 지지돌기부(17)는 이웃한 회로기판블록(15)의 지지돌기부(17)와 서로 지지하여 열변형에 의한 회로기판블록(15)의 휨을 방지하고 또한, 상기 지지돌기부(17)에 형성된 개구홀(19)은 인쇄회로기판(미도시)과 회로기판블록(15)의 지지돌기부(17)를 동일선상으로 수직 관통하여 내부가 개구된 개구볼트(99)로 개구홀(19)에 체결하면 인쇄회로기판(미도시)으로부터 들뜸을 방지할 수 있는 것이다.
그리고, 보강판(미도시)과 인쇄회로기판(미도시)은 상기 지지돌기부(17)에 형성된 개구홀(19)에 개구볼트(99)로 일괄체결 되는 것이다.
또한, 상기 회로기판블록(15)의 개구홀(19)과 인쇄회로기판(미도시)에 등간격으로 동일수직선상으로 다수개 형성된 관통개구을 개구볼트(99)로 체결하는 것이며 상기 개구볼트(99)는 내부가 개구된 통공(99a)이 형성되어 개구된 통공(99a)이 고온 검사시에 상기 회로기판블록(15)이 열을받아 인쇄회로기판(미도시)에서 처짐을 줄이는 상하로 순환하는 열순환 통공(99a)이 되는 것이다.
상기 회로기판블록(15)은 측면에는 등간격으로 다수개의 지지돌기부(17)가 형성되고, 상기 지지돌기부(17)에는 수평선상으로 열순환홀(16)이 형성되여 있어, 상기 열순환홀(16)은 고온 검사시에 상기 회로기판블록(15)이 열을 받아 발생되는 변형을 줄이기 위하여 좌우로 순환하는 열순환홀(16)이 되는 것이다.
상기 회로기판블록(15)의 양단과 지지돌기부(17)에는 체결홀(98)이 형성되있는 것이다.
상기 회로기판블록(15)은 음각패드(18a,18b) 통전전극 부분만 제외하고 노출된 외표면에 단열 및 방열재(96)가 도포되어 있는 것이다.
상기 회로기판블록(15)에 도포된 단열 및 방열재(96)층은 고온 검사시 회로기판블록(15)의 열변형을 저감시킨다.
상기 회로기판블록(15)은 세라믹이나 PCB로 성형 할수 있으며 배선패턴(18c)이 내장된 다층으로 되어 있다.
<<다층회로기판>>
도 1d에서와 같이, 다층회로기판(75)의 상층은 프로브핀(35)이 접합하는 상부통전전극패드(76a)가 형성되고, 내층에는 통전배선패턴(76c)이 부가되어 다층으로 적층 성형되고, 하층은 하부통전패드(76b)가 형성된 것이며, 다층회로기판(75) 소재는 웨이퍼와 열팽창계수가 같은 재질인 실리콘(Silicon) 또는 이와 비슷한 석영(Quartz) 또는 유리(Glass)의 소재를 사용하여 내층에 통전배선패턴을 부가하여 적층 성형하는 것이다. 상기 다층회로기판(75)은 다층실리콘기판(Multi Layer Silicon=MLS), 다층석영기판(Multi Layer Quartz=MLQ), 다층유리기판(Multi Layer Glass=MLG) 중에서 어느 하나를 선정하여 제조하여 다층세라믹기판(Multi Layer Ceramic=MLC)으로 제조할 때 세라믹이 고온에서 소결시에 발생하는 통전배선패턴 단락과 대형화에 따른 표면 평탄도등 문제점에 대응할 수 있는 다층회로기판(75)으로 제조하는 것이다. 상기 MLS, MLQ, MLG를 일체형 다층회로기판 또는 다수개의 블록형 다층회로기판으로 성형하여 반도체칩 검사 용도에 따라 다층회로기판을 선정하여 프로브헤드로 조립할 수 있는 것이다.
<<정열판연결바>>
도 7a에서와 같이, 상부정열판연결바(12a)는 상면에 중합체(94)(폴리머탄성체)가 도포되여 있다.
상기 상부정열판연결바(12a) 상면에 도포된 중합체(94)는 상부정열판에 고정된 상부프로브핀이 압력을 받아을 때 완충역활을 하여 상부정열판이 손상되는 것을 방지하는 것이다.
<<프로브헤드프레임>>
도 8b에서와 같이, 프로브헤드프레임(90)은 원형으로 된 형상으로 상단, 중앙단, 하단을 조각으로 분리하여 고온으로 검사시 밀패된 프로브헤드프레임(90) 내부에 발생된 열을 분리부에서 외부로 배출되어 열팽창을 줄일 수 있고 프로브카드를 가볍게 할 수 있다.
상기 프로브헤드프레임(90)은 상단조각(90a)과 중앙단조각(90b)과 하단조각(90c)으로 구비되는 것이다. 또한, 중앙단조각(90b)은 프로브헤드프레임(90) 사이즈에 따라 다수개 조각으로 형성될 수 있는 것이다.
상기 프로브헤드프레임(90)의 중앙에는 다수개의 회로기판블록(15)이 배치되고, 상기 프로브헤드프레임(90)의 양단에는 다층회로기판(75)이 배치된 구성을 보여주는 것이다
실시예 1 내지 실시예4의 상부정열판(10)과 하부정열판(25)은 다수개로 형성되는 것이다.
실시예 1 내지 실시예4의 프로브헤드프레임(90,91,92)과 정열판연결바(12a,12b,61)과 보강판의 재질은 인바(Invar), 슈퍼인바, 코바, 노비나이트, SKD11, 질화알미늄판(AIN), 질화계소판(Si3N4), 탄화계소판(SIC), 실리콘계소판(SiO2)중에서 하나을 선정하여 성형하고 외표면에 절역막이 코팅되어진 것이다.
실시예 1 내지 실시예4의 프로브헤드프레임(90,91,92)과 정열판연결바(12a,12b,61)과 보강판은 절연막이 코팅된 외표면에 단열 및 방열재(96)가 도포되어 도포된 단열 및 방열재(96)는 고온 검사시 열변형을 저감시킨다.
[제2실시예]
본 발명의 실시예2은 첨부된 도 2a 및 도 2b 및 도 2c에 의하여 설명하면 다음과 같다. 본 발명 실시예2의 프로브카드(300)의 전체적인 구성은 도 2a에 도시되어 있는 바와 같이, 프로브헤드 조립체의 양단부에는 프로프핀(35)과 상기 프로브핀(35)을 고정하는 다층회로기판(75)과 상기 다층회로기판(75)과 연결되는 중간접촉정열판(55)으로 구성되며 또한, 상기 프로브헤드 조립체의 중앙부에는 상부프로브핀(5)과 상부정열판(10)과 회로기판블록(30)과 하부프로브핀(20)과 하부정열판(25)으로 구성되는 것이다.
상기 프로브헤드 조립체은 중앙부 상단에는 상부프로브핀(5)이 고정된 상부정열판(10)과 중앙부 중앙단에는 회로기판블록(30)이 그리고, 중앙부 하단에는 하부프로브핀(20)이 고정된 하부정열판(25)으로 구성되어 프로브헤드 프레임(91) 내부에 장착되며 하부프로브핀(20)이 인쇄회로기판(100)에 배설된 패드랜드(108)에 접촉으로 통전되어 반도체칩의 이상 여부를 검사하는 것이다.
또한, 상기 프로브헤드 조립체의 양단부 상단에는 프로브핀(35)과 상기 프로브핀(35)을 접합하여 고정하는 다층회로기판(75)과 양단부 하단에는 상기 다층회로기판(75)과 연결되는 중간접촉정열판(55)과 상기 중간접촉정열판(55)에 고정되는 상부접합핀과 하부접합핀이 일체로된 중간접촉핀(54)으로 인쇄회로기판(100)에 배설된 패드랜드(108)에 중간접촉핀(54)의 하부접합핀이 접촉하여 통전되는 것이다
도 2b에서와 같이, 상부정열판(10)과 회로기판블록(30) 사이에 상부 정열판연결바(12a)을 구성하고 상기 회로기판블록(30)에서 상부정열판(10)과 상부정열판연결바(12a)을 분리구조로 하여 사용도중에 상부프로브핀(5)이 파손되는 경우에 파손된 상부정열판(10)과 상부정열판연결바(12a)만을 분리하여 이를 신속하게 교체할 수 있는 구조를 갖는 것이다.
삭제
도 2c에서와 같이, 회로기판블록(30)의 배선패턴 통전전극은 범프(28a,28b) 형상으로 되는 것이다. 상기 회로기판블록(30)의 상면 내측에는 상부정열판(미도시)에 길이방향으로 일열로 개구된 삽입홈과 동일선상에서 지그재그로 범프(28a)가 형성된 구조로 이루어진 것이다.
상기 회로기판블록(30)의 하면 내측에는 하부정열판(미도시)에 길이방향으로 지그재그 배열 개구된 삽입홈과 동일선상 하면에 범프(28b)가 형성된 구조로 이루어진 것이다.
상기 회로기판블록(30)은 길이를 12인치로 성형할시 길이가 길어짐에 상기 회로기판블록(30)이 휨이 발생 할수 있고 고온조건 검사시는 인쇄회로기판으로부터 상기 회로기판블록(30) 하면이 들뜸 현상이 발생될 수 있다.
상기 들뜸 문제를 해소 하기위해 상기 회로기판블록(30)의 길이방향으로 측면에 등간격으로 지지돌기부(17)와 개구홀(19)을 형성하고 상기 지지돌기부(17)좌측과 우측은 상기 회로기판블록(30)과 이웃한 회로기판블록(30)이 서로 지지하여 열변형에 의한 변형을 방지하는 것이고 또한, 상기 지지돌기부(17)에 형성된 개구홀(19)은 인쇄회로기판(미도시)과 상기 회로기판블록(30)의 지지돌기부를 동일선상으로 수직 관통하여 내부가 개구된 개구볼트(99)로 개구홀(19)에 체결하면 상기 인쇄회로기판(미도시)으로 부터 들뜸을 방지할 수 있는 것이다.
그리고, 상부보강판(미도시)과 상기 인쇄회로기판(미도시)과 상기 지지돌기부(17) 저면의 개구홀(19)에 개구볼트(99)로 일괄체결 되는 것이다.
또한, 상기 회로기판블록(30)과 상기 인쇄회로기판(미도시)에 등간격으로 동일 수직선상으로 다수개 형성된 개구홀(19)은 개구볼트(99)로 체결하며 상기 개구볼트(99)는 내부가 개구된 통공(99a)이 형성되어 개구된 통공(99a)이 고온 검사시에 상기 회로기판블록(30)이 상기 인쇄회로기판에서 처짐을 줄이는 상 하로 순환하는 열순환 통공(99a)이 되는 것이다.
상기 회로기판블록(30)은 측면에 등간격으로 다수개 형성된 열순환홀(16)은 고온 검사시에 회로기판블록(30)이 열변형을 줄이기 위한 좌 우로 순환하는 열순환홀(16)을 형성하는 것이다.
상기 회로기판블록(30)은 범프(28a,28b) 통전전극 부분만 제외하고 노출된 외표면에 단열 및 방열재(96)가 도포되어 있는 것이다.
상기 회로기판블록(30)에 도포된 단열 및 방열재(96)는 고온 검사시 상기 회로기판블록(30)의 열변형을 저감시킨다.
상기 회로기판블록(30)은 양단에 프로브헤드프레임과 체결하는 개구홀(19)을 부가하여 개구볼트(99)로 체결한다.
상기 회로기판블록(30)의 양단과 지지돌기부(17)에는 체결홀(98)이 형성되있는 것이다.
상기 회로기판블록(30)은 세라믹이나 PCB로 성형 할수 있으며 배선패턴(28c)이 내장된 다층으로 되어 있다.
<<정열판연결바>>
도 7b에서와 같이, 하부정열판연결바(12b)는 상면에 단열 및 방열재(96)가 도포되여 있다.
상기 하부정열판연결바(12b) 상면에 도포된 단열 및 방열재(96)은 하부정열판(25)에 고정된 하부프로브핀(20)이 압력을 받아을 때 완충 역할을 하여 하부정열판(10)이 손상되는 것을 방지하며 방사열을 저감시키는 것이다.
<<프로브헤드프레임>>
도 8a에서와 같이, 프로브헤드프레임(91)은 원형으로 된 형상으로 상단, 중앙단, 하단을 조각으로 분리하여 고온으로 검사시 밀패된 프로브헤드프레임(90) 내부에 발생된 열을 분리부에서 외부로 배출되어 열팽창을 줄일 수 있고 프로브카드를 가볍게 할 수 있다.
상기 프로브헤드프레임(91)은 상단조각(91a)과 중앙단조각(91b)과 하단조각(91c)으로 구비되는 것이다. 또한, 중앙단조각(91b)은 프로브헤드프레임(91) 사이즈에 따라 다수개 조각으로 형성될 수 있는 것이다.
상기 프로브헤드프레임(91) 중앙단에 다층회로기판(75)이 배치되고, 상기 프로브헤드프레임(91) 양단에는 다수개의 회로기판블록(30)이 배치되는 것이다.
[제3실시예]
본 발명 실시예3의 프로브카드(400)의 구성은 도 3에 도시되어있는 바와 같이, 프로브헤드 조립체가 십자정열판(65)으로 이루어진 것이다.
도 3에서와 같이, 프로브헤드 조립체은 상단의 십자정열판(65)의 십자정열돌기에 상부프로브핀(5)이 정합되어 고정하며 상기 십자정열판(65)과 연결되는 십자정열판연결바(61)와 하단의 회로기판블록(45)은 프로브헤드프레임(92)에 내장되어지는 것이다.
그리고, 상기 회로기판블록(45)의 배선패턴 통전전극은 양각패드형상으로 되는 것이다.
상기 상부프로브핀(5) 하측 접합부는 상기 회로기판블록(45) 상면에 배설된 양각패드(46a) 접합되며 상기 회로기판블록(45)과 연결되어 프로브헤드 프레임(92)에 장착되며 그리고 상기 회로기판블록(45) 하면의 지그재그로 배설된 양각패드(46b)에 연성도선(95)으로 접합하여 상기 연성도선(95)이 인쇄회로기판(100)에 지그재그로 배설된 패드랜드(108)에 접합하여 통전되는 것이다.
상기 십자정열판(65)은 정열돌기을 동일상면에 종열과 횡행으로 상 하 좌 우로 연속적으로 구성하여 다수개의 십자정열돌기가 형성되는 것이다.
상기 십자정열돌기는 십자정열판(65) 동일상면에 횡행으로 제1정열돌기(67a)와 제2정열돌기(67b)를 형성하고 또한, 상기 십자정열판(65) 동일상면에 종열로 제1정열돌기(68a)와 제2정열돌기(68b)을 상 하 좌 우로 연속적으로 형성하여 다수개의 십자정열돌기가 형성되는 것이며 상기 횡행에 형성된 제1정열돌기(67a)의 돌기폭과 제2정열돌기(67b)의 돌기폭의 크기는 같다.
상기 종열의 제1정열돌기(68a)와 제2정열돌기(68b)에는 상부프로브핀(5)의 정합홈이 고정되며 또한, 횡행에도 상기 제1정열돌기(67a)와 제2정열돌기(67b)에는 상부프로브핀(5)의 정합홈이 고정되는 것이다.
상기 십자정열돌기에 프로브핀이 조립된 프로브헤드 조립체는 사방 배설된 반도체칩 패드(Conventional Perimeter, Area Array)를 멀티파라로 하여 다수개의 반도체칩을 검사할 수 있는 프로브헤드로 되는 것이다.
삭제
삭제
삭제
삭제
삭제
도 3c에서와 같이, 상기 회로기판블록(45)은 양각패드(46a,46b) 통전전극 부분만 제외하고 노출된 외표면에 단열 및 방열재(96)가 도포되어 있는 것이다.
상기 회로기판블록(45)에 도포된 단열 및 방열재(96)은 고온 검사시 회로기판블록(45)의 열변형을 저감시킨다.
또한, 통전하는 연성도선도 단열 및 방열재를 코팅하여 검사시 발생하는 연성도선의 방열을 저감 시키는 것이다.
삭제
상기 회로기판블록(45)은 세라믹이나 PCB로 성형 할 수 있으며 배선패턴(46c)이 내장된 다층 으로 되어 있다.
[제4실시예]
본 발명 실시예4의 프로브카드(500)의 전체적인 구성은 도 4에 도시 되어있는 바와 같이, 십자정열판(70)에 상부프로브핀(5)을 고정하여 이루어지는 프로브헤드 조립체 이다.
상기 상부프로브핀(5)을 고정하는 상단의 십자정열판(70)과 상기 십자정열판(70)과 연결되는 십자정열판연결바(61)와 하단의 회로기판블록(50)은 프로브헤드프레임(92)에 내장되며 상기 회로기판블록(50)은 전도성핀(97)으로 인쇄회로기판(100)과 통전되는 것이다. 상기 십자정열판(70)은 동일면에 횡행으로 제1정열돌기(67)와 제2정열돌기(68)와 제3정열돌기(69)가 형성되고 또한, 상기 십자정열판(70)은 동일면에 종열으로 제1정열돌기(67a)와 제2정열돌기(68a)와 제3정열돌기(69a)를 상 하 좌 우로 연속적으로 형성하여 다수개의 십자정열돌기가 형성되는 것이며 상기 횡행의 제1정열돌기(67)의 돌기폭과 제3정열돌기(69)의 돌기폭은 크기가 같고 제2정열돌기(68)의 돌기폭은 제1정열돌기(67)의 돌기폭 보다 크기가 크다. 또한, 상기 종열의 제1정열돌기(67a)의 돌기폭과 제3정열돌기(69a)의 돌기폭은 크기가 같고 제2정열돌기(68a)의 돌기폭은 제1정열돌기(67a)의 돌기폭 보다 크기가 크다. 그리고, 상기 횡행에 형성된 정열돌기에 상기 상부프로브핀의 지지부 좌측 일단이 제1정열돌기(67)와 제2정열돌기(68)에 고정되며, 상기 상부프로브핀(5)의 지지부 우측 일단이 제2정열돌기(68)와 제3정열돌기(69)에 고정되는 것이다. 또한, 상기 종열에 형성된 정열돌기에 상기 상부프로브핀(5) 지지부 좌측 일단이 제1정열돌기(67a)와 제2정열돌기(68a)에 고정되며, 상기 상부프로브핀(5)의 지지부 우측 일단이 제2정열돌기(68a)와 제3정열돌기(69a)에 고정되는 것이다.
상기 십자정열돌기에 프로브핀이 조립된 프로브헤드 조립체는 사방 배설된 반도체칩패드(Conventional Perimeter, Area Array)를 멀티파라로 하여 다수개의 반도체칩을 검사할 수 있는 프로브헤드로 되는 것이다.
상기 회로기판블록(50)은 통전전극은 비아홀(94)형상으로 되는 것이다.
상기 회로기판블록(50)은 상부프로브핀(5)과 상기 상부프로브핀(5)을 고정하는 십자정열판(65)과 일체로 연결되는 상기 회로기판블록(50)에 지그재그로 배설된 비아홀(94)에 전도성핀(97)으로 연결하며 상기 전도성핀(97)이 인쇄회로기판(100)에 지그재그로 배설된 비아홀(109)에 접속한 것이다. 상기 접속으로 상기 상부프로브핀(5)이 상기 회로기판블록(50) 비아홀(94)을 통하여 상기 전도성핀(97)이 상기 인쇄회로기판(100)의 비아홀(109)과 접합이 이루어져 통전되는 것이다.
삭제
상기 회로기판블록(50)은 세라믹이나 PCB로 성형 할수 있으며 비아홀(94)이 내장된 것으로 되어 있는 것이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
도 1a은 본 발명의 제1실시예의 프로브헤드에 프로브핀이 조립된 프로브카드(200)을 예시한 단면도.
도 1b은 본 발명의 제1실시예의 정열판에 프로브핀이 조립된 프로브블록을 예시한 단면도.
도 1c은 본 발명의 제1실시예의 회로기판블록은 통전전극이 음각패드로 형성되고, 개구볼트로 체결되는 것을 예시한 사시도.
도 1d은 본 발명의 제1실시예의 다층회로기판에 프로브핀이 조립된 형상을 예시한 단면도.
도 2a은 본 발명의 제2실시예의 프로브헤드에 프로브핀이 조립된 프로브카드(300)을 예시한 단면도.
도 2b은 본 발명의 제2실시예의 정열판에 프로브핀이 조립된 프로브블록을 예시한 단면도.
도 2c은 본 발명의 제2실시예의 회로기판블록은 통전전극이 범프로 형성되고, 개구볼트로 체결되는 것을 예시한 사시도.
도 3은 본 발명의 제3실시예의 동일면에 정열돌기가 형성되는 십자정열판(65)에 프로브핀이 조립된 프로브카드(400)을 예시한 사시도.
삭제
도 3c은 본 발명의 제3실시예의 회로기판블록은 통전전극이 양각패드로 형성 되고, 개구볼트로 체결되는 것을 예시한 사시도.
도 4은 제4실시예의 동일면에 정열돌기가 형성되는 십자정열판(70)에 프로브핀이 조립된 프로브카드(500)을 예시한 사시도.
삭제
삭제
삭제
삭제
도 7a 및 도 7b은 본 발명의 정열판연결바을 예시한 사시도.
도 8a 및 도 8b은 본 발명의 분리형 프로브헤드프레임을 예시한 사시도.
<도면의 주요 부분에 대한 부호>
5:상부프로브핀 7:정열돌기 10:상부정열판 12:상부정열판연결바
15,30,45,50:회로기판블록 16:열순환홀 19:개구홀
20:하부프로브핀 25:하부정열판 35:프로브핀 55:중간접촉정열판
65:십자정열판 75:다층회로기판 90,91,92:프로브헤드프레임
99:개구볼트 99a:개구볼트통공 100:인쇄회로기판
200,300,400,500:프로브카드

Claims (11)

  1. 양단부에는 상부프로브핀(5)이 고정된 다수개의 상부정열판(10)으로 구비되고, 중앙부에는 프로브핀(35)이 고정된 다층회로기판(75)으로 구비되는 상단프로 브헤드와;
    양단부에는 다수개의 회로기판블록(15)으로 구비되는 중앙단프로브헤드와,
    상기 회로기판블록(15)의 측면에는 지지돌기부(17)가 다수개 형성되는 것과,
    상기 회로기판블록(15)의 상면과 하면에는 통전전극이 음각패드(18a,18b)로 형성되고, 상기 회로기판블록(15)의 통전배선패턴(18c)이 다층으로 내장되는 것과;
    양단부에는 하부프로브핀(20)이 고정된 다수개의 하부정열판(25)으로 구비되고, 중앙부에는 중간접촉핀(54)이 고정된 중간접촉정열판(55)으로 구비되는 하단프로브헤드와;
    상기 상부정열판(10)과 상기 회로기판블록(15) 사이에는 상부정열판연결바(12a)가 구비되는 것과, 상기 회로기판블록(15)과 상기 하부정열판(25) 사이에는 하부정열판연결바(12b)가 구비되는 것과;
    프로브헤드프레임(90)은 원형으로 형성되여 상단조각(90a)과 중앙단조각(90b)과 하단조각(90c)으로 분리된 조각으로 구비되는 것과;
    상기 상단프로브헤드와 상기 중앙단프로브헤드와 상기 하단프로브헤드를 조합으로 구비되어 상기 프로브헤드프레임(90)에 내장되여 프로브헤드 조립체로 구성되는 것을 특징으로 하는 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법.
  2. 제1항에 있어서, 상기 회로기판블록(15)의 지지돌기부(17)에는 수직선상으로 인쇄회로기판과 체결하는 개구홀(19)이 형성되고, 상기 개구홀(19)을 체결하는 개구볼트(99)는 내부가 개구된 열순환 통공(99a)이 형성되고, 상기 회로기판블록(15)의 지지돌기부(17)에는 수평선상으로 열순환홀(16)이 형성되는 것을 특징으로 하는 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서, 상기 회로기판블록(15)은 통전전극 부분만 제외하고 노출된 외표면에 단열 및 방열재(96)가 도포되는 것을 특징으로 하는 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법.
  6. 상부프로브핀(5)이 고정된 십자정열판(65)으로 구비되는 상단프로브헤드와;
    회로기판블록(45)으로 구비되는 하단프로브헤드와, 상기 회로기판블록(45)은 상면과 하면에 통전전극이 양각패드(46a,46b) 형상으로 형성되고, 상기 회로기판블록(45)의 통전전극은 지그재그 배열로 형성되는 것과;
    상기 상단프로브헤드와 상기 하단프로브헤드를 조합으로 구비되어 프로브헤드프레임(92)에 내장되여 프로브헤드 조립체로 구성되는 것을 특징으로 하는 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법.
  7. 제1항에 있어서, 상기 프로브헤드프레임(90)의 재질은 인바(Invar), 슈퍼인바, 코바, 노비나이트, SKD11, 질화알미늄판(AIN), 질화계소판(SI3N4), 탄화계소판(SiC), 실리콘계소판(SiO2)중에서 어느 하나를 선정하여 성형하고 외표면에 절연막이 코팅되는 것을 특징으로 하는 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법.
  8. 제1항에 있어서, 상기 다층회로기판(75)은 다층실리콘기판, 다층석영기판, 다층유리기판 중에서 어느 하나를 선정하여 구비되고, 상기 다층회로기판(75)은 한판으로 된 프로브헤드일체형 또는 다수개로 되는 프로브헤드블록형으로 조립되는 것을 특징으로 하는 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법.
  9. 양단부에는 프로브핀(35)이 고정된 다층회로기판(75)으로 구비되고, 중앙부에는 상부프로브핀(5)이 고정된 다층회로기판(75)으로 구비되는 상단프로브헤드와;
    중앙부에는 다수개의 회로기판블록(30)으로 구비되는 중앙단프로브헤드와,
    상기 회로기판블록(30)의 통전전극은 상면과 하면에 범프(28a,28b)형상으로 형성되고, 상기 회로기판블록(30)의 통전배선패턴(26c)이 다층으로 내장되는 것과;
    양단부에는 중간접촉핀(35)이 고정된 중간접촉정열판(55)으로 구비되고, 중앙부에는 하부프로브핀(20)이 고정된 다수개의 하부정열판(25)으로 구비되는 하단프로브헤드와;
    상기 상단프로브헤드와 상기 중앙단프로브헤드와 하단프로브헤드를 조합으로 구비되어 프로브헤드프레임(91)에 내장되여 프로브헤드 조립체로 구성되는 것을 특징으로 하는 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법.
  10. 삭제
  11. 상부프로브핀(5)이 고정된 십자정열판(70)으로 구비되는 상단프로브헤드와;
    회로기판블록(50)으로 구비되는 하단프로브헤드와, 상기 회로기판블록(50)은 수직선상으로 지그재그 배열로 비아홀(94)이 형성되고, 상기 회로기판블록(50)의 비아홀(94)과 인쇄회로기판의 비아홀(109)은 전도성핀(97)으로 연결되는 것과;
    상기 상단프로브헤드와 상기 하단프로브헤드를 조합으로 구비되어 프로브헤드프레임(92)에 내장되여 프로브헤드 조립체로 구성되는 것을 특징으로 하는 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법.
KR1020090034956A 2009-04-22 2009-04-22 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법 KR101006350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090034956A KR101006350B1 (ko) 2009-04-22 2009-04-22 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090034956A KR101006350B1 (ko) 2009-04-22 2009-04-22 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020080021734 Division 2008-03-08

Publications (2)

Publication Number Publication Date
KR20090096582A KR20090096582A (ko) 2009-09-11
KR101006350B1 true KR101006350B1 (ko) 2011-01-06

Family

ID=41296806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090034956A KR101006350B1 (ko) 2009-04-22 2009-04-22 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법

Country Status (1)

Country Link
KR (1) KR101006350B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101650768B1 (ko) * 2009-09-29 2016-08-25 송지은 어드밴스 프로브핀
KR101319069B1 (ko) * 2009-09-29 2013-10-17 송원호 프로브헤드 정열판
KR101674135B1 (ko) * 2010-01-13 2016-11-09 (주)엠투엔 프로브 카드
KR102047665B1 (ko) * 2018-09-19 2019-11-22 (주)티에스이 프로브 카드 및 이를 포함하는 테스트 장치
KR102228317B1 (ko) * 2020-10-26 2021-03-16 주식회사 프로이천 웨이퍼 테스트용 프로브 카드

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09203749A (ja) * 1996-11-15 1997-08-05 Hitachi Ltd 半導体lsi検査装置用プローブヘッド及びその製造方法
JP2004085281A (ja) * 2002-08-26 2004-03-18 Nec Engineering Ltd プローブカードのプローブテストヘッド構造
JP2007155507A (ja) * 2005-12-05 2007-06-21 Nhk Spring Co Ltd プローブカード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09203749A (ja) * 1996-11-15 1997-08-05 Hitachi Ltd 半導体lsi検査装置用プローブヘッド及びその製造方法
JP2004085281A (ja) * 2002-08-26 2004-03-18 Nec Engineering Ltd プローブカードのプローブテストヘッド構造
JP2007155507A (ja) * 2005-12-05 2007-06-21 Nhk Spring Co Ltd プローブカード

Also Published As

Publication number Publication date
KR20090096582A (ko) 2009-09-11

Similar Documents

Publication Publication Date Title
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
US6756797B2 (en) Planarizing interposer for thermal compensation of a probe card
KR101006350B1 (ko) 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법
US20110221465A1 (en) Probe card and manufacturing method thereof
KR101289991B1 (ko) 반도체 장치를 위한 테스트 구조물 및 테스트 방법
JP2006507479A (ja) ウエハレベルのスプリングを有するプローブカードアセンブリおよびパッケージの構造および製造工程
KR102163321B1 (ko) 프로브 카드 및 그 제조 방법
KR101126690B1 (ko) Mems 기술을 이용한 테스트 소켓 및 그 제조방법
KR20070083527A (ko) 프루브 카드용 접속 어셈블리
JP7232305B2 (ja) ウェーハテスト用プローブカード
KR200396613Y1 (ko) 프로브카드의 프로브핀과 프로브핀 소켓의 조립체
KR101345308B1 (ko) 프로브카드
US20070103179A1 (en) Socket base adaptable to a load board for testing ic
CN109585317A (zh) 测试设备及测试方法
KR20090096583A (ko) 어드밴스 프로브카드의 정열판 제조방법
US11651904B2 (en) Multilayer ceramic substrate and probe card including same
KR101112749B1 (ko) 반도체 디바이스 테스트 소켓 및 그 제조 방법
ITVI20110343A1 (it) Sistema e adattatore per testare chips con circuiti integrati in un package
US7733104B2 (en) Low force interconnects for probe cards
KR101319069B1 (ko) 프로브헤드 정열판
KR100932990B1 (ko) 프로브 카드 조립체
US7705619B2 (en) Small pitch ball grid array of a package assembly for use with conventional burn-in sockets
CN115427821A (zh) 探针卡
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160411

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9