KR101006044B1 - 디지털 전력 변환기에 대한 감쇠 제어 - Google Patents

디지털 전력 변환기에 대한 감쇠 제어 Download PDF

Info

Publication number
KR101006044B1
KR101006044B1 KR1020047009669A KR20047009669A KR101006044B1 KR 101006044 B1 KR101006044 B1 KR 101006044B1 KR 1020047009669 A KR1020047009669 A KR 1020047009669A KR 20047009669 A KR20047009669 A KR 20047009669A KR 101006044 B1 KR101006044 B1 KR 101006044B1
Authority
KR
South Korea
Prior art keywords
digital
attenuation
gain
modulator
power stage
Prior art date
Application number
KR1020047009669A
Other languages
English (en)
Other versions
KR20040081436A (ko
Inventor
닐센카르스텐
스코우안데르센케네트
Original Assignee
방 앤드 올루프센 아이스파워 에이/에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 방 앤드 올루프센 아이스파워 에이/에스 filed Critical 방 앤드 올루프센 아이스파워 에이/에스
Publication of KR20040081436A publication Critical patent/KR20040081436A/ko
Application granted granted Critical
Publication of KR101006044B1 publication Critical patent/KR101006044B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Amplifiers (AREA)
  • Amplitude Modulation (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Analogue/Digital Conversion (AREA)
  • Golf Clubs (AREA)

Abstract

본 발명은, (디지털) 소스 신호로부터 변조된 제어 신호를 생성하기 위한 디지털 변조기 (4) 및 스위칭 전력단 (6) 을 포함하는 스위칭 전력 변환 시스템에서의 감쇠 제어 시스템 (9) 으로서, 감쇠 제어 시스템은, 상기 변조된 신호를 디지털 감쇠시키는 수단, 및 상기 전력단의 공급 전압을 복수의 소정의 전압 레벨 사이에서 쉬프팅하는 제 1 이득 쉬프팅 수단 (7) 을 포함하며, 상기 제 1 이득 쉬프팅 수단은, 상기 변조 신호의 상기 감쇠가 소정의 레벨을 초과할 때 상기 전력단 이득을 감소시키도록 배치된다.
또한, 본 발명은, (디지털) 소스 신호로부터 변조된 제어 신호를 생성하기 위한 디지털 변조기 및 스위칭 전력단을 포함하는 스위칭 전력 변환 시스템에서의 감쇠 방법에 관한 것이다.

Description

디지털 전력 변환기에 대한 감쇠 제어{ATTENUATION CONTROL FOR DIGITAL POWER CONVERTERS}
기술 분야
본 발명은, DC-AC, DC-DC 또는 AC-AC 변환 시스템 또는 상기의 결합과 같은 스위칭 전력 변환 시스템에 관한 것이다. 더 자세하게는, 본 발명은 디지털 신호의 감쇠 제어에 관한 것이다.
본 발명은, 고효율 오디오 증폭기와 같은 고정밀도 DC-AC 전력 변환 시스템에서, 임의의 디지털 입력 시스템의 전력 변환의 향상에 유용하게 이용될 수도 있다.
기술적 배경
감쇠 제어 시스템 (즉, 오디오 증폭 시스템에서는 볼륨 제어) 는 디지털 전력 변환 시스템의 중요 요소일 수 있다.
대부분의 디지털 제어 전력 변환기는, CD-플레이어 등의 소스로부터 받은 펄스 코드 변조 신호 (PCM) 를, 예를 들어, 펄스폭 변조 신호로 변환하는 디지털 변조기에 기초한다. 다른 방법으로는, 변조기는 아날로그이며 D/A 변환기가 선행한다.
디지털 변조기의 출력 신호는, 그 신호가 증폭되는 곳인 전력단 (power stage) 으로 공급된다. 통상적인 전력 변환기는 스위칭 전력 변환단, 필터 및 제어 시스템을 포함한다.
변조기의 디지털 입력, 즉 디지털 소스는 일정한 다이나믹 레인지를 제공하는 임의의 주어진 비트 프레임 길이로 표현될 수 있다. 도 1 에 나타낸 바와 같이, 디지털 도메인에서의 감쇠는 감쇠된 디지털 신호의 다이나믹 레인지를 손상 (compromise) 시키며, 이는 유효 비트 프레임 길이가 감소되어 신호 크기를 감소시키기 때문이다. 한편, 전력단에서의 감쇠는 디지털 다이나믹 레인지를 손상시키지 않는다.
디지털 PMA (펄스 변조 증폭기, pulse modulated amplifier) 에서의 잡음 및 왜곡의 영향은, 전력단에서의 펄스의 상승 및 트레일링 (trailing) 에지의 부정확성에 의해 야기될 수도 있다. 출력 펄스 신호에서의 잡음이 동등하게 감쇠되기 때문에, 전력단 출력 PWM 신호 크기의 감쇠는 변조된 신호의 다이나믹 레인지를 유지 (retain) 한다.
스위칭 출력 전력단에서의 일반적인 문제는, 일반적으로 전력단 출력 PWM 신호의 높은 임피던스에 의해 야기되는 EMC (전기 자기 호환성, Electro Magnetic Compatibility) 이다. 통상적인 PMA 에서, 변조 깊이 (modulation depth) 는 디지털 신호의 감쇠된 레벨에서 낮으며, 따라서 복조된 신호 (즉, 저역 통과 필터링된 증폭기 출력) 의 크기는 전력단 출력 PWM 신호의 크기에 비해서 작다. 작은 크기의 PWM 신호와 결합된 높은 변조 깊이는 동일한 변조 신호를 발생시키면서도, EMC 문제를 감소시킨다.
일반적으로, 변조 깊이가 낮으면 전력단의 효율은 감소한다. 이러한 효과는, 복조된 저역 통과 필터링된 출력 신호의 크기와 전력단 출력 PWM 신호의 크 기 사이의 비율 감소의 결과이다. 작은 크기의 PWM 신호와 결합된 높은 변조 깊이는 동일한 변조 신호를 유지시키면서도, 효율 및 다이나믹 레인지를 증가시킨다.
따라서, 도 2 에 나타낸 바와 같이 전력단에서 감쇠를 수행하는 것이 바람직하다. 감쇠 제어를 포함하는 디지털 증폭기 시스템이 미국 특허 제 5,898,340 호에 개시되어 있다. 그러나, 이 시스템은, 넓은 범위에서 가변적인 출력 전압을 갖는 복잡한 전력단 전압 공급기를 포함한다. 넓은 전압 범위 내에서 연속적으로 출력 전압을 변화시킬 수 있는 전원을 갖는 시스템은 매우 복잡하며 고가이다. 또한, 상기 시스템은 아날로그 출력으로부터의 피드백 경로에 A/D 변환 수단을 포함한다. 이는 시스템의 복잡도를 더 증가시킨다.
발명의 목적
따라서, 본 발명의 제 1 목적은, 종래 기술에 관련된 기본적인 문제점을 극복하는 디지털 제어 전력 변환 시스템에서의 감쇠 제어 기술을 제공하는 것이다.
다른 목적은 감쇠 신호의 다이나믹 레인지를 특정 범위 내에서 유지하는 것이다.
본 발명의 또다른 목적은, PWM 신호에서 펄스 파형의 상승 및 트레일링 에지의 부정확성으로 인한 잡음을 감쇠시키는 것이다.
본 발명의 또다른 목적은 감쇠된 레벨에서의 EMC 문제를 감소시키는 것이다.
본 발명의 또다른 목적은, 전력단 PWM 신호의 감쇠된 레벨에서 상기 전력 변환 시스템의 효율을 증가시키는 것이다.
발명의 개요
이러한 목적들은 도입부에서 설명한 감쇠 제어 시스템에 의해 달성되며, 이 시스템은, 복조된 출력 신호를 디지털 감쇠시키는 수단, 및 상기 전력단 PWM 출력의 공급 전압 입력을 복수의 소정의 전압 레벨 사이에서 쉬프팅하는 제 1 이득 쉬프팅 수단을 포함하며, 상기 제 1 이득 쉬프팅 수단은 디지털 신호의 감쇠가 소정의 레벨을 초과할 때 상기 전력단 이득을 감소시키도록 배치된다.
감쇠 제어 시스템은, 공급 전압을 소정의 레벨 사이에서 쉬프트함으로써 전력단 스텝 이득 쉬프트를 달성할 수 있으며, 그에 따라 출력단 PWM 신호의 크기를 변화하게 한다. 이러한 이득 쉬프트가 발생할 때, 디지털 변조기는 PWM 신호의 변조 깊이를 쉬프트한다.
공급 전압의 그러한 단계들 (이득 쉬프트) 사이에서, 디지털 변조기는 변조기 PCM 및/또는 PWM 신호를 감쇠시킨다. 스텝을 갖는 전압 쉬프트 사이에서 오직 디지털 감쇠만이 수행될 때, 감쇠된 신호 레벨에 대한 다이나믹 레인지는, 아날로그 또는 디지털 신호의 감쇠가 다이나믹 레인지의 감소를 의미하는 종래의 시스템에 비해서 더 높은 레벨로 유지될 수 있다.
전력단 증폭 (전력단 공급 전압) 에서의 변화로 인해 디지털 도메인에서의 큰 감쇠가 불필요하기 때문에, 다이나믹 레인지는 모든 감쇠 레벨에 걸쳐 높은 레벨로 유지될 수 있다. PWM 신호의 크기는 높은 감쇠 레벨에서는 크게 감소될 수 있다.
각각의 이득 쉬프트에 대해, 예를 들어, 출력 신호의 상승 및 트레일링 에지의 부정확성으로 인한 잡음은 감소되며, 효율성이 향상된다.
공급 전압의 크기로서 단지 적은 갯수의 값만을 얻을 수 있기 때문에 전력 공급의 복잡도는 낮다.
또한, PMA 가 낮은 공급 전압으로 동작하며 출력 전력단 PWM 신호 크기가 감소될 때, EMC 문제가 감소된다.
또한, 전력단 공급 전압이 낮을 때, 전력단 소자에서의 용량성 (capacitive) 성분에 의해 소비되는 에너지가 감소되기 때문에, 전력단의 효율이 증가된다. 또한, 리플-전류 (ripple-currents) 가 감소되어, 자기 (magnetic) 성분에서의 AC-손실을 낮추는데 공헌한다.
바람직하게는, 감쇠 제어 시스템은, 전력단 이득 쉬프트에 따라 피드백 경로에서 이득을 쉬프트하기 위한 제 2 이득 쉬프팅 수단을 포함한다. 이러한 제 2 이득 쉬프팅 수단은 전력단 제어 시스템의 피드백 경로에서 이득 쉬프트를 초래하며, 그에 따라 출력 전력단 PWM 신호에서의 상이한 레벨로 인해 야기되는 효과들을 보상 (compensating) 한다. 전력단에서 이득 쉬프트 동안에, 복조된 증폭기 출력은 크기를 변화시키지 않는다.
공급 전압 입력은 단일 스텝-가변 (step-variable) 전압을 공급할 수 있는 전원에 의해 공급될 수 있다. 다른 방법으로는, 공급 전압 입력은 복수의 소정의 전압을 공급할 수 있는 전원에 의해 공급될 수 있다. 이 경우, 전원은 복수의 출력 충전 커패시터상에 소정의 전압을 유지할 수 있다. 또한, 복수의 전력단을 포함할 수 있으며, 그 각각은 불필요할 때에는 턴 오프될 수 있다.
따라서, 바람직한 실시예로서, 디지털 변조기는, 디지털 펄스 코드 변조 입력으로부터 PWM 제어 신호를 생성하는 디지털 PCM (Pulse Code Modulation) - PWM (Pulse Width Modulation) 변조기이다.
다른 방법으로는, 디지털 변조기는 D/A 변환기, 및 자기-발진 (self-oscillating) 변조기와 같은 아날로그 변조기를 포함한다. 또한, 변조된 신호를 디지털 방식으로 감쇠시키는 수단이 변조기 하드웨어에서 구현될 수도 있다.
제 1 및/또는 제 2 이득 쉬프팅 수단은, 필수적이지는 않으나 바람직하게는, 디지털 변조기에 의해 제어될 수 있다. 이는 단순하고 효율적인 시스템 구조를 가능케 한다.
본 발명의 다른 실시형태에 따르면, 잡음/왜곡 억제 제어 시스템은 변조된 PWM 신호를 지연시키고 지연된 변조된 PWM 신호를 전력단 잡음/왜곡 억제 제어 시스템에 제공하는 수단을 포함한다. 이는 잡음/왜곡 억제 제어 시스템의 루프 형성을 향상시킨다.
바람직하게는, 전력단 제어 시스템은 PEDEC (펄스 에지 지연 에러 정정, Pulse Edge Delay Error Correction) 제어 시스템이며, 제 2 이득 쉬프팅 수단은 이 PEDEC 제어 시스템의 피드백 경로에 배치된다. 이에 의해, PEDEC 제어 시스템은 전력단에서 이득 쉬프트를 보상하지 않는다.
본 발명의 실시형태에 따르면, 가능한 이득 쉬프트는, 예를 들어, 최대 출력 전력의 8배 감쇠 값에 해당할 수 있다.
본 발명의 제 2 양태에 따르면, 상기 목적은,
복수의 소정의 전압 레벨들 사이에서 상기 전력단의 입력 공급 전압을 쉬프트하는 단계, 및
각각의 전압 레벨에 대해, 디지털 감쇠 범위 내에서 변조된 신호를 디지털 감쇠 (digitally attenuating) 시켜서,
그에 따라 상기 디지털 감쇠 범위보다 큰 전체 감쇠 범위를 달성하는 단계를 포함하는, 전술한 유형의 디지털 전력 변환기에서의 감쇠에 대한 방법에 의해 달성된다.
도면의 간단한 설명
첨부된 도면 및 시뮬레이션 시트를 참조하여, 종래 기술의 시스템 및 본 발명의 바람직한 실시형태를 더 설명한다.
도 1 은 변조된 신호가 감쇠될 때 다이나믹 레인지가 감소되는 종래의 디지털 감쇠 시스템을 설명하는 도이다.
도 2 는 PWM 신호의 연속적인 크기 감쇠를 갖는 종래의 시스템을 설명하는 도이다.
도 3 은 본 발명의 제 1 실시형태를 설명하는 일반 구성도이다.
도 4 는 본 발명의 제 2 실시형태의 블록도이다.
도 5 는 본 발명의 제 3 실시형태의 블록도이다.
도 6 은, 0 dB - C dB 의 범위에서, A dB 및 B dB 의 이득 쉬프트를 갖는 본 발명에 따른 감쇠 방식의 예를 설명하는 도이다.
도 7 은 감쇠 제어 시스템으로서 구현된 본 발명의 더욱 바람직한 실시형태를 설명하는 도이다.
도 8 은 도 7 의 시스템에서 구현된 감쇠 방식을 설명하는 도이다.
도 9 는 도 7 의 시스템에 적용된 20 dB 이득 쉬프트의 시뮬레이션을 설명하는 도이다.
바람직한 실시형태의 상세한 설명
일반 구성도로서 본 발명의 제 1 실시형태가 도 3 에 도시되며, 디지털 변조기 (0) 및 출력 전압을 쉬프트할 수 있는 공급 수단을 갖는 전력단 (1), 제어 시스템 (2) 및 이득 쉬프트를 제어하기 위한 감쇠 제어 (3) 를 도시한다.
디지털 제어 전력단에 대한 입력은 CD-플레이어로부터의 신호와 같은 디지털 신호를 요구한다. 디지털 변조기 (0) 는 디지털 PCM 입력 신호를 PWM 신호로 변환한다. 또한, 디지털 변조기 (0) 는, 예를 들어 증폭기의 볼륨 노브 (knob) 로부터, 감쇠 신호를 수신한다. 변조기는 디지털 감쇠기로 동작하도록 배치되며, 후술하는 방법으로 디지털 이득 쉬프트를 행할 수 있다.
전력단 제어 블록 (2) 은 전력단 (1) 에서의 에러를 보상하며, 스텝 가변 (step variable) 피드백 이득을 갖는다. 피드백 이득은 이득 쉬프트에서 변화된다. 전력단 블록 (1) 은 스위칭 전력 변환단, 복조 필터 및 스텝-가변 크기의 PWM 신호를 획득하기 위한 제어 시스템을 포함한다. 감쇠 제어 블록 (3) 은 디지털 감쇠기의 일반 제어, 감쇠기 내의 이득 쉬프트, 및 피드백 경로에서의 이득 쉬프트를, 후술하는 방법으로 다룬다.
본 발명의 바람직한 제 2 실시형태를 도 4 에 도시한다. 블록도는, 디지털 입력 신호를 펄스폭 변조 신호로 변환하기 위한 디지털 PCM-PWM 변조기 (4), 전력단 (6), 및 전력단 (6) 에서의 에러를 보상하기 위한 PEDEC 제어 시스템 (5) 을 갖는다. PEDEC 는 출원인의 국제특허출원 PCT/DK98/00133 에서 개시되며, 여기서 참조한다.
PEDEC 제어 시스템 (5) 이 전력단에서 이득 쉬프트를 보상하는 것을 방지하기 위해, 이득 쉬프트가 피트백에 적용될 것이 요구된다. 전력단 (6) 은 단일 하프-브리지 또는 복수의 하프-브리지일 수 있다. 전원 (7) 은 소정의 복수의 공급 전압 사이에서 쉬프팅하여 전력단에서 여러가지 이득 레벨을 얻을 수 있어야 한다. 전원 (7) 은 바람직하게는 단일 전력단을 포함한다. 당업자에게 또다른 가능한 해결책은, 효율의 증가를 위해서, 필요치 않을 때에는 각각을 턴 오프할 수 있는 복수의 전력단을 포함하는 전원이다.
디지털 변조기 (4) 는 감쇠 제어 (9) 의 방법으로 디지털 감쇠를 행할 수 있다. 감쇠 제어 (9) 는 디지털 감쇠기 (4) 의 일반 제어를 다루며 전원 (7) 및 피드백 (8) 의 이득 쉬프트를 제어한다.
본 발명의 바람직한 제 3 실시형태를 도 5 에 도시하며, 이는 디지털 PCM-PWM 변조기 (12), 감쇠 제어 (14), 수개의 전원 (11) 에 접속된 전력단 (10), 전원들 사이의 내부 스위치를 포함하며, PEDEC 제어 시스템 (13) 및 피드백 경로에서의 이득 스위치를 포함한다.
바람직한 제 2 실시형태와 비교할 때, 전원 (11) 은 여러 전압 사이에서 쉬프트하지 않고, 대신에 감쇠 제어 시스템 (14) 이 그 중에서 선택하도록 복수의 전압을 공급한다. PMA 전력단 (10) 은 이러한 여러가지 전원 공급 전압들 사이에서 쉬프팅함으로써 이득 쉬프트를 행한다.
도 6 은 감쇠 방식의 시각적인 예시이며, 전술한 실시형태를 이해할 수 있게 한다. 감쇠 범위는 자유롭게 선택될 수 있지만 이 실시예에서는 감쇠 레벨 A dB 및 B dB 에서의 2 개의 이득 쉬프트를 포함한다. A dB 로의 감쇠는 디지털 감쇠에 의해 달성된다. 디지털 변조기가 A dB 에서 0 dB 디지털 감쇠로 쉬프트하는 동안, A dB 감쇠에 대응하여 A dB 감쇠 레벨에서 전력단에 대한 공급 전압은 X 에서 Y 로 쉬프트한다. B dB 로의 감쇠는 0 ~ B-A dB 범위의 디지털 감쇠에 의해 달성된다. 디지털 변조기가 B-A dB 에서 0 dB 디지털 감쇠로 쉬프트하는 동안, B dB 감쇠에 대응하여 B dB 감쇠 레벨에서 전력단에 대한 공급 전압은 Y 에서 Z 로 쉬프트한다. C dB 로의 감쇠는 0 ~ C-B dB 범위의 디지털 감쇠에 의해 달성된다.
삭제
도 7 은, 디지털 변조기 (25), 전력단 (16), 출력 필터 (18), VFC2 PEDEC 제어 시스템 (20, 21, 22, 23), 피드백 이득 (19) 용 이득 스위치, 전원 (17) 및 여러 공급 전원 사이를 스위칭하기 위한 이득 스위치 (24) 를 포함하는 PMA 에 구현되는, 완전한 감쇠 제어 시스템을 도시한다. 디지털 변조기 (25) 는, 피드백 이득 (19) 을 쉬프트하고 전원 (24) 사이에서 쉬프트하기 위한, 제어 신호의 생성을 포함하는 감쇠 제어 시스템을 포함한다. 또한, 디지털 변조기 (25) 는 PWM 레퍼런스 신호의 지연 (27) 을 포함한다.
디지털 변조기에 대한 입력은, 그 중 하나가 다른 하나에 비해 지연되는, 2 개의 유사한 PWM 신호로 변조되는 디지털 PCM 신호이다. 지연된 PWM 신호는 상기 PEDEC 제어 시스템 (20, 21, 22, 23) 의 루프 형성을 향상시키도록 만들어진다. 적절한 지연은 정정 신호 (Ve) 의 고주파수 리플을 최소화한다. 디지털 변조기 (25) 는 여러가지 전원 공급 전압 사이를 스위칭하는 수단 및 피드백 이득 (19) 을 제어하는 이득 스위치를 포함한다.
변조기는 아날로그일 수 있으며, PCM 신호를 아날로그 신호로 변환하기 위해 D/A 변환기를 포함할 수 있다. 또한, 디지털을 이용하는 대신 아날로그 감쇠 블록에서 이득을 스위칭함으로써 아날로그 솔루션으로 구현될 수 있다.
도 9 는 도 7 에서 도시된 시스템에 의한 20 dB 의 이득 쉬프트 실시예를 도시한다. PCM-PWM 변조기 직후의 PWM 신호가 도 9(a) 에 도시된다. 변조된 신호는 20 kHz 사인파 (sinus) 이다. PWM 신호의 제 1 부분의 변조 깊이는 M = 0.8 의 변조 인덱스에 상당한다. 이득 쉬프트 후 변조 인덱스는 0.08 이다.
도 8 은 감쇠 방식을 도시한다. 0 dB - 20 dB 감쇠 레벨이 디지털 감쇠기에 의해 만들어진다. 20 dB 감쇠에서, 이득 쉬프트가 발생하며 디지털 감쇠기는 20 dB 감쇠에서 0 dB 감쇠로 쉬프트한다. PMA 전력단에 대한 공급 전원은 50 V 에서 5 V 로 쉬프트하며 피드백 이득은 + 20 dB 변화한다.
디지털 감쇠기로부터의 PWM 신호는 9 비트 384 kHz 신호이며, 디지털 다이나믹 레인지는 115 dB 이다. 10 dB 감쇠에서 다이나믹 레인지는 115 dB - 10 dB = 105 dB 이다. 20 dB 감쇠에서 다이나믹 레인지를 20 dB 향상시키는 이득 쉬프트가 존재하여 다이나믹 레인지는 115 dB + 20 dB - 20 dB = 115 dB 가 된다. 30 dB 감쇠에서 다이나믹 레인지는 115 dB + 20 dB - 30 dB = 105 dB 이다. 따라서, 감쇠 제어 시스템은 0 dB ~ 40 dB 범위의 감쇠를 얻을 수 있으며, 95 dB 의 최소 다이나믹 레인지를 얻는다. -20 dB 이하의 감쇠된 레벨에서 신호를 들을 때, 이는 실질적으로 전원에서의 변화가 없는 증폭기에 대응하며, 115 dB + 20 dB = 135 dB 의 최대 다이나믹 레인지를 갖는다.
또한, 공급 전압의 크기가 감소되기 때문에 감쇠된 레벨에서 전자기 호환성은 증가된다. 공급 전압은, EMC 요구를 극복하기 위해, 바람직하게는 출력 전력의 8 배 감쇠에 해당하는 값까지 낮출 수 있다.
도 9(b) 의 시뮬레이션 2 는 전력단 출력 PWM 신호를 나타내며, 이득 쉬프트의 전후로 크기의 면에서 10 배 (20 dB) 차이가 있는 것을 알 수 있으며, 또한 이득 쉬프트 전후로 변조 깊이의 차이를 알 수 있다. 도 9(c) 에 증폭기의 출력 신호가 도시되며, 변조된 신호의 크기는 고주파수 신호 성분을 제외하고는 이득 쉬프트에서 변화하지 않는다. 고주파수 신호 성분은 20 dB 감쇠된다.
감쇠 제어 시스템은 별도로 구현되거나, 또는 바람직하게는 DSP, FPGA 또는 실리콘 기판에 구현되는 변조기 하드웨어로 구현될 수 있다.
또한, 감쇠 제어 시스템은, AC-AC, DC-DC, DC-AC, AC-DC 또는 이들의 조합과 같은, 임의의 주어진 전력 변환 시스템에 구현될 수 있으며, 바람직하게는 전력단 소자가 "on" 또는 "off" 상태로 동작하는 DC-AC 고정밀도 오디오 전력 변환 시스템 에 구현된다.

Claims (19)

  1. 소스 신호로부터 변조된 제어 신호를 생성하기 위한 디지털 변조기 (0; 4; 12; 25) 및 스위칭 전력단 (1; 6; 10; 16) 을 포함하는 스위칭 전력 변환 시스템에서의 감쇠 제어 시스템 (3; 9; 14) 으로서,
    상기 감쇠 제어 시스템은,
    상기 변조된 신호를 디지털 감쇠시키는 수단 (25); 및
    복수의 소정의 전압 레벨 (17) 사이에서 상기 전력단의 공급 전압을 쉬프팅하는 제 1 이득 쉬프팅 수단 (7; 11; 24) 을 포함하며,
    상기 제 1 이득 쉬프팅 수단 (7; 11; 24) 은, 상기 변조된 신호의 상기 감쇠가 소정의 레벨을 초과할 때 상기 전력단의 이득을 감소시키도록 배치되는, 감쇠 제어 시스템.
  2. 제 1 항에 있어서,
    상기 스위칭 전력 변환 시스템은,
    상기 전력단으로부터의 피드백 경로를 포함하는, 상기 전력단에서의 잡음 및 왜곡을 억제하기 위한 전력단 제어 시스템 (2; 5; 8; 13; 15; 19-23); 및
    상기 전력단의 이득 쉬프트에 따라, 상기 피드백 경로에서의 이득을 쉬프트하기 위한 제 2 이득 쉬프팅 수단 (8; 15; 19) 을 더 포함하는, 감쇠 제어 시스템.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 공급 전압은 단일의 스텝-가변 전압을 공급할 수 있는 전원 (11) 에 의해 공급되는, 감쇠 제어 시스템.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 공급 전압은 복수의 소정의 전압을 공급할 수 있는 전원 (7, 24) 에 의해 공급되는, 감쇠 제어 시스템.
  5. 제 4 항에 있어서,
    상기 전원은 복수의 출력 충전 커패시터상에 소정의 전압을 유지할 수 있는, 감쇠 제어 시스템.
  6. 제 5 항에 있어서,
    상기 전원은 복수의 전력단을 더 포함하며,
    상기 복수의 전력단 각각은 불필요할 때 턴 오프될 수 있는, 감쇠 제어 시스템.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 디지털 변조기 (25) 는 디지털 PCM (펄스 코드 변조) - PWM (펄스 폭 변조) 변조기이며, 디지털 펄스 코드 변조된 입력으로부터 PWM 제어 신호를 생성하는, 감쇠 제어 시스템.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 디지털 변조기 (25) 는 D/A 변환기 및 아날로그 변조기를 포함하는, 감쇠 제어 시스템.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 변조된 신호를 디지털 감쇠시키는 상기 수단은 변조기 하드웨어로 구현되는, 감쇠 제어 시스템.
  10. 제 1 항에 있어서,
    상기 제 1 이득 쉬프팅 수단은 상기 디지털 변조기에 의해 제어되는, 감쇠 제어 시스템.
  11. 제 7 항에 있어서,
    상기 변조기 PWM 신호를 지연시키며, 지연된 변조기 PWM 신호 (27) 를 상기 제어 시스템에 제공하는 수단을 더 포함하는, 감쇠 제어 시스템.
  12. 제 2 항에 있어서,
    상기 전력단 제어 시스템은 PEDEC 제어 시스템 (23) 이며,
    상기 제 2 이득 쉬프팅 수단은 상기 PEDEC 제어 시스템의 피드백 경로에 배치되는, 감쇠 제어 시스템.
  13. 제 1 항 또는 제 2 항에 있어서,
    가능한 이득 쉬프트는 최대 출력 전력의 8 배 감쇠 값에 해당하는, 감쇠 제어 시스템.
  14. 제 1 항 또는 제 2 항에 있어서,
    실리콘 기판 상에 구현되는, 감쇠 제어 시스템.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 전력단의 소자가 "온" 또는 "오프" 상태 중의 하나로 동작하는 임의의 펄스 변조 증폭기 또는 클래스 D 증폭기와 같은 특정 DC-AC 전력 변환 시스템에서의 일반 전력 변환 시스템에서 구현되는, 감쇠 제어 시스템.
  16. 소스 신호로부터 변조된 제어 신호를 생성하기 위한 디지털 변조기 및 스위칭 전력단을 갖는 스위칭 전력 변환 시스템을 감쇠시키는 방법으로서,
    상기 전력단의 이득을 복수의 소정의 레벨 사이에서 쉬프팅하는 단계; 및
    각각의 레벨에 대해, 상기 변조된 신호를 디지털 감쇠 범위 내에서 디지털 감쇠함으로써, 상기 디지털 감쇠 범위보다 큰 전체 감쇠 범위 (total attenuation range) 를 달성하는 단계를 포함하는, 스위칭 전력 변환 시스템 감쇠 방법.
  17. 제 2 항에 있어서,
    상기 제 2 이득 쉬프팅 수단은 상기 디지털 변조기에 의해 제어되는, 감쇠 제어 시스템.
  18. 제 2 항에 있어서,
    상기 제 1 및 제 2 이득 쉬프팅 수단은 상기 디지털 변조기에 의해 제어되는, 감쇠 제어 시스템.
  19. 제 8 항에 있어서,
    상기 아날로그 변조기는 자기-발진 변조기인, 감쇠 제어 시스템.
KR1020047009669A 2001-12-21 2002-12-05 디지털 전력 변환기에 대한 감쇠 제어 KR101006044B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE0104403A SE0104403D0 (sv) 2001-12-21 2001-12-21 Attenuation control for digital power converters
SE0104403-1 2001-12-21
PCT/IB2002/005254 WO2003055059A1 (en) 2001-12-21 2002-12-05 Attenuation control for digital power converters

Publications (2)

Publication Number Publication Date
KR20040081436A KR20040081436A (ko) 2004-09-21
KR101006044B1 true KR101006044B1 (ko) 2011-01-06

Family

ID=20286499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047009669A KR101006044B1 (ko) 2001-12-21 2002-12-05 디지털 전력 변환기에 대한 감쇠 제어

Country Status (10)

Country Link
US (1) US6963189B2 (ko)
EP (1) EP1456943B8 (ko)
JP (1) JP4188838B2 (ko)
KR (1) KR101006044B1 (ko)
CN (1) CN100424994C (ko)
AT (1) ATE403266T1 (ko)
AU (1) AU2002366885A1 (ko)
DE (1) DE60227990D1 (ko)
SE (1) SE0104403D0 (ko)
WO (1) WO2003055059A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928728B2 (ja) 2003-09-19 2007-06-13 ソニー株式会社 デジタルアンプ
SE0302681D0 (sv) * 2003-10-09 2003-10-09 Bang & Olufsen Icepower As Method for pulse area modulation
JP2005192067A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd オーディオ増幅器
KR100710509B1 (ko) * 2006-04-11 2007-04-25 남상욱 펄스면적변조를 이용한 고효율 선형 전력증폭기 시스템
KR100765792B1 (ko) * 2006-07-28 2007-10-12 삼성전자주식회사 스위칭 파워 앰프에서 에러 보정 방법 및 장치
GB0715254D0 (en) 2007-08-03 2007-09-12 Wolfson Ltd Amplifier circuit
EP2308171A2 (fr) * 2008-06-16 2011-04-13 Universite Aix-Marseille I Amplificateur numerique classe d configure pour mettre en forme des non-idealites d'un signal de sortie
FR2932624B1 (fr) * 2008-06-16 2010-08-20 Univ D Aix Marseille I Amplificateur numerique classe d comprenant un reducteur de bruit.
US8995691B2 (en) 2008-07-14 2015-03-31 Audera Acoustics Inc. Audio amplifier
KR20100008749A (ko) 2008-07-16 2010-01-26 삼성전자주식회사 스위칭 파워 증폭 장치 및 그 제어 방법
CN102959858B (zh) 2010-06-25 2015-09-02 松下知识产权经营株式会社 放大装置
EP2575309B1 (en) * 2011-09-22 2014-11-05 Alcatel Lucent A method for pulse width modulation, and a transmitter therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1028524A1 (en) * 1999-02-11 2000-08-16 STMicroelectronics S.r.l. PWM power amplifier with digital input
KR20010105877A (ko) * 2000-05-19 2001-11-29 배길훈 자동차용 브레이크 시스템의 솔레노이드 밸브

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049841A (en) * 1990-07-11 1991-09-17 General Electric Company Electronically reconfigurable digital pad attenuator using segmented field effect transistors
US5747972A (en) * 1995-01-11 1998-05-05 Microplanet Ltd. Method and apparatus for electronic power control
JPH08307182A (ja) * 1995-04-27 1996-11-22 Sony Corp パワーコントロール回路
US5831418A (en) * 1996-12-03 1998-11-03 Fujitsu Ltd. Step-up/down DC-to-DC converter
JP3671111B2 (ja) * 1998-03-02 2005-07-13 パイオニア株式会社 Ｒｄｓデータ復調器
US6127885A (en) 1998-08-31 2000-10-03 Cello, Limited Class D amplifiers including transition zone modulation
US6377784B2 (en) * 1999-02-09 2002-04-23 Tropian, Inc. High-efficiency modulation RF amplifier
US6137429A (en) * 1999-03-08 2000-10-24 Motorola, Inc. Circuit and method for attenuating noise in a data converter
JP3576461B2 (ja) * 2000-05-22 2004-10-13 シャープ株式会社 ディジタルスイッチング増幅器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1028524A1 (en) * 1999-02-11 2000-08-16 STMicroelectronics S.r.l. PWM power amplifier with digital input
KR20010105877A (ko) * 2000-05-19 2001-11-29 배길훈 자동차용 브레이크 시스템의 솔레노이드 밸브

Also Published As

Publication number Publication date
CN1608343A (zh) 2005-04-20
US6963189B2 (en) 2005-11-08
CN100424994C (zh) 2008-10-08
AU2002366885A1 (en) 2003-07-09
US20050168204A1 (en) 2005-08-04
WO2003055059A1 (en) 2003-07-03
EP1456943B8 (en) 2009-01-07
DE60227990D1 (de) 2008-09-11
KR20040081436A (ko) 2004-09-21
JP2005513901A (ja) 2005-05-12
SE0104403D0 (sv) 2001-12-21
EP1456943A1 (en) 2004-09-15
ATE403266T1 (de) 2008-08-15
EP1456943B1 (en) 2008-07-30
JP4188838B2 (ja) 2008-12-03

Similar Documents

Publication Publication Date Title
KR101006044B1 (ko) 디지털 전력 변환기에 대한 감쇠 제어
US5521549A (en) Stabilization of closed-loop power controllers
EP1042865B1 (en) Pulse referenced control method for enhanced power amplification of a pulse modulated signal
EP1425850B1 (en) Circuits and methods for compensating switched mode amplifiers
KR101511575B1 (ko) 정전 스피커 시스템
US9444419B2 (en) Boosted differential class H amplifier
WO2007087568A2 (en) Systems and methods for improving performance in a digital amplifier by adding an ultrasonic signal to an input audio signal
EP1671420A2 (en) Power conversion system
EP2041867A2 (en) Amplifier employing interleaved signals for pwm ripple suppression
EP1588484B1 (en) Pulse modulated power converter
EP3776849B1 (en) An electronic filter apparatus
RU2723463C1 (ru) Передающий тракт для возбуждения гидроакустической антенны
JP2004266398A (ja) Ｄ級増幅器
RU2794346C1 (ru) Усилитель класса D
RU2188498C1 (ru) Двухканальный усилитель класса d
US5682302A (en) Adaptable power converter applying digitized-wave-generation for integrated circuit implementation
US7161519B2 (en) PWM modulation circuit and class D amplifier using such PWM modulation circuit
Ferreira et al. New notch low pass filter for use in switching audio amplification
JPH02234503A (ja) 電力増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee