KR101004724B1 - Esd 방지용 보호 소자의 제조방법 및 그 보호 소자 - Google Patents

Esd 방지용 보호 소자의 제조방법 및 그 보호 소자 Download PDF

Info

Publication number
KR101004724B1
KR101004724B1 KR1020080076810A KR20080076810A KR101004724B1 KR 101004724 B1 KR101004724 B1 KR 101004724B1 KR 1020080076810 A KR1020080076810 A KR 1020080076810A KR 20080076810 A KR20080076810 A KR 20080076810A KR 101004724 B1 KR101004724 B1 KR 101004724B1
Authority
KR
South Korea
Prior art keywords
metal
layer
voltage variable
forming
protection device
Prior art date
Application number
KR1020080076810A
Other languages
English (en)
Other versions
KR20100018165A (ko
Inventor
문학범
조진형
방석현
김철환
장윤형
Original Assignee
주식회사 넥스트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 넥스트론 filed Critical 주식회사 넥스트론
Priority to KR1020080076810A priority Critical patent/KR101004724B1/ko
Publication of KR20100018165A publication Critical patent/KR20100018165A/ko
Application granted granted Critical
Publication of KR101004724B1 publication Critical patent/KR101004724B1/ko

Links

Images

Abstract

본 발명은 ESD 방지용 보호 소자의 제조방법 및 그 보호 소자에 관한 것으로, 절연체 기판 상측에 금속과 절연무기물이 혼합된 아모포스(amorphous)형태의 금속무기물혼합층을 진공증착시키는 제1단계와; 열처리에 의해 상기 금속무기물혼합층을 금속상과 절연무기물상으로 분리시켜, 상기 금속무기물혼합층을 금속볼이 구비된 절연무기물상으로 형성시켜 전압가변형 저항층을 형성시키는 제2단계와; 상기 전압가변형 저항층 상부에 내부전극을 형성시키는 제3단계와; 상기 전압가변형 저항층 및 내부전극을 외부환경으로부터 보호하기 위해 그 상층에 보호막층을 형성시키는 제4단계와; 상기 보호막층이 형성된 기판 양측에 외부전극을 형성시키는 제5단계;를 포함하여 이루어지는 것을 특징으로 하는 ESD 방지용 보호 소자의 제조방법 및 이에 의한 보호 소자를 기술적 요지로 한다. 전압가변형 저항층이 금속볼이 구비된 절연무기물상으로 형성되어, 종래의 고분자 수지의 사용으로 순간펄스에 의한 탄화문제를 해결함으로써 저항이 낮아지는 것을 방지하여 높은 순간펄스 내량과 낮은 정전용량 설계로 인한 빠른 반응특성을 갖는 칩 형태의 과전압 보호 소자를 제조할 수 있는 이점이 있다.
ESD 순간펄스 탄화 금속볼 절연무기물 전압가변

Description

ESD 방지용 보호 소자의 제조방법 및 그 보호 소자{manufacturing method of protection devices for ESD prevention and the protection devices}
본 발명은 ESD 방지용 보호 소자의 제조방법 및 그 보호 소자에 관한 것으로, 마이크로 크기의 금속볼이 내부에 형성된 절연무기물을 전압가변형 저항층으로 사용하고자 하는 ESD 방지용 보호 소자의 제조방법 및 그 보호 소자에 관한 것이다.
휴대기기의 발달과 더불어 대용량의 데이터를 빠르게 전송해야하는 요즘의 환경에서 빠른 처리속도뿐만 아니라 부품의 소형화가 필수적이다. 이에 따라, 고집적화된 반도체, 빠른 처리 속도를 위한 고속 스위칭 소자, 그리고 휴대형 기기의 사용에 따른 저전압, 저전력형의 반도체의 사용을 증가시키는 계기가 되었다.
결과적으로, 이는 순간펄스와 과도전압(Transient voltage)에 민감한 회로를 구성하게 하는 원인이 되었으며 IC의 파괴가 빈번하게 일어나고 있으므로 이를 방지하기 위해 순간펄스나 과도전압에 대처하기 위한 순간펄스필터나 ESD(Electrostatic Discharge) 방지용 보호 소자(이하에서는 'ESD 방지용 보호 소자'라 한다)를 필수적으로 사용하게 되었다.
이러한 ESD 방지용 보호 소자의 주요 용도는 반도체를 포함하는 고속의 데이터 전송이 요구되는 장치 즉 휴대폰, 노트북, USB 2.0 device controller, HDTV, Set Top Box, Antenna, RF circuit 등에 주로 사용되며 향후 지속적인 데이터의 고집적화 및 고속화 추세에 따라 순간펄스에 대한 대책은 더욱 중요하게 될 것이다.
종래의 상기 순간펄스에 대한 대책은 도 1에 도시된 바와 같이, 고분자수지(30)에 전도성분말(40)을 혼합한 고분자 복합재료를 사용한 방식으로, 에폭시기판(10)에 내부전극(20) 형성 후 내부전극(20) 사이에 고분자 복합재료를 형성시키고, 그 양측에 외부전극(50)을 형성시킨 것이다.
도시된 바와 같이, 에폭시기판(10) 상측에 낮은 방전 전압을 얻기 위해 고분자 복합재료를 형성하였으며, 상기 고분자 복합재료는 고분자수지(30)에 금속 전도성분말(40)을 분산시켜 상기 전도성분말(40)을 통해서 순간펄스경로(60)를 형성함으로써, 이것을 방전전극으로 활용한 것이며, 낮은 정전용량, 낮은 누설전류(leakage current) 등의 장점을 가진 것으로 알려져 있다.
또 다른 종래기술은 전압 가변형 저항 물질인 ZnO계 적층 바리스터를 이용하는 것이다.
상기 종래기술에 의한 ESD 방지용 보호 소자의 원리는 고분자를 이용한 경우, 고분자 내에 이웃하는 전도성 입자들 간에 전기장에 의한 전자의 터널링을 이용한 것이고, 적층 바리스터의 경우, ZnO 낟알(grain)과 입계(grain boundary) 사이에 형성된 쇼트키 장벽들의 전기장에 의한 전자의 터널링을 이용한 것이다.
그러나 상기 고분자를 이용한 종래기술은 전도성 금속 분말을 분산시킨 고분 자 수지가 과도한 순간펄스에 취약하여 제 기능을 발휘하지 못하는 경우가 있다. 즉 탄화(저항이 낮아져)되어 고속의 디지털 신호에 대해 접지로의 누설이 발생되어 데이터의 왜곡/손실을 초래하여 디지털 신호가 인가되지 않고 접지로 빠져 시스템의 동작을 방해하는 문제점이 있다.
그리고, 상기 적층 바리스터를 이용한 경우에는 비선형성(nonohmoc) 및 높은 순간펄스 흡수 능력 등의 장점을 갖고 있지만 큰 정전 용량 때문에 고속 데이터 전송시 데이터의 왜곡 문제를 초래할 수 있다.
따라서 상기 문제점을 해결하기 위해 본 발명은, 마이크로 크기의 금속볼이 내부에 형성된 절연무기물을 전압가변형 저항층으로 사용하고자 하는 ESD 방지용 보호 소자의 제조방법 및 그 보호 소자의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 절연체 기판 상측에 금속과 절연무기물이 혼합된 아모포스(amorphous)형태의 금속무기물혼합층을 진공증착시키는 제1단계와; 열처리에 의해 상기 금속무기물혼합층을 금속상과 절연무기물상으로 분리시켜, 상기 금속무기물혼합층을 금속볼이 구비된 절연무기물상으로 형성시켜 전압가변형 저항층을 형성시키는 제2단계와; 상기 전압가변형 저항층 상부에 내부전극을 형성시키는 제3단계와; 상기 전압가변형 저항층 및 내부전극을 외부환경으로부터 보호하기 위해 그 상층에 보호막층을 형성시키는 제4단계와; 상기 보호막층이 형성된 기판 양측에 외부전극을 형성시키는 제5단계;를 포함하여 이루어지는 것을 특징으로 하는 ESD 방지용 보호 소자의 제조방법 및 이에 의한 보호 소자를 기술적 요지로 한다.
또한, 상기 제1단계의 금속무기물혼합층은, 금속과 절연무기물이 교대로 증착된 다층박막 형태인 것이 바람직하다.
상기 과제 해결 수단에 의해 본 발명은, 전압가변형 저항층이 금속볼이 구비 된 절연무기물상으로 형성되어, 종래의 고분자 수지의 사용으로 순간펄스에 의한 탄화문제를 해결함으로써 저항이 낮아지는 것을 방지하여 순간펄스 내량과 낮은 정전용량 설계로 인한 빠른 반응특성을 갖는 칩 형태의 과전압 보호 소자를 제조할 수 있는 효과가 있다.
또한, 작은 정전용량을 가지는 절연무기물 내에 금속볼이 포함된 전압가변형 저항층을 형성시킴으로써, ESD 방지용 보호 소자의 정전용량을 줄일 수 있으며, 박막 형태 뿐만 아니라 벌크 형태로의 제조도 용이하여 다양한 용도로 사용할 수 있는 효과가 있다.
도 2는 본 발명에 따른 ESD 방지용 보호 소자에 대한 주요부에 대한 단면도이다. 본 발명에 따른 ESD 방지용 보호 소자는 정전기 방전으로부터 장치를 보호하거나 정상적인 사용 중 순간적인 펄스로부터 장치를 보호하는 경우에도 사용할 수 있음은 자명한 사실이다.
도 2에 도시된 바와 같이 본 발명에 따른 ESD 방지용 보호 소자의 제조방법은, 절연체 기판(100)을 준비하고, 절연체 기판(100) 상측에 금속과 절연무기물이 혼합된 아모포스(amorphous)형태의 금속무기물혼합층(200)을 진공증착시키고, 열처리에 의해 상기 금속무기물혼합층(200)에 포함된 금속과 절연무기물을 금속상과 절연무기물상(301)으로 분리시켜, 금속볼(302)이 구비된 절연무기물상(301)으로 형성된 전압가변형 저항층(300)을 형성시킨다.
상기 전압가변형 저항층(300)은 금속볼(302)이 구비된 절연무기물상(301)으 로 형성되며, 상기 금속볼(302)은 순간 펄스에 대한 경로(s)를 제공하게 된다.
그 다음, 상기 전압가변형 저항층(300) 상부에 내부전극(400)을 형성시키고, 상기 전압가변형 저항층(300) 및 내부전극(400)을 외부환경으로부터 보호하기 위해 그 상층에 보호막층(500)을 형성하고, 상기 보호막층(500)이 형성된 기판(100) 양측에 외부전극(600)을 형성하는 과정에 의해 ESD 방지용 보호 소자가 완성되게 된다.
따라서, 상기 전압가변형 저항층(300)이 금속볼(302)이 구비된 절연무기물상(301)으로 형성되어, 종래의 고분자 수지의 사용으로 순간펄스에 의한 탄화문제를 해결함으로써 저항이 낮아지는 것을 방지하여 순간펄스 내량과 낮은 정전용량 설계로 인한 빠른 반응특성을 갖는 칩 형태의 과전압 보호 소자를 제조할 수 있도록 한 것이다.
또한, 작은 정전용량을 가지는 절연무기물 내에 금속볼이 포함된 전압가변형 저항층을 형성시킴으로써, ESD 방지용 보호 소자의 정전용량을 줄일 수 있어, 고속 데이터 전송시 데이터 왜곡 문제를 줄일 수 있어, 앞으로 고집적화, 고속화 기술에 더욱 활용될 수 있다.
또한, 본 발명에 의한 전압가변형 저항층은 박막 형태 뿐만 아니라 벌크 형태로의 제조도 용이하며, 종래의 ZnO 결정립에 비해 금속볼의 비저항이 매우 작으므로 소자 크기가 같을 경우 제한전압(clamping voltage)을 더욱 내릴 수 있을 뿐만 아니라, 이에 의해 다양한 피보호기기에 사용할 수 있게 된다.
상기와 같이 본 발명은 전압가변형 저항층이 절연무기물 내에 금속볼이 형성 된 형태로 제조될 수만 있다면, 절연무기물과 금속볼의 종류는 상관없이 사용될 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
<제1실시예- 금속과 절연무기물이 아모포스(amorphous) 형태로 혼합된 재료를 금속무기물혼합층으로 사용하는 경우>
도 3은 본 발명의 제1실시예에 따른 금속무기물혼합층 및 전압가변형 저항층 형성방법에 대한 모식도이고, 도 4는 본 발명의 제1실시예에 따라 제조된 전압가변형 저항층에 대한 TEM 사진을 나타낸 도이다.
알루미나, fused silica 등의 절연체 기판(100) 상측에 절연무기물로 SiO2와 금속 Ge이 아모포스(amorphous) 형태로 섞인 금속무기물혼합층(200)을 증착한다. 상기 금속무기물혼합층(200)은 SiO2 펠릿(pellet) 위에 몇 개의 Ge 조각을 붙이고 상온에서 rf 마그네트론 스퍼터링(magnetron sputtering) 방법을 사용하여 증착하는 방법을 사용하였다. Ge의 경우 반도체이고 저항이 크므로 도핑 물질을 같이 증착해주는 것이 좋으며, 이는 도핑된 Ge 조각을 사용하는 방법에 의해 구현이 가능하다.
상기 금속무기물혼합층(200)이 제조되면, 약 5x10-6 Torr 이하의 진공분위기 에서 약 700 oC ~900 oC 의 온도로 30분에서 한시간 가량 열처리 하면, 상기 금속무기물혼합층(200)에 포함된 금속 Ge와 절연무기물 SiO2가 각각 금속상과 절연무기물상(301)으로 분리되어, 상기 금속무기물혼합층(200)은 절연체 기판(100) 상측에 SiO2 베이스와 Ge볼로 이루어진 전압가변형 저항층(300)으로 형성된다.
도 4는 SiO2 내에 Ge볼의 TEM 사진으로, 절연무기물 SiO2 베이스로 Ge 금속볼(302)이 형성된 전압가변형 저항층(300)을 확인할 수 있었다
<제2실시예 - 금속과 절연무기물이 교대로 증착된 다층박막의 형태를 금속무기물혼합층으로 사용하는 경우>
도 5는 본 발명의 제2실시예에 따른 금속무기물혼합층 및 전압가변형 저항층 형성방법에 대한 모식도이고, 도 6은 본 발명의 제2실시예에 따라 제조된 전압가변형 저항층에 대한 TEM 사진을 나타낸 도이다.
알루미나, fused silica 등의 절연체 기판(100) 상측에 SiO2 층과 아모포스(amorphous) Ge층이 교대로 형성된 금속무기물혼합층(200)을 진공증착한다. 증착방법은 타겟을 바꾸어 가며 증착할 수 있는 pulsed laser deposition(PLD), sputtering등이 될 수 있다. SiO2 층의 두께는 약 3 nm 정도가 적합하며, 아모포스(amorphous) Ge의 두께는 약 3~5 nm가 적합하다.
상기 금속무기물혼합층(200)이 제조되면, 약 5x10-6 Torr이하의 진공분위기 에서 약 700 oC ~900 oC 의 온도로 30분에서 한시간 가량 열처리하면 절연체 기판(100) 상측에 SiO2 베이스와 Ge볼로 이루어진 전압가변형 저항층(300)이 형성된다.
도 6은 SiO2 내에 단층의 비정질 Ge를 열처리한 시료의 TEM 사진으로, 이는 멀티타겟 PLD 방법으로 2층의 SiO2 층과 1층의 아모포스(amorphous) Ge 층으로 이루어진 금속무기물혼합층(200)을 열처리하여 전압가변형 저항층(300)을 형성한 것이다. 절연무기물 SiO2 베이스로 Ge 금속볼(302)이 형성된 전압가변형 저항층(300)을 확인할 수 있었으며, 상기 제1실시예보다 보다 규칙적인 금속볼(302)의 형태를 확인할 수 있었다.
도 1 - 종래기술에 따른 ESD 방지용 보호 소자에 대한 개략적인 단면도.
도 2 - 본 발명에 따른 ESD 방지용 보호 소자에 대한 주요부에 대한 단면도
도 3 - 본 발명의 제1실시예에 따른 금속무기물혼합층 및 전압가변형 저항층 형성방법에 대한 모식도.
도 4 - 본 발명의 제1실시예에 따라 제조된 전압가변형 저항층에 대한 TEM 사진을 나타낸 도.
도 5 - 본 발명의 제2실시예에 따른 금속무기물혼합층 및 전압가변형 저항층 형성방법에 대한 모식도.
도 6 - 본 발명의 제2실시예에 따라 제조된 전압가변형 저항층에 대한 TEM 사진을 나타낸 도.
<도면에 사용된 주요부호에 대한 설명>
10 : 에폭시기판 20 : 내부전극
30 : 고분자수지 40 : 전도성분말
50 : 외부전극 60 : 순간펄스경로
100 : 기판 200 : 금속무기물혼합층
300 : 전압가변형 저항층 301 : 절연무기물상
302 : 금속볼 400 : 내부전극
500 : 보호막층 600 : 외부전극
S : 순간펄스에 대한 경로

Claims (6)

  1. 절연체 기판(100) 상측에 금속과 절연무기물이 혼합된 아모포스(amorphous)형태의 금속무기물혼합층(200)을 진공증착시키는 제1단계와;
    열처리에 의해 상기 금속무기물혼합층(200)을 금속상과 절연무기물상(301)으로 분리시켜, 상기 금속무기물혼합층(200)을 금속볼(302)이 구비된 절연무기물상(301)으로 형성시켜 전압가변형 저항층(300)을 형성시키는 제2단계와;
    상기 전압가변형 저항층(300) 상부에 내부전극(400)을 형성시키는 제3단계와;
    상기 전압가변형 저항층(300) 및 내부전극(400)을 외부환경으로부터 보호하기 위해 그 상층에 보호막층(500)을 형성시키는 제4단계와;
    상기 보호막층(500)이 형성된 기판(100) 양측에 외부전극(600)을 형성시키는 제5단계;를 포함하여 이루어지는 것을 특징으로 하는 ESD 방지용 보호 소자의 제조방법.
  2. 삭제
  3. 제 1항에 있어서, 상기 제1단계의 금속무기물혼합층(200)은,
    금속과 절연무기물이 교대로 증착된 다층박막 형태인 것을 특징으로 하는 ESD 방지용 보호 소자의 제조방법.
  4. 절연체 기판(100)과;
    상기 절연체 기판(100) 상측에 형성되며, 금속과 절연무기물이 혼합된 아모포스(amorphous)형태의 금속무기물혼합층(200)을 진공증착 후, 열처리하여 형성된 금속볼(302)이 구비된 절연무기물상(301)으로 이루어진 전압가변형 저항층(300)과;
    상기 전압가변형 저항층(300) 상부에 형성된 내부전극(400)과;
    상기 전압가변형 저항층(300) 및 내부전극(400)을 외부환경으로부터 보호하기 위해 그 상층에 형성된 보호막층(500)과;
    상기 보호막층(500)이 형성된 기판(100) 양측에 형성된 외부전극(600);을 포함하여 구성된 것을 특징으로 하는 ESD 방지용 보호 소자.
  5. 삭제
  6. 제 4항에 있어서, 상기 금속무기물혼합층(200)은,
    금속과 절연무기물이 교대로 증착된 다층박막 형태인 것을 특징으로 하는 ESD 방지용 보호 소자.
KR1020080076810A 2008-08-06 2008-08-06 Esd 방지용 보호 소자의 제조방법 및 그 보호 소자 KR101004724B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080076810A KR101004724B1 (ko) 2008-08-06 2008-08-06 Esd 방지용 보호 소자의 제조방법 및 그 보호 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080076810A KR101004724B1 (ko) 2008-08-06 2008-08-06 Esd 방지용 보호 소자의 제조방법 및 그 보호 소자

Publications (2)

Publication Number Publication Date
KR20100018165A KR20100018165A (ko) 2010-02-17
KR101004724B1 true KR101004724B1 (ko) 2011-01-04

Family

ID=42088954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076810A KR101004724B1 (ko) 2008-08-06 2008-08-06 Esd 방지용 보호 소자의 제조방법 및 그 보호 소자

Country Status (1)

Country Link
KR (1) KR101004724B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180025067A (ko) 2016-08-30 2018-03-08 삼성전기주식회사 저항 소자 및 저항 소자 어셈블리
US9953749B2 (en) 2016-08-30 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Resistor element and resistor element assembly

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015030414A1 (ko) 2013-08-26 2015-03-05 코웨이 주식회사 비데용 노즐 어셈블리

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266479A (ja) 2006-03-29 2007-10-11 Tateyama Kagaku Kogyo Kk 保護素子とその製造方法
US20080079533A1 (en) 2006-09-28 2008-04-03 Te-Pang Liu Material of over voltage protection device, over voltage protection device and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266479A (ja) 2006-03-29 2007-10-11 Tateyama Kagaku Kogyo Kk 保護素子とその製造方法
US20080079533A1 (en) 2006-09-28 2008-04-03 Te-Pang Liu Material of over voltage protection device, over voltage protection device and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180025067A (ko) 2016-08-30 2018-03-08 삼성전기주식회사 저항 소자 및 저항 소자 어셈블리
US9953749B2 (en) 2016-08-30 2018-04-24 Samsung Electro-Mechanics Co., Ltd. Resistor element and resistor element assembly

Also Published As

Publication number Publication date
KR20100018165A (ko) 2010-02-17

Similar Documents

Publication Publication Date Title
He Metal oxide varistors: from microstructure to macro-characteristics
US4506285A (en) Substrate made of varistor material having a plurality of electronic components mounted thereon
US4841259A (en) Wave propagation structures for eliminating voltage surges and absorbing transients
US5412357A (en) Noise filter having non-linear voltage-dependent resistor body with a resistive layer
US20070029646A1 (en) Inter-chip esd protection structure for high speed and high frequency devices
US8199451B2 (en) ESD protection device and composite electronic component of the same
US8243406B2 (en) ESD protection device and composite electronic component of the same
US8422188B2 (en) ESD protection device
JPH11317113A (ja) 静電放電保護用のポリマ―複合材料
KR101004724B1 (ko) Esd 방지용 보호 소자의 제조방법 및 그 보호 소자
JP2013515372A (ja) 粒状非高分子バリスタ材料、それを含む基板装置、およびそれを形成する方法
Nahm et al. Effect of sintering temperature on electrical properties and stability of Pr 6 O 11-based ZnO varistors
JP2008294325A (ja) 静電気保護素子とその製造方法
CN102184913B (zh) 一种防静电器件
US20020171995A1 (en) Stack up type low capacitance overvoltage protective device
KR102029471B1 (ko) 정전 방전 보호 소자 및 이를 구비하는 칩 부품
KR101968992B1 (ko) 바리스터 세라믹 및 이의 제조방법
JP5079632B2 (ja) 静電気保護素子
KR101001394B1 (ko) 저정전용량 및 안정적 특성 구현이 가능한 이에스디보호소자 및 제조방법
KR100967696B1 (ko) 고속 데이터통신라인의 정전방전 방지소자 및 그 제조방법
US20100157492A1 (en) Electronic device and associated method
KR20140122078A (ko) 정전기 방전 보호재 및 이를 이용한 정전기 방전 보호 부품
KR100234009B1 (ko) 저전압용 세라믹 바리스터
KR100839682B1 (ko) 복합 칩 소자
CN102220109A (zh) 一种用于静电器件的浆料制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee