KR101004712B1

KR101004712B1 - 3족 질화물 반도체 발광소자

Info

Publication number: KR101004712B1
Application number: KR1020060139164A
Authority: KR
Inventors: 김창태; 정현민; 남기연
Original assignee: 주식회사 에피밸리
Priority date: 2006-12-30
Filing date: 2006-12-30
Publication date: 2011-01-04
Also published as: KR20080062961A

Abstract

본 발명은 홈이 형성된 기판; 기판 위에 형성되며, 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수개의 질화물 반도체층; 홈 위에서 복수개의 질화물 반도체층을 따라 형성되는 개구부; 그리고, 개구부를 차단하는 보호막;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.

수직 구조, LED, 개구부, 비아홀, 전기도금, 보호금속, 보호막

Description

3족 질화물 반도체 발광소자{Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

도 1은 본 발명자가 선개발한 3족 질화물 반도체 발광소자의 대표적인 단면도,

도 2는 램프 패키지시 선개발한 수직형 발광 소자에 있어서 비아홀 개구부에 Ag 에폭시의 거동을 나타낸 광학 현미경 사진,

도 3은 본 발명에 따른 3족 질화물 반도체 발광소자 도면,

도 4는 본 발명에 따른 3족 질화물 반도체 발광소자의 제1 전극과 제2 전극위로 보호 금속이 증착되어 비아홀 개구부를 메꾼 것을 나타낸 광학 현미경 사진,

도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 제1 전극과 제2 전극위로 보호 금속이 증착되어 비아홀 개구부를 메꾼 것을 나타낸 전자 현미경 사진,

도 6은 램프 패키지시 본 발명의 수직형 발광 소자에 있어서 비아홀 개구부에 Ag 에폭시의 거동을 나타낸 광학 현미경 사진.

본 발명은 3족 질화물 반도체 발광소자에 관한 것으로, 특히 비아홀 주위의 제 1전극과 제 2전극 위로 보호 금속을 전기 도금(plating)의 방식으로 증착하여 비아홀의 에피탁시 개구부를 타고 올라가는 점성 물질 유입을 막는 보호 도금막을 생성한 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.

도 1은 본 발명자가 선개발한 발명에 따른 3족 질화물 반도체 발광소자 도면으로서, 홈이 형성된 기판(10), 홈이 형성된 기판(10)의 제1 면 위에 n형 질화물 반도체층(20), n형 질화물 반도체층(20) 위에 성장되는 활성층(30), 활성층(30) 위에 성장되는 p형 질화물 반도체층(40)을 성장한 개략도이다.

n형 질화물 반도체층(20)은 GaN로 형성되었으며 n형 불순물이 도핑되었다. n형 불순물로는 Si를 사용하였으며, 불순물의 도핑 농도는 1x10¹⁷ ~ 1x10²⁰/cm³의 값을 가진다. 도핑 농도가 1x10¹⁷/cm³ 이하이면 반도체층(20)의 저항값이 높아져 오믹 접촉을 기대하기 어려우며 도핑 농도가 1x10²⁰/cm³ 이상이면 반도체층(20)의 결정성이 나빠질 수 있다.

n형 질화물 반도체층(20)의 두께는 바람직하게 2㎛ ~ 6㎛이며, 반도체층(20)의 두께가 6㎛ 이상이면 반도체층(20)의 결정성이 저하되어 소자에 좋지 않은 영향을 줄 수 있으며, 두께가 2㎛ 이하이면 전자의 공급이 원활하게 이루어지지 않을 수 있다. 그리고, n형 질화물 반도체층(20)의 성장온도는 바람직하게 600℃ ~ 1100℃이며, 성장온도가 600℃ 이하이면 반도체층(20)의 결정성이 나빠질 수 있고, 1100℃ 이상이면 반도체층(20)의 표면이 거칠어져 반도체층(20)의 결정성에 좋지 않은 영향을 줄 수 있다.

본 발명에서 n형 질화물 반도체층(20)은 트리메탈갈륨(TMGa), 암모니아(NH₃) 및 SiH₄을 각각 365sccm, 11slm. 8.5slm로 공급하여 4㎛ 성장하였다. 이때 성장온도는 1050℃이며, 도핑 농도는 3x10¹⁸/cm³, 반응기의 압력은 400torr이다.

위와 같은 n형 질화물 반도체층(20)의 성장 조건에서 충분히 빠르지 않은 성장 속도와 비교적 낮은 성장 온도 등으로 인하여 수평 방향 성장이 잘 이루어지지 않기 때문에 기판에 형성된 홈을 덮지 않고, 개구부(80)를 형성하게 된다. n형 질화물 반도체층(20) 위에 성장되는 복수개의 질화물 반도체층 또한 수평 성장이 발생하지 않는 성장조건에서 성장하여 개구부(80)가 복수개의 질화물 반도체층의 최상층까지 형성되도록 성장하였다.

n형 질화물 반도체층(20) 위에 형성되는 활성층(30)은 전자와 정공의 재결합에 의하여 빛을 생성하는 역할을 한다. 또한, 활성층(30)은 단일 양자우물 구조 또는 다중 양자우물 형태를 가질 수 있다.

활성층(30) 위에 성장되는 p형 질화물 반도체층(40)은 GaN로 성장되었으며 p형 불순물이 도핑되었다, p형 불순물로는 Mg를 사용하였으며, 불순물의 도핑 농도는 1x10¹⁷ ~ 1x10²⁰/cm³의 값을 가진다. 도핑 농도가 1x10¹⁷ /cm³ 이하이면 p형 질화물 반도체층(40)의 역할을 하기 어려우며 도핑 농도가 1x10²⁰/cm³ 이상이면 반도체층(40)의 결정성이 나빠질 수 있다.

p형 질화물 반도체층(40)의 두께는 바람직하게 200Å ~ 3000Å이며, 반도체 층(40)의 두께가 3000Å 이상이면 반도체층(40)의 결정성이 저하되어 소자에 좋지 않은 영향을 줄 수 있으며, 두께가 200Å 이하이면 정공의 공급이 원할하게 이루어지지 않을 수 있다. 그리고, p형 도전성을 가지는 질화물 반도체층(40)의 성장온도는 바람직하게 600℃ ~ 1100℃ 이며, 성장온도가 600℃ 이하이면 반도체층(40)의 결정성이 나빠질 수 있으며, 1100℃ 이상이면 반도체층(40)의 표면이 거칠어져 반도체층(40)의 결정성에 좋지 않은 영향을 줄 수 있다. 상기와 같이 복수개의 질화물 반도체층을 성장한 후 복수개의 질화물 반도체층 위에 p측 전극(50)을 형성한다. p측 전극(50)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, ITO, IZO, ZnO, CIO(Copper Indium Oxide), 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐 및 몰리브덴으로 이루어진 군으로부터 선택된 하나를 포함하여 형성할 수 있다.

p측 전극(50)을 형성한 후 n형 질화물 반도체층(20)을 노출시키는 공정을 수행한다. n형 질화물 반도체층(20)을 노출시키는 방법은 건식식각 또는 습식식각법을 이용한다. 이때 n형 질화물 반도체층(20)이 노출되는 표면적을 크게 하기 위해서 하나의 스텝(21:step)을 가지는 형태로 식각한다.

n형 질화물 반도체층(20)의 노출을 위한 식각 공정 후 p측 전극(50)의 상부와 p형 질화물 반도체층(40)의 상부에 p측 본딩 패드(60)를 형성하는데, 이때 비아홀(85) 주위의 n형 질화물 반도체층(20) 상부에 p측 본딩 패드 금속(65)(n측 전극의 일부를 형성한다.)이 증착된다. 이후 기판(10)의 제2 면을 연마하는 공정을 수행한다. 기판(10)의 연마는 적어도 홈이 형성된 곳까지 연마하여 형성된 홈이 기판(10)을 관통하는 형태를 취하도록 한다. 기판(10)을 연마하는 방법은 그라인딩, 랩핑의 방법을 사용한다. 기판(10)의 제2 면을 연마한 후 기판의 최종 두께는 50㎛에서 400㎛의 값을 가지며 바람직하게는 30㎛에서 300㎛의 값을 가진다. 기판(10)의 최종 두께가 30㎛ 이하이면 후속 공정에서 기판(10)이 깨질 우려가 있으며, 기판(10)의 최종 두께가 300㎛ 이상이면 수직 구조의 발광소자로서 휘도 및 열적 개선의 폭이 크지 않을 수 있다.

기판(10)의 제2 면을 연마하는 공정 후에 n측 전극(70)을 형성한다. n측 전극은(70) 연마된 기판(10)의 제2 면에 형성하며, 형성된 홈을 통하여 n형 질화물 반도체층(20)에 n측 전극(70)이 형성된다. n측 전극(70)의 형성은 스퍼터링(Sputtering)법, 전자빔 증작법(E-beam Evaporation), 열증착법 등의 방법을 이용하며, n측 전극(70)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합으로 형성될 수 있으며, 기판(10)의 제2 면 전체에 형성되어 반사막으로 역할할 수도 있다. n측 전극(70)이 반사막으로 형성되면, 활성층에서 발생한 빛을 반사하여 발광소자의 위로 생성된 빛을 방출시킨다. 또한, 기판의 제2 면에 형성된 n측 전극(70)이 n측 본딩 패드의 역할을 하여 반도체 발광 소자에 전류를 주입한다.

n측 전극(70)의 형성에 있어서, p측 본딩 패드(60)의 증착시 개구부(80)에 노출된 n형 질화물 반도체층(20)에 금속층(p측 본딩 패드 금속(65))의 형성이 가능하며 또한 n측 전극(70)의 형성 공정에서 기판의 제2 면에 형성된 비아홀(85)을 통하여 n측 전극(70)이 형성되므로 노출된 n형 질화물 반도체층(20)의 모든 부분에 금속층이 형성이 가능하다.

그리고 마지막으로 전기 도금법(plating)을 통해 비아홀(85) 주위의 n형 질화물 반도체층(20) 상하에 증착된 p측 본딩 패드 금속(65)과 n측 전극(70)을 보다 원활히 접촉되도록 새로운 보호 금속(75)을 도금한다.

도 2는 도 1의 수직형 발광 소자를 가지고 램프 패키지 공정에서 작업했을때 최근 발생하는 문제점을 나타낸 칩 전면 사진이다. 일반적으로 칩을 패키지에 부착할 때 사용하는 에폭시는 전도성 실버가 보편적인데 이를 사용하는 경우, 선개발한 발광소자의 경우 에폭시(3)가 비아홀 주위의 에피탁시 개구부를 타고 올라가는 현상이 발생하여 전류 주입시 칩의 전기적 단락의 원인이 된다. 뿐만 아니라 패키지 공정중 콜렛(colet)을 사용하는 경우 개구부를 타고 올라가는 실버 에폭시 잔존물이 콜렛(colet)에 묻어 다른 칩의 패키지 공정중 실버 에폭시가 칩 전면에 묻어 외관 불량 뿐만 아니라 단락에 의해 원하지 않는 전기적 특성이 나타난다.

본 발명은 상기 문제를 해결하기 위한 것으로, 램프 등의 패키지시 비아홀 주위의 에피탁시 개구부를 타고 올라오는 도전성 페이스트로 인한 칩의 전기적 단락(short) 현상 발생 및 패키지 공정중 칩을 들어올리는 콜렛(colet) 공정에서 진공 작업으로 발생할 수 있는 칩 일부의 전면 오염 문제 등을 개선하기 위해 비아홀 주위의 제 1전극과 제1 질화물 반도체층과 접촉하는 제 2전극 위로 전기 도금 방식으로 비아홀 에피탁시층 개구부를 통해 점성 있는 물질의 유입을 차단하는 도금 보호막을 형성한 3족 질화물 반도체 수직형 발광 소자를 제공하는 것을 목적으로 한 다.

이하 도면을 참고하여 본 발명을 보다 자세히 설명한다.

도 3은 기존 플레이팅(plating)의 도금 공정 방법을 개선하여 비아홀(85) 내부의 높이중 일정 부분에 비아홀(85) 주위의 에피탁시 개구부(80)로 올라가는 점성물질을 막도록 형성된 얇은 도금 보호막(77)을 나타낸 도면이다. 도금 방법은 양극에 백금 혹은 함인동(P: 0.04~0.06%) 금속을 사용하고, 도금하고자 하는 웨이퍼를 음극으로 하여 진행한다. 이때 사용하는 전해질액은 황산 기반의 액을 사용하는데 시중에서 사용하는 도금액을 사용하거나 직접 제조도 가능하다. 도금시 온도는 25도를 유지하였으며, 일반적으로 30도를 넘는 경우 도금 표면이 거칠어지는 경향이 있다. 전류 밀도는 1~4A/dm2이 되도록 조절한다. 1A/dm2 보다 낮은 경우 도금 속도가 저하되고, 도금 균일도가 나빠질 문제점이 있으며, 4A/dm2 보다 높을 경우 도금 속도는 증가하나 표면이 거칠어지고, 부착성 등이 나빠진다. 도금 두께에 따라 증착되는 도금 금속의 양은 부피*밀도로 계산되어지며 이를 위해 도금 횟수에 따라 전해질액을 보충하는 방법 등을 통해 도금의 균일도를 유지할 수 있다. 일반적으로 보호 금속은 기존 금속과 접착성 및 전기 전도성이 좋은 금, 은, 구리 등의 물질중 하나 혹은 그 이상이 선택된다. 금속 두께는 바람직하기로는 1~15um가 좋다. 금속 두께가 너무 얇은 경우 전극 단위 면적당 전류의 값이 낮아서 컨택 특성 등의 효과가 개선되지 않으며, 너무 두꺼운 경우에는 칩의 절단과 같은 소자 격리에서 도금 금속의 박리와 같은 기계적 결함이 나타난다. 본 발명에서는 전해질의 온도가 24도 근처에서 2“ wafer에 2A/dm2의 전류를 공급하여 분당 약 0.2um의 속도로 도금 두께 약 10~14um가 되도록 시간을 조절하였다. 물론 도금 횟수는 1회로 한정하였다. 그러나, 도금 공정 횟수를 경우에 따라 2회 이상 반복하는 경우도 가능하다. 전자의 경우는 비아홀(85) 중 에피탁시층 개구부(80)에 가까운 곳에 얇은 디스크 형태의 도금 보호막(77)이 생기며, 후자의 경우는 전자보다 훨씬 아래쪽, 비아홀(85) 내 중간 정도의 위치에 도금 보호막이 생긴다.

도 4는 본 발명에 의해 비아홀 내부의 일정한 높이에 얇은 막으로 도금이 된 경우에 있어서 광학 현미경으로 초점을 맞추어 가면서 측정한 사진으로 도금 보호막(77) 형성에 의해 광택이 나고 있는 모습을 나타낸 것이다.

도 5는 본 발명에 의해 비아홀(85) 내부의 일정한 높이에 얇은 막으로 도금보호막(77)이 설치되어 있는 것을 단면으로 측정한 전자 현미경 사진이다. (a)는 도금 두께 약 0.5um 의 얇은 막이 비아홀(85) 주위의 에피탁시 개구부(80)로 점성있는 물질이 올라가지 못하도록 도금 보호막(77)이 형성된 상태를 위에서 찍은 단면 사진이다. 비아홀(85) 주위의 에피탁시 개구부(80)를 막는 얇은 도금 보호막(77)의 형성은 비아홀(85) 위에 걸쳐진 에피탁시 개구부(80) 근처에 공급되는 도금시간이 지나면서 위보다는 옆으로의 전해질액 몰림으로 인해 옆으로 도금되는 확률이 증가하여 진행된다. 그결과, 특히 에피탁시층 개구부(80) 아래 부분에 도금 보호막(77)이 얇은 디스크 형태로 진행되기도 하고(도면 5(b)), 경우에 따라 도금 공정을 중단한 후 다시 시작하는 경우 비아홀(85) 중간 부분에 얇은 디스크 형태의 도금 보호막(77)이 생성된다(도면 5(c)).

도 6은 1000X1000um 크기의 대면적 칩으로 16개의 비아홀을 배치한 칩에 실제 램프 패키지시 사용하는 에폭시를 사용한 모습을 나타낸 것이다. 도 2와 달리 사용한 에폭시가 비아홀 주위의 에피탁시층 개구부를 통해 타고 올라오는 모습을 나타내지 않고 있으며, 이는 본 발명에 의해 비아홀 주위의 에피탁시층 개구부 아래 부분에 도금 보호막(77)으로 차단하므로써 램프 패키지 공정에서 발생하는 문제점이 개선되었을 뿐만 아니라, 특히 Ag 에폭시를 사용하는 경우 단락(short)을 형성하는 문제점을 개선하였다.

본 발명에 의하면, 패키지시 과잉으로 사용하는 에폭시가 비아홀 주위의 에피탁시 개구부를 통해 들어오지 않게 하므로 단락의 전기적 특성 저하와 패키지시 칩을 들어올리는 콜렛(colet) 공정에서 진공 작업으로 발생할 수 있는 칩 일부의 전면 오염 문제를 해결할 수 있다.

또한 본 발명에 의하면, 금속 배선을 3족 질화물 발광소자의 아래 면으로 연결이 가능하여 열 분산이 용이하여 3족 질화물 반도체 발광소자의 열적 신뢰성을 개선할 수 있다.

Claims

홈이 형성된 기판;

기판 위에 형성되며, 재결합을 통해 빛을 생성하는 활성층을 포함하는 복수개의 질화물 반도체층;

홈 위에서 복수개의 질화물 반도체층을 따라 형성되는 개구부; 그리고,

개구부를 차단하는 보호막;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
제 1 항에 있어서,

보호막은 도금막인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
제 1 항에 있어서,

홈 및 개구부를 통해 복수개의 질화물 반도체층에 전기적으로 연결되는 전극;을 포함하며,

보호막은 개구부 상에 위치하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
제 3 항에 있어서,

개구부를 통해 통해 전극에 전기적으로 연결되는 추가의 전극;을 포함하는 것을 특징으로 3족 질화물 반도체 발광소자.
제 1 항에 있어서,

기판의 반대측에서 복수개의 질화물 반도체층에 전기적으로 연결되는 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
제 4 항에 있어서,

기판의 반대측에서 복수개의 질화물 반도체층에 전기적으로 연결되며, 추가의 전극과 함께 형성되는 본딩 패드;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.