KR101003493B1 - Bit-line sense amplifier and bit-line sensing method using the same - Google Patents

Bit-line sense amplifier and bit-line sensing method using the same Download PDF

Info

Publication number
KR101003493B1
KR101003493B1 KR1020080030349A KR20080030349A KR101003493B1 KR 101003493 B1 KR101003493 B1 KR 101003493B1 KR 1020080030349 A KR1020080030349 A KR 1020080030349A KR 20080030349 A KR20080030349 A KR 20080030349A KR 101003493 B1 KR101003493 B1 KR 101003493B1
Authority
KR
South Korea
Prior art keywords
bit line
sense amplifier
control signal
voltage level
bit
Prior art date
Application number
KR1020080030349A
Other languages
Korean (ko)
Other versions
KR20090105093A (en
Inventor
최홍석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080030349A priority Critical patent/KR101003493B1/en
Publication of KR20090105093A publication Critical patent/KR20090105093A/en
Application granted granted Critical
Publication of KR101003493B1 publication Critical patent/KR101003493B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Abstract

본 발명은 비트라인 프리차지 신호가 디스에이블될 때 활성화되는 제어신호에 응답하여 비트라인 쌍의 전압레벨을 일정 전압만큼 상향시키는 부스팅부를 포함하는 비트라인 센스앰프에 관한 것이다.The present invention relates to a bit line sense amplifier including a boosting unit configured to increase a voltage level of a pair of bit lines by a predetermined voltage in response to a control signal activated when the bit line precharge signal is disabled.

비트라인, 센스앰프, 프리차지, 워드라인 Bit Line, Sense Amplifier, Precharge, Word Line

Description

비트라인 센스앰프 및 이를 이용한 비트라인 센싱 방법{BIT-LINE SENSE AMPLIFIER AND BIT-LINE SENSING METHOD USING THE SAME}BIT-LINE SENSE AMPLIFIER AND BIT-LINE SENSING METHOD USING THE SAME}

본 발명은 반도체 메모리에 관한 것으로, 더 상세하게는 비트라인 센스앰프 및 이를 이용한 비트라인 센싱 방법에 관한 것이다.The present invention relates to a semiconductor memory, and more particularly, to a bit line sense amplifier and a bit line sensing method using the same.

일반적으로 반도체 메모리는 워드라인에 의해 메모리 셀을 선택하고, 메모리 셀에 의해 비트라인으로 쉐어링된 전하량을 센싱하기 위한 비트라인 센스앰프를 포함한다.In general, a semiconductor memory includes a bit line sense amplifier for selecting a memory cell by a word line and sensing an amount of charge shared by the memory cell into a bit line.

도 1 은 종래 기술에 의한 비트라인 센스앰프의 회로도이고, 도 2 는 도 1 의 동작을 설명하기 위한 타이밍도이다.1 is a circuit diagram of a bit line sense amplifier according to the prior art, and FIG. 2 is a timing diagram for explaining the operation of FIG. 1.

도 1 과, 도 2 를 참고하면, 액티브 커맨드가 입력되면 워드라인(WLn)이 활성화되어 메모리 셀의 전하가 비트라인으로 차지 쉐어링되고, 일정 시간 경과 후에 인에이블 신호에 의해 비트라인 센스앰프가 인에이블되면 비트라인 센스앰프는 차지 쉐어링된 비트라인을 전원전압과 접지전압으로 디벨롭 한다.Referring to FIGS. 1 and 2, when an active command is input, the word line WLn is activated to charge-charge the memory cells to the bit lines, and the bit line sense amplifier is turned on by the enable signal after a predetermined time. When enabled, the bit line sense amplifier develops the charge-shared bit line into a supply voltage and a ground voltage.

이러한 비트라인 센스앰프의 디벨롭 동작은 동작 속도를 향상시키기 위해 인에이블 신호(NSAEN)에 의해 먼저 NMOS가 턴-온 되고, 일정 시간 경과 후 인에이블 신호(PSAEN)에 의해 PMOS가 턴-온 되어 비트라인을 전압을 디벨롭 한다.The development operation of the bit line sense amplifier is performed by turning on the NMOS first by the enable signal NSAEN to improve the operation speed, and then, after a certain time, the PMOS is turned on by the enable signal PSAEN. Develop the voltage on the bit line.

한편, 비트라인 센스앰프의 동작 전압은 계속해서 크기가 낮아지고 있고, 비트라인 센스앰프를 구성하는 트랜지스터의 문턱전압은 오프 누설 전류 문제로 충분하게 낮추지 못하고 있는 실정이다.On the other hand, the operating voltage of the bit line sense amplifier continues to decrease in magnitude, and the threshold voltage of the transistors constituting the bit line sense amplifier is not sufficiently lowered due to the off leakage current problem.

이러한 종래 기술에 의한 비트라인 센스앰프는 낮은 동작 전압에 의해 비트라인 센스앰프 내의 NMOS 트랜지스터의 전압(Vgs)이 줄어들게 되어 동작 속도가 느려지거나 데이터를 정상적으로 증폭하지 못하는 불량을 발생할 수 있다.The bit line sense amplifier according to the related art reduces the voltage Vgs of the NMOS transistors in the bit line sense amplifier due to the low operating voltage, resulting in a slow operation speed or a failure to amplify data normally.

따라서, 본 발명은 낮은 동작 전압에서도 빠르게 데이터를 센싱할 수 있는 비트라인 센스앰프 및 이를 이용한 비트라인 센싱 방법을 제시한다.Accordingly, the present invention provides a bit line sense amplifier and a bit line sensing method using the same which can quickly sense data even at a low operating voltage.

본 발명에 의한 비트라인 센스앰프는 비트라인 프리차지 신호가 디스에이블될 때 활성화되는 제어신호에 응답하여 비트라인 쌍의 전압레벨을 일정 전압만큼 상향시키는 부스팅부를 포함한다.The bit line sense amplifier according to the present invention includes a boosting unit for raising a voltage level of a pair of bit lines by a predetermined voltage in response to a control signal activated when the bit line precharge signal is disabled.

그리고, 본 발명은 비트라인 쌍과 연결된 센스앰프와, 상기 센스앰프와 반대쪽에 배치하여 상기 비트라인 쌍과 연결된 커플링 MOS 커패시터를 포함하고, 상기 커플링 MOS 커패시터는 비트라인 프리차지 신호가 디스에이블될 때 활성화되는 제어신호에 응답하여 비트라인 쌍의 전압레벨을 일정 전압만큼 상향시킨다.The present invention also includes a sense amplifier connected to a bit line pair and a coupling MOS capacitor disposed opposite to the sense amplifier and connected to the bit line pair, wherein the coupling MOS capacitor is configured to disable a bit line precharge signal. The voltage level of the bit line pair is raised by a predetermined voltage in response to a control signal activated when the control signal is activated.

그리고, 본 발명에 의한 비트라인 센싱 방법은 비트라인 프리차지 정보를 갖는 제어신호가 활성화되면, 상기 제어신호에 응답하여 구동하는 부스팅부를 이용하여 비트라인 쌍의 전압레벨을 일정전압만큼 상향시키는 단계와, 워드라인이 선택되면 해당 셀의 전하가 비트라인 쌍에 차지 쉐어링되고, 센스앰프 인에이블 신호에 의해 상기 비트라인 쌍에 차지 쉐어링된 전하량을 센싱하는 단계를 포함한다.In addition, the bit line sensing method according to the present invention includes the steps of raising a voltage level of a pair of bit lines by a predetermined voltage by using a boosting unit which is driven in response to the control signal when a control signal having bit line precharge information is activated; When the word line is selected, the charge of the corresponding cell is charge-shared on the pair of bit lines, and sensing the charge-sharing amount of charge-sharing on the pair of bit lines by a sense amplifier enable signal.

이러한 본 발명은 낮은 동작 전압에서도 빠르게 데이터를 센싱하고, 동작 안정성도 개선할 수 있다.The present invention can quickly sense data even at low operating voltages, and improve operational stability.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples. These embodiments are only for illustrating the present invention, and the scope of rights of the present invention is not limited by these embodiments.

도 3 은 본 발명에 의한 비트라인 센스앰프의 구성을 설명하기 위한 도면이다.3 is a view for explaining the configuration of the bit line sense amplifier according to the present invention.

도 3 에 도시한 바와 같이, 본 발명은 센스앰프(10)와 셀 어레이간(30)의 단차로 인한 공정 마진을 확보하기 위한 공간에 비트라인 프리차지 신호(BLEQ)가 디스에이블될 때 활성화되는 제어신호(BLUP)에 응답하여 비트라인 쌍(BL,/BL)의 전압레벨을 일정 전압만큼 상향시키기 위한 부스팅부(20)를 포함한다.As shown in FIG. 3, the present invention is activated when the bit line precharge signal BLEQ is disabled in a space for securing a process margin due to a step difference between the sense amplifier 10 and the cell array 30. And a boosting unit 20 for increasing the voltage level of the bit line pair BL // BL by a predetermined voltage in response to the control signal BLUP.

상기 부스팅부(20)는 게이트가 상기 비트라인과 연결되고, 소스와 드레인이 상기 제어신호(BLUP)에 연결되는 MOS 커패시터(21)로 구성하거나, 게이트가 상기 제어신호(BLUP)와 연결되고, 소스와 드레인이 상기 비트라인에 연결되는 MOS 커패시터(21)로 구성한다.The boosting unit 20 includes a MOS capacitor 21 having a gate connected to the bit line, a source and a drain connected to the control signal BLUP, or a gate connected to the control signal BLUP. A source and a drain are constituted by a MOS capacitor 21 connected to the bit line.

그리고, 상기 MOS 커패시터(21)는 상기 센스앰프(10)와 반대쪽에 배치하여 구성한다.The MOS capacitor 21 is disposed opposite to the sense amplifier 10.

그리고, 비트라인 쌍(BL,/BL)과 연결되는 각각의 MOS 커패시터를 인접 배치 하여 구성한다.Each MOS capacitor connected to the bit line pairs BL and / BL is disposed adjacent to each other.

즉, 비트라인 쌍(BL,/BL)과 연결된 센스앰프(10)와, 상기 센스앰프(10)의 반대쪽에 상기 비트라인 쌍(BL, /BL)과 커플링 MOS 커패시터(21)가 연결되도록 구성한다.That is, the sense amplifier 10 connected to the bit line pairs BL and / BL and the bit line pair BL and / BL to the coupling MOS capacitor 21 are connected to opposite sides of the sense amplifier 10. Configure.

이러한 상기 커플링 MOS 커패시터(21)는 비트라인 프리차지 신호(BLEQ)가 디스에이블될 때 활성화되는 제어신호(BLUP)에 응답하여 프리차지 되어 있는 비트라인 쌍의 전압레벨(1/2VDD)을 일정 전압(△VBST)만큼 상향시킨다.The coupling MOS capacitor 21 sets the voltage level 1 / 2VDD of the pair of precharged bit lines in response to the control signal BLUP that is activated when the bit line precharge signal BLEQ is disabled. The voltage is increased by ΔV BST .

도 4 은 본 발명에 의한 비트라인 센스앰프를 이용한 비트라인 센싱 방법을 설명하기 위한 타이밍도이다.4 is a timing diagram illustrating a bit line sensing method using a bit line sense amplifier according to the present invention.

먼저, 비트라인 프리차지 신호(BLEQ)가 디스에이블되면 제어신호(BLUP)는 활성화된다.First, when the bit line precharge signal BLEQ is disabled, the control signal BLUP is activated.

이어서, 부스팅부(20)는 상기 제어신호(BLUP)에 응답하여 구동하는 커플링 MOS 커패시터(21)를 통해 비트라인 쌍의 전압레벨을 일정전압(△VBST)만큼 상향시킨다.Subsequently, the boosting unit 20 raises the voltage level of the bit line pair by a predetermined voltage ΔV BST through the coupling MOS capacitor 21 which is driven in response to the control signal BLUP.

즉, 프리차지 되어 있는 비트라인의 전압레벨(1/2VDD)을 일정전압(△VBST)만큼 상향시켜, 비트라인의 전압레벨이 1/2VDD + △VBST 레벨을 갖도록 한다.That is, the voltage level (1 / 2VDD) of the precharged bit line is raised by a constant voltage (ΔV BST ), and the voltage level of the bit line is 1 / 2VDD + ΔV BST Have a level.

이때, 워드라인(WL1)이 선택되면 해당 셀의 전하가 비트라인 쌍(BL,/BL)에 차지 쉐어링된다.At this time, when the word line WL1 is selected, the charge of the corresponding cell is charged and shared to the bit line pair BL // BL.

이어서, 센스앰프 인에이블 신호(S/A enable)가 활성화되면 비트라인 센스앰 프(10)는 상기 비트라인 쌍(BL,/BL)에 차지 쉐어링된 전하량을 디벨롭 한다.Subsequently, when the sense amplifier enable signal S / A enable is activated, the bit line sense amplifier 10 develops the charge-sharing amount of charge shared in the bit line pairs BL and / BL.

이러한 본 발명은 비트라인 센스앰프의 동작 전압이 낮아지더라도 비트라인 센스앰프 내의 NMOS(MN1,MN2, 도1 참고) 전압(Vgs) 레벨이 △VBST만큼 상향되어 있으므로 센싱 동작을 빠르게 수행하고, 동작 안정성도 높일 수 있다.In the present invention, even if the operating voltage of the bit line sense amplifier is lowered, since the NMOS voltage Vgs level in the bit line sense amplifier is raised by ΔV BST , the sensing operation is performed quickly. Operational stability can also be improved.

도 1 은 종래 기술에 의한 비트라인 센스앰프의 회로도이다. 1 is a circuit diagram of a bit line sense amplifier according to the prior art.

도 2 는 도 1 의 동작을 설명하기 위한 타이밍도이다.FIG. 2 is a timing diagram for explaining the operation of FIG. 1.

도 3 은 본 발명에 의한 비트라인 센스앰프의 구성을 설명하기 위한 도면이다.3 is a view for explaining the configuration of the bit line sense amplifier according to the present invention.

도 4 은 본 발명에 의한 비트라인 센싱 방법을 설명하기 위한 타이밍도이다.4 is a timing diagram illustrating a bit line sensing method according to the present invention.

Claims (13)

게이트가 비트라인과 연결되고, 소스와 드레인이 제어신호에 연결되는 MOS 커패시터를 포함하여, 상기 제어신호가 활성화될 때 비트라인 쌍의 전압레벨을 일정 전압레벨만큼 상향시키는 부스팅부를 포함하되,Including a MOS capacitor, the gate is connected to the bit line, the source and the drain is connected to the control signal, and includes a boosting unit for raising the voltage level of the pair of bit lines by a predetermined voltage level when the control signal is activated, 상기 제어신호는 비트라인 프리차지 신호가 디스에이블될 때 활성화되는 비트라인 센스앰프.And the control signal is activated when the bit line precharge signal is disabled. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 부스팅부는 게이트가 상기 제어신호와 연결되고, 소스와 드레인이 상기 비트라인에 연결되는 MOS 커패시터를 포함하여,The boosting unit includes a MOS capacitor having a gate connected to the control signal and a source and a drain connected to the bit line. 상기 제어신호 활성화 시, 비트라인의 전압레벨을 일정 전압레벨만큼 상향시키는 비트라인 센스앰프.And a bit line sense amplifier for raising the voltage level of the bit line by a predetermined voltage level when the control signal is activated. 제 1 항과 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 MOS 커패시터는 상기 센스앰프와 반대쪽에 배치하여 구성한 비트라인 센스앰프.And the MOS capacitor is disposed opposite to the sense amplifier. 제 1 항과 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 하나의 비트라인 쌍과 각각 연결되는 MOS 커패시터를 인접 배치하여 구성한 비트라인 센스앰프.A bit line sense amplifier configured by adjacently arranged MOS capacitors connected to one bit line pair. 제 1 항에 있어서,The method of claim 1, 상기 부스팅부는 센스앰프와 셀 어레이간의 단차로 인한 공정 마진을 확보하기 위한 공간에 설치되는 비트라인 센스앰프.The boosting unit is a bit line sense amplifier is installed in the space to secure the process margin due to the step between the sense amplifier and the cell array. 비트라인 쌍과 연결된 센스앰프와;A sense amplifier connected to the bit line pair; 상기 센스앰프와 반대쪽에 배치하여 상기 비트라인 쌍과 연결된 커플링 MOS 커패시터;A coupling MOS capacitor disposed opposite the sense amplifier and connected to the bit line pair; 를 포함하고,Including, 상기 커플링 MOS 커패시터는 비트라인 프리차지 신호가 디스에이블될 때 활성화되는 제어신호에 응답하여 비트라인 쌍의 전압레벨을 일정 전압만큼 상향시키는 비트라인 센스앰프.And the coupling MOS capacitor raises the voltage level of the pair of bit lines by a predetermined voltage in response to a control signal activated when the bit line precharge signal is disabled. 제 7 항에 있어서,The method of claim 7, wherein 상기 커플링 MOS 커패시터는 게이트가 상기 비트라인과 연결되고, 소스와 드레인이 상기 제어신호에 연결되어,The coupling MOS capacitor has a gate connected to the bit line, a source and a drain connected to the control signal, 상기 제어신호 활성화 시, 비트라인의 전압레벨을 일정 전압레벨만큼 상향시키는 비트라인 센스앰프.And a bit line sense amplifier for raising the voltage level of the bit line by a predetermined voltage level when the control signal is activated. 제 7 항에 있어서,The method of claim 7, wherein 상기 커플링 MOS 커패시터는 게이트가 상기 제어신호와 연결되고, 소스와 드레인이 상기 비트라인에 연결되어,The coupling MOS capacitor has a gate connected to the control signal, a source and a drain connected to the bit line, 상기 제어신호 활성화 시, 비트라인의 전압레벨을 일정 전압레벨만큼 상향시키는 비트라인 센스앰프.And a bit line sense amplifier for raising the voltage level of the bit line by a predetermined voltage level when the control signal is activated. 제 7 항에 있어서,The method of claim 7, wherein 상기 커플링 MOS 커패시터는 센스앰프와 셀 어레이간의 단차로 인한 공정 마진을 확보하기 위한 공간에 설치되는 비트라인 센스앰프.The coupling MOS capacitor is a bit line sense amplifier is installed in the space to secure the process margin due to the step between the sense amplifier and the cell array. 비트라인 프리차지 정보를 갖는 제어신호가 활성화되면, 비트라인 쌍과 연결된 커플링 MOS 커패시터를 이용하여 비트라인 쌍의 전압을 일정 전압만큼 상향시키는 부스팅부를 이용하여 비트라인 쌍의 전압레벨을 일정전압만큼 상향시키는 단계와;When the control signal having the bit line precharge information is activated, the voltage level of the bit line pair is increased by a predetermined voltage using a boosting unit that raises the voltage of the bit line pair by a predetermined voltage using a coupling MOS capacitor connected to the bit line pair. Upward step; 워드라인이 선택되면 해당 셀의 전하가 비트라인 쌍에 차지 쉐어링되고, 센스앰프 인에이블 신호에 의해 상기 비트라인 쌍에 차지 쉐어링된 전하량을 센싱하는 단계;When the word line is selected, charges of the corresponding cell are charge-shared on the pair of bit lines, and sensing the charge-sharing amount of charge-sharing on the pair of bit lines by a sense amplifier enable signal; 를 포함하는 비트라인 센싱 방법.Bit line sensing method comprising a. 제 11 항에 있어서,The method of claim 11, 상기 제어신호는 비트라인 프리차지 신호가 디스에이블될 때 활성화되는 비트라인 센싱 방법.And the control signal is activated when the bit line precharge signal is disabled. 삭제delete
KR1020080030349A 2008-04-01 2008-04-01 Bit-line sense amplifier and bit-line sensing method using the same KR101003493B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080030349A KR101003493B1 (en) 2008-04-01 2008-04-01 Bit-line sense amplifier and bit-line sensing method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080030349A KR101003493B1 (en) 2008-04-01 2008-04-01 Bit-line sense amplifier and bit-line sensing method using the same

Publications (2)

Publication Number Publication Date
KR20090105093A KR20090105093A (en) 2009-10-07
KR101003493B1 true KR101003493B1 (en) 2010-12-30

Family

ID=41534837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080030349A KR101003493B1 (en) 2008-04-01 2008-04-01 Bit-line sense amplifier and bit-line sensing method using the same

Country Status (1)

Country Link
KR (1) KR101003493B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8699263B2 (en) 2011-08-31 2014-04-15 Tessera, Inc. DRAM security erase
US9685240B1 (en) 2016-03-17 2017-06-20 SK Hynix Inc. Memory device to alleviate the effects of row hammer condition and memory system including the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8699263B2 (en) 2011-08-31 2014-04-15 Tessera, Inc. DRAM security erase
US8976572B2 (en) 2011-08-31 2015-03-10 Tessera, Inc. DRAM security erase
US9299417B2 (en) 2011-08-31 2016-03-29 Tessera, Inc. DRAM security erase
US9558808B2 (en) 2011-08-31 2017-01-31 Tessera, Inc. DRAM security erase
US9685240B1 (en) 2016-03-17 2017-06-20 SK Hynix Inc. Memory device to alleviate the effects of row hammer condition and memory system including the same
US10014069B2 (en) 2016-03-17 2018-07-03 SK Hynix Inc. Memory device and refresh methods to alleviate the effects of row hammer condition

Also Published As

Publication number Publication date
KR20090105093A (en) 2009-10-07

Similar Documents

Publication Publication Date Title
EP1058268B1 (en) Ferroelectric memory and semiconductor memory
US20100027362A1 (en) Semiconductor memory device for low voltage
US7251174B2 (en) Semiconductor memory device for low power system
JP5106760B2 (en) Bit line driving circuit and driving method of integrated circuit memory device with improved precharge and sense amplification scheme
KR20000048350A (en) Sense amplifier circuit, memory device using the circuit and method for reading the memory device
USRE45036E1 (en) Semiconductor memory device
JP2006202421A (en) Memory
US8711606B2 (en) Data security for dynamic random access memory using body bias to clear data at power-up
US7817486B2 (en) Semiconductor storage device
US7126867B2 (en) Semiconductor memory device for low power system
KR100649351B1 (en) Semiconductor device for low voltage
KR100555522B1 (en) Boost-writing method of memory cell data and memory device implementing the method
KR101003493B1 (en) Bit-line sense amplifier and bit-line sensing method using the same
KR101858579B1 (en) Sense amp circuit
JP2004206787A (en) Ferroelectric memory and its data read method
JP2010020873A (en) Dynamic type semiconductor memory device and operation method of the same
US7187612B2 (en) Memory having power-up circuit
JP2004140344A (en) Semiconductor integrated circuit
JP2007149230A (en) Nonvolatile semiconductor storage device
JPH0935476A (en) Semiconductor memory device with variable plate voltage generation circuit
US7106645B2 (en) Semiconductor memory device having a word line drive circuit and a dummy word line drive circuit
US20060092730A1 (en) Semiconductor memory device for low power condition
KR20070000174A (en) Method for testing a memory device
KR100546316B1 (en) Semiconductor memory device using charge transferred pre-sensing scheme
KR20080002592A (en) Driving device for bit line sense amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee