KR100993518B1 - Ｓｍｄ 형태의 박막형 방전 소자 - Google Patents

Ｓｍｄ 형태의 박막형 방전 소자 Download PDF

Info

Publication number
KR100993518B1
KR100993518B1 KR1020100006093A KR20100006093A KR100993518B1 KR 100993518 B1 KR100993518 B1 KR 100993518B1 KR 1020100006093 A KR1020100006093 A KR 1020100006093A KR 20100006093 A KR20100006093 A KR 20100006093A KR 100993518 B1 KR100993518 B1 KR 100993518B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
thin film
ceramic substrate
electrodes
Prior art date
Application number
KR1020100006093A
Other languages
English (en)
Inventor
이세현
Original Assignee
이세현
주식회사 성진테크윈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43409567&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100993518(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 이세현, 주식회사 성진테크윈 filed Critical 이세현
Priority to KR1020100006093A priority Critical patent/KR100993518B1/ko
Application granted granted Critical
Publication of KR100993518B1 publication Critical patent/KR100993518B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H05F3/02—Carrying-off electrostatic charges by means of earthing connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명은 SMD(Surface Mount Device: 표면 실장 소자) 형태의 박막형 방전 소자에 관한 것으로서, 더욱 상세하게는 인쇄 회로 기판(PCB: Printed Circuit Board)의 표면에 실장할 수 있는 박막이고 평판 형상인 방전 소자에 대한 것이다.
이 SMD 형태의 박막형 방전 소자는 평판 형상의 세라믹 기판; 상기 세라믹 기판상의 일측에 배열되는 박막인 전도성의 제 1 전극; 상기 제 1 전극과 소정 간격으로 이격되어 타측에 배열되는 박막인 전도성의 제 2 전극; 상기 제 1 전극 및 제 2 전극의 일측에 연결되어 상기 세라믹 기판의 양쪽으로 굴곡을 두고 배열되는 2개의 리드 프레임; 및 상기 세라믹 기판과 접합되어 내부를 진공으로 밀봉하는 커버 캡을 포함한다.
본 발명에 의하면, 세라믹 평판상에 가공과정을 거쳐 전극을 패턴닝함으로써 극간 갭을 조절하는 것이 가능하므로 낮은 방전 개시 전압에서 동작이 가능한 방전 소자의 구현이 가능하다.

Description

ＳＭＤ 형태의 박막형 방전 소자{Thin filmed Gas Discharge Arrester of SMD type}
본 발명은 SMD(Surface Mount Device: 표면 실장 소자) 형태의 박막형 방전 소자에 관한 것으로서, 더욱 상세하게는 인쇄 회로 기판(PCB: Printed Circuit Board)의 표면에 실장할 수 있는 박막이고 평판 형상인 방전 소자에 대한 것이다.
종래기술로는 2극형 방전소자를 들 수 있다. 이 2극형 방전소자는 세라믹 절연체로 조성된 원통형 관 양단에 방전전극1 및 방전전극2를 구비하여 관 내부에 방전갭을 구비되고, 방전갭 내부에는 방전 활성화 물질(gas)이 봉입된 구조를 갖는다.
방전소자의 리드에 납땜을 하여 사용하는 방식을 래디얼 방식이라 부른다. 상기한 방전소자는 방전전극 1과 방전전극2 간에 고전압이 인가되면 방전갭 내부에 봉입된 방전활성화제가 전리현상을 일으키면서 글로우 방전을 일으키기 시작하는데, 글로우 방전에 의하여 방전전류가 커지면 곧 아크방전으로 이어져 방전전극 간에 인가된 에너지가 순간적인 방전에 의해 소멸하게 되는 것이다.
물론, 3극형 방식의 방전소자도 있다. 이 3극형 방식의 방전소자는 세라믹절연체로 조성된 원통형 관 양단에 방전전극1, 방전전극2 및 어스전극이 구비되어, 방전전극1과 방전전극2에 의해 방전갭이 형성되고, 방전갭 내부에는 방전 활성화 제(gas 등)이 봉입된 구조를 갖는다.
이러한 3극형 방전소자는 방전전극1-방전전극2, 방전전극1-어스전극 또는 방전전극2-어스전극 간에 고전압이 인가되면 내부에 봉입된 방전활성화제가 전리현상을 일으키면서 글로우 방전을 일으키기 시작하는데, 글로우 방전에 의하여 방전전류가 커지면 곧 아크방전으로 이어져 전극 간에 인가된 서지에너지가 방전되어 소멸하게 되는 것이다.
이러한 2극 또는 3극의 방전 소자에서는 방전 소자를 구성하는 모든 전극이 물리적 및 전기적으로 봉입된 방전활성화제와 연결되어 있다. 보통, 전극간 갭을 줄이면 방전이 급속히 이루어진다.
그러나, 종래의 래디얼형 방전소자에 의할 경우 전극 재질 자체에 거칠기 성질이 있고, 공차가 있으므로 전극 간 방전 특성이 고르지 않게 될 수 있다.
따라서, 종래의 래디얼형 방전소자의 경우에는, 이들 성질 및 특성으로 인하여 기계적으로 전극 재질 자체의 거칠기나 공차를 제거하기에는 한계가 있다.
또한, 종래의 래디얼형 방전소자는 원통형 관으로 되어 있어, 소형 경박인 SMD 방식의 인쇄회로기판에는 적절치 못하다는 단점이 있어 왔다.
본 발명은 종래 기술에 따른 문제점을 해소하고자 제안되는 것으로, 전자방출이 용이하도록 전극 재질 자체의 거칠기나 공차를 제거하여 극간 갭을 조절함으로서 낮은 방전 개시 전압에서 동작이 가능한 방전 소자를 제공하는데 목적이 있다.
또한, 본 발명은 소형 경박인 SMD 방식의 인쇄 회로 기판상에 실장되도록 박막형의 방전 소자를 제공하는데 다른 목적이 있다.
또한, 본 발명은 서지에 의해 발생한 아크를 분산시켜 빠른 시간 내에 소거하는 방전 소자를 제공하는데 또 다른 목적이 있다.
본 발명은 위에서 제기된 과제를 달성하기 위해, SMD(Surface Mount Device) 형태의 박막형 방전 소자를 제공한다. 이 SMD 형태의 박막형 방전 소자는 평판 형상의 세라믹 기판; 상기 세라믹 기판상의 일측에 배열되는 박막인 전도성의 제 1 전극; 상기 제 1 전극과 소정 간격으로 이격되어 타측에 배열되는 박막인 전도성의 제 2 전극; 상기 제 1 전극 및 제 2 전극의 일측에 연결되어 상기 세라믹 기판의 양쪽으로 굴곡을 두고 배열되는 2개의 리드 프레임; 및 상기 세라믹 기판과 접합되어 내부를 진공으로 밀봉하는 커버 캡을 포함한다.
또한, 본 발명의 다른 실시예로서, 이 SMD 형태의 박막형 방전 소자는, 상기 제 1 전극 및 제 2 전극의 사이에 접지 전극이 더 배열되고, 상기 접지 전극과 연결되는 접지 리드 프레임을 더 포함할 수 있다.
또한, 본 발명의 또 다른 실시예로서, 이 SMD 형태의 박막형 방전 소자는, 상기 전극 사이에 배열되어 방전 개시 전압을 낮추고 상기 전극 표면의 불균일한 전계를 균일하게 조정하여 방전 개시를 균일하게 하는 트리거 전극을 더 포함할 수 있다.
이때, 상기 커버 캡의 내부 벽 중 적어도 하나에는 소정 간격으로 전도성 코팅부가 라인 방식으로 배열되거나, 벽 전체가 전도성 코팅부로 덮일 수 있다.
여기서, 상기 전도성 코팅부는 전도성 재질의 CNT(CNT(Carbon NanoTube) 또는 그라파이트(graphite), 금속 등으로 내부에 인가되는 아크를 상기 전극과 분산시키는 역할을 한다.
또한, 상기 전극은 액체동을 이용한 무전해 도금과 동을 이용한 전해 도금에 의해 성층된 후, 이리듐 합금, 니켈 합금, 몰리브덴 합금, 베릴륨합금, 텅스텐합금 중 어느 하나를 이용한 전해 도금에 의해 코팅될 수 있다.
또한, 이 SMD 형태의 박막형 방전 소자는, 상기 제 1 전극과 제 2 전극 사이의 전극간 갭에 의해 커패시턴스가 가변되어 고주파용 소자로서도 활용될 수 있다.
또한, 상기 접합은 접착제 또는 브레이징 기술에 의해 이루어질 수 있다.
또한, 상기 전극은 내부에 인가된 아크를 방전하기 위한 다각형의 형상으로 배열될 수 있다.
본 발명에 따르면, 세라믹 평판상에 가공과정을 거쳐 전극을 패턴닝함으로써 극간 갭을 조절하는 것이 가능하므로 낮은 방전 개시 전압에서 동작이 가능한 방전 소자의 구현이 가능하다.
또한, 본 발명의 다른 효과로서는 종래의 원통관 형태에서 사각형 형태의 박막형이므로 소형 경박인 SMD 방식의 인쇄 회로 기판상에서도 실장이 가능하다는 점을 들 수 있다.
또한, 본 발명의 또 다른 효과로서는 세라믹 캡의 내부를 CNT(Carbon NanoTube) 또는 그라파이트(graphite), 금속 등으로 코팅하므로 서지에 의해 발생한 아크를 빠른 시간 내에 분산시키는 것이 가능하다는 점을 들 수 있다.
도 1은 본 발명의 일실시예에 따른 SMD 형태의 3 전극 박막형 방전 소자에 대한 단면도이다.
도 2는 도 1의 3 전극 배열 상태를 도시한 도면이다.
도 3은 본 발명의 다른 일실시예에 따른 2개의 트리거 전극과 3 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다.
도 4는 본 발명의 또 다른 일실시예에 따른 2개의 트리거 전극과 3 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다.
도 5는 본 발명의 또 다른 일실시예에 따른 2개의 트리거 전극과 3 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다.
도 6은 본 발명의 또 다른 일실시예에 따른 2개의 트리거 전극과 3 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다.
도 7은 본 발명의 다른 일실시예에 따른 SMD 형태의 2 전극 박막형 방전 소자에 대한 단면도이다.
도 8은 도 7의 3 전극 배열 상태를 도시한 도면이다.
도 9는 본 발명의 다른 일실시예에 따른 1개의 트리거 전극과 2 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다.
도 10은 본 발명의 또 다른 일실시예에 따른 1개의 트리거 전극과 2 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다.
도 11은 본 발명의 또 다른 일실시예에 따른 1개의 트리거 전극과 2 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다.
도 12는 본 발명의 또 다른 일실시예에 따른 커버 캡에 대한 사시도이다.
도 13은 도 12의 커버 캡과 전극 배열의 단면도이다.
도 14는 본 발명의 일실시예에 따른 SMD형태의 박막형 방전 소자를 제조하는 공정을 설명하는 흐름도이다.
이하 첨부된 도면을 참조하여 본 발명의 일실시예에 대하여 상세하게 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 SMD 형태의 3 전극 박막형 방전 소자에 대한 단면도이다. 3 전극 박막형 방전 소자는 세라믹 기판(100), 커버 캡(101), 전극(120, 121, 123), 트리거 전극(124), 리드 프레임(110, 111, 123a)을 포함하여 구성된다.
세라믹 기판(100)은 절연성으로 고온에서 구워 만든 비금속 무기질 고체 재료이다. 이 세라믹 기판(100)은 사각형 형태를 띠게 되나, 이에 한정되지는 않고 다양한 형태를 가질 수 있다.
이 세라믹 기판(100)상에 포토 리소그래피, 에칭, 패터닝 공정을 통해 전도성의 전극(120, 121, 123)이 도금된다. 이러한 전극 생성 공정을 보여주는 순서도가 도 14에 도시된다. 이에 대하여는 본 발명의 명확한 이해를 위해 후술하기로 한다.
이들 전극(120, 121, 123)은 동으로 무전해도금과, 전해도금 공정을 거치고, 포토에칭을 한 후, 다시 이리듐 합금, 니켈 합금 등으로 전해 도금된다.
이 세라믹 기판(100)상에 패터닝된 전극(120, 121, 123)에는 각각 외부를 위한 리드 프레임(110, 111, 123a)이 연결된다. 이들 리드 프레임(110, 111, 123a)은 전도성 재질로 금속이 사용된다.
이들 금속은 철(Fe) 과 동계(Cu)로 구분되는데 동(Cu)의 경우에는 발열량과 열전도율이 좋다. 물론, Silicon과 열팽창율이 비슷한 Fe-Ni 합금 계열인 합금 리드 프레임이 사용될 수도 있다.
도 1을 참조하면, 제 1 전극(120)과 제 2 전극(121)이 소정의 간격을 두고 이격되고, 이 제 1 전극(120)과 제 2 전극(121)의 가변에 각각 리드 프레임(111, 110)이 와이어 본딩(wire-bonding)으로 연결된다. 물론, 이 리드 프레임(111, 110)은 세라믹 기판(100)의 두께를 감안하여 인쇄 회로 기판(PCB) 상에 밀착하게 실장되기 위해서는 단차가 있게 만들어진다.
또한, 제 1 전극(120)과 제 2 전극(121)의 사이에는 접지 전극(123)이 형성되고 이 접지 전극(123)에 연결되는 접지 리드 프레임(123a)이 연결된다. 이 접지 리드 프레임(123a)은 제 1 전극(120)과 제 2 전극(121)에 연결되는 리드 프레임(111, 110)과 달리, 직선형이다.
도 1을 계속 참조하면, 제 1 전극(120)과 접지 전극(123) 사이에는 트리거 전극(124)이 놓인다. 물론 트리거 전극(124)은 선형의 전도성 실선이 사용되는 것으로 도 1에 도시되어 있으나, 이에 한정되지는 않고 다양한 형태가 가능하다.
또한, 도 1에서는 트리거 전극(124)이 제 1 전극(120)과 접지 전극(123) 사이에 구성되는 것으로 도시되어 있으나, 제 2 전극(120)과 접지 전극(123) 사이에 구성되는 것도 가능하다.
방전소자는 통상적으로 방전 활성화 물질이 가스 또는 진공인 가스 봉입 방전관으로, 그 방전특성은 직류 또는 상승속도가 100 V/sec 정도로 느린 과도전압에 대하여 약 90∼300 V 수준에서 방전을 한다.
그러나, 서지 등에 의해 1,000 V/㎲ 수준의 빠른 과도전압이 인가되는 경우, 700V 이상에서 방전이 일어나는 방전특성이 있다. 이러한 방전형 소자의 방전특성에 의거 ITU-T(International Telecommunication Union Telecommunication Standardization Sector)의 권고는 ANSI/IEEE(American National Standards Institute/Institute of Electrical and Electronics Engineers)와 다른 규격을 가지고 있다.
예를 들면, PSTN(Public Switched Telephone Network)선로에 사용되는 방전소자는 ITU-T의 경우 100 V/sec의 느린 상승속도에서 600 V 이하의 수준에서 방전되어야 한다고 권고하고 있다. 하지만, ANSI/IEEE 61000-4-5와 UL497규격에서는 1.2㎲/50㎲의 빠른 과도특성을 정의하고 있다.
UL승인을 필한 EPCOS사의 방전소자 3P230-05는 직류에서는 225V에서 방전하지만, IEC(International Engineering consortium) C62.41 규격의 빠른 과도파형을 시험한 결과 850V에 방전이 일어나게 된다.
따라서, 서지 등에 의해 빠르게 인가되는 과도 전압특성에 대해 통상적으로 사용되는 방전소자의 경우 높은 전압에서 방전소자가 동작하게 되므로, 낙뢰피해를 막지 못한다.
그러므로, 트리거 전극(124)을 더 구성하게 되면, 제 1 전극(120)과 제 2 전극(121) 간에 방전 개시 전압을 낮추게 된다. 따라서, 낮은 전압에서도 방전소자가 동작하게 되므로, 서지 등에 의한 낙뢰피해를 방지할 수 있다.
물론, 본 발명의 일실시예에 따른 방전소자는 PSTN분야 뿐만 아니라 RS-232, 422, 485, 가전용 전자 부품 등의 보호소자로서도 보편적으로 사용될 수 있다. 커버 캡(101)은 세라믹 기판(100)과 조립되며, 접착제 또는 브레이징((Brazing) 기술에 의해 접합된다.
물론, 커버 캡(101)과 세라믹 기판(100) 사이의 내부는 진공 상태로 되어 있으며, 이 진공 내부에는 봉입된 방전을 활성화제로 채워질 수 있다. 이 가스는 Ne, Ar, N2 등의 혼합기체로 채워질 수 있다.
그러면, 도 1의 전극 배열 상태가 어떤 배열로 되어있는지를 설명하기로 한다. 이러한 전극 배열 상태를 보여주는 도면이 도 2에 도시된다. 즉, 도 2는 도 1의 3 전극 배열 상태를 도시한 도면이다.
도 2를 참조하면, 세라믹 기판(100) 상에 제 1 전극(120)이 배열되고, 이 제 1 전극(120)과 소정의 전극간 갭(200)으로 이격된 제 2 전극(121)이 배열된다. 물론, 제 1 전극(120)은 가변이 볼록한 "ㅓ"형상을 띠고, 제 2 전극(120)은 포크를 횡으로 놓은 형상을 띤다. 그리고, 여기에 접지 전극(123)이 배열된다.
여기서, 전극간 갭(200)은 수㎛의 거리가 될 수 있으며, 이 제 1 전극(120)과 소정의 전극간 갭(200) 사이의 커패시턴스는 "C"로 표시된다. 따라서, 전극간 갭(200)을 조절하면 이 커패시턴스를 가변할 수 있어, 고주파용 소자로도 활용이 가능하다.
이러한 도 2의 전극 배열에 의하면 커패시턴스(C)는 약 0.5 pF 이하가 될 수 있다.
부연하면, 전극간 갭(200)이 수마이크로의 극간 거리로 조절되므로, 낮은 방전 개시 전압으로 방전 소자가 동작하는 것이 가능하다. 이러한 낮은 방전 개시 전압을 위해 선형의 트리거 전극(124)이 배열된다.
본 발명의 실시예에 따른 박막형 방전 소자를 이용하여 서지 보호장치를 구성하였을 경우의 성능 결과를 보면, 먼저 1.2/50 ㎲의 표준 서지 급준파가 다음의 그래프1과 같이 방전 소자에 인가된다.
[그래프 1]
Figure 112010004544338-pat00001

1.2/50㎲의 표준 서지 급준파가 인가된 이후, 서지를 제거한 후 부하측에 나타나는 전압은 다음 그래프 2와 같다.
[그래프 2]
Figure 112010004544338-pat00002
즉, 부하에 흐르는 전류가 5 A 이하 일 때를 가정한 후 시뮬레이션한 값으로 서지 제거 후 부하(예를 들면, 전기기기, 통신 기기 등을 들 수 있음)측에 걸리는 최대값은 5.5V로 나타남을 볼 수 있다. 이는 전자과도해석을 위한 전문 프로그램인 EMTP(Electro Magnetic Transient Program)를 모의하여 나타낸 결과이다. 따라서, 위 그래프 1과 그래프 2는 서지 보호 회로의 구성에 따라 다른 결과 값은 보일 수 있다.
위 그래프 2에서 볼 수 있는 바와 같이, 부하측에 걸리는 전압의 최대값이 5.5V에 불과하므로, 부하 손상을 최소화할 수 있다.
그러면, 도 2의 전극 배열의 형태를 달리할 수 있는데, 이를 보여주는 도면예가 도 3 내지 도 6에 도시된다. 이를 설명하면, 도 3은 본 발명의 다른 일실시예에 따른 2개의 트리거 전극과 3 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다.
즉, 제 1 전극(120)과 제 2 전극(121) 사이에 접지 전극(123)이 배열되고, 접지 전극(123)과 제 1 전극(120) 및 제 2 전극(121) 사이에 트리거 전극(124a, 124b)이 배열된다. 접지 전극(123)은 막대형상으로 위쪽 끝단에 접지 리드 프레임(123a)을 접합시키기 위한 작은 사각형이 형성되어 있고, 제 1 전극(120)과 제 2 전극(121)은 "ㅓ" 자형상으로 끝단에 리드 프레임(도 1의 111, 110)을 부착하기 쉽게 되어있다.
도 4는 본 발명의 또 다른 일실시예에 따른 2개의 트리거 전극과 3 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다. 도 4를 참조하면, 도 3의 전극 배열과 유사하지만, 접지 전극(123)은 한자의 주(主) 형상이다.
도 5는 본 발명의 또 다른 일실시예에 따른 2개의 트리거 전극과 3 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다. 도 5를 참조하면, 접지 전극(123)은 도 4의 접지 전극(123)과 동일하지만, 양쪽에 배열된 제 1 전극(120)과 제 2 전극(121)은 알파벳 "E"자 형상으로 가변에 리드 프레임(도 1의 111, 110)을 위한 사각형 형상이 형성되어 있다.
도 6은 본 발명의 또 다른 일실시예에 따른 2개의 트리거 전극과 3 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다. 도 6을 참조하면, 도 5의 전극 배열과 유사하다. 그런데, 도 5와 달리, 도 6의 전극 배열에서는 별사탕 모양의 돌기가 전극 내에 형성된다.
도 7은 본 발명의 다른 일실시예에 따른 SMD 형태의 2 전극 박막형 방전 소자에 대한 단면도이다. 도 7을 참조하면, 도 7에 도시된 박막형 방전 소자는 도 1에 도시된 3 전극 박막형 방전 소자와 달리, 접지 전극(도 1의 123)이 없다. 즉, 도 7에 도시된 2 전극 박막형 방전 소자는 제 1 전극(120)과 이 제 1 전극(120)으로부터 소정의 거리 만큼 이격되어 배열된 제 2 전극(121)으로 구성되며, 제 1 전극(120)과 제 2 전극(121) 사이에 트리거 전극(124)이 배열된다.
그러면, 도 7에 도시된 2 극 전극 박막형 방전 소자의 전극 배열을 보기로 하자. 이에 대한 예가 도 8에 도시되며, 도 8은 도 7의 3 전극 배열 상태를 도시한 도면이다. 즉, 배 모양의 형상인 제 1 전극(120)과 제 2 전극(121)이 서로 대칭으로 배열되고, 이 제 1 전극(120)과 제 2 전극(121) 사이에 트리거 전극(124)이 배열된다.
도 8에 도시된 2극 전극 박막형 방전 소자의 전극 배열도 여러 가지 다양하게 가능한데, 이를 보여주는 배열이 도 9 내지 도 11에 도시된다. 즉, 도 9는 본 발명의 다른 일실시예에 따른 1개의 트리거 전극과 2 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다. 도 9를 참조하면, 도 9에 도시된 전극 배열도 도 8에 도시된 전극 배열과 동일하나, 제 2 전극(121)의 중간에 트리거 전극(124)이 배열된다.
도 10은 본 발명의 또 다른 일실시예에 따른 1개의 트리거 전극과 2 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다. 도 10을 참조하면, 도 10에 도시된 전극 배열은 도 8에 도시된 전극 배열과 유사하지만, 배 형상의 밑변에 불규칙한 톱니 모양의 형상이 있는 점이 다르다.
도 11은 본 발명의 또 다른 일실시예에 따른 1개의 트리거 전극과 2 전극 형태로 구성된 박막형 방전 소자의 전극 배열도이다. 도 11을 참조하면, 도 11에 도시된 전극 배열은 도 6에 도시된 전극 배열과 유사하지만, 접지 전극(도 6의 123)이 없다는 점이 다르다.
도 12는 본 발명의 또 다른 일실시예에 따른 커버 캡에 대한 사시도이다. 도 12를 참조하면, 커버 캡(101)의 안쪽에 전도성 코팅부(1200)가 구성된다. 이 전도성 코딩부(1200)는 전도성 재질로 본 발명의 일실시예에 따른 방전 소자 내에서 아크가 발생하면 이 아크를 빠르게 전극과 분산하는 역할을 한다.
이를 위해, 전도성 코팅부(1200)는 CNT(탄소 나노 튜브), 탄소 그라파이트(Graphite), 또는 금속 등으로 코팅되며, 이는 방전을 활성화하는 기능을 수행한다.
물론, 도 12에는 전도성 코팅부(1200)가 일정 간격을 두고 내부 앞면과 윗면, 뒷면에만 구성되는 것으로 도시하였으나, 본 발명은 이에 한정되는 것은 아니다. 예를 들면, 커버 캡(101) 전체가 전도성 코팅부(1200)로 구성될 수 있으며, 옆면에도 전도성 코팅부(1200)가 구성될 수 있다.
이러한 도 12의 커버 캡(101)을 적용하는 예가 도 13에 도시된다. 도 13은 도 12의 커버 캡과 전극 배열의 단면도이다. 즉, 도 12에 도시된 커버 캡(101)을 세라믹 기판(100)에 접합시키는 것을 단면으로 도시한 것이다.
이제 도 1에 도시된 본 발명의 일실시예에 따른 SMD형태의 박막형 방전 소자의 제조 공정을 설명하기로 한다. 이를 보여주는 도면이 도 14에 도시된다. 즉, 도 14는 본 발명의 일실시예에 따른 SMD형태의 박막형 방전 소자를 제조하는 공정을 설명하는 흐름도이다.
도 1 내지 도 2를 참조하여 설명하면, 일정한 사각형 크기와 형상을 갖는 세라믹 기판(Al2O3)(100)을 생성한다(단계 S1400). 부연하면, 세라믹 기판(100)에는 트리거 전극(124), 접지 전극(123) 등을 위한 관통홀이 형성되어 있어야 한다.
세라믹 기판(100)이 생성되면, 이 세라믹 기판(100)상에 전기를 가하지 않고, 세라믹 성분과 화학적으로 반응하여 무전해 도금하는 공정이 수행된다(단계 S1410). 즉, 세라믹 성분과 반응하는 동(CU) 수용액을 세라믹 기판(100)에 놓는다.
일정 시간이 경과하면, 액체 동이 세라믹 기판(100)에 얇게 도금되며, 여기에 다시 동으로 전해 도금하여 일정 이상의 동박막이 세라믹 기판(100) 상에 형성되게 한다(단계 S1420).
동박막이 형성되면, 포토 에칭을 하여, 도 2에 도시된 바와 동일한 전극 배열의 패턴을 형성시킨다(단계 S1430).
포토 에칭 공정 이후에는 전극(도 2의 120, 121, 123)이 약하므로, 이리듐 합금, 니켈 합금, 몰리브덴, 베릴륨 합금, 텅스텐합금 등으로 코팅하게 된다(단계 S1440).
다음 공정으로는, 세라믹 기판(100) 상에 형성된 전극(120, 121, 123)을 외부로 연결하기 위한 리드 프레임(도 1의 110, 111, 123)이 연결되고, 필요에 따라서는 트리거 전극(124)이 연결된다(단계 S1450).
최종 공정으로는 커버 캡(101)을 세라믹 기판(100)과 조립하고, 접합하게 된다(단계 S1460). 물론, 커버 캡(101)을 세라믹 기판(100)에 접합시키기 위해서는 접착제 또는 브레이징 기술이 사용된다.
이 브레이징(Brazing) 기술은 450ㅀC 이상의 온도에서 접합하고자 하는 양모재 용융점(MELTING POINT) 이하에서 용가재를 첨가하여 접합하는 방식이다.
이상 첨부된 도면을 참조하여 본 발명의 바람직한 일실시예를 설명하였으나, 본 발명의 권리범위는 이러한 실시예에 한정되지 않으며, 수많은 변형예가 가능함을 당업자라면 이해할 것이다. 따라서, 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해져야 할 것이다.
100: 세라믹 기판 101: 커버 캡
110, 111: 리드 프레임 123a: 접지 리드 프레임
120: 제 1 전극 121: 제 2 전극
123: 접지 전극 124: 트리거 전극
124a: 제 1 트리거 전극 124b: 제 2 트리거 전극
1200: 전도성 코팅부

Claims (8)

  1. 삭제
  2. 삭제
  3. 평판 형상의 세라믹 기판;
    상기 세라믹 기판상의 일측에 배열되는 박막인 전도성의 제 1 전극;
    상기 제 1 전극과 소정 간격으로 이격되어 타측에 배열되는 박막인 전도성의 제 2 전극;
    상기 제 1 전극 및 제 2 전극의 일측에 연결되어 상기 세라믹 기판의 양쪽으로 굴곡을 두고 배열되는 2개의 리드 프레임;
    상기 세라믹 기판과 접합되어 내부를 진공으로 밀봉하는 커버 캡;
    상기 제 1 전극 및 제 2 전극의 사이에 접지 전극이 더 배열되고, 상기 접지 전극과 연결되는 접지 리드 프레임; 및
    상기 전극 사이에 배열되어 방전 개시 전압을 낮추고 상기 전극 표면의 불균일한 전계를 균일하게 조정하여 방전 개시를 균일하게 하는 트리거 전극을 포함하는 SMD 형태의 박막형 방전 소자.
  4. 제 3 항에 있어서,
    상기 커버 캡의 내부 벽 중 적어도 하나에는 소정 간격으로 전도성 코팅부가 라인 방식으로 배열되거나, 벽 전체가 전도성 코팅부로 덮이며,
    상기 전도성 코팅부는 전도성 재질의 CNT(Carbon NanoTube) 또는 그라파이트(graphite) 또는 금속으로 내부에 인가되는 아크를 상기 전극과 분산시키는 SMD 형태의 박막형 방전 소자.
  5. 제 3 항에 있어서,
    상기 전극은 액체동을 이용한 무전해 도금과 동을 이용한 전해 도금에 의해 성층된 후, 이리듐 합금, 니켈 합금, 몰리브덴 합금, 베릴륨 합금 중 어느 하나를 이용한 전해 도금에 의해 코팅되는 SMD 형태의 박막형 방전 소자.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020100006093A 2010-01-22 2010-01-22 Ｓｍｄ 형태의 박막형 방전 소자 KR100993518B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100006093A KR100993518B1 (ko) 2010-01-22 2010-01-22 Ｓｍｄ 형태의 박막형 방전 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100006093A KR100993518B1 (ko) 2010-01-22 2010-01-22 Ｓｍｄ 형태의 박막형 방전 소자

Publications (1)

Publication Number Publication Date
KR100993518B1 true KR100993518B1 (ko) 2010-11-10

Family

ID=43409567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100006093A KR100993518B1 (ko) 2010-01-22 2010-01-22 Ｓｍｄ 형태의 박막형 방전 소자

Country Status (1)

Country Link
KR (1) KR100993518B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110418493A (zh) * 2019-07-04 2019-11-05 榆林学院 一种压敏电阻静电防护组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145388A1 (en) 2001-02-02 2002-10-10 Kelly Timothy Lee Seal for ceramic metal halide discharge lamp
EP1691459A2 (en) 2005-02-15 2006-08-16 Shinko Electric Industries Co., Ltd. Discharge tube

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145388A1 (en) 2001-02-02 2002-10-10 Kelly Timothy Lee Seal for ceramic metal halide discharge lamp
EP1691459A2 (en) 2005-02-15 2006-08-16 Shinko Electric Industries Co., Ltd. Discharge tube

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110418493A (zh) * 2019-07-04 2019-11-05 榆林学院 一种压敏电阻静电防护组件
CN110418493B (zh) * 2019-07-04 2022-04-05 榆林学院 一种压敏电阻静电防护组件

Similar Documents

Publication Publication Date Title
US20100309598A1 (en) Surge Arrester with Low Response Surge Voltage
JP2004014466A (ja) チップ型サージアブソーバ及びその製造方法
KR100993518B1 (ko) Ｓｍｄ 형태의 박막형 방전 소자
JP4770550B2 (ja) サージアブソーバ
JP2007317542A (ja) サージアブソーバ
US4293887A (en) Surge arrester with improved impulse ratio
CN209844549U (zh) 一种多间隙型电涌保护装置
JP2007317541A (ja) サージアブソーバ
JP2010108705A (ja) サージアブソーバ
CN1319230C (zh) 片型浪涌吸收器
CN1929220B (zh) 片型浪涌吸收器
JP2004111311A (ja) サージアブソーバ
CN110021464B (zh) 一种内嵌气体放电管的压敏电阻
JP4292935B2 (ja) チップ型サージアブソーバ及びその製造方法
TWI440271B (zh) 突波吸收器
JP2000012186A (ja) サージアブソーバ
CN110867728A (zh) 一种突波吸收器
JP2006286251A (ja) サージアブソーバ
JP4687503B2 (ja) サージアブソーバ
JP4066704B2 (ja) サージアブソーバ
JPH0443584A (ja) サージ吸収素子の気密構造
JP3686013B2 (ja) チップ型サージ吸収素子
JP2615221B2 (ja) ガス入放電型避雷器
JPS6334434Y2 (ko)
JP4268031B2 (ja) 放電型サージ吸収素子

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Invalidation trial for patent
FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 4

J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20130607

Effective date: 20140828

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 6

J302 Written judgement (patent court)

Free format text: TRIAL NUMBER: 2014200007110; JUDGMENT (PATENT COURT) FOR INVALIDATION REQUESTED 20140925

Effective date: 20161013

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 10