KR100992653B1 - 원자층 증착방식을 이용한 미세홀 패턴 형성방법 - Google Patents

원자층 증착방식을 이용한 미세홀 패턴 형성방법 Download PDF

Info

Publication number
KR100992653B1
KR100992653B1 KR1020080100283A KR20080100283A KR100992653B1 KR 100992653 B1 KR100992653 B1 KR 100992653B1 KR 1020080100283 A KR1020080100283 A KR 1020080100283A KR 20080100283 A KR20080100283 A KR 20080100283A KR 100992653 B1 KR100992653 B1 KR 100992653B1
Authority
KR
South Korea
Prior art keywords
atomic layer
pattern
layer deposition
hard mask
deposition method
Prior art date
Application number
KR1020080100283A
Other languages
English (en)
Other versions
KR20100041215A (ko
Inventor
양택승
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080100283A priority Critical patent/KR100992653B1/ko
Publication of KR20100041215A publication Critical patent/KR20100041215A/ko
Application granted granted Critical
Publication of KR100992653B1 publication Critical patent/KR100992653B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 원자층 증착방식을 이용한 미세홀 패턴 형성방법에 관한 것으로, 더욱 상세하게는 원자층 증착방식을 사용하여 안정적이고 균일한 미세패턴의 CD를 얻을 수 있는 원자층 증착방식을 이용한 미세홀 패턴 형성방법에 관한 것이다.
본 발명의 원자층 증착방식을 이용한 미세홀 패턴 형성방법은 포토리소그래피 공정을 진행하여 절연막이 증착된 반도체 기판 상에 컨택홀 감광막 패턴을 패터닝하는 제1 단계; 원자층 증착 방식을 이용하여 상기 컨택홀 감광막 패턴의 표면 및 컨택홀의 하부에 하드 마스크층을 증착하는 제2 단계; 플라즈마 식각 공정을 진행하여 상기 컨택홀 감광막 패턴 및 상기 하드 마스크층을 마스크층으로하여 상기 절연막을 선택적으로 식각하는 제3 단계; 그리고 감광막 스트립 공정 및 하드 마스크층 제거 공정을 진행하여 상기 감광막 패턴 및 상기 하드 마스크층을 제거하는 제4 단계;를 포함하여 이루어진 것을 특징으로 한다.
본 발명에 따른 원자층 증착방식을 이용한 미세홀 패턴 형성방법에 의하면 뛰어난 균일도의 원자층 증착방식을 적용함으로써 보다 안정적이고 균일한 미세패턴의 CD를 얻을 수 있는 효과가 있다.
원자층 증착(atomic layer deposition), 미세홀 패턴 형성, 감광막 리플로우

Description

원자층 증착방식을 이용한 미세홀 패턴 형성방법{Manufacturing method of fine hole pattern by atomic layer deposition}
본 발명은 원자층 증착방식을 이용한 미세홀 패턴 형성방법에 관한 것으로, 더욱 상세하게는 원자층 증착방식을 사용하여 안정적이고 균일한 미세패턴의 CD를 얻을 수 있는 원자층 증착방식을 이용한 미세홀 패턴 형성방법에 관한 것이다.
전자 산업의 발전에 따라, 빠른 처리속도와 높은 집적도를 갖는 반도체 장치가 요구되며, 이에 따라 반도체 제조공정의 포토리소그래피(photolithography) 기술분야에서도 높은 해상도를 갖는 노광장비와 빛에 민감한 포토리지스트(photoresist) 조성물에 관한 기술개발을 하고 있다.
특히 최소 피쳐 사이즈(minimum feature size)를 가지는 구조에 대한 패턴의 치수 정밀도를 높이는 노력이 수행되고 있다. 따라서 고집적 반도체 소자의 제조를 위해서는 식각 및 이온 주입 공정의 마스크로서 사용되는 포토리지스트 패턴을 보다 정밀하고 미세하게 형성할 필요가 있다.
이를 위해서 빛에 민감한 포토리지스트가 요구되기도 하지만, 이러한 포토리지스트를 사용하는 경우 복잡한 부가 공정이 수반된다는 단점이 있다.
한편 노광장비의 광원의 파장은 얻을 수 있는 최소 해상도(resolution)와 직접적인 관련이 있다. 예를 들어, G-라인(λ=435㎚) 노광 장비는 약 0.5㎛의 해상 한계를 가지며, I-라인(λ=365㎚) 노광 장비는 약 0.3㎛의 해상 한계를 갖는다.
또한, 0.15㎛ 정도의 CD(critical dimension; 이하 'CD'라 한다)을 구현하기 위해 KrF(λ=248㎚)의 광원을 주로 사용하고 있으며, 최근에는 0.13㎛ 이하급 소자의 제조를 위해 ArF(λ=193㎚)에 대한 연구가 계속되고 있다.
그러나 최근 반도체 소자의 디자인 룰(design rule)은 상기 해상한계보다 더 감소될 것으로 예상되므로 현재의 노광 장비의 한계를 극복할 수 있는 기술개발이 요구된다.
특히 미세한 CD를 가지는 라인 앤드 스페이스(line and space, 이하 'L/S'라 한다) 패턴 또는 높은 종횡비(aspect ratio)를 가지는 미세한 컨택홀(contact hole)을 포함하는 고집적 반도체 소자를 제조하는 경우에 있어서, 현재의 노광 장비의 해상 한계를 극복하기 위한 다양한 공정기술들이 개발되고 있다.
그 중 하나의 기술로서 감광막 리플로우(reflow) 기술이 있다. 감광막 리플로우 기술은 패턴을 형성하는 포토리지스트를 가열하여 유동할 수 있도록 하여 원하는 CD를 갖는 L/S 패턴 또는 컨택홀을 형성하는 방법이다.
상기 리플로우 기술로 컨택홀 형성을 하는 경우의 예를 들어 상세하게 설명하면 다음과 같다. 포토리소그래피 공정을 진행하여 컨택홀을 최종적으로 원하는 크기보다 더 큰 포토리지스트 패턴을 형성한다. 상기 원하는 크기는 사용하는 노광장비의 해상한계보다 작은 것이 일반적이다.
이후, 상기 포토리지스트 패턴을 포토리지스트의 유리 전이 온도(glass transition temperature, Tg) 이상의 온도로 가열하여, 상기 포토리지스트 패턴의 포토리지스트가 유동되도록 한다.
즉, 가열에 의하여 포토리지스트의 점도는 감소되고, 이로 인하여 포토리지스트가 리플로우하게 되어 컨택홀의 개구 크기가 감소되며, 이에 따라 노광장비의 해상한계보다 작은 미세 패턴을 얻을 수 있게 된다.
그러나 리플로우 방식을 이용하여 공정을 진행할 경우 웨이퍼 내(intra wafer), 웨이퍼 간(wafer to wafer) 또는 라트(lot) 간(wafer to wafer)에 CD 변화(CD variation)가 발생되어 안정된 반도체 소자의 특성을 얻기 어려운 문제점이 있다.
이러한 CD 변화 현상은 리플로우 공정이 진행되는 베이킹 오븐(baking oven)의 온도 균일도 또는 베이킹이 진행되는 베이킹 조건에 많은 영향을 받게 되며, 이후 최종 CD(final inspection CD : FICD)에 악영향을 주게 된다.
따라서 본 발명은 상술한 제반 문제점을 해결하고자 안출된 것으로, 원자층 증착방식을 사용하여 안정적이고 균일한 미세패턴의 CD를 얻을 수 있는 원자층 증착방식을 이용한 미세홀 패턴 형성방법을 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 원자층 증착방식을 이용한 미세홀 패턴 형성방법은 포토리소그래피 공정을 진행하여 절연막이 증착된 반도체 기판 상에 컨택홀 감광막 패턴을 패터닝하는 제1 단계; 원자층 증착 방식을 이용하여 상기 컨택홀 감광막 패턴의 표면 및 컨택홀의 하부에 하드 마스크층을 증착하는 제2 단계; 플라즈마 식각 공정을 진행하여 상기 컨택홀 감광막 패턴 및 상기 하드 마스크층을 마스크층으로하여 상기 절연막을 선택적으로 식각하는 제3 단계; 그리고 감광막 스트립 공정 및 하드 마스크층 제거 공정을 진행하여 상기 감광막 패턴 및 상기 하드 마스크층을 제거하는 제4 단계;를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 제2 단계는 하드 마스크층으로 알루미늄산화막 또는 하프뮴산화막을 사용하는 것을 특징으로 한다.
또한, 상기 제4 단계는 CF4 가스를 사용한 플라즈마 식각 공정에 의하여 상기 하드 마스크층을 제거하는 것을 특징으로 한다.
본 발명에 따른 원자층 증착방식을 이용한 미세홀 패턴 형성방법에 의하면 뛰어난 균일도의 원자층 증착방식을 적용함으로써 보다 안정적이고 균일한 미세패 턴의 CD를 얻을 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시에에 대한 구성 및 작용을 상세히 설명하면 다음과 같다.
일반적으로 박막(thin film)을 형성하는 방법으로는 물리적 기상증착 (physical vapor deposition; PVD) 방식 또는 화학 기상증착(chemical vapor deposition; CVD) 방식이 널리 사용되고 있으며, 최근에는 원자층 증착(atomic layer deposition; ALD) 방식의 사용 범위도 점차 확대되고 있다.
주지하는 바와 같이, 상기 물리적 기상 증착 방식은 기판 표면에 단차가 발생한 경우 표면을 일정하게 매립하는 단차 피복성(step coverage)이 불량한 단점을 가진다. 한편 상기 화학 기상 증착 방식은 박막 형성 온도가 높고, 두께를 수Å 단위로 정밀하게 제어하는 데에는 한계가 있다.
상기 원자층 증착 방식은 원자층 단위로 박막을 형성하는 첨단기술로서 뛰어난 균일도(uniformity)를 가지며, 원자층 단위의 미소한 두께를 갖는 박막 증착이 가능할뿐만 아니라 낮은 증착온도에서도 우수한 막질과 단차 피복성을 갖기 때문에 나노(nano)급 반도체 제조 공정의 필수적인 기술로 최근 주목받고 있다.
상기 원자층 증착 방식은 박막 형성을 위한 소스 가스(source gas)들을 동시에 공급하지 않고 시분할하여 독립적인 펄스 형태로 공급하는 방식이다. 즉 상기 가스들의 공급은 각각의 가스 배관에 설치한 밸브들을 시간차를 두고 개폐하여, 각 각의 가스들이 혼합되지 않고 시간차를 두고 반응기 내로 공급되게 함으로써 이루어진다.
상기 가스들이 소정의 유량으로 시분할 공급될 때, 상기 가스들을 공급하는 사이마다 퍼지 가스(purge gas)를 공급하여, 반응하지 않고 남아있는 가스를 반응기에서 제거하는 단계를 거치는 것이 일반적이다.
따라서 상기 원자층 증착 방식은 단차 피복성이 우수하고, 대면적의 기판에 균일한 두께의 박막을 재현성 있게 형성할 수 있으며, 반복 실시 횟수를 조절하여 박막의 두께를 미세하게 조절할 수 있는 장점이 있다.
그러한 반면에 상기 원자층 증착 방식은 원자층 단위의 증착 싸이클을 반복하여 박막을 형성하므로 공정시간이 길다는 단점이 있다. 따라서 최근 원자층 증착 방식의 증착 속도(deposition rate)를 개선하기 위한 방법으로, 플라즈마를 이용하는 플라즈마 강화 원자층 증착(Plasma enhanced atomic layer deposition; PE-ALD) 방식이 제안되고 있다.
따라서 일반적으로 단원자층증착법이라 함은 α원소를 포함하는 소스 가스를 반응기 내에 주입하여 기판 표면 위에 화학흡착되도록 하고 여분의 소스 가스는 Ar, N2 등의 비활성 가스를 주입하여 퍼지(purge)해 낸 다음, β원소를 포함하는 소스 가스를 주입하여 이미 흡착되어 있는 α원소를 포함하는 소스 가스와 β원소를 포함하는 소스 가스의 표면 반응에 의해 α원소와 β원소를 포함하는 단위층이 성장되도록 하고, 여분의 소스 가스와 반응 부산물들은 Ar, N2 등의 비활성 가스로 퍼 지하는 공정을 하나의 사이클로 하여, 원하는 박막 두께를 얻을 때까지 이러한 사이클을 반복하는 기술을 말한다.
도 1 내지 도 4는 본 발명의 일실시예에 따른 원자층 증착방식을 이용한 미세홀 패턴 형성방법을 설명하기 위한 단면도이다.
본 발명의 일실시예에 따른 원자층 증착방식을 이용한 미세홀 패턴 형성방법은 제1 단계 내지 제4 단계를 포함하여 이루어져 있다.
첨부된 도 1을 참조하면, 상기 제1 단계는 포토리소그래피 공정을 진행하여 절연막(200)이 증착된 반도체 기판(100) 상에 컨택홀 감광막 패턴(300)을 패터닝하는 단계이다. 이때 형성되는 컨택홀의 개구 크기는 노광장비의 해상한계에 해당하는 것으로서, 최종적으로 원하는 크기보다 더 큰 컨택홀의 개구 크기의 포토리지스트 패턴이다.
첨부된 도 2를 참조하면, 상기 제2 단계는 원자층 증착 방식을 이용하여 상기 컨택홀 감광막 패턴(300)의 표면 및 컨택홀의 하부에 하드 마스크층(400)을 증착하는 단계이다. 여기서 상기 하드 마스크층(400)으로 알루미늄산화막(Al2O3) 또는 하프뮴산화막(HfO2)을 사용하는 것이 바람직하다.
이때 상기 하드 마스크층(400)을 증착하는 원자층 증착방식의 증착 온도는 상기 컨택홀 감광막 패턴(300)의 변형을 방지하기 위해 70 ~ 80℃ 정도로 낮게 유지하는 것이 바람직하다.
첨부된 도 3을 참조하면, 상기 제3 단계는 플라즈마 식각 내지 반응성 이온 식각(reactive ion etch; RIE) 공정을 진행하여 상기 컨택홀 감광막 패턴(300) 및 상기 하드 마스크층(400)을 마스크층으로하여 상기 절연막(200)을 선택적으로 식각하는 단계이다.
첨부된 도 4를 참조하면, 상기 제4 단계는 감광막 스트립(PR strip) 공정 및 하드 마스크층 제거 공정을 진행하여 상기 감광막 패턴(300) 및 상기 하드 마스크층(400)을 제거하는 단계이다. 여기서 상기 하드 마스크층 제거 공정은 CF4 가스를 사용한 플라즈마 식각 공정에 의하여 상기 하드 마스크층(400)을 제거하는 것이 바람직하다.
따라서 원자층 증착 방식을 이용하여 증착되는 상기 하드 마스크층의 균일한 두께 조절이 가능하게 된다. 또한 상기 하드 마스크층을 마스크층으로하여 상기 절연막을 식각하는 경우, 플라즈마 식각 공정의 이방성 식각(anisotropic etch) 특성에 의하여 식각 속도는 반도체 기판에 대하여 수직방향으로 주로 식각이 진행되기 때문에 최종적으로 식각되는 절연막 패턴은 노광장비의 해상한계보다 작은 미세 패턴의 구현이 가능하게 되는 것이다.
이후 상기 상기 감광막 패턴의 측벽에 잔존하는 하드 마스크층은 CF4 가스를 사용한 플라즈마 식각 공정에 의하여 상기 하드 마스크층을 제거하는 것이다.
본 발명은 전술한 실시 예에 한정되지 아니하고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명 이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 자명한 것이다.
도 1 내지 도 4는 본 발명의 일실시예에 따른 원자층 증착방식을 이용한 미세홀 패턴 형성방법을 설명하기 위한 단면도.
*도면의 주요부분에 대한 부호의 설명*
100 : 반도체 기판 200 : 절연막
300 : 컨택홀 감광막 패턴 400 : 하드 마스크층

Claims (3)

  1. 포토리소그래피 공정을 진행하여 절연막이 증착된 반도체 기판 상에 컨택홀 감광막 패턴을 패터닝하는 제1 단계; 원자층 증착 방식을 이용하여 상기 컨택홀 감광막 패턴의 표면 및 컨택홀의 하부에 하드 마스크층을 증착하는 제2 단계; 플라즈마 식각 공정을 진행하여 상기 컨택홀 감광막 패턴 및 상기 하드 마스크층을 마스크층으로하여 상기 절연막을 선택적으로 식각하는 제3 단계; 그리고 감광막 스트립 공정 및 하드 마스크층 제거 공정을 진행하여 상기 감광막 패턴 및 상기 하드 마스크층을 제거하는 제4 단계;를 포함하여 이루어진 것을 특징으로 하는 원자층 증착방식을 이용한 미세홀 패턴 형성방법.
  2. 제1항에 있어서, 상기 제2 단계는 하드 마스크층으로 알루미늄산화막 또는 하프뮴산화막을 사용하는 것을 특징으로 하는 원자층 증착방식을 이용한 미세홀 패턴 형성방법.
  3. 제1항에 있어서, 상기 제4 단계는 CF4 가스를 사용한 플라즈마 식각 공정에 의하여 상기 하드 마스크층을 제거하는 것을 특징으로 하는 원자층 증착방식을 이 용한 미세홀 패턴 형성방법.
KR1020080100283A 2008-10-13 2008-10-13 원자층 증착방식을 이용한 미세홀 패턴 형성방법 KR100992653B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080100283A KR100992653B1 (ko) 2008-10-13 2008-10-13 원자층 증착방식을 이용한 미세홀 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080100283A KR100992653B1 (ko) 2008-10-13 2008-10-13 원자층 증착방식을 이용한 미세홀 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20100041215A KR20100041215A (ko) 2010-04-22
KR100992653B1 true KR100992653B1 (ko) 2010-11-05

Family

ID=42216994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080100283A KR100992653B1 (ko) 2008-10-13 2008-10-13 원자층 증착방식을 이용한 미세홀 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100992653B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734238B2 (en) * 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10566194B2 (en) * 2018-05-07 2020-02-18 Lam Research Corporation Selective deposition of etch-stop layer for enhanced patterning
CN112462452A (zh) * 2020-10-27 2021-03-09 中国科学院微电子研究所 制作光子晶体的方法及光子晶体

Also Published As

Publication number Publication date
KR20100041215A (ko) 2010-04-22

Similar Documents

Publication Publication Date Title
US10438807B2 (en) Low roughness EUV lithography
KR101413661B1 (ko) 적합한 자체 정렬 이중 패터닝을 위한 시퀀스 계측에 기초한 프로세스 조정
JP2023036764A (ja) リソグラフィにおける確率的な歩留まりへの影響の排除
KR100822276B1 (ko) 보호 마스크를 이용하는 포토마스크 플라즈마 에칭 방법
TW201937575A (zh) 半導體製程中之間隔物限定的直接圖案化方法
TWI406105B (zh) 使用含碳硬光罩的雙重曝光圖案化方法
KR101055962B1 (ko) 박막패턴 형성방법
US7842450B2 (en) Method of forming a semiconductor device
CN108352303A (zh) 氧化硅的自对准遮蔽
US20120305183A1 (en) Semiconductor device manufacturing apparatus
TW202105472A (zh) 多間隔圖案化方案
KR100992653B1 (ko) 원자층 증착방식을 이용한 미세홀 패턴 형성방법
TW202013606A (zh) 用於蝕刻期間之低介電常數溝槽保護的原子層沉積
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
TW200821747A (en) Phase shifting photomask and a method of fabricating thereof
US20230259043A1 (en) Structures and methods for use in photolithography
CN1959529B (zh) 形成蚀刻掩模的方法
KR20060135126A (ko) 반도체 소자의 패턴 형성 방법
US7824824B2 (en) Composite phase shifting lithography mask including etch stop layer
US20150108658A1 (en) Self-aligned nano-structures
US20100105207A1 (en) Method for forming fine pattern of semiconductor device
CN113948367B (zh) 用于光刻的结构和方法
JP2015099183A (ja) フォトマスクの製造方法およびパターン転写方法
US20210020448A1 (en) Method and Structure for Smoothing Substrate Patterns or Surfaces
Nishimura et al. Precise CD control techniques for double patterning and sidewall transfer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee