KR100988225B1 - 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치 및 방법과, 등화기/트렐리스 디코더 시스템 - Google Patents

트렐리스 방식으로 디코딩된 데이터를 제공하는 장치 및 방법과, 등화기/트렐리스 디코더 시스템 Download PDF

Info

Publication number
KR100988225B1
KR100988225B1 KR1020047016457A KR20047016457A KR100988225B1 KR 100988225 B1 KR100988225 B1 KR 100988225B1 KR 1020047016457 A KR1020047016457 A KR 1020047016457A KR 20047016457 A KR20047016457 A KR 20047016457A KR 100988225 B1 KR100988225 B1 KR 100988225B1
Authority
KR
South Korea
Prior art keywords
trellis
data
module
equalizer
output signal
Prior art date
Application number
KR1020047016457A
Other languages
English (en)
Other versions
KR20040102098A (ko
Inventor
서 연 허
정순 박
사울 브라이언 겔판드
이보네트 마크만
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20040102098A publication Critical patent/KR20040102098A/ko
Application granted granted Critical
Publication of KR100988225B1 publication Critical patent/KR100988225B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving MPEG packets from an IP network
    • H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0055—MAP-decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/208—Arrangements for detecting or preventing errors in the information received using signal quality detector involving signal re-encoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/211—Ghost signal cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03382—Single of vestigal sideband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H04L2025/037—Detection of convergence state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03726—Switching between algorithms
    • H04L2025/03732—Switching between algorithms according to the convergence state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Abstract

본 발명은 고선명 텔레비전 신호를 처리하는데 사용하기 위한 연쇄형 등화기/트렐리스 디코딩 시스템에 관한 것이다. 등화기 출력(19)보다는 재인코딩되는 트렐리스 디코더 출력(6)은 결정 피드백 등화기(4)의 피드백 필터(8)로의 입력으로서 사용된다. 하드 또는 소프트 결정 트렐리스 디코딩이 적용될 수 있다. 12개의 인터리빙된 디코더의 존재 및 트렐리스 방식의 디코딩과 연관된 레이턴시를 고려하기 위해, 트렐리스 디코더로부터 등화기로의 피드백은 복잡성과 성능 사이의 원하는 발란스를 얻는데 필요한 스테이지만큼 계단화될 수 있는 모듈(1)에서 트렐리스 디코더 및 등화기 하드웨어를 복제함으로써 수행된다. 본 시스템은 0.6과 1.9dB 사이의 개선을 제공한다. 2개의 모듈(1)의 직렬 연결은 잠재적인 성능 개선점 대부분을 달성할 정도로 충분하다.

Description

트렐리스 방식으로 디코딩된 데이터를 제공하는 장치 및 방법과, 등화기/트렐리스 디코더 시스템 {APPARATUS FOR AND METHOD OF PROVIDING TRELLIS DECODED DATA, AND EQUALIZER/TRELLIS DECODER SYSTEM}
본 발명은 2002년 4월 16일에 출원된 가특허 출원 번호 60/373,008의 우선권을 청구한다.
본 발명은 일반적으로 디지털 신호 프로세싱 분야에 관한 것으로, 더 구체적으로, 다중 모드의 트렐리스(trellis) 방식으로 인코딩된 고선명 텔레비전(HDTV) 신호를 디코딩하는데 적합한 연쇄형 등화기/트렐리스 디코더에 관한 것이다.
미국에서 HDTV용 차세대 텔레비전 시스템 위원회(ATSC) 표준은, 1995년 9월 16일에 발간된 문서 A/53, "ATSC 디지털 텔레비전 표준"에 기재된 8(심볼당 8 레벨) 잔류 측파대(VSB) 송신 시스템을 규정한다. 이러한 문서는 HDTV 신호 특성에 관한 모든 요건을 설명한다. 수신기에서, 약 10.76MHz의 심볼 속도와 동일한 평균 속도로 VSB 데이터 스트림을 수신하는 적응형 필터인 등화기가 포함된다. 등화기는 다중 경로의 신호 전파에 의해 주로 야기된 선형 왜곡을 제거하려고 시도하고, 이것은 지상파 방송 채널의 특성이다. HDTV 수신기에 사용하는데 적합한 하나의 등화기 설계는, 존 지. 프로아키스(John G. Proakis)의 "디지털 통신"(뉴욕 1989, 맥그루-힐, 제 2판), 및 2002년 12월 10일에 린(Lin) 등에 허여된 "QAM 및 VSB를 오 프셋하기 위한 반송파 복구에서의 위상 검출(PHASE DETECTORS IN CARRIER RECOVERY FOR OFFSET QAM AND VSB}"이라는 미국 특허 번호 6,493,409에서 기재된 결정 피드백 등화기(DFE)이다. 일반적인 DFE 구조의 간단한 블록도는 도 1에 도시되어 있다. DFE는 피드포워드 필터(FFF), 피드백 필터(FBF), 슬라이서, 로크 검출기, 및 모드 스위치를 포함하는 것으로 볼 수 있고, 트레이닝, 블라인드 또는 결정 지향(dd) 모드로 동작할 수 있다.
FFF, FBF, 및 슬라이서의 기능은 잘 알려져 있고, 함께 필터링 및 양자화의 기본 기능을 수행한다. 로크 검출기는, 등화기 출력 및 슬라이서 레벨을 임계치와 비교하고, 상기 동작에 응답하여 갱신된 로크 검출기 출력을 생성한다. 모드 스위치는, FBF 필터로의 적절한 입력을 선택할 뿐 아니라, 현재 등화기 동작 모드에 따라 등화기 적응을 수행할 때 사용될 에러 및 제어 신호를 선택한다. 모드 스위치는 또는 로크 검출기 출력을 검사한다. 정상 동작시, 등화기 모드 스위치는 등화기 로크 검출기의 상태에 따른 자동 스위칭 능력을 갖는다. 모드 스위치는, 트레이닝 및 블라인드 모드가 수렴만을 위해 사용되는 것으로 간주한다. 등화기 로크 검출기가 수렴을 감지한 후에, 등화기는 결정 지향(dd) 모드로 스위칭된다. 수렴이 손실될 때마다, 모드스위치는 등화기를 트레이닝 또는 블라인드 모드로 되돌린다.
ATSC 표준에서, 트레이닝 시퀀스는 초기 등화기 수렴을 위한 메커니즘을 제공하기 위해 필드 동기 신호에 포함된다. 코딩된 심볼의 수신된 시퀀스는 동기 제어 유닛으로의 입력으로서 역할을 하는데, 상기 동기 제어 유닛은 심볼 시퀀스 내에서 필드 및 세그먼트 동기 패턴을 검출하고, 해당 동기 신호를 생성한다. 트레이 닝 모드에서, 등화기 계수는 필드 동기 펄스 동안에만 갱신된다. 이러한 방법의 결점은, 필드 동기의 종래의 정확한 검출을 필요로 하고, 트레이닝 시퀀스가 25ms마다 한 번만 발생하는 필드 동기에 포함되기 때문에, 수렴 속도는 아마 감소할 것이라는 점이다. 다중 반사된 신호 또는 고스트 신호의 환경, 또는 다른 동적 환경에서, 필드 동기의 검출은 어려워질 수 있다. 이러한 상황에서, 수신기는 트레이닝 시퀀스를 참조하지 않고도 등화기 탭 계수를 초기에 조정하는 몇몇 자가 복구 또는 블라인드 방법을 필요로 한다. 블라인드 알고리즘이 모든 데이터 심볼마다 작용하기 때문에, 또한 수렴의 더 빠른 속도를 갖는 경향이 있을 것이다. 블라인드 수렴 알고리즘의 일례는, 고다드(Godard)의 상수 계수 알고리즘(CMA)이다. 디. 엔. 고다드(D.N. Godard)의 "2차원 데이터 통신 시스템에서의 자가 복구 등화 및 반송파 추적(Self-Recovering Equalization and Carrier Tracking in Two Dimensional Data Communication Systems)"(1980년 11월, 통신에서의 IEEE 트랜젝션, Vol. COM-28, 1867-1875페이지)를 참조하자. 또한 디.엔. 고다드의 미국 특허 4,309,770을 참조하자.
등화기 동작, 결정 지향(dd)의 최종 모드는, 피드백 필터(FBF)로의 입력이 슬라이서의 출력인 것으로 간주된다. 적응 에러 및 피드백 필터로의 입력이 슬라이서의 제공에 의해 도움을 받기 때문에, 계수 적응은 데이터 시퀀스 전체에서 발생한다. dd 모드는 우수한 수렴 특성을 갖지 않지만, 일단 수렴이 달성되면, 다른 등화기 동작 모드와 비교할 때 장점을 갖는다. 슬라이서 데이터의 제공으로 인해, 블라인드 모드에서의 동작과 비교할 때 등화기 출력에서 평균 제곱 에러(MSE) 및 비 트 에러율(BER)이 감소하게 된다. dd 모드가 트레이닝 심볼만을 해석하기보다는 모든 심볼마다 계수를 갱신하기 때문에, dd 모드는 트레이닝 모드보다 더 빠른 적응 및 추적 능력을 제공한다.
트렐리스 코딩은 특정 잡음 소스로부터의 간섭을 보호하기 위해 다른 기술과 조합하여 사용된다. HDTV에 대한 트렐리스 코딩 요건은, ATSC에 의해 작성된, HDTV 송신용 디지털 텔레비전 표준(1995년 4월 12)의 섹션 4.2.4-4.2.6(첨부 D), 10.2.3.9, 10.2.3.10 및 다른 섹션에 제공된다. HDTV 표준은 트렐리스 코딩 시스템을 제공하는데, 상기 트렐리스 코딩 시스템은 12개의 인터리빙된 데이터 스트림을 처리하기 위해 송신기에서의 12개의 병렬 트렐리스 인코더, 및 수신기에서의 12개의 병렬 트렐리스 디코더를 수반하는 인터리빙 기능을 이용한다. 사용된 트렐리스 시스템은 속도 2/3 트렐리스 방식으로 코딩된 변조(TCM) 코드를 이용한다. 상기 코드는, 속도 1/2 4 상태 컨벌루션(convolutional) 인코더를 이용하여 1비트를 인코딩하고, 그 다음에, 차분으로 프리 코딩되는 FEC 코딩되지 않은 비트를 추가함으로써 구현된다. 인코더에 의해 생성된 3개의 코딩 비트의 각 세트는 8레벨의 VSB 변조기 심볼에 매핑된다. 도 2는 차분 프리 코더, 트렐리스 인코더 및 해당 8 레벨 VSB 심볼 매퍼를 도시한 블록도이다. 12개의 동일한 인코더 및 프리코더는 순차적으로 사용되어, 한번에 각 1바이트를 처리하고, 후속하여 한번에 하나의 완전한 심볼을 송신한다. 각 인코더에 대해, 입력 데이터 비트(X1 및 X2)는 3개의 비트(Z2, Z1, 및 Z0)로서 인코딩된다. 각 3-비트 워드는 8개의 심볼 중 하나(R)에 해당한다. 입력 비트(X2)는 인코딩된 비트(Z2)를 제공하기 위해 프리 코더에 의해 처리된다. 입력 비트(X1)는 트렐리스 인코더에 의해 2 비트(Z1 및 Z0)로서 인코딩된다. HDTV 수신기에 사용된 트렐리스 디코더의 일례는, 휴(Hu) 등이 1998년 11월 24일에 허여된, "트렐리스 디코더에서의 코드 시퀀스 검출(CODE SEQUENCE DETECTION IN A TRELLIS DECODER)"라는 제목의 미국 특허 번호 5,841,478에 기재되어 있다.
DFE 기술의 이용은 수신기 설계 분야에서 논쟁 중인 주제이다. DFE가 높은 분산 선형 채널을 등화시키는 비교적 간단한 방법을 제공하지만, DFE는 부정확한 소스 심볼 추정이 잠재적인 긴 에러 버스트를 초래하는 장래의 결정 에러를 야기할 수 있는 에러 전파 메커니즘을 경험할 수 있다. HDTV 수신기에서, 지상파 채널이 다중 경로 및 백색 잡음을 초래할 때, 특히 다중 경로 신호가 강력하고, 신호 대 잡음비(SNR)가 낮을 때, 등화기(DFE)의 피드백 필터(FBF)에서의 에러 전파는 트렐리스 디코더의 출력에서의 성능에 영향을 미친다. 강력한 다중 경로 및 부가적인 백색 가우스 잡음(AWGN)을 갖는 HDTV 지상파 채널을 위한 결정 피드백 등화기(DFE)를 포함하는 ATSC 수신기의 시뮬레이션은, 결정 지향 모드가 소프트 결정 지향 모드로 대체되고, 이를 통해 FBF 필터로의 입력이 슬라이서 출력 대신에 등화기 출력인 경우, 수신기 성능이 개선될 수 있다는 것을 보여준다. 더욱이, 이상적으로 등화기 피드백 필터는 등화기 슬라이서에 의해 제공된 것보다 더 정밀한 심볼 결정을 수신해야 한다.
본 발명은 연쇄형 등화기/트렐리스 디코더 구조를 이용함으로써 HDTV 수신기 성능에서의 추가 개선을 제공한다. 등화기 출력보다는 재인코딩된 트렐리스 디코더 출력은 결정 피드백 등화기(DFE)의 피드백 필터로의 입력 신호로서 사용된다. 트렐리스 디코딩과 연관된 지연(latency), 및 트렐리스 디코더가 실제로 12개의 인터리빙된 디코더로 구성된다는 점으로 인해, 트렐리스 디코더로부터 등화기로의 피드백은 실시간으로 구현될 수 없다. 본 구조는 데이터 동기화를 제공하기 위해 추가 지연 유닛과 함께 추가 트렐리스 디코더 및 등화기를 제공함으로써 피드백 동작을 수행한다. 상기 구조는 모듈이고, 각 모듈은 복잡성과 성능 사이의 원하는 발란스를 달성하기 위해 필요한 수의 스테이지만큼 직렬 연결(cascaded)될 수 있다. 더욱이, 소프트 출력 트렐리스 디코딩 알고리즘은 성능을 개선시키기 위해 사용될 수 있다. 이러한 개시가 ATSC HDTV 시스템에 관한 것이지만, 본 발명은 트렐리스 또는 컨벌루션 디코더가 DFE에 후속하는 임의의 수신기에 또한 이용될 수 있다.
도 1은 종래 기술의 결정 피드백 등화기 구조의 간략화된 블록도.
도 2는 ATSC HDTV 트렐리스 인코더, 차분 프리 코더 및 심볼 매퍼를 도시한 블록도.
도 3은 본 발명의 원리에 따라 구성된 연쇄형 등화기/트렐리스 디코더 시스템의 간략화된 블록도.
도 4는 본 발명의 동작에 의해 달성된 것을 포함하는, 동작 조건의 제 1 세트에 대해 트렐리스 디코더 출력에서의 비트 에러율 대 신호 대 잡음비를 도시한 그래프.
도 5는 본 발명의 동작에 의해 달성된 것을 포함하는, 동작 조건의 제 2 세 트에 대해 트렐리스 디코더 출력에서 비트 에러율 대 신호 대 잡음비를 도시한 그래프.
도 3을 참조하면, 본 발명의 간략화된 블록도는, 종래의 DFE에 존재하는 바와 같이 제 1 등화기(2) 및 트렐리스 디코더(3)에 상호 연결되는 결정 피드백 등화기 모듈(1)을 도시한다. 개선된 DFE 모듈(1)은 하드웨어에 일정하게 투자하여 원하는 성능을 얻기 위해 HDTV 수신기에 필요한 수만큼 복제될 수 있다. DFE 모듈(1)은 트렐리스 디코더 및 재인코더(5)를 포함하며, 상기 트렐리스 디코더 및 재인코더(5)는 최적으로 디코딩된 시퀀스보다는 최적으로 인코딩된 시퀀스를 출력(6)으로서 생성한다. 종래의 ATSC HDTV 시스템에서, 입력 데이터 비트(X1 및 X2)는 도 2에 도시된 바와 같이 3개의 비트(Z2, Z1, 및 Z0)로서 인코딩된다. 각 3-비트 워드는 8개의 심볼 중 하나(R)에 해당한다. 입력 비트(X2)는 인코딩된 비트(Z2)를 제공하기 위해 프리코더에 의해 처리된다. 입력 비트(X1)는 트렐리스 인코더에 의해 2개의 비트(Z1 및 Z0)로서 인코딩된다. DFE 모듈(1)에서, 디코더/재인코더(5)는 트렐리스 네트워크의 분기당 비트와 연관되는 제어 및 매핑 로직에 대한 필요성을 감소시킬 수 있다. 그 대신, 추가 메모리는, 디코딩된 2개의 비트{입력 데이터 비트(X1 및 X2)} 시퀀스 대신에 인코딩된 분기당 3개의 비트(Z2, Z1, Z0)를 저장하기 위해 디코더/재인코더(5)에 할당된다. 지연 유닛(7)은 디코더/재인코더(5)에 의해 초래된 지연과 동일한 지연을 야기하여, 이를 통해 상기 지연의 원인이 된다. DFE 모듈(1)은, 어떠한 슬라이서도 요구되지 않는다는 점을 제외하고 제 1 등화기(2)와 유사한 제 2 등화기(4)를 포함한다. 여전히 요구되지만 명백함을 위해 도시되지 않은, 도 1에 도시된 로크 검출기 및 모드 스위치의 기능은 도 3에 도시되지 않는다.
DFE 모듈(1)은 이용되는 트렐리스 디코더/재인코더(5)의 유형에 따라 적어도 2가지 상이한 형태로 구성될 수 있다. 제 1 실시예에서, 디코더/재인코더(5)는 일반적인 재인코더 유닛에 의해 생성되는 하드 결정 데이터를 출력(6)으로서 생성한다. 이 실시예는 도 1에 도시된 기존의 DFE 구조에서의 슬라이서 출력과 동일한 출력(6)을 생성한다. 그러나, 이 출력은 트렐리스 디코더에 의해 제공된 정정 능력의 장점을 갖는다.
제 2 실시예에서, 출력(6)은 데이터의 소프트 결정 버전이고, 소프트 출력 비터비 알고리즘(SOVA)과 같은 트렐리스 디코더 소프트 출력 알고리즘을 이용함으로써 얻어진다. 제이. 하게누어(J. Hagenauer) 및 피. 회어(P. Hoeher)의, "소프트-결정 출력을 갖는 비터비 알고리즘 및 그 응용(A Viterbi Algorithm with Soft-Decision Outputs and its Applications)"(텍사스, 달라스, 1989년 11월 27-30, GLOBECOM'89 회보, 1680-1686페이지)를 참조하자. 또한, 1995년 11월 14일에 파저(Fazer) 등에 허여된, 계층적 HDTV, EDTV 및 SDTV 텔레비전 신호의 디지털 송신을 위한 방법(METHOD FOR DIGITAL TRANSMISSION OF HIERARCHICAL HDTV, EDTV AND SDTV TELEVISION SIGNALS)"라는 제목의 미국 특허 번호 5,467,132를 참조하자. SOVA 알고리즘은 디코딩 순간에 미터값의 함수인 신뢰도 비트(reliability bit)를 정의함으로써 데이터의 소프트 출력 버전을 생성하는 비교적 복잡한 트렐리스 디코딩 알고리즘이다. 하드 결정 디코딩 구성보다 더 복잡하지만, 소프트 출력 트렐리스 디 코더는 에러 전파에 대한 면역을 개선시키는 FBF 필터(8)로의 입력을 생성한다.
트렐리스 인코더에서 메모리 요소의 수를 L이라 두고, 트렐리스 도표에서 상태의 수를 S=2L라 두고, 채널 심볼 알파벳 크기를 M이라 두고, 상태에 병합하는 트렐리스 분기의 수를 K라 두자. ATSC HDTV 경우에, (L, S, M', K)=(2, 4, 8, 4)가 된다. 송신된 채널 심볼 벡터를
Figure 112004046702355-pct00001
라 두고, 수신된 벡터를
Figure 112004046702355-pct00002
라 두며, 여기서
Figure 112004046702355-pct00003
은 AWGN-벡터이다. 고전적인 비터비 알고리즘(VA)은, 모든 K 잔존(survivor) 경로가 충분히 높은 확률로 병합될 정도로 충분히 큰 지연(
Figure 112004046702355-pct00004
,
Figure 112004046702355-pct00005
)으로 최종 결정을 한다. 결정은 가장 작은 경로 미터를 갖는 경로를 선택하는 것으로 구성된다. AWGN 채널에 대한 경로 미터는 다음 수학식으로 주어진다.
Figure 112004046702355-pct00006
여기선 n은 경로의 길이이고,
Figure 112008023999318-pct00007
는 시간(j)에서 k번째 경로에 대한 채널 심볼이고, Es/No 은 신호 대 잡음비이다. 이러한 형태를 이용하여,
Figure 112004046702355-pct00009
여기서
Figure 112004046702355-pct00010
는 k번째 경로와 연관된 채널 심볼 벡터이고,
Figure 112004046702355-pct00011
는 채널 심볼 벡터에 대한 수신된 벡터의 조건부 확률이다.
수신된 벡터에 대한 각 경로의 신뢰도는 다음 수학식 3에 주어진다.
Figure 112008023999318-pct00027
여기서
Figure 112004046702355-pct00013
는 송신 데이터의 동일 확률(euiprobaility)로 인해 모든 k에 대해 동일하다고 간주된다. 종래의 VA에서, 경로를 따른 모든 정보는 잔류 경로에 대한 하드 결정을 제외하고 제거되지만, SOVA는 계산된 신뢰도를 이용하여 잔류 경로를 따른 귀납적인 확률을 갱신한다. 즉,
Figure 112004046702355-pct00014
여기서
Figure 112004046702355-pct00015
는 잔류 경로(sp)에 대한 시간(j)에 m번째 채널 심볼의 귀납적인 확률이다.
일실시예에서, 소프트 출력(6)에 대한 적절한 선택은 (범용) 잔류 경로를 따라 채널 심볼의 조건부 평균일 수 있는데, 이것은 다음 수학식 5로 주어진다.
Figure 112004046702355-pct00016
여기서 I(m)은 라벨(m=1,2,...,M)에 대응하는 채널 심볼이다.
일례로, 최대-귀납적인(MAP) 디코딩 알고리즘을 적용할 수 있다. 몇몇 MAP 알고리즘은, 피. 로버트슨(P. Robertson), 이. 빌레브런(E. Villebrun) 및 피. 회어의, "로그 영역에서 작용하는 최적 및 서브-최적의 MAP 디코딩 알고리즘의 비교"(1995년 6월, 워싱톤, 시애틀, ICC'95 회보, 1009-1013페이지)에 기재되어 있다. HDTV 시스템이 블록 처리에 기초하지 않기 때문에 SOVA 디코더가 고려되고, 그 결과, 양방향 MAP 디코더를 적용하기 어렵게 되었다. 그러나, 슬라이딩 윈도우 MAP 디코딩 및 단방향 MAP 디코딩 알고리즘은 기본 알고리즘이 동일하기 때문에 이 시스템에 적용될 수 있다.
또한 도 4를 참조하면, AWGN+다중 경로 채널에서 작용하는 HDTV 수신기를 위해 비트 에러율(BER)과 신호 대 잡음비(SNR)를 비교하는 그래프가 도시된다. 도 4는, 본래 DFE(2)가 소프트 자동 결정 모드, 즉 모듈없는 본래 시스템{작은 다이아몬드형으로 표시됨, 곡선(9)}, 하나의 모듈(작은 정사각형으로 표시됨), 2개의 모듈{별모양으로 표시됨, 곡선(12 및 15)}, 3개의 모듈(작은 원으로 표시됨)을 갖는 시스템에 있을 때 하드 출력 모듈(1) 또는 소프트 출력 모듈(1)에 대한 곡선을 도 시한다. 더욱이, 도 4는 하드 자동 스위칭 모드에서 표준 DFE를 갖는 본래 시스템을 나타내는 곡선(10)을 도시한다. 이 도면에서, 개선된 성능은, 더 낮은 신호 대 잡음비에서 동일한 에러율을 얻음으로써, 즉 다시 말하면, 더 약한 신호를 처리할 때 동일한 비트 에러율을 얻음으로써 나타난다. 도 4에서 곡선의 근거인 다중 경로 채널은 단일 3 데시벨(dB), 비교적 강력한 고스트 신호를 특징으로 하는 3ms의 고스트로 구성된다. 도시된 성능은 트렐리스 디코더(3)의 출력(11)에서 측정된다. 곡선(10)은, 모듈(1)이 도 3에 도시되지 않고 도 1에 도시된 본래 DFE 시스템이 자동 (하드) 스위칭 모드에서 동작할 때, 트렐리스 디코더(3)의 출력(11)에서의 성능을 도시한다. (하드) 자동 스위칭 모드에서, 등화기(2)는 수렴 이전에 블라인드 모드에서 동작하고, 수렴이 검출된 후에 하드 결정 지향 모드로 스위칭된다. 수렴이 손실되면, 등화기(2)는 블라인드 동작 모드로 다시 스위칭된다.
곡선(9)은 곡선(10)과 유사하지만, 소프트 자동 스위칭 모드에서 제 1 등화기(2)의 성능을 도시한다. 소프트 자동 스위칭 모드에서, 하드 결정 지향 모드는 소프트 결정 지향 모드로 대체되지만, 다른 경우 수렴 상태에 기초한 스위칭을 위해 (하드) 자동 스위칭 모드와 동일하다. 등화기(2)가 소프트 결정 지향 모드로 동작할 때, 도 1에서 FBF 필터로의 입력은, (하드) 자동 스위칭 모드에서 동작할 때 발생된 슬라이서 출력에 대조적으로 등화기(2)의 출력이다.
도 4에 도시된 곡선에 관련하여 이루어지는 모든 비교는 ATSC HDTV 시스템을 위한 가시도 임계치(TOV: Threshold of Visibility) 포인트(20)에 기초하며, 상기 ATSC HDTV 시스템은 트렐리스 디코더 출력(11)에서 대략 0.002의 비트 에러율을 필 요로 한다. TOV 포인트(14)에서의 곡선(9)의 성능은 대략 18.7dB의 입력 신호(21)에 대한 SNR 요건을 야기한다. 곡선(12)은 모듈(1)의 하드 출력 실시예의 2개(및 3개) 연쇄형 스테이지에 대한 BER 대 SNR 곡선을 도시하고, TOV 포인트(13)에서, 입력 신호(21)는 대략 18.2dB의 SNR 요건을 갖는 것으로 보여지고, 성능에서 0.5dB 이득을 나타낸다. 곡선(15)으로 나타난, 모듈(1)의 소프트 출력 실시예의 2개의 스테이지를 이용할 때, TOV 포인트(16)에서의 SNR 요건은 곡선(9)으로 도시된 소프트 자동 스위칭 모드에서 동작하는 본래 시스템에 비해 대략 1.1dB의 개선을 나타내는 대략 17.6dB이다. 모듈(1)의 소프트 출력 실시예의 2개의 스테이지 구현은 해당 하드 출력 실시예(각각 17.6dB 대 18.2dB)보다 대략 0.6dB 더 많은 이득을 갖는데, 이는 소프트 출력 (SOVA) 알고리즘과 연관된 증가된 복잡성의 증가하는 댓가를 치른다. 마지막으로, 곡선(10)으로 도시된 도 1의 표준 DFE의 본래 시스템이 모듈(1)의 소프트 출력 실시예와 TOV 포인트(22)에서 비교될 때, 본 발명의 성능 개선점은 대략 1.9dB{포인트(16)에서의 17.6dB 대 포인트(22)에서의 19.5dB}이다.
본 발명의 직렬 연결형 구조는 또한 도 1에 도시된 본래 시스템과 연관될 수 있으며, 여기서 제 1 등화기(2)의 등가물은 (하드) 자동 스위칭 모드에서 동작하는 표준 DFE이다. 도 4에 도시된 결과가 제 1 등화기(2)에 대한 소프트 자동 스위칭 모드를 이용할 때 개선된 성능을 보여주지만, 이것은 모든 채널에 대한 경우에 반드시 해당하지 않을 수 있다. 도 5는 단일의 3데시벨, 3ms 고스트(이것은 다시 비교적 강력한 고스트 신호이가 된다)로 구성된 다중 경로 채널에 대한 BER 대 SNR 성능 곡선의 경우를 도시한다. 도시된 성능은 트렐리스 디코더 출력(11)에서 측정된다. 도 5는, 본래 DFE(2)가 하드 자동 스위칭 모드 또는 소프트 자동 결정 모드 중 어느 하나에 있을 때 소프트 출력 모드(1)에 대한 곡선을 도시한다: 모듈없는 본래 시스템{곡선(10 및 9), 하나의 출력 소프트 모듈(작은 정사각형으로 표시됨), 2개의 소프트 출력 모듈{별모양으로 표시됨, 곡선(23 및 24)}, 3개의 소프트 출력 모듈(작은 원으로 표시됨)을 갖는 시스템. 각각 소프트 및 (하드) 자동 모드로 도 1의 본래 시스템을 나타내는 곡선(9 및 10)은 도 4와 변하지 않는다. 나머지 곡선은 (하드) 자동 스위칭 모드 또는 소프트 자동 스위칭 모드 중 어느 하나에서 제 1 등화기(2)와 함께 모듈(1)의 소프트 출력 실시예의 이용을 나타낸다. 곡선(23)은 모듈(1)의 2개의 스테이지를 이용할 때 (하드) 자동 스위칭 모드로 동작하는 제 1 등화기(2)의 성능을 나타내고, TOV 포인트(25)는 대략 18.2dB의 등화기 입력(21)에서의 SNR 요건을 보여준다. 곡선(24)은 모듈(1)의 2개의 스테이지가 후속하는 소프트 자동 스위칭 모드에서 동작하는 제 1 등화기(2)에 대한 것이다. TOV 포인트(26)는 곡선(23)으로 표시된 (하드) 자동 스위칭 모드와 비교할 때 17.6dB, 또는 대략 0.6dB 개선점의 SNR 요건을 보여준다. 예를 들어 포인트(27)로 표시된 더 높은 SNR 영역(18.6dB보다 더 큰)에 대해, 본래 시스템 및 소프트 자동 스위칭 모드에 대한 곡선(9), 및 (하드) 자동 스위칭 모드+하나의 소프트 출력 모듈(1)에 대한 곡선(28)은 대략 동일한 성능으로 병합되는 것으로 보여진다.
본 발명의 연쇄형 등화기/트렐리스 디코더 구조가 주로 ATSC HDTV 등화기로 사용하기 위해 설계되지만, 동일한 원리는, 트렐리스 또는 컨벌루션 디코더가 등화기에 후속하는 시스템에서 DFE를 이용하는 임의의 일반적인 등화기 장치에 유용하게 적용될 수 있다. 그러한 시스템에 대해, 선형 왜곡, 잡음 및 결정 지향(dd) 모드에서의 슬라이서의 존재에 의해 발생된 DFE 필터로의 에러 전파는 등화기 출력에서 잡음 버스트를 초래하고, 이는 디코더 성능을 저하시키는 경향이 있다.
상술한 바와 같이, 본 발명은 일반적으로 디지털 신호 프로세싱 분야에 관한 것으로, 더 구체적으로, 다중 모드의 트렐리스(trellis) 방식으로 인코딩된 고선명 텔레비전(HDTV) 신호를 디코딩하는데 적합한 연쇄형 등화기/트렐리스 디코더 등에 이용된다.

Claims (24)

  1. 인터리빙되고 트렐리스 방식으로 인코딩된 데이터 패킷 그룹을 포함하는 비디오 데이터를 포함하는 신호를 처리하는 시스템내에서, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치로서,
    신호 왜곡을 적응 필터링하는 제 1 수단(2)과,
    신호 왜곡을 적응 필터링하는 상기 제 1 수단(2)으로부터 수신된 트렐리스 방식으로 인코딩된 데이터를 디코딩하고 트렐리스 방식으로 디코딩된 데이터를 재인코딩하는 제 2 수단(5)과,
    상기 트렐리스 방식으로 디코딩되고 재인코딩된 데이터(6)에 응답하는 피드백 필터(8)와,
    상기 피드백 필터에 의해 생성된 출력 신호에 응답하고, 트렐리스 방식으로 디코딩된 데이터를 제공하는 트렐리스 디코더(3)를
    포함하는, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치.
  2. 제 1항에 있어서, 신호 왜곡을 적응 필터링하는 상기 제 1 수단(2)은 제 1 결정 피드백 등화기인, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치.
  3. 제 2항에 있어서, 제 2 결정 피드백 등화기(4)는 슬라이서가 없고, 상기 트렐리스 방식으로 디코딩되고 재인코딩된 데이터(6)에 응답하는 상기 피드백 필터(8)와, 상기 제 1 수단(2)의 입력인 신호(21)에 응답하는 피드포워드 필터(FFF)를 포함하여 이루어지는 것이고,
    상기 트렐리스 디코더(3)는 상기 제 2 결정 피드백 등화기(4) 내의 합산 유닛을 통해 상기 피드포워드 필터(FFF)에 의해 생성된 출력 신호와 상기 피드백 필터(8)에 의해 생성된 출력 신호에 응답하는, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치.
  4. 제 3항에 있어서, 제 1 모듈(1)은 상기 제 2 결정 피드백 등화기(4)와, 신호 왜곡을 적응 필터링하는 상기 제 1 수단(2)으로부터 수신된 트렐리스 방식으로 인코딩된 데이터를 디코딩하고 재인코딩하는 상기 제 2 수단(5)을 포함하여 이루어지는 것인, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치.
  5. 제 4항에 있어서, 제 2 수단(5)과 슬라이서가 없는 제 2 결정 피드백 등화기(4)로 형성되는 적어도 하나의 추가된 모듈을 더 포함하고,
    상기 제 1 모듈(1)은 신호 왜곡을 적응 필터링하는 제 1 수단(2)으로부터의 데이터에 응답하고, 상기 적어도 하나의 추가된 모듈은 이전 모듈로부터 수신된 데이터에 응답하고, 상기 트렐리스 디코더(3)는 상기 제 1 모듈(1)로부터 수신된 데이터에 응답하지 않고 마지막으로 추가된 모듈로부터 수신된 데이터에 응답하는, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치.
  6. 제 5항에 있어서, 각 모듈은,
    지연 유닛(7)을 더 포함하고,
    상기 제 2 결정 피드백 등화기(4)의 일부분인 상기 피드포워드 필터는 상기 지연 유닛(7)으로부터 수신된 데이터에 응답하고,
    상기 제 1 모듈(1)의 지연 유닛(7)은 상기 제 1 수단(2)의 입력인 신호(21)를 동기화하고,
    상기 추가된 모듈의 지연 유닛(7)은 상기 이전 모듈로부터 수신된 데이터를 동기화하는, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치.
  7. 제 6항에 있어서, 상기 모듈(1) 내에 상주하는 트렐리스 방식으로 디코딩된 데이터를 식별 및 재인코딩하는 제 2 수단(5)은 하드 결정 데이터 출력을 생성하도록 적응되는, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치.
  8. 제 6항에 있어서, 상기 모듈(1) 내에 상주하는 트렐리스 방식으로 디코딩된 데이터를 식별 및 재인코딩하는 제 2 수단(5)은 소프트 결정 데이터 출력을 생성하도록 적응되는, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치.
  9. 제 8항에 있어서, 상기 모듈(1) 내에 상주하는 트렐리스 방식으로 디코딩된 데이터를 식별 및 재인코딩하는 제 2 수단(5)은 수학식(
    Figure 112010026206416-pct00017
    ){여기서 I(m)은 라벨(m=1, 2,,...,M)에 해당하는 채널 심볼이다}을 충족시키는 소프트 결정 데이터 출력을 생성하도록 적응되는, 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치.
  10. 인터리빙되고 트렐리스 방식으로 인코딩된 데이터 패킷 그룹을 포함하는 비디오 데이터 처리를 위한 시스템에서, 트렐리스 방식으로 디코딩된 데이터를 제공하는 방법으로서,
    상기 비디오 데이터에 적응 필터링을 적용하여, 상기 적응 필터링에 응답하는 제 1 출력 신호를 생성하는 단계와,
    상기 제 1 출력 신호를 디코딩 및 재인코딩하여, 재인코딩된 출력 신호를 생성하는 단계와,
    상기 재인코딩된 출력 신호를 제 2 적응 필터에 인가하여, 제 2 출력 신호를 생성하는 단계와,
    상기 제 2 출력 신호를 상기 디코딩 및 재인코딩하는 단계에서 사용된 디코더와는 다른 트렐리스 디코더에 인가하여, 디코딩된 출력 신호를 생성하는 단계를
    포함하는, 트렐리스 방식으로 디코딩된 데이터 제공 방법.
  11. 제 10항에 있어서, 상기 제 1 출력 신호의 결정 피드백 등화(decision feedback equalizing)하는 단계를 수행하는 모듈을 형성하는 단계를 더 포함하고,
    상기 제 1 출력 신호의 결정 피드백 등화하는 단계는 상기 제 1 출력 신호를 디코딩 및 재인코딩하는 단계 및 상기 재인코딩된 출력 신호를 제 2 적응 필터에 인가하는 단계를 포함하는, 트렐리스 방식으로 디코딩된 데이터 제공 방법.
  12. 제 11항에 있어서, 복수의 모듈을 형성하는 단계를 더 포함하고,
    복수의 모듈은 직렬 연결(cascaded)되고,
    각 모듈은 이전 모듈로부터 수신된 데이터를 동기화시키기 위해 상기 이전 모듈로부터 수신된 데이터를 지연시키는 단계를 더 수행하는, 트렐리스 방식으로 디코딩된 데이터 제공 방법.
  13. 제 12항에 있어서, 복수의 모듈을 직렬 연결(cascading)하는 단계를 더 포함함으로써, 상기 제 1 출력 신호를 수신하고, 이후에 최종 출력 신호를 상기 트렐리스 디코더에 인가하여, 디코딩된 출력 신호를 생성하는, 트렐리스 방식으로 디코딩된 데이터 제공 방법.
  14. 제 13항에 있어서, 각 모듈 내에서 상기 재인코딩된 출력 신호를 동일한 모듈에 있는 피드백 필터에 인가하는 단계를 더 포함하는, 트렐리스 방식으로 디코딩된 데이터 제공 방법.
  15. 제 14항에 있어서, 상기 인터리빙되고 트렐리스 방식으로 인코딩된 데이터 패킷의 하드 결정 버전인 재인코딩된 출력 신호를 생성하도록 각 모듈 내에서 디코딩 및 재인코딩하는 단계를 더 포함하는, 트렐리스 방식으로 디코딩된 데이터 제공 방법.
  16. 제 14항에 있어서, 상기 인터리빙되고 트렐리스 방식으로 인코딩된 데이터 패킷의 소프트 결정 버전인 재인코딩된 출력 신호를 생성하도록 각 모듈 내에서 디코딩 및 재인코딩하는 단계를 더 포함하는, 트렐리스 방식으로 디코딩된 데이터 제공 방법.
  17. 제 16항에 있어서, 각 모듈 내에 상주하는 트렐리스 방식으로 디코딩된 데이터를 디코딩 및 재인코딩하는 단계는 다음 수학식(
    Figure 112004046702355-pct00018
    ){여기서 I(m)은 라벨(m=1,2,...,M)에 해당하는 채널 심볼이고,
    Figure 112004046702355-pct00019
    는 잔류 경로 (sp)에 대해 시간(j)에 m번째 채널 심볼의 귀납적인 확률이다}을 충족시키는 소프트 결정 데이터 출력을 생성하는, 트렐리스 방식으로 디코딩된 데이터 제공 방법.
  18. 고해상도 텔레비전 신호를 처리하는 등화기/트렐리스 디코더 시스템으로서,
    제 1 적응 필터(2)와,
    상기 제 1 적응 필터(2)로부터 트렐리스 방식으로 인코딩된 데이터 패킷을 수신하도록 적응된 트렐리스 디코더 및 재인코더(5)와,
    상기 트렐리스 디코더 및 재인코더(5)에 의해 생성된 입력 신호(6)를 수신하도록 적응된 제 2 적응 필터(4)와,
    상기 제 2 적응 필터(4)로부터 입력 신호를 수신하도록 적응된 최종 트렐리스 디코더(3)를
    포함하는, 등화기/트렐리스 디코더 시스템.
  19. 제 18항에 있어서, 상기 제 2 적응 필터(4)는 슬라이서가 없고,
    피드백 필터(8)와,
    피드포워드(feed forward) 필터를
    더 포함하는 결정 피드백 등화기인, 등화기/트렐리스 디코더 시스템.
  20. 제 19항에 있어서, 상기 제 1 적응 필터(2)의 입력인 신호(21)를 입력으로서 수신하도록 적응된 지연 유닛(7)을 더 포함하고,
    상기 지연 유닛(7)은 동기화된 데이터 출력을 상기 피드포워드 필터에 제공하는, 등화기/트렐리스 디코더 시스템.
  21. 제20 항에 있어서, 상기 트렐리스 디코더 및 재인코더(5)에 의해 생성된 출력 신호(6)는 소프트 결정 데이터를 발생시키는, 등화기/트렐리스 디코더 시스템.
  22. 제21 항에 있어서, 상기 트렐리스 디코더 및 재인코더(5)에 의해 생성된 출력 신호(6)는 다음 수학식(
    Figure 112008023999318-pct00020
    ){I(m)은 라벨(m=1,2,...,M)에 해당하는 채널 심볼이고,
    Figure 112008023999318-pct00021
    은 잔류 경로(sp)에 대해 시간(j)에서 m번째 채널 심볼의 귀납적인 확률이다}을 충족시키는, 등화기/트렐리스 디코더 시스템.
  23. 제19 항에 있어서, 상기 트렐리스 디코더 및 재인코더(5)에 의해 생성된 출력 신호는 하드 결정 데이터를 발생시키는, 등화기/트렐리스 디코더 시스템.
  24. 제18 항에 있어서, 상기 제 1 적응 필터(2)는 (하드) 자동 스위칭 모드 또는 소프트 자동 스위칭 모드 중 어느 하나에서 동작하는 결정 피드백 등화기인, 등화기/트렐리스 디코더 시스템.
KR1020047016457A 2002-04-16 2003-04-09 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치 및 방법과, 등화기/트렐리스 디코더 시스템 KR100988225B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37300802P 2002-04-16 2002-04-16
US60/373,008 2002-04-16
PCT/US2003/010888 WO2003090439A2 (en) 2002-04-16 2003-04-09 Concatenated equalizer/trellis decoder architecture for an hdtv receiver

Publications (2)

Publication Number Publication Date
KR20040102098A KR20040102098A (ko) 2004-12-03
KR100988225B1 true KR100988225B1 (ko) 2010-10-18

Family

ID=29250945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047016457A KR100988225B1 (ko) 2002-04-16 2003-04-09 트렐리스 방식으로 디코딩된 데이터를 제공하는 장치 및 방법과, 등화기/트렐리스 디코더 시스템

Country Status (9)

Country Link
US (1) US7389470B2 (ko)
EP (1) EP1495608B1 (ko)
JP (3) JP2005523647A (ko)
KR (1) KR100988225B1 (ko)
CN (1) CN100563227C (ko)
AU (1) AU2003224899A1 (ko)
BR (1) BR0309182A (ko)
MX (1) MXPA04010141A (ko)
WO (1) WO2003090439A2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016651B1 (en) 2002-12-17 2006-03-21 Marvell International Ltd. Apparatus and method for measuring signal quality of a wireless communications link
KR100540171B1 (ko) * 2003-05-20 2006-01-10 한국전자통신연구원 지상파 디지털 텔레비젼 방송신호를 위한 동일채널중계장치 및 그 방법
US8320442B2 (en) * 2004-05-14 2012-11-27 Zenith Electronics Llc Channel impulse response estimating decision feedback equalizer
US7643752B2 (en) * 2004-12-22 2010-01-05 Clariphy Communications, Inc. Testing of transmitters for communication links by software simulation of reference channel and/or reference receiver
US8111986B1 (en) * 2004-12-22 2012-02-07 Clariphy Communications, Inc. Testing of transmitters for communication links by software simulation of reference channel and/or reference receiver
US7853149B2 (en) * 2005-03-08 2010-12-14 Clariphy Communications, Inc. Transmitter frequency peaking for optical fiber channels
US7664394B2 (en) 2005-06-30 2010-02-16 Clariphy Communications, Inc. Testing of receivers with separate linear O/E module and host used in communication links
US8254781B2 (en) 2005-06-30 2012-08-28 Clariphy Communications, Inc. Testing of receivers with separate linear O/E module and host used in communication links
US20070286103A1 (en) * 2006-06-08 2007-12-13 Huaning Niu System and method for digital communication having puncture cycle based multiplexing scheme with unequal error protection (UEP)
US20070288980A1 (en) * 2006-06-08 2007-12-13 Huaning Niu System and method for digital communication having a frame format and parsing scheme with parallel convolutional encoders
US8107552B2 (en) 2006-06-28 2012-01-31 Samsung Electronics Co., Ltd. System and method of wireless communication of uncompressed video having a fast fourier transform-based channel interleaver
US7627064B2 (en) * 2006-06-30 2009-12-01 Intel Corporation System and method for enhanced symbol generation
US8194750B2 (en) 2006-10-16 2012-06-05 Samsung Electronics Co., Ltd. System and method for digital communication having a circulant bit interleaver for equal error protection (EEP) and unequal error protection (UEP)
US8116364B2 (en) * 2007-04-18 2012-02-14 Mediatek Inc. Selective slicing equalizer
US20100027610A1 (en) * 2008-07-31 2010-02-04 Mediatek Inc. Equalizer and equalization method
CN102006144B (zh) * 2009-09-01 2014-01-08 华为技术有限公司 预编码方法、装置及频域均衡方法、装置
US20130028299A1 (en) * 2011-07-26 2013-01-31 Himax Media Solutions, Inc. Adaptive ethernet transceiver with joint decision feedback equalizer and trellis decoder
US9313054B1 (en) * 2015-02-09 2016-04-12 Xilinx, Inc. Circuits for and methods of filtering inter-symbol interference for SerDes applications

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1065851A1 (en) * 1999-07-02 2001-01-03 Motorola, Inc. Decision feedback equaliser with reduced-state sequence estimation
US6763076B1 (en) 1997-05-15 2004-07-13 France Telecom Equalizing and decoding device for a frequency-selective digital transmission channel

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833693A (en) 1985-11-21 1989-05-23 Codex Corporation Coded modulation system using interleaving for decision-feedback equalization
US5031195A (en) * 1989-06-05 1991-07-09 International Business Machines Corporation Fully adaptive modem receiver using whitening matched filtering
US5056117A (en) * 1989-08-07 1991-10-08 At&T Bell Laboratories Decision feedback equalization with trellis coding
CA2076099A1 (en) * 1991-09-03 1993-03-04 Howard Leroy Lester Automatic simulcast alignment
US5453797A (en) * 1993-02-22 1995-09-26 Massachusetts Institute Of Technology Method and apparatus for decoding broadcast digital HDTV in the presence of quasi-cyclostationary interference
US5666170A (en) * 1995-07-12 1997-09-09 Thomson Consumer Electronics, Inc. Apparatus for decoding video signals encoded in different formats
US6816548B1 (en) * 1998-06-23 2004-11-09 Thomson Licensing S.A. HDTV channel equalizer
ATE278275T1 (de) * 1998-11-03 2004-10-15 Broadcom Corp Qam/vsb zweimodenempfänger
US6690739B1 (en) * 2000-01-14 2004-02-10 Shou Yee Mui Method for intersymbol interference compensation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6763076B1 (en) 1997-05-15 2004-07-13 France Telecom Equalizing and decoding device for a frequency-selective digital transmission channel
EP1065851A1 (en) * 1999-07-02 2001-01-03 Motorola, Inc. Decision feedback equaliser with reduced-state sequence estimation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Trellis-coded CPFSK and soft-decision feedback equalization for micro cellular wireless application *

Also Published As

Publication number Publication date
EP1495608A2 (en) 2005-01-12
EP1495608B1 (en) 2012-08-08
MXPA04010141A (es) 2005-06-08
JP2013150350A (ja) 2013-08-01
KR20040102098A (ko) 2004-12-03
CN100563227C (zh) 2009-11-25
JP5646680B2 (ja) 2014-12-24
WO2003090439A3 (en) 2004-04-08
JP2011035919A (ja) 2011-02-17
WO2003090439A2 (en) 2003-10-30
CN1656762A (zh) 2005-08-17
JP2005523647A (ja) 2005-08-04
US7389470B2 (en) 2008-06-17
AU2003224899A1 (en) 2003-11-03
US20050154967A1 (en) 2005-07-14
EP1495608A4 (en) 2006-06-07
AU2003224899A8 (en) 2003-11-03
BR0309182A (pt) 2005-01-25

Similar Documents

Publication Publication Date Title
JP5646680B2 (ja) Ｈｄｔｖ受信器用連結等化器／トレリス復号器アーキテクチャ
US6647071B2 (en) Method and apparatus for equalization and tracking of coded digital communications signals
KR100985486B1 (ko) 결정 피드백 등화기에서 표준 자동 스위칭 모드와 소프트 자동 스위칭 모드 중 하나를 자동으로 선택하기 위한 모드 선택기 장치 및 방법
US7668264B2 (en) Apparatus and method of decision feedback equalization in terrestrial digital broadcasting receiver
US7130344B2 (en) Adaptive equalizer having a variable step size influenced by output from a trellis decoder
JP4666920B2 (ja) 判定帰還型等化器
US5512957A (en) Method and apparatus for combating co-channel NTSC interference for digital TV transmission
US6823489B2 (en) Generation of decision feedback equalizer data using trellis decoder traceback output in an ATSC HDTV receiver
US6734920B2 (en) System and method for reducing error propagation in a decision feedback equalizer of ATSC VSB receiver
KR100871072B1 (ko) 격자 코드화된 시스템들용 2 스테이지 등화기
US6178209B1 (en) Method of estimating trellis encoded symbols utilizing simplified trellis decoding
JP2005506760A (ja) 判定帰還型等化器における帰還型フィルタ・タップ係数値を制約する装置及び方法
JP2004509521A (ja) 適応アルゴリズムを用いて適応チャネル等化器の重みベクトルのスパーシティを活用する装置および方法
US20070183489A1 (en) Apparatus for decoding a signal and method thereof and a trellis coded modulation decoder and method thereof
Heo et al. A concatenated equalizer/trellis decoder architecture for a terrestrial digital television receiver
KR100804462B1 (ko) 직렬 연결된 양방향 등화기
US20110243213A1 (en) Receivers for Processing Vestigial Sideband Signals and Processing Methods Thereof
Peile et al. A co‐designed coding, modulation and equalization scheme for the transmission of 155‐52 Mbit/s data over a 72 MHz intelsat transponder. Part 2: Equalization

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 9