KR100979190B1 - Floating Gate, Method of Forming Floating Gate, Method of Fabricating Non-volatile Memory Device Using The Same And Non-volatile Memory Device - Google Patents
Floating Gate, Method of Forming Floating Gate, Method of Fabricating Non-volatile Memory Device Using The Same And Non-volatile Memory Device Download PDFInfo
- Publication number
- KR100979190B1 KR100979190B1 KR1020080037274A KR20080037274A KR100979190B1 KR 100979190 B1 KR100979190 B1 KR 100979190B1 KR 1020080037274 A KR1020080037274 A KR 1020080037274A KR 20080037274 A KR20080037274 A KR 20080037274A KR 100979190 B1 KR100979190 B1 KR 100979190B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide film
- metal
- nanocrystals
- layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000002159 nanocrystal Substances 0.000 claims abstract description 162
- 229910052751 metal Inorganic materials 0.000 claims abstract description 138
- 239000002184 metal Substances 0.000 claims abstract description 138
- 239000010410 layer Substances 0.000 claims abstract description 137
- 230000005641 tunneling Effects 0.000 claims abstract description 85
- 239000013545 self-assembled monolayer Substances 0.000 claims abstract description 62
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000002245 particle Substances 0.000 claims abstract description 29
- 239000002094 self assembled monolayer Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000010949 copper Substances 0.000 claims description 118
- 229910052802 copper Inorganic materials 0.000 claims description 65
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 64
- UUEWCQRISZBELL-UHFFFAOYSA-N 3-trimethoxysilylpropane-1-thiol Chemical compound CO[Si](OC)(OC)CCCS UUEWCQRISZBELL-UHFFFAOYSA-N 0.000 claims description 53
- 238000005229 chemical vapour deposition Methods 0.000 claims description 51
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000012691 Cu precursor Substances 0.000 claims description 21
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 claims description 21
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 claims description 20
- 239000011630 iodine Substances 0.000 claims description 20
- 229910052740 iodine Inorganic materials 0.000 claims description 20
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- 239000002243 precursor Substances 0.000 claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 11
- 239000011651 chromium Substances 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 238000001338 self-assembly Methods 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000007598 dipping method Methods 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 6
- PHQOGHDTIVQXHL-UHFFFAOYSA-N n'-(3-trimethoxysilylpropyl)ethane-1,2-diamine Chemical group CO[Si](OC)(OC)CCCNCCN PHQOGHDTIVQXHL-UHFFFAOYSA-N 0.000 claims description 6
- NHBRUUFBSBSTHM-UHFFFAOYSA-N n'-[2-(3-trimethoxysilylpropylamino)ethyl]ethane-1,2-diamine Chemical compound CO[Si](OC)(OC)CCCNCCNCCN NHBRUUFBSBSTHM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- SJECZPVISLOESU-UHFFFAOYSA-N 3-trimethoxysilylpropan-1-amine Chemical compound CO[Si](OC)(OC)CCCN SJECZPVISLOESU-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052793 cadmium Inorganic materials 0.000 claims description 5
- 238000000354 decomposition reaction Methods 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000010926 purge Methods 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 150000003573 thiols Chemical class 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 4
- 239000003054 catalyst Substances 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 4
- 238000000813 microcontact printing Methods 0.000 claims description 4
- 239000012454 non-polar solvent Substances 0.000 claims description 4
- 230000009257 reactivity Effects 0.000 claims description 4
- 239000000243 solution Substances 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 125000003396 thiol group Chemical group [H]S* 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- UUNGBOQAZQUJMZ-UHFFFAOYSA-N 3-bromopropyl(trichloro)silane Chemical compound Cl[Si](Cl)(Cl)CCCBr UUNGBOQAZQUJMZ-UHFFFAOYSA-N 0.000 claims description 3
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 claims description 3
- GTOVGJUKOALMTN-UHFFFAOYSA-N acetic acid;n'-(3-trimethoxysilylpropyl)ethane-1,2-diamine Chemical compound CC(O)=O.CC(O)=O.CC(O)=O.CO[Si](OC)(OC)CCCNCCN GTOVGJUKOALMTN-UHFFFAOYSA-N 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- WGYKZJWCGVVSQN-UHFFFAOYSA-N propylamine Chemical group CCCN WGYKZJWCGVVSQN-UHFFFAOYSA-N 0.000 claims description 3
- 238000001179 sorption measurement Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims 2
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 claims 2
- 229910000077 silane Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 29
- 230000008021 deposition Effects 0.000 abstract description 20
- 239000010408 film Substances 0.000 description 108
- 230000008569 process Effects 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- WSSSPWUEQFSQQG-UHFFFAOYSA-N dimethylbutene Natural products CC(C)CC=C WSSSPWUEQFSQQG-UHFFFAOYSA-N 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000005518 polymer electrolyte Substances 0.000 description 5
- WYTZZXDRDKSJID-UHFFFAOYSA-N (3-aminopropyl)triethoxysilane Chemical compound CCO[Si](OCC)(OCC)CCCN WYTZZXDRDKSJID-UHFFFAOYSA-N 0.000 description 4
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- OCVXZQOKBHXGRU-UHFFFAOYSA-N iodine(1+) Chemical compound [I+] OCVXZQOKBHXGRU-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000004626 scanning electron microscopy Methods 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- NKSJNEHGWDZZQF-UHFFFAOYSA-N ethenyl(trimethoxy)silane Chemical compound CO[Si](OC)(OC)C=C NKSJNEHGWDZZQF-UHFFFAOYSA-N 0.000 description 3
- 125000005647 linker group Chemical group 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- SWJBITNFDYHWBU-UHFFFAOYSA-N [I].[I] Chemical compound [I].[I] SWJBITNFDYHWBU-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 150000001450 anions Chemical class 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- VEJOYRPGKZZTJW-FDGPNNRMSA-N (z)-4-hydroxypent-3-en-2-one;platinum Chemical compound [Pt].C\C(O)=C\C(C)=O.C\C(O)=C\C(C)=O VEJOYRPGKZZTJW-FDGPNNRMSA-N 0.000 description 1
- JMMZCWZIJXAGKW-UHFFFAOYSA-N 2-methylpent-2-ene Chemical compound CCC=C(C)C JMMZCWZIJXAGKW-UHFFFAOYSA-N 0.000 description 1
- IOVCWXUNBOPUCH-UHFFFAOYSA-M Nitrite anion Chemical compound [O-]N=O IOVCWXUNBOPUCH-UHFFFAOYSA-M 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 229950002372 aminopropylone Drugs 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000000058 cyclopentadienyl group Chemical group C1(=CC=CC1)* 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- -1 dichlorohexyl Chemical group 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- ZSWFCLXCOIISFI-UHFFFAOYSA-N endo-cyclopentadiene Natural products C1C=CC=C1 ZSWFCLXCOIISFI-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- YUYCVXFAYWRXLS-UHFFFAOYSA-N trimethoxysilane Chemical compound CO[SiH](OC)OC YUYCVXFAYWRXLS-UHFFFAOYSA-N 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 자기조립단분자막을 이용하여 증착 형성한 금속 나노크리스탈에 의해 전하를 저장하는 플래쉬 메모리의 플로팅 게이트를 형성하기 위한 플로팅 게이트 형성방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조방법에 관한 것으로, 반도체 기판 상에 플로팅 게이트를 형성하는 방법은 반도체 기판 상에 터널링 산화막을 형성하는 단계와, 상기 터널링 산화막 상에 자기조립 방식으로 조립되는 자기조립단분자막(self-assembled monolayers, SAMs)으로서 금속 나노 크리스탈과 이온결합이 이루어질 수 있는 결합기를 제공하며 다수의 금속 나노 크리스탈이 터널링 산화막으로 확산되는 것을 방지하기 위한 씨드층(seed layer)을 형성하는 단계와, 상기 씨드층(seed layer) 위에 불연속적인 입자형태로 증착되어 전하를 저장하는 다수의 금속 나노크리스탈을 형성하는 단계를 포함하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a floating gate forming method for forming a floating gate of a flash memory storing charge by metal nanocrystals deposited by using a self-assembled monolayer, a nonvolatile memory device using the same, and a manufacturing method thereof. A method of forming a floating gate on a substrate includes forming a tunneling oxide film on a semiconductor substrate and self-assembled monolayers (SAMs) as self-assembled monolayers (SAMs) on the tunneling oxide film. Forming a seed layer for providing a bonder capable of bonding and preventing diffusion of a plurality of metal nanocrystals into the tunneling oxide layer, and depositing in discrete particles form on the seed layer Many metal nanocrystals that store charge And in that it comprises the steps according to claim.
플래쉬 메모리, 플로팅 게이트, SAMs, 금속 나노크리스탈, 증착 Flash Memory, Floating Gates, SAMs, Metal Nanocrystals, Deposition
Description
본 발명은 플로팅 게이트, 플로팅 게이트 형성방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 자기조립단분자막(self-assembled monolayers: SAMs)을 이용하여 증착 형성한 금속 나노크리스탈에 의해 전자를 저장하는 플래쉬 메모리의 플로팅 게이트를 형성하기 위한 플로팅 게이트 형성방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조방법에 관한 것이다.The present invention relates to a floating gate, a floating gate forming method, a nonvolatile memory device using the same, and a method of manufacturing the same, and more particularly, to a metal nanocrystal deposited by using self-assembled monolayers (SAMs). The present invention relates to a floating gate forming method for forming a floating gate of a flash memory for storing electrons, a nonvolatile memory device using the same, and a manufacturing method thereof.
일반적으로, 비휘발성 메모리 장치 중 한 종류인 플래쉬 메모리는 플로팅 게이트(floating gate) 타입과 SONOS(Silicon-Oxide-Nitride-Oxide-Semiconductor) 타입으로 구분할 수 있다.In general, one type of nonvolatile memory device may be classified into a floating gate type and a silicon-oxide-nitride-oxide-semiconductor (SONOS) type.
상기 SONOS 타입은 실리콘 기판에 형성되는 소스 전극 및 드레인 전극과 기판 상면에 적층되는 터널링 산화막과, 터널링 산화막 상면에 적층되는 나이트라이 드막과, 나이트라이트막 상면에 형성되는 차단 산화막과, 차단 산화막 상면에 형성되는 게이트 전극을 포함하며, 상기 터널링 산화막, 나이트라이드막 및 차단 산화막이 일반적으로 ONO(Oxide/Nitride/Oxide) 구조를 가진다.The SONOS type includes a source electrode and a drain electrode formed on a silicon substrate, a tunneling oxide film stacked on an upper surface of the substrate, a nitride film stacked on an upper surface of the tunneling oxide film, a blocking oxide film formed on an upper surface of the nitrite film, and an upper surface of the blocking oxide film. The gate electrode is formed, and the tunneling oxide film, the nitride film, and the blocking oxide film generally have an ONO (Oxide / Nitride / Oxide) structure.
이러한, SONOS 타입의 플래쉬 메모리 장치는 터널링 산화막 상면에 형성되는 나이트라이트막 내부의 전하 결함에 전자가 포획되어 정보를 저장하는 메모리 장치 동작을 할 수 있으나, SONOS 타입의 플래쉬 메모리 장치에서는 전자를 포획하는 나이트라이드막 내부의 전자 결함의 개수를 조절/제어하기 어려운 단점이 있다.Such a SONOS type flash memory device may operate a memory device in which electrons are trapped in a charge defect in a nightlight layer formed on an upper surface of a tunneling oxide layer to store information, but a SONOS type flash memory device may capture electrons. It is difficult to control / control the number of electronic defects in the nitride film.
한편, 플로팅 게이트 타입의 플래쉬 메모리 장치는 일반적으로 실리콘 기판 상에 플로팅 게이트를 구비하는 수직 적층형 다층 게이트 구조를 가지며, 다층 게이트 구조는 하나 이상의 터널링 산화막 또는 유전체막과, 터널링 산화막 상에 형성되는 플로팅 게이트 및 플로팅 게이트 상에 형성되는 컨트롤 게이트를 포함한다.Meanwhile, a floating gate type flash memory device generally has a vertically stacked multilayer gate structure including a floating gate on a silicon substrate, and the multilayer gate structure includes one or more tunneling oxide or dielectric layers and a floating gate formed on the tunneling oxide layer. And a control gate formed on the floating gate.
이러한, 플로팅 게이트 타입의 플래쉬 메모리 장치는 컨트롤 게이트와 기판에 적절한 전압을 인가하여 플로팅 게이트에 전하를 유입/유출시킴에 의해 데이터를 기록/소거시킬 수 있으며, 유전체막은 플로팅 게이트에 충전된 전하가 유지되도록 한다.Such a floating gate type flash memory device can write / erase data by applying an appropriate voltage to the control gate and the substrate to inflow / outflow of the floating gate, and the dielectric film retains the charge charged in the floating gate. Be sure to
그런데, 상기 플로팅 게이트 아래에 형성되어 있는 터널링 산화막에 결함이 발생하면 상기 플로팅 게이트에 저장된 전하를 모두 잃어버릴 수 있다.However, when a defect occurs in the tunneling oxide layer formed under the floating gate, all of the charges stored in the floating gate may be lost.
또한, 상기 적층형 게이트 구조의 플래시 메모리 셀에서는 전하들이 관통되는 터널링 산화막이 밴드 다이어그램에서 높은 에너지 장벽을 갖고 있다. 때문에, 상기 터널링 산화막의 두께가 감소되지 않으면 전하의 터널링 확률이 기하급수적으 로 감소된다. 따라서, 상기 터널링 산화막을 매우 정확하고 얇은 두께로 형성하여야 한다. 그러나, 상기 터널링 산화막을 결함이 없이 매우 얇게 형성하는 것이 용이하지 않으므로, 터널링 산화막의 결함에 따른 전하 손실이 더욱 빈번하게 발생된다.In addition, in the flash memory cell having the stacked gate structure, the tunneling oxide layer through which charges pass has a high energy barrier in the band diagram. Therefore, if the thickness of the tunneling oxide film is not reduced, the tunneling probability of the charge is exponentially reduced. Therefore, the tunneling oxide film must be formed with a very accurate and thin thickness. However, since it is not easy to form the tunneling oxide film very thin without a defect, charge loss due to the defect of the tunneling oxide film is more frequently generated.
최근에는 상기와 같이 플로팅 게이트 전극을 갖는 비휘발성 메모리 장치의 문제를 극복하기 위하여, 전하를 저장하기 위한 수단으로서 폴리실리콘으로 이루어지는 플로팅 게이트 전극을 사용하지 않고 나노-크리스탈을 사용하는 방법이 연구되고 있다.Recently, in order to overcome the problem of a nonvolatile memory device having a floating gate electrode as described above, a method of using nano-crystal without using a floating gate electrode made of polysilicon as a means for storing charge has been studied. .
상기 나노-크리스탈을 트랩막으로 사용하는 비휘발성 메모리 장치의 경우, 전하가 다수의 나노-크리스탈에 걸쳐 분산되어 트랩핑되어 있기 때문에, 몇몇 불량 크리스탈이 발생되더라도 전하들의 저장에 심각한 영향을 미치지 않는다. 그러므로, 상기 플로팅 게이트 전극을 사용하는 비휘발성 메모리 장치에 비해 전하의 누설 전류가 감소되며, 이로 인해 데이터 유지(data retention) 특성을 충분히 확보할 수 있다.In the case of a nonvolatile memory device using the nano-crystal as a trap film, since charges are dispersed and trapped over a plurality of nano-crystals, even if some bad crystals are generated, they do not seriously affect the storage of charges. Therefore, the leakage current of the charge is reduced compared to the nonvolatile memory device using the floating gate electrode, thereby sufficiently securing the data retention characteristics.
실리콘 과다 실리콘 질화막을 사용하여 실리콘 나노 크리스탈을 형성함으로서 변형된 SONOS 타입의 비휘발성 메모리 장치를 형성하는 방법의 일 예가 미국 등록특허 6,444,545호 등에 개시되어 있다.An example of a method of forming a modified SONOS type nonvolatile memory device by forming a silicon nanocrystal using a silicon excess silicon nitride film is disclosed in US Pat. No. 6,444,545 and the like.
그런데, 상기 나노-크리스탈을 포함하는 비휘발성 메모리 장치의 경우, 한정된 면적 내에 다수의 나노-크리스탈을 형성하는 것이 용이하지 않기 때문에 충분한 트랩 사이트를 확보하기가 어렵다. 그러므로, 프로그래밍되었을 때의 문턱 전압과 소거되었을 때의 문턱 전압의 차이가 크지 않아서 비휘발성 메모리 장치의 셀 트랜지스터에 저장되어 있는 데이터를 구분하는 것이 용이하지 않으며, 이로 인해 동작 불량이 쉽게 유발될 수 있다.However, in the case of the nonvolatile memory device including the nano-crystal, it is difficult to secure sufficient trap sites because it is not easy to form a plurality of nano-crystals in a limited area. Therefore, the difference between the threshold voltage when programmed and the threshold voltage when erased is not so large that it is not easy to distinguish the data stored in the cell transistor of the nonvolatile memory device, which may easily cause malfunction. .
또한, 전하 트랩막으로서 금속 나노-크리스탈을 사용하는 경우, 공정 진행 중에 금속이 하부의 터널링 산화막으로 확산되기 쉽다. 이 경우, 상기 터널링 산화막이 금속에 의해 오염됨으로서 신뢰성이 저하되는 문제가 발생된다.In addition, in the case of using the metal nano-crystal as the charge trapping film, the metal is likely to diffuse into the lower tunneling oxide film during the process. In this case, the tunneling oxide film is contaminated by metal, thereby causing a problem in that reliability is lowered.
특허 제745400호에서는 상기 문제를 해결하고자 터널 산화막과 유전막 사이에 금속의 확산을 방지하기 위해 실리콘 질화물로 이루어지는 제1 전하 트랩막과 실리콘 나노 크리스탈 또는 금속 나노 크리스탈로 이루어지는 제2 전하 트랩막으로 이루어진 전하 트랩 구조를 가지고 있다.Patent 745400 discloses a charge composed of a first charge trap film made of silicon nitride and a second charge trap film made of silicon nanocrystal or metal nanocrystal to prevent the diffusion of metal between the tunnel oxide film and the dielectric film. It has a trap structure.
상기 특허 제745400호에서는 나노 크리스탈을 실리콘 질화물로 이루어지는 제1 전하 트랩막 상에 형성하기 위해서는 고온 열처리 공정이 필요하다. In Patent No. 745400, a high temperature heat treatment process is required to form a nanocrystal on a first charge trap film made of silicon nitride.
그러나, 나노 크리스탈을 실리콘 기판에 형성하기 위한 고온의 열처리 공정이 진행되면, 계면(interface) 반응 및 결함에 따라 각 구성 요소(예를 들어, 터널링 산화막)의 막질 특성이 변할 수 있으며, 여러 가지 막질의 구성 요소 및 이온 주입 공정으로 인한 이온의 불필요한 확산 등과 같은 문제가 발생하여 소자의 특성을 저하시킨다.However, when a high temperature heat treatment process for forming nanocrystals is performed on a silicon substrate, the film quality of each component (eg, tunneling oxide) may change according to interface reactions and defects. Problems such as unnecessary diffusion of ions due to the components of the ion implantation process and the like decreases the characteristics of the device.
따라서, 전하를 플로팅하는 플로팅 게이트에서 밀도 및 크기 조절이 용이한 나노 크리스탈을 이용하여 나노 크리스탈의 장점을 취하면서 고온 열처리 공정으로 인한 문제를 방지할 수 있는 플로팅 게이트 타입의 플래쉬 메모리 장치의 제조 기 술이 요구되고 있으며, 하나의 소자에서 정보저장능력을 향상시키기 위해 나노 크리스탈의 밀도를 증가시킬 수 있는 방법이 요구되고 있다.Therefore, a manufacturing technique of a floating gate type flash memory device capable of preventing the problems caused by the high temperature heat treatment process while taking advantage of nanocrystals by using nanocrystals having easy density and size control in floating gates for floating charges. There is a need for a method capable of increasing the density of nanocrystals to improve information storage capability in a single device.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 플로팅 게이트를 자기조립단분자막(SAMs)으로 이루어지는 씨드층을 형성한 후 금속 나노크리스탈을 화학기상증착방법(CVD)을 이용하여 저온에서 형성함으로써 고온 열처리 공정을 제거함에 의해 금속 나노크리스탈의 열적 안정성을 확보할 수 있는 플로팅 게이트, 플로팅 게이트 형성 방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조 방법을 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the prior art as described above. After forming a seed layer of floating gate self-assembled monolayers (SAMs), the metal nanocrystals are subjected to low temperature using chemical vapor deposition (CVD). The present invention provides a floating gate, a floating gate forming method, a nonvolatile memory device using the same, and a method of manufacturing the same, which may ensure thermal stability of a metal nanocrystal by removing a high temperature heat treatment process by forming the same.
본 발명의 다른 목적은 플로팅 게이트를 이루는 금속 나노크리스탈의 입자 크기 및 밀도를 조절 가능하게 함으로써 전하 저장성을 쉽게 조절할 수 있는 플로팅 게이트 형성 방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a floating gate forming method, a nonvolatile memory device using the same, and a method of manufacturing the same, which can easily control charge storage by controlling the particle size and density of the metal nanocrystal constituting the floating gate.
본 발명의 또 다른 목적은 티올 결합기를 제공하는 씨드층을 터널링 산화막 위에 구비함에 따라 씨드층 위에 증착되는 금속 나노크리스탈과 강한 이온결합을 형성하여 자기조립단분자막(SAMs)으로 이루어지는 씨드층이 금속 나노크리스탈(Cu)이 터널링 산화막(SiO2)으로 확산되는 것을 방지할 수 있는 초박막 확산방지막(ultrathin interfacial barrier)의 역할을 할 수 있는 비휘발성 메모리 장치 및 그 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a seed layer providing a thiol bond group on the tunneling oxide film to form a strong ionic bond with the metal nanocrystals deposited on the seed layer, so that the seed layer made of self-assembled monolayers (SAMs) is a metal nanocrystal A nonvolatile memory device capable of acting as an ultrathin interfacial barrier capable of preventing the diffusion of (Cu) into a tunneling oxide film (SiO2) and a method of manufacturing the same.
본 발명의 다른 목적은 MOCVD 방법으로 금속 나노크리스탈(Cu)을 증착할 때 요드를 촉매제로 사용함에 의해 금속 나노크리스탈(Cu)의 증착률을 증가시킬 수 있어 적은 증착 사이클로 금속 나노크리스탈의 입자 크기 및 밀도 조절이 용이하게 이루어질 수 있는 비휘발성 메모리 장치 및 그 제조 방법을 제공하는데 있다.Another object of the present invention is to increase the deposition rate of metal nanocrystals (Cu) by using iodine as a catalyst when depositing metal nanocrystals (Cu) by MOCVD method, so that the particle size and Disclosed is a nonvolatile memory device and a method of manufacturing the same, which can easily adjust density.
나노크리스탈 형성에 대표적으로 이용되는 금속인 구리는 구리 전구체로서, (hfac)Cu(DMB)(haxafluoroacetylacetonate-Cu-dimethyl-1-butene)를 이용하여 150℃ 이하의 저온에서 화학기상증착방법(chemical vapor deposition, CVD)으로 쉽게 증착할 수 있다. 하지만 구리는 실리콘 산화막(SiO2)과의 나쁜 접착력과 열적 안정성이 떨어져 실리콘 산화막 내부로 확산이 쉽게 일어나는 단점을 갖고 있다.Copper, a metal commonly used to form nanocrystals, is a copper precursor, and chemical vapor deposition is carried out at a low temperature below 150 ° C. using (hfac) Cu (DMB) (haxafluoroacetylacetonate-Cu-dimethyl-1-butene). deposition, CVD). However, copper has a disadvantage of poor adhesion and thermal stability with silicon oxide (SiO 2 ), which easily diffuses into the silicon oxide.
한편, 예를 들어, Mercaptopropyltrimethoxysilane[HS-(CH2)3-Si-(OCH3)3: MPTMS]는 자기조립단분자막(self-assembled monolayers: SAMs)으로서 약 0.7nm 이하의 길이를 가지며 Cu와 SiO2간의 접착력을 향상시키고 확산을 방지하는 역할을 한다. 즉, 상기 MPTMS는 Cu의 계면에서 Cu와 Thiol(-SH)기 간의 강한 이온결합에 의해 접착력이 증가하는 효과를 보이며, 진공상태에서 350℃까지 열적으로 안정하다.On the other hand, for example, Mercaptopropyltrimethoxysilane [HS- (CH 2 ) 3 -Si- (OCH 3 ) 3 : MPTMS] is self-assembled monolayers (SAMs) and has a length of about 0.7 nm or less and Cu and SiO. It improves adhesion between the two and prevents diffusion. In other words, the MPTMS has the effect of increasing the adhesive force by the strong ionic bond between the Cu and Thiol (-SH) group at the interface of Cu, and is thermally stable up to 350 ℃ in vacuum.
즉, Thiol기의 S는 전자를 받아 음이온이 되기 쉬운 성질을 가지고 있고, 순수한 금속(예를 들어, Cu)의 경우 전자를 내어주어 양전하를 띤다. 따라서, 양이온과 음이온 사이의 정전기적 인력에 의해 이온결합이 이루어져, 상기 Thiol과 Cu의 결합이 이루어진다.That is, S of the Thiol group has a property of receiving electrons and easily becoming anions, and in the case of pure metal (for example, Cu), electrons give positive electrons. Therefore, the ionic bond is formed by the electrostatic attraction between the cation and the anion, so that the Thiol and Cu are bonded.
또한, 요드(Iodine)는 Cu와 반응 시 안정된 물질로 알려져 있으며, Cu 증착 시 계면활성제 역할을 한다. Cu 표면에 흡착된 요드는 구리 전구체의 이온결합을 약하게 함으로써 분해를 촉진시키고, 2차원 성장을 유도하여 증착률을 증가시킬 수 있다.In addition, iodine (Iodine) is known as a stable material when reacting with Cu, and serves as a surfactant during Cu deposition. The iodine adsorbed on the Cu surface may accelerate the decomposition by weakening the ionic bond of the copper precursor, and may increase the deposition rate by inducing two-dimensional growth.
본 발명은 상기한 구리 전구체를 이용하여 150℃ 이하의 저온에서 화학기상증착방법(chemical vapor deposition, CVD)으로 증착할 때, 실리콘 산화막(SiO2)과의 나쁜 접착력과 열적 안정성이 떨어져 실리콘 산화막 내부로 확산이 쉽게 일어나는 단점을 고려하여, MPTMS막을 예를 들어, SiO2로 이루어지는 터널링 산화막 위에 Cu에 대한 씨드층(seed layer)으로 형성함에 의해 Cu와 SiO2간의 접착력을 향상시키고 확산을 방지할 수 있고, 상기 자기조립단분자막, 즉 MPTMS는 Cu의 계면에서 Cu와 Thiol(-SH)기 간의 강한 이온결합에 의해 접착력이 증가하는 효과를 보인다는 사실의 인식에 기초하여 이루어진 것이다.According to the present invention, when deposited by chemical vapor deposition (CVD) at a low temperature of 150 ° C. or lower using the copper precursor, poor adhesion and thermal stability with silicon oxide (SiO 2 ) are reduced, and thus the inside of the silicon oxide film is reduced. In view of the disadvantage that furnace diffusion occurs easily, the MPTMS film is formed as a seed layer for Cu on a tunneling oxide film made of SiO 2 , for example, to improve adhesion between Cu and SiO 2 and to prevent diffusion. In addition, the self-assembled monolayer, that is, MPTMS, is based on the recognition that the adhesive force increases due to the strong ionic bond between Cu and Thiol (-SH) groups at the Cu interface.
본 발명에 따른 반도체 기판 상에 플로팅 게이트를 형성하는 방법에 있어서, 반도체 기판 상에 터널링 산화막을 형성하는 단계와, 상기 터널링 산화막 상에 자기조립방식으로 조립되는 자기조립단분자막(SAMs)으로서 다수의 금속 나노 크리스탈과 이온결합이 이루어질 수 있는 다수의 결합기를 제공하며 상기 다수의 금속 나노 크리스탈이 터널링 산화막으로 확산되는 것을 방지하기 위한 씨드층(seed layer)을 형성하는 단계와, 각각 상기 씨드층의 다수의 결합기와 이온결합하여 불연속적인 입자형태로 배치되어 전하를 저장하는 다수의 금속 나노크리스탈을 형성 하는 단계를 포함하는 것을 특징으로 한다.A method of forming a floating gate on a semiconductor substrate according to the present invention, the method comprising: forming a tunneling oxide film on a semiconductor substrate, and a plurality of metals as self-assembled monolayers (SAMs) assembled by the self-assembly method on the tunneling oxide film. Forming a seed layer for providing a plurality of bond groups capable of ion bonding with the nanocrystals and preventing the plurality of metal nanocrystals from diffusing into the tunneling oxide layer, each of the plurality of seed layers It is characterized in that it comprises the step of forming a plurality of metal nanocrystals which are ion-bonded with the bonder to be disposed in the form of discrete particles to store the charge.
상기 다수의 금속 나노크리스탈을 형성하는 단계는 화학기상증착(CVD)방법으로 이루어지는 것이 바람직하다.Forming the plurality of metal nanocrystals is preferably made by chemical vapor deposition (CVD).
이 경우, 상기 씨드층 위에 화학기상증착방법으로 상기 다수의 금속 나노크리스탈을 형성할 때 상기 금속 나노크리스탈의 금속 전구체를 펄스 형식으로 적어도 1회 주입한다.In this case, when forming the plurality of metal nanocrystals on the seed layer by chemical vapor deposition, the metal precursor of the metal nanocrystals is injected at least once in a pulse form.
상기 본 발명의 플로팅 게이트 형성 방법에서는, 상기 금속 나노크리스탈의 금속 전구체를 펄스 형식으로 주입한 후, 요드를 퍼징하는 단계를 더 포함할 수 있다.In the method of forming a floating gate of the present invention, the method may further include the step of purging the iodine after injecting the metal precursor of the metal nanocrystal in a pulse form.
이 경우, 상기 요드는 상기 씨드층에 흡착된 금속 나노크리스탈에 흡착되어 후속된 금속 전구체를 펄스 형식으로 주입할 때 상기 금속 전구체의 이온결합을 약하게 하여 분해를 촉진시키며 새로운 금속 나노크리스탈이 흡착된 경우 금속 나노크리스탈의 핵성장이 이루어지도록 상기 새로운 금속 나노크리스탈과 사이트 교환 작용이 이루어진다.In this case, the iodine is adsorbed on the metal nanocrystals adsorbed on the seed layer to weaken the ionic bonds of the metal precursors when the subsequent injection of the metal precursors in a pulse form to promote decomposition, and when the new metal nanocrystals are adsorbed. The site exchange action is performed with the new metal nanocrystal so that nuclear growth of the metal nanocrystal occurs.
상기 화학기상증착(CVD)방법은 MOCVD, APCVD, LPCVD, PECVD, ALD 중 어느 하나의 방법으로 이루어질 수 있다.The chemical vapor deposition (CVD) method may be made of any one of MOCVD, APCVD, LPCVD, PECVD, ALD.
또한, 상기 금속 나노크리스탈이 컨트롤 산화막으로 확산되는 것을 방지하기 위한 확산방지막을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a diffusion barrier layer to prevent the metal nanocrystals from diffusing into the control oxide layer.
상기 씨드층은 N-[2-Aminoethyl]-3-Aminopropyltrimethoxysilane, (3-Aminopropyl)trimethoxysilane, (3-Trimethoxysilylpropyl)Diethylenetriamine, N- (Trimethoxysilylpropyl)Ethylenediamine Triacetic Acid, (3-Aminopropyl)triethoxysilane, (3-Bromopropyl)trichlorosilane, Hexamethyldisilazane, Epoxyhexyltriethoxysilan, Ethylenediamine 중의 어느 하나로 이루어진다.The seed layer comprises N- [2-Aminoethyl] -3-Aminopropyltrimethoxysilane, (3-Aminopropyl) trimethoxysilane, (3-Trimethoxysilylpropyl) Diethylenetriamine, N- (Trimethoxysilylpropyl) Ethylenediamine Triacetic Acid, (3-Aminopropyl) triethoxysilane, (3-Bromopropyl trichlorosilane, Hexamethyldisilazane, Epoxyhexyltriethoxysilan or Ethylenediamine.
상기 씨드층은 자기조립 방식으로 조립되는 자기조립단분자막(self-assembled monolayers, SAMs)으로 이루어지는 것이 바람직하다.The seed layer is preferably made of self-assembled monolayers (SAMs) assembled in a self-assembled manner.
이 경우, 상기 자기조립단분자막은 담그기(dipping), 미세접촉인쇄법(micro-contact printing), 스핀코팅(spin-coating) 중의 어느 한 방법에 의해 형성될 수 있다.In this case, the self-assembled monolayer may be formed by any one of dipping, micro-contact printing, and spin-coating.
또한, 상기 자기조립단분자막(self-assembled monolayers, SAMs)으로 이루어지는 씨드층을 형성하는 단계는 상기 씨드층을 형성하기 전에 상기 터널링 산화막의 표면을 자기조립단분자막의 실란기(Si-)와의 반응성을 높이기 위하여 표면을 초 친수성으로 처리하는 전처리 단계와, 무극성 용매와 헥산에 희석된 자기조립단분자막을 함유한 용액에 상기 전처리된 터널링 산화막을 담그는 단계를 포함할 수 있다.In addition, forming a seed layer made of self-assembled monolayers (SAMs) may increase the reactivity of the surface of the tunneling oxide film with a silane group (Si−) of the self-assembled monolayers before forming the seed layer. And a pretreatment step of treating the surface to be superhydrophilic, and immersing the pretreated tunneling oxide film in a solution containing a nonpolar solvent and a self-assembled monolayer diluted in hexane.
상기 터널링 산화막은 HfO2, 또는 SiO2, Al2O3 중 어느 하나 또는 2 이상이 적층된 형태로 형성된다.The tunneling oxide film is formed in a form in which any one or two or more of HfO 2 , SiO 2 , and Al 2 O 3 are stacked.
이 경우, 상기 실리콘산화막(SiO2)은 열산화막이나, 물리기상증착 및 화학기상증착에 의한 산화막과, 화학적인 반응에 의한 산화막과, 자연 산화막 중 어느 하 나로 이루어질 수 있다.In this case, the silicon oxide film (SiO 2 ) may be made of any one of a thermal oxide film, an oxide film by physical vapor deposition and chemical vapor deposition, an oxide film by chemical reaction, and a natural oxide film.
또한, 상기 금속 나노크리스탈은 코발트(Co), 철(Fe), 니켈(Ni), 크롬(Cr), 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 백금(Pt), 주석(Sn), 텅스텐(W), 루테늄(Ru), 팔라듐 (Pd) 및 카드뮴(Cd) 중 어느 하나의 물질로 이루어진다.In addition, the metal nanocrystal is cobalt (Co), iron (Fe), nickel (Ni), chromium (Cr), gold (Au), silver (Ag), copper (Cu), aluminum (Al), platinum (Pt ), Tin (Sn), tungsten (W), ruthenium (Ru), palladium (Pd) and cadmium (Cd).
본 발명의 따른 터널링 산화막과 컨트롤 산화막 사이에 형성되어 전하를 저장하는 비휘발성 메모리 장치용 플로팅 게이트는, 상기 터널 산화막 상에 자기 조립되는 자기조립단분자막으로서 금속 나노 크리스탈과 이온결합이 이루어질 수 있는 결합기를 제공하며 상기 금속 나노 크리스탈이 터널링 산화막으로 확산되는 것을 방지하기 위한 씨드층(seed layer)과, 각각 상기 씨드층의 다수의 결합기와 이온결합하여 불연속적인 입자형태로 상기 씨드층의 상부면에 배치되어 전하를 트랩하는 다수의 금속 나노 크리스탈을 포함하는 것을 특징으로 한다.A floating gate for a nonvolatile memory device, which is formed between a tunneling oxide film and a control oxide film according to the present invention and stores charge, is a self-assembled monomolecular film that is self-assembled on the tunnel oxide film. And a seed layer for preventing diffusion of the metal nanocrystals into the tunneling oxide layer, and each of the seed layers is disposed on an upper surface of the seed layer in the form of discrete particles by ion bonding with a plurality of bonders of the seed layer. It is characterized by including a plurality of metal nanocrystals that trap charge.
상기 플로팅 게이트를 이용한 비휘발성 메모리 장치는 기판과; 상기 기판 상에 형성된 터널링 산화막과; 상기 터널 산화막 상에 자기 조립되는 자기조립단분자막으로서 다수의 금속 나노 크리스탈과 이온결합이 이루어질 수 있는 다수의 결합기를 제공하며 상기 금속 나노 크리스탈이 터널링 산화막으로 확산되는 것을 방지하기 위한 씨드층과; 각각 상기 씨드층의 다수의 결합기와 이온결합하여 불연속적인 입자형태로 상기 씨드층의 상부면에 배치되어 전하를 트랩하는 다수의 금속 나노 크리스탈과; 상기 씨드층 및 다수의 금속 나노 크리스탈의 상부에 형성되는 컨트롤 산화막과; 상기 컨트롤 산화막 상에 형성된 게이트 전극을 포함하는 것을 특징으로 한다.A nonvolatile memory device using the floating gate includes a substrate; A tunneling oxide film formed on the substrate; A seed layer for self-assembling monomolecular film self-assembled on the tunnel oxide film and providing a plurality of bonding groups capable of ion bonding with a plurality of metal nanocrystals, and preventing the metal nanocrystals from diffusing into the tunneling oxide film; A plurality of metal nanocrystals, each ionically bonded to the plurality of bonders of the seed layer and disposed on the top surface of the seed layer in the form of discrete particles to trap charges; A control oxide film formed on the seed layer and the plurality of metal nanocrystals; And a gate electrode formed on the control oxide film.
상기 씨드층 및 다수의 금속 나노 크리스탈과 컨트롤 산화막 사이에 형성되어 다수의 금속 나노 크리스탈이 컨트롤 산화막으로 확산되는 것을 방지하기 위한 확산방지막을 더 포함할 수 있다.The diffusion layer may be further formed between the seed layer and the plurality of metal nanocrystals and the control oxide layer to prevent the diffusion of the plurality of metal nanocrystals into the control oxide layer.
상기 다수의 금속 나노 크리스탈이 구리(Cu)인 경우 씨드층은 MPTMS(Mercaptopropyltrimethoxysilane)(HS-(CH2)3-Si-(OCH3)3), N-[2-Aminoethyl]-3-Aminopropyltrimethoxysilane, (3-Aminopropyl)trimethoxysilane, (3-Trimethoxysilylpropyl)Diethylenetriamine, (3-Aminopropyl)triethoxysilane 중 어느 하나로 이루어진다.When the plurality of metal nanocrystals are copper (Cu), the seed layer is MPTMS (Mercaptopropyltrimethoxysilane) (HS- (CH 2 ) 3 -Si- (OCH 3 ) 3 ), N- [2-Aminoethyl] -3-Aminopropyltrimethoxysilane, (3-Aminopropyl) trimethoxysilane, (3-Trimethoxysilylpropyl) Diethylenetriamine, or (3-Aminopropyl) triethoxysilane.
본 발명의 다른 특징에 따르면, 비휘발성 메모리 장치는 반도체 기판과; 상기 반도체 기판 상에 형성된 터널링 산화막과; 상기 터널 산화막 상에 형성되어 선택적으로 전하를 저장하기 위한 플로팅 게이트와; 상기 전하 트랩막의 상부에 형성되는 컨트롤 산화막과; 상기 컨트롤 산화막 상에 형성된 게이트 전극을 포함하며, 상기 플로팅 게이트는, 상기 터널링 산화막 상에 자기 조립되며 다수의 금속 나노크리스탈을 흡착지지하기 위한 결합기를 제공하는 씨드층과; 각각 상기 씨드층의 결합기와 이온결합되며 상부에 불연속적인 입자형태로 형성되어 전하 트랩이 이루어지는 다수의 금속 나노크리스탈을 포함하는 것을 특징으로 한다.According to another feature of the invention, the nonvolatile memory device comprises a semiconductor substrate; A tunneling oxide film formed on the semiconductor substrate; A floating gate formed on the tunnel oxide film for selectively storing charge; A control oxide film formed over the charge trap film; A gate layer formed on the control oxide film, wherein the floating gate comprises: a seed layer self-assembled on the tunneling oxide film and providing a coupler for adsorbing and supporting a plurality of metal nanocrystals; Each of the seed layer is ion-coupled with a coupler, characterized in that it comprises a plurality of metal nanocrystals are formed in the form of discrete particles on the charge trap is made.
상기 금속 나노크리스탈은 코발트(Co), 철(Fe), 니켈(Ni), 크롬(Cr), 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 백금(Pt), 주석(Sn), 텅스텐(W), 루테늄(Ru), 팔라듐 (Pd) 및 카드뮴(Cd) 중 어느 하나의 물질로 이루어진다.The metal nanocrystals are cobalt (Co), iron (Fe), nickel (Ni), chromium (Cr), gold (Au), silver (Ag), copper (Cu), aluminum (Al), platinum (Pt), It is made of one of tin (Sn), tungsten (W), ruthenium (Ru), palladium (Pd), and cadmium (Cd).
본 발명의 다른 특징에 따르면, 본 발명은 기판 상에 터널링 산화막을 형성하는 단계와; 상기 터널링 산화막 상에 자기조립방식으로 조립되는 자기조립단분자막(SAMs)으로서 다수의 금속 나노 크리스탈과 이온결합이 이루어질 수 있는 다수의 결합기를 제공하며 상기 다수의 금속 나노 크리스탈이 터널링 산화막으로 확산되는 것을 방지하기 위한 씨드층(seed layer)을 형성하는 단계와; 각각 상기 씨드층의 다수의 결합기와 이온결합하여 불연속적인 입자형태로 배치되어 전하를 저장하는 다수의 금속 나노크리스탈을 형성하는 단계와; 상기 씨드층과 다수의 금속 나노 크리스탈 상에 컨트롤 산화막을 형성하는 단계와; 상기 컨트롤 산화막 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to another feature of the invention, the present invention comprises the steps of forming a tunneling oxide film on a substrate; Self-assembled monolayers (SAMs) are self-assembled on the tunneling oxide layer, and provide a plurality of couplers that can be ion-bonded with a plurality of metal nanocrystals and prevent the plurality of metal nanocrystals from diffusing into the tunneling oxide layer. Forming a seed layer for forming; Forming a plurality of metal nanocrystals, each ion-bonded with a plurality of bonders of the seed layer to form discontinuous particles to store charge; Forming a control oxide film on the seed layer and the plurality of metal nanocrystals; And forming a gate electrode on the control oxide film.
또한, 상기 비휘발성 메모리 장치의 제조방법은 상기 씨드층과 다수의 금속 나노 크리스탈 상에 형성되어 다수의 금속 나노 크리스탈이 컨트롤 산화막으로 확산되는 것을 방지하기 위한 확산방지막을 형성하는 단계를 더 포함하는 것이 바람직하다.The method of manufacturing the nonvolatile memory device may further include forming a diffusion barrier layer on the seed layer and the plurality of metal nanocrystals to prevent diffusion of the plurality of metal nanocrystals into the control oxide layer. desirable.
상기 다수의 금속 나노크리스탈을 형성하는 단계는 화학기상증착(CVD), 예를 들어, MOCVD, APCVD, LPCVD, PECVD, ALD 중 어느 하나의 방법으로 형성하는 것이 바람직하며, 상기 화학기상증착 방법으로 금속 나노크리스탈을 형성할 때 금속 전구체를 펄스 형식으로 주입할 수 있다.The forming of the plurality of metal nanocrystals may be formed by chemical vapor deposition (CVD), for example, any one of MOCVD, APCVD, LPCVD, PECVD, and ALD, and the metal may be formed by the chemical vapor deposition method. When forming nanocrystals, metal precursors may be implanted in pulse form.
또한, 상기 금속 전구체의 이온결합을 약하게 하여 분해를 촉진시키며 금속원자의 흡착을 용이하게 하는 촉매제로 요드를 퍼징하는 단계를 더 포함하는 것이 바람직하다.In addition, it is preferable to further include purging the iodine with a catalyst that weakens the ionic bonds of the metal precursor to promote decomposition and facilitate the adsorption of metal atoms.
상기 비휘발성 메모리 장치의 제조방법에서는, 상기 씨드층을 형성하기 전에 상기 터널링 산화막의 표면을 UV 광선을 조사하여 표면을 초 친수성으로 처리하는 전처리 단계를 더 포함하는 것이 바람직하다.In the method of manufacturing the nonvolatile memory device, it is preferable to further include a pretreatment step of treating the surface of the tunneling oxide film with UV light on the surface of the tunneling oxide film before forming the seed layer.
본 발명에 따른 플로팅 게이트 형성 방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조 방법에 의해 제조된 플래쉬 메모리는 저온 증착공정을 통해 플로팅 게이트를 형성하는 구리의 열정 안정성을 확보함으로써 플래쉬 메모리 장치의 신뢰성을 높여 주는 효과를 제공한다.Floating gate forming method according to the present invention, a non-volatile memory device using the same and a flash memory manufactured by the manufacturing method is to increase the reliability of the flash memory device by securing the passion stability of copper forming the floating gate through a low temperature deposition process It gives the effect.
또한, 본 발명은 플로팅 게이트를 형성하는 금속 나노크리스탈의 입자 크기 및 밀도의 조절을 통해 전하 저장성을 용이하게 조절할 수 있는 효과를 제공한다.In addition, the present invention provides an effect that can easily control the charge storage through the control of the particle size and density of the metal nanocrystals forming the floating gate.
더욱이, 본 발명에서는 티올 결합기를 제공하는 씨드층을 터널링 산화막 위에 구비함에 따라 씨드층 위에 증착되는 금속 나노크리스탈과 강한 이온결합을 형성하여 자기조립단분자막(SAMs)으로 이루어지는 씨드층이 금속 나노크리스탈(Cu)이 터널링 산화막(SiO2)으로 확산되는 것을 방지할 수 있는 초박막 확산방지막(ultrathin interfacial barrier)의 역할을 할 수 있다. Furthermore, in the present invention, as a seed layer providing a thiol bond group is provided on the tunneling oxide layer, a seed layer made of self-assembled monolayers (SAMs) is formed by forming strong ionic bonds with the metal nanocrystals deposited on the seed layer. ) May serve as an ultrathin interfacial barrier to prevent diffusion into the tunneling oxide layer (SiO 2).
더욱이, 화학기상증착(CVD) 방법으로 Cu를 증착할 때 MPTMS는 씨드 레이어(seed layer)로 작용함으로써 선택적 증착을 용이하게 한다. 이는 Si 기판 위에 플로팅 게이트를 형성할 때 소스 및 드레인 영역을 제외하고 MPTMS 위에만 Cu를 증착할 수 있게 되어 패터닝 공정을 생략할 수 있게 한다.Furthermore, MPTMS acts as a seed layer to facilitate selective deposition when depositing Cu by chemical vapor deposition (CVD). This allows Cu to be deposited only on the MPTMS except for the source and drain regions when forming the floating gate over the Si substrate, thus eliminating the patterning process.
이하에 본 발명에 따른 플로팅 게이트 형성 방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조 방법을 본 발명에 따른 실시예를 나타낸 도면을 참조하여 상세하게 설명한다.Hereinafter, a floating gate forming method, a nonvolatile memory device using the same, and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings.
첨부된 도 1a 내지 도 1f는 본 발명에 따른 자기조립단분자막을 이용한 금속 나노크리스탈 비휘발성 메모리 장치의 제조 공정을 나타낸 공정 단면도이다.1A to 1F are cross-sectional views illustrating a manufacturing process of a metal nanocrystal nonvolatile memory device using a self-assembled monolayer according to the present invention.
먼저, 도 1d에 도시된 바와 같이, 본 발명에 따른 플로팅 게이트를 이용한 비휘발성 메모리 장치는 반도체 기판(10)과, 상기 반도체 기판(10) 상에 형성되는 터널링 산화막(12)과, 상기 터널링 산화막(12) 상에 자기조립방식으로 형성되는 자기조립단분자막(self-assembled monolayers, SAMs)으로서, 후속공정에서 화학기상증착(CVD) 방법으로 다수의 금속 나노 크리스탈을 증착할 때 금속 나노 크리스탈과 이온결합이 이루어질 수 있는 결합기를 제공하며 다수의 금속 나노 크리스탈이 터널링 산화막(12)으로 확산되는 것을 방지하기 위한 씨드층(seed layer)(14)과, 상기 씨드층(seed layer)(14) 상에 화학기상증착(CVD) 방법으로 증착되어 불연속적인 입자 형태로 형성되어 전하를 저장하는 다수의 금속 나노크리스탈(16)과, 상기 씨드층(seed layer)(14) 및 상기 금속 나노 크리스탈(16) 상에 형성되며 자기조립단분자막(SAMs)으로 이루어지며 그 상부에 형성되는 컨트롤 산화막(20)으로 확산되는 것을 방지하기 위한 확산방지막(18)과, 상기 확산방지막(18) 상에 형성되는 컨트롤 산화막(20)과, 상기 컨트롤 산화막(20) 상에 형성되는 컨트롤 게이트(즉, 게이트 전극)(22)를 포함한다. First, as shown in FIG. 1D, a nonvolatile memory device using a floating gate according to the present invention includes a
상기 터널링 산화막(12)의 상부에 형성되는 플로팅 게이트(26)는 도 1f와 같 이 씨드층(seed layer)(14), 씨드층(seed layer)(14) 위에 서로 간격을 갖고 증착되어 기판(10)으로부터의 전자 또는 홀과 같은 전하들이 이동하여 트랩이 이루어지는 다수의 금속 나노크리스탈(16) 및 확산방지막(18)으로 이루어진 전하저장 구조를 가지고 있다. 이 경우 상기 다수의 금속 나노크리스탈(16)은 플로팅 게이트(floating gate)(26)에서 전하가 트랩되는 전하 트랩을 형성한다. The floating
또한, 실리콘 기판(10)에는 후속공정에서 예를 들어, 불순물, 즉 도펀트(dopant)주입함에 의해 도시되지 않은 소스 영역 및 드레인 영역이 마련되고, 소스 영역과 드레인 영역 사이의 실리콘 기판(10)에는 채널 영역이 형성된다.Further, the
상기 터널링 산화막(12) 및 상기 컨트롤 산화막(20)은, 예를 들어, 1~4nm 두께의 HfO2, 또는 SiO2, Al2O3 중 어느 하나 또는 2 이상이 적층된 형태를 가질 수 있다. 상기 실리콘산화막(SiO2)은 예를 들어, 열산화막이나 물리기상증착 및 화학기상증착에 의한 산화막과, 화학적인 반응에 의한 산화막과, 자연 산화막 중 어느 하나로 이루어질 수 있다.The
상기 씨드층(seed layer)(14)과 확산방지막(18)은 각각 자기조립 방식으로 조립되는 단분자막(즉, SAMs)으로 이루어지며, N-[2-Aminoethyl]-3-Aminopropyltrimethoxysilane, (3-Aminopropyl)trimethoxysilane, (3-Trimethoxysilylpropyl)Diethylenetriamine, N-(Trimethoxysilylpropyl)Ethylenediamine Triacetic Acid, (3-Aminopropyl)triethoxysilane, (3-Bromopropyl)trichlorosilane, Hexamethyldisilazane, Epoxyhexyltriethoxysilan, Ethylenediamine 중의 어느 하나를 적용할 수 있다.The
상기 씨드층(seed layer)(14)은 예를 들어, 담그기(dipping), 미세접촉인쇄법(micro-contact printing), 스핀코팅(spin-coating) 중의 어느 한 방법에 의해 터널링 산화막(12) 위에 흡착방식으로 형성될 수 있다.The
상기 플로팅 게이트(floating gate)로서 역할을 하는 다수의 금속 나노크리스탈(16)은 코발트(Co), 철(Fe), 니켈(Ni), 크롬(Cr), 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 백금(Pt), 주석(Sn), 텅스텐(W), 루테늄(Ru), 팔라듐 (Pd) 및 카드뮴(Cd) 중 어느 하나의 물질로 이루어질 수 있다.The plurality of
상기 금속 나노크리스탈(16)은 씨드층(seed layer)(14) 위에 화학기상증착(CVD), 예를 들어, MOCVD(Metal Organic CVD), APCVD(Atmospheric Pressure CVD), LPCVD(Low Pressure CVD), PECVD(Plasma Enhanced CVD), ALD(Atomic Layer Deposition) 중 어느 하나의 방법으로 상기 금속의 금속 전구체, 예를 들어 구리(Cu) 전구체를 펄스 형식으로 주입함에 의해 형성할 수 있고, 또한 요드(I)를 촉매제로 하여 금속 나노크리스탈의 밀도를 조절할 수 있다. 상기 금속 나노 크리스탈은 평면상 원형을 이루는 구(球) 형상을 가진다.The
또한, 상기 도 1f에 도시된 구조에서는 금속 나노크리스탈(16)과 컨트롤 산화막(20) 사이에는 금속 나노크리스탈(16)이 컨트롤 산화막(20)으로의 확산되는 것을 방지하기 위하여 확산방지막(18)이 형성되어 있으나, 필요에 따라 확산방지막(18)을 생략하고 금속 나노크리스탈(16) 위에 바로 컨트롤 산화막(20)을 형성하 는 것도 가능하다. 상기 확산방지막(18)은 씨드층(seed layer)(14)과 동일한 방법으로 형성된다.In addition, in the structure shown in FIG. 1F, a
따라서, 상기 금속 나노 크리스탈이 배열되지 않은 영역은 MOS(metal-Oxide-Semiconductor) 구조를 가지며, 상기 금속 나노 크리스탈이 배열된 영역은 컨트롤 게이트(Metal gate)-컨트롤 산화막(Oxide)-확산방지막-금속 나노 크리스탈-씨드층(seed layer)-터널링 산화막(Oxide)-실리콘 기판(Semiconductor) 구조를 가지게 된다.Therefore, the region in which the metal nanocrystals are not arranged has a metal-oxide-semiconductor (MOS) structure, and the region in which the metal nanocrystals are arranged is a control gate (Metal gate) -control oxide-diffusion film-metal Nanocrystal-seed layer-tunneling oxide-silicon substrate-semiconductor structure.
상기한 바와 같이 본 발명의 플로팅 게이트를 구비한 비휘발성 메모리 장치는, 금속 나노 크리스탈(16)이 배열된 영역에 컨트롤 게이트(22)와 기판(10)에 적절한 전압을 인가하여 금속 나노 크리스탈(16)에 전하를 유입/유출시켜 데이터를 기록(program)/소거(erase)시킬 수 있으며, 씨드층 및 확산방지막(14,18), 컨트롤 산화막(20) 및 터널링 산화막(12)은 플로팅 게이트를 이루는 금속 나노 크리스탈에 충전되는 전하가 유지되도록 한다.As described above, in the nonvolatile memory device having the floating gate of the present invention, an appropriate voltage is applied to the
이하에 도 1a 내지 도 1f를 참고하여 본 발명에 따른 자기조립단분자막을 이용한 금속 나노크리스탈 비휘발성 메모리 장치의 제조 공정을 설명한다.Hereinafter, a manufacturing process of a metal nanocrystal nonvolatile memory device using a self-assembled monolayer according to the present invention will be described with reference to FIGS. 1A to 1F.
상기 금속 나노크리스탈 비휘발성 메모리 장치는 실리콘(Si) 기판(10) 위에 산화막(SiO2, 12)을 증착하고, 플로팅 게이트(floating gate)(26)를 자기조립단분자막(SAMs)인 고분자 전해질막을 이용하여 금속 나노크리스탈(Cu nanocrystal, 16)을 형성하는 공정으로 이루어진다.The metal nanocrystal nonvolatile memory device deposits oxide films (SiO 2 , 12) on a silicon (Si)
(A) 터널링 산화막 형성공정(A) Tunneling oxide film forming process
먼저, 도 1a와 같이, P 타입의 실리콘(Si) 기판(10, 실트론에서 제조된 (100) 방향, 1~10ohm-cm)에 전처리 공정으로 황산과 과산화수소의 4 : 1 혼합용액을 이용하여 세정하고, 자연 산화막을 불산으로 제거한 뒤, 초순수로 세정한다.First, as shown in FIG. 1A, a P-type silicon (Si) substrate (10, (100) made from siltron, 1 to 10 ohm-cm) is cleaned using a 4: 1 mixed solution of sulfuric acid and hydrogen peroxide in a pretreatment process. The native oxide film is removed with hydrofluoric acid and washed with ultrapure water.
상기 터널링 산화막(12)은 건식 산화 방법으로 실리콘 산화막(SiO2)을 3~5nm 성장시킨다.The
(B) 씨드층(seed layer) 형성공정(B) Seed layer forming process
도 2는 실리콘 산화막(SiO2)으로 이루어진 터널링 산화막(12)의 표면에 MPTMS으로 이루어진 씨드층(seed layer)(14)을 자기조립방식으로 흡착시킬 경우 자기조립이 이루어지는 화학적 반응 구조를 나타낸 모식도이다. FIG. 2 is a schematic diagram illustrating a chemical reaction structure in which self-assembly is performed when a
우선, 도 2의 (A)와 같이 터널링 산화막(12)의 표면을 예를 들어, MPTMS(Mercaptopropyltrimethoxysilane; HS-(CH2)3-Si-(OCH3)3)의 실란(silane)기(Si-)와의 반응을 용이하게 하기 위해 UV 광선을 조사하여 표면을 초 친수성으로 만들어 준다. 즉, 예를 들어, 터널링 산화막(12)을 형성하는 실리콘 산화막(SiO2)의 표면에 초 친수성인 수산화기(OH)가 형성되도록 한다.First, as shown in FIG. 2A, the surface of the
그 후, 무극성 용매와 헥산 50ml에 1mM의 농도로 희석된 MPTMS 용액에 UV 처리된 터널링 산화막(12)을 1시간동안 담그면 도 1b와 같이, 터널링 산화막(12)의 표면에 MPTMS로 이루어진 단분자막(monolayers)이 자기조립방식으로 흡착되어 자기조립단분자막(SAMs)이 0.7nm 두께의 박막으로 형성된다. Subsequently, when the UV-treated
즉, 실리콘 산화막(SiO2)의 표면에 형성된 수산화기(OH)는 MPTMS(HS-(CH2)3-Si-(OCH3)3))의 실란(silane)기(Si-)와 반응하여 도 2의 (B)와 같이 실리콘 산화막(SiO2)의 표면에 MPTMS 단분자막(monolayers)이 형성된다.That is, the hydroxyl group (OH) formed on the surface of the silicon oxide film (SiO 2 ) may react with the silane group (Si-) of MPTMS (HS- (CH 2 ) 3 -Si- (OCH 3 ) 3 )). As shown in FIG. 2B, MPTMS monolayers are formed on the surface of the silicon oxide film SiO 2 .
이러한 씨드층(seed layer)(14)은 실리콘 산화막(12)을 용매에 희석된 MPTMS 고분자 전해질 용액에 담그기(dipping) 방식으로 자기조립단분자막 흡착이 가능하다. 이 경우 상기한 담그기(dipping) 방식 이외에, 미세접촉인쇄법(micro-contact printing) 또는 스핀 코팅(spin-coating)에 의해 형성할 수 있다.The
그 후 반응하지 않고 남은 씨드층(seed layer)(14)을 표면에서 제거하기 위해 용매로 사용된 순수한 헥산에 터널링 산화막을 헹구어 MPTMS로 이루어진 자기조립단분자막(SAMs)을 형성한다. Thereafter, the tunneling oxide film is rinsed in pure hexane used as a solvent to remove the remaining
상기 MPTMS로 이루어진 씨드층(seed layer)(14)은 금속 나노크리스탈로 Cu를 증착하고자 할 때 사용하며, 금속 나노크리스탈로 사용하는 금속에 따라 고분자 전해질막(14)의 재질을 선택하는 것이 필요하다. 이를 정리하면 다음 표 1과 같다.The
또한, 상기 MPTMS를 희석시킬 수 있는 용액으로는 무극성 용매(non-polar solvent)를 사용하는데, 그 종류로는 벤젠(benzene), 톨루엔(toluene), 헥산(hexane), 디클로헥실(dichlohexyl) 등을 사용할 수 있다.In addition, a non-polar solvent is used as a solution capable of diluting the MPTMS. Examples thereof include benzene, toluene, hexane, dichlorohexyl, and the like. Can be used.
(C) 금속 나노크리스탈(Metal nanocrystal) 형성공정(C) Metal nanocrystal forming process
다수의 금속 나노크리스탈(Metal nanocrystal)(16)은 예를 들어, 화학기상증착(CVD) 방법을 이용하여 씨드층(seed layer)(14) 위에 증착된다. 이를 위하여 씨드층(seed layer)(14)이 흡착된 터널링 산화막(12)을 CVD 반응 챔버에 넣고 10-3Torr로 진공을 형성한다.A number of
금속 나노크리스탈로서 예를 들어, 상기한 MPTMS 씨드층(seed layer)(14)과 반응성이 양호한 구리 전구체((hfac)Cu(DMB))를 이용하여 구리(Cu) 나노크리스탈을 증착하는 경우, 구리 전구체를 운반하기 위한 캐리어 가스로 고순도의 아르곤 기체를 사용한다. 예를 들어, 공정압력 0.2Torr, 110℃의 공정온도에서, PLC 프로그램(LS산전)을 이용하여 짧은 시간 동안 구리 전구체와 퍼징가스 그리고 요드(Iodine)를 순차적으로 펄스형태로 주입하면 도 1c와 같이, MPTMS 씨드층(seed layer)(14) 표면에 다수의 구리 나노크리스탈의 증착이 이루어지며, 증착된 다수의 구리 나노크리스탈은 구형상으로 불연속적으로 배치된다.As a metal nanocrystal, for example, when depositing copper (Cu) nanocrystals using a copper precursor ((hfac) Cu (DMB)) having good reactivity with the above-described
상기 다수의 금속 나노크리스탈은 화학기상증착(CVD) 중에서, 예를 들어, MOCVD, APCVD, LPCVD, PECVD, ALD 중 어느 하나의 방법을 이용할 수 있다.The plurality of metal nanocrystals may use any one of chemical vapor deposition (CVD), for example, MOCVD, APCVD, LPCVD, PECVD, ALD.
도 3은 화학기상증착방법(0.2torr, 110℃)에 의한 1사이클의 구리 증착 사이클을 설명하기 위한 타이밍차트이고, 도 4는 MPTMS 자기조립단분자막 위에 요드를 첨가하여 구리 나노크리스탈을 증착할 때 요드의 역할을 설명하기 위한 모식도이다.FIG. 3 is a timing chart for explaining one cycle of copper deposition cycle by chemical vapor deposition method (0.2torr, 110 ° C), and FIG. 4 is an iodine when the copper nanocrystals are deposited by adding iodine on the MPTMS self-assembled monolayer. This is a schematic diagram to explain the role of.
도 3은 화학기상증착(chemical vapor deposition, CVD) 방법으로 MPTMS 씨드층(seed layer)(14) 표면에 구리 나노크리스탈을 펄스 형식으로 증착하는 1사이클의 타이밍차트로서, 본 발명에서는 금속 나노크리스탈(16)을 형성할 때 펄스 형식으로 증착이 이루어진다. 순차적으로 구리(Cu)와 요드(Iodine)를 각각 5초씩 주입하고 그 사이에 아르곤(Ar) 가스로 10초 동안 퍼징을 하였다.FIG. 3 is a timing chart of one cycle of depositing copper nanocrystals in pulse form on the surface of the
일반적인 화학기상증착 방식은 연속적으로 구리 전구체를 흘려줌에 의해 증착이 이루어지나 이 경우 증착되는 구리 입자의 크기와 밀도의 변화를 확인하기가 어렵다. 따라서, 본 발명에서는 짧은 시간동안 구리 전구체((hfac)Cu(DMB))를 펄스 형식으로 주입함에 의해 구리 입자의 크기와 밀도의 변화 과정을 단계적으로 알 수 있고, 이에 따라 구리 입자의 크기와 밀도 조절이 용이한 장점이 있다. In general, the chemical vapor deposition method is deposited by continuously flowing a copper precursor, but in this case it is difficult to confirm the change in the size and density of the deposited copper particles. Therefore, in the present invention, by injecting a copper precursor ((hfac) Cu (DMB)) in a pulse form for a short time, it is possible to know step by step the change of the size and density of the copper particles, accordingly the size and density of the copper particles There is an advantage that it is easy to adjust.
도 4는 도 3과 같이 1사이클 동안 요드(I)를 흡착시키는 공정을 사용하여 구리(Cu)를 증착하였을 경우에 요드의 역할에 대한 모식도를 나타낸 것이다.FIG. 4 shows a schematic diagram of the role of iodine when copper (Cu) is deposited using a process of adsorbing iodine (I) for one cycle as shown in FIG. 3.
우선, 도 3과 같이 먼저 구리(Cu)를 증착하기 위하여 MPTMS 씨드층(seed layer)(14)과 반응성이 양호한 구리 전구체((hfac)Cu(DMB))를 5초간 펄스 형태로 주입하고, 이어서 구리 전구체의 흐름을 중단하고 구리 전구체를 운반하기 위한 캐리어 가스로서 고순도의 아르곤(Ar) 기체를 10초간 주입한다. First, in order to deposit copper (Cu), first, a copper precursor ((hfac) Cu (DMB)) having good reactivity with the
한편, MPTMS 씨드층(seed layer)(14)은 그 표면에 구리 전구체에 포함된 구리(Cu)와 이온결합이 이루어질 수 있는 결합기로서 티올(thiol)기(-SH)를 제공하고 있다.Meanwhile, the
따라서, MPTMS 씨드층(seed layer)(14)의 표면에는 도 4(A)와 같이 티올(thiol)기(-SH)에 구리(Cu)가 이온결합되어 흡착(adsorption)되면서 핵생성이 이루어진다.Therefore, as shown in FIG. 4 (A), copper (Cu) is ion-bonded to and adsorbed to a thiol group (-SH) on the surface of the
그 후, 아르곤 기체의 흐름을 중단하고 요드(Iodine)를 5초간 펄스형태로 주입하며, 이어서 요드의 흐름을 중단하고 요드(I)를 운반하기 위한 캐리어 가스로서 고순도의 아르곤(Ar) 기체를 10초간 주입한다. 이 경우, 도 4(A)와 같이, MPTMS 씨드층(seed layer)(14) 표면에 흡착된 구리원자에 요드(I)가 결합된다. Thereafter, the flow of argon gas was stopped and iodine was injected in a pulsed form for 5 seconds, and then high purity argon (Ar) gas was used as a carrier gas to stop the flow of iodine and carry iodine (I). Inject for seconds. In this case, as shown in FIG. 4A, the iodine (I) is bonded to the copper atoms adsorbed on the surface of the
이어서, 구리 전구체((hfac)Cu(DMB))를 다시 5초간 펄스 형태로 주입한 후, 구리 전구체의 흐름을 중단하고 캐리어 가스로서 고순도의 아르곤(Ar) 기체를 10초간 주입한다. 이 경우 도 4(B)와 같이 초기에 생성된 구리(Cu) 표면에 흡착되었던 요드(I)에 구리 전구체((hfac)Cu(DMB))의 구리(Cu)가 이온결합 방식으로 흡착(adsorption)되고, 그 결과 상기 구리 전구체의 이온결합을 약하게 하여 분해를 촉진시킴에 따라 구리원자를 제외한 나머지 부분, 즉 (hfac)은 도 4(C)와 같이 분해되어 탈착(desorption)이 이루어지게 된다.Subsequently, after injecting the copper precursor ((hfac) Cu (DMB)) in the form of pulse for 5 seconds, the flow of the copper precursor is stopped and high purity argon (Ar) gas is injected for 10 seconds as the carrier gas. In this case, copper (Cu) of the copper precursor ((hfac) Cu (DMB)) is adsorbed on the iodine (I) that was initially adsorbed on the surface of copper (Cu) generated as shown in FIG. As a result, as the ionic bond of the copper precursor is weakened to promote decomposition, the remaining portion except for the copper atoms, ie, (hfac), is decomposed as shown in FIG. 4 (C) to desorption.
그후, 새롭게 요드(I)에 흡착된 구리(Cu)는 도 4(D)와 같이 요드와 사이트 교환이 이루어지면서 구리 나노크리스탈의 2차원 핵성장이 이루어지게 되고 증착률이 증가하게 된다.Then, copper (Cu) newly adsorbed on the iodine (I) is a two-dimensional nuclear growth of the copper nanocrystals and the deposition rate is increased as the site exchange with the iodine as shown in Figure 4 (D).
따라서, 본 발명에서는 자기조립단분자막(SAMs)을 템플릿(template)으로 이용하여 구리 나노크리스탈을 화학기상증착 방식으로 형성함에 의해 종래와 같은 고온의 열처리 공정을 생략할 수 있어 구리의 열적 안정성을 확보할 수 있으며, Cu 증착 사이클의 증가에 따라 구리 나노크리스탈의 입자 크기와 밀도를 쉽게 조절할 수 있게 된다.Therefore, in the present invention, by using copper self-assembled monolayer (SAMs) as a template (template) to form copper nanocrystals by chemical vapor deposition method, it is possible to eliminate the high temperature heat treatment process as in the prior art to ensure the thermal stability of copper As the Cu deposition cycle increases, the particle size and density of the copper nanocrystals can be easily controlled.
상기한 구리 나노크리스탈의 증착이 이루어질 때, 증착된 다수의 구리 나노크리스탈은 도 5(A) 내지 도 5(C)와 같이 구리(Cu)의 핵생성이 불연속적으로 이루어지므로 구형상으로 불연속적으로 배치된다.When the copper nanocrystals are deposited, the deposited copper nanocrystals are discontinuous in spherical shape because nucleation of copper (Cu) is discontinuous as shown in FIGS. 5 (A) to 5 (C). Is placed.
상기한 바와 같이 본 발명에서는 금속 나노크리스탈을 화학기상증착방법(CVD)을 이용하여 110℃의 저온에서 형성함으로써 고온 열처리 공정을 제거함에 의해 플로팅 게이트로 이용되는 금속 나노크리스탈의 열적 안정성을 확보할 수 있게 된다.As described above, in the present invention, the metal nanocrystals are formed at a low temperature of 110 ° C. using chemical vapor deposition (CVD), thereby removing the high temperature heat treatment process, thereby ensuring thermal stability of the metal nanocrystals used as the floating gate. Will be.
상기한 구리 전구체와 함께 금속 나노크리스탈로 이용되는 Co, Ni, Pd, Pt, Al, 및 Au 등의 전구체를 예를 들어, 하기 표 2에 정리하였다.Precursors such as Co, Ni, Pd, Pt, Al, and Au used as metal nanocrystals together with the above copper precursors are summarized in Table 2, for example.
여기서, 상기 hfac(Hexafluoroacetylacetonate)는 (CF3COCHCOCF3)2이며, DMB(dimethyl-butene)는 (CH3)2C4H10이고, VTMOS(Vinyltrimethoxysilane)는 CH2CHSi(OCH3)3이며, Cp(cyclopentadienyl)는 C5H5이고, Allyl은 CH2C(COOCH3)CH2이다.Here, the hfac (Hexafluoroacetylacetonate) is (CF 3 COCHCOCF 3 ) 2 , DMB (dimethyl-butene) is (CH 3 ) 2 C4H 10 , VTMOS (Vinyltrimethoxysilane) is CH 2 CHSi (OCH 3 ) 3 , Cp ( cyclopentadienyl) is C 5 H 5 and Allyl is CH 2 C (COOCH 3 ) CH 2 .
상기한 MPTMS 씨드층(seed layer)(14) 위에 화학기상증착(CVD) 방법을 이용하여 금속 나노크리스탈(Metal nanocrystal)(16)을 증착할 때 밀도 조절 등에 관하여는 추후에 더욱 상세하게 설명한다.Density control and the like when depositing the
(D) 확산방지막 형성공정(D) diffusion barrier film forming process
다수의 금속 나노크리스탈(16)이 증착된 기판(10)을 상기 도 1b와 같이 헥산을 용매로 하여 1mM의 농도로 희석된 부 고분자 전해질 용액 50mL에 1시간동안 담구면 표면에 MPTMS 단분자막이 자기조립방식으로 흡착되어 확산방지막(18)이 0.7nm 두께로 형성된다. 그 후 반응하지 않고 남은 자기조립단분자막을 표면에서 제거하기 위해 용매로 사용된 순수한 헥산에 터널링 산화막을 헹구면 도 1e와 같이, MPTMS 확산방지막(18)이 형성된다.MPTMS monolayers were self-assembled on the surface of the
여기서, 상기 MPTMS 확산방지막(18)은 컨트롤 산화막(20)으로 금속 나노크리스탈(16)이 확산되는 것을 방지하기 위한 것이나, 이를 생략하는 것도 가능하다. 이 경우, 동일한 CVD 챔버 내에서 금속 나노 크리스탈(16)과 컨트롤 산화막(20)을 연속적으로 형성할 수도 있어 특성저하 없이 공정시간과 비용을 단축할 수 있다.Here, the
(E) 컨트롤 산화막 증착 및 게이트 전극 형성공정(E) Control oxide film deposition and gate electrode formation process
컨트롤 산화막(20)은 원자층 증착법(atomic layer deposition)을 이용하여 알루미늄 산화막(Al2O3)을 15nm 두께로 증착한다. 이 때 공정압력은 200mTorr, 증착온도는 200℃, 알루미늄 소스는 TMA(tri-methyl aluminum)을 사용할 수 있다. The
게이트 전극(22)을 형성하기 위하여 사진공정(photolithography)으로 패터닝하였다. 게이트 전극(22)은 예를 들어, Pt을 DC 마그네트론(magnetron) 스퍼터링(sputtering)을 이용하여 증착하였다. 기저압력은 10-6Torr, 증착압력은 3mTorr에서 Pt 타겟을 이용하여 증착하였다. 게이트 전극의 크기는 예를 들어, 4.7*10-5cm2의 크기를 갖는다.Patterning was performed by photolithography to form the
게이트 전극(22)은 도전성막으로 이루어지며 사용할 수 있는 금속의 예로는 백금, 티타늄, 티타늄 질화물, 탄탈륨, 탄탈륨 질화물 등을 들 수 있다.The
(F) 구리 플레이트 접합(F) copper plate junction
제작된 비휘발성 메모리 장치의 특성 테스트시에 접지로 사용되는 구리 플레이트(24)를 실버 페인트(silver paint)를 사용하여 상기 기판(10)의 저면에 접합한다.In the characteristic test of the fabricated nonvolatile memory device, the
상기한 바와 같이 본 발명의 비휘발성 메모리 장치는 씨드층(14) 및 확산방지막(18) 사이에 다수의 금속 나노크리스탈(16)이 매립된 전하저장 구조를 갖는 플로팅 게이트(26)가 터널링 산화막(11)과 컨트롤 산화막(14) 사이에 형성되어 있다.As described above, in the nonvolatile memory device of the present invention, a floating
따라서, 본 발명의 비휘발성 메모리 장치에서는 전하가 트랩되는 다수의 금속 나노크리스탈(16)이 씨드층(14) 및 확산방지막(18)에 의해 둘러싸인 전하저장 구조로 플로팅 게이트(26)가 형성되기 때문에 반도체 기판(10)으로부터의 전자 또는 홀과 같은 전하들이 금속 나노 크리스탈(16)로 이동하여 트랩되는 양이 증가하게 되며, 그 결과 메모리 특성이 향상되었다. Therefore, in the nonvolatile memory device of the present invention, since the floating
상기 전하 트랩 구조를 이루는 금속 나노크리스탈(16)은 전하들을 트랩하여 저장하거나 또는 트랩된 전하들을 방출한다. 즉, 프로그래밍 시에는 전하들이 나노 크리스탈에 각각 분산되어 주입되며, 이 때 상기 나노크리스탈들이 서로 이격되어 있으므로 상기 나노크리스탈 사이에서는 전하의 이동이 제한된다. 따라서, 상기 터널링 산화막(12)의 일부에 결함이 발생되더라도 결함에 의한 누설 전류가 인접하는 나노크리스탈에 트랩핑되어 있는 전하들은 누설되지 않으므로 데이터의 유지 특성이 향상될 수 있다.The
또한, 본 발명의 비휘발성 메모리 장치에서는 상기 전하 트랩 구조에 각각 전하들이 저장되며, 전하 트랩이 이루어지는 금속 나노크리스탈의 입자 크기와 밀도를 원하는 크기로 형성할 수 있으며, 저온 공정으로 형성함에 의해 열적 안정성을 확보하여 터널링 산화막으로의 확산을 방지하여 종래의 전하 트랩 구조에 비하여 상대적으로 많은 전하들을 안정되게 트랩핑할 수 있다. 그러므로, 프로그래밍되었을 때의 문턱 전압과 소거되었을 때의 문턱 전압의 차이를 증가시킬 수 있으며, 이로 인해 프로그래밍/소거 윈도우가 증가되어 셀 트랜지스터의 동작 불량을 감소시킬 수 있다.In addition, in the nonvolatile memory device of the present invention, charges are stored in the charge trap structure, and the particle size and density of the metal nanocrystals in which the charge trap is formed can be formed in a desired size, and thermal stability is formed by forming at a low temperature process. As a result, the diffusion into the tunneling oxide layer can be prevented, thereby stably trapping a large amount of charges as compared with the conventional charge trap structure. Therefore, it is possible to increase the difference between the threshold voltage when programmed and the threshold voltage when erased, thereby increasing the programming / erase window, thereby reducing the malfunction of the cell transistor.
상기 전하 트랩 상에 형성되는 컨트롤 산화막(20)은 프로그래밍이나 소거 동작이 수행되지 않을 때에, 상기 전하 트랩 내에 저장되어 있는 전하들이 상부에 형성된 게이트 전극(22)으로 방출되거나 상기 전극으로부터 전하들이 상기 전하 트랩으로 주입되는 것을 방지하는 역할을 한다.When no programming or erasing operation is performed, the
도 5는 도 1b에서 MPTMS 씨드층(seed layer)(14)을 형성한 뒤, 도 1c에 도시된 바와 같이 화학기상증착방법으로 형성한 구리 나노크리스탈의 주사전자현미경(scanning electron microscopy, SEM)으로 이미지를 확인한 것이다.FIG. 5 is a scanning electron microscopy (SEM) of copper nanocrystals formed by chemical vapor deposition as shown in FIG. 1C after forming the
구리 전구체를 펄스 형태로 흘려 구리 나노크리스탈을 증착한 것으로, 도 5의 (A)는 증착 사이클을 5사이클 동안 증착한 것이고, 도 5의 (B)는 8사이클 동안 증착한 것이다. 도 5의 (C)는 구리 나노크리스탈을 10사이클을 증착한 것이고, 도 5의 (D)는 5, 8, 10사이클로 증착하였을 때 구리 나노크리스탈의 입자 크기와 밀도를 그래프로 나타낸 것이다. 증착 사이클이 증가함에 따라 입자의 크기가 증가되고 입자의 밀도 또한 증가하는 것을 확인하였다.Copper nanocrystals were deposited by flowing a copper precursor in a pulsed form. FIG. 5A is a deposition cycle for 5 cycles, and FIG. 5B is a deposition process for 8 cycles. FIG. 5 (C) shows 10 cycles of copper nanocrystals deposited, and FIG. 5 (D) shows graphs of particle sizes and densities of copper nanocrystals when 5, 8, and 10 cycles are deposited. As the deposition cycle increases, the particle size increases and the particle density increases.
도 6은 구리 전구체를 한번 흘려 핵을 생성시키고, 그 후 요드를 흡착시킨 후 구리 전구체를 펄스로 흘려 증착한 구리 나노크리스탈을 보여주는 SEM 사진이다. 도 6의 (A)는 증착 사이클을 1사이클 증착한 것이고, 도 6의 (B)는 2사이클 증착한 것이다. 도 6의 (C)는 증착사이클을 4사이클 증착한 것이고, 증착사이클이 증가함에 따라 입자의 크기는 증가되고 입자의 밀도는 2사이클 증착하였을 때 최대 값을 보이고 4사이클 증착 후에는 감소하는 것을 확인하였다. 이것은 구리(Cu)가 핵생성 뒤에 서로 응집하면서 입자의 크기는 증가하고 밀도는 감소하기 때문이다.6 is a SEM photograph showing copper nanocrystals deposited by flowing a copper precursor once to generate nuclei, and then adsorbing iodine and then flowing a copper precursor in a pulse. FIG. 6A is one cycle of vapor deposition, and FIG. 6B is two cycles of vapor deposition. 6 (C) shows that four deposition cycles of the deposition cycle are performed. As the deposition cycle increases, the particle size increases and the particle density shows the maximum value when two cycles are deposited, and decreases after four cycles. It was. This is because copper (Cu) aggregates with each other after nucleation, increasing particle size and decreasing density.
상기한 바와 같이 요드를 흡착시킴으로써 적은 사이클 수에도 불구하고 입자는 크게 성장하고 입자의 밀도가 증가하는 것을 확인할 수 있다. 빠른 성장 속도로 인해 도 6의 (B)의 단계를 지난 후에는 주변의 입자들과 응집이 일어나면서 입자의 크기는 증가하지만 밀도는 감소하는 현상을 보인다.By adsorbing iodine as described above, it can be seen that the particles grow large and the density of the particles increases despite the small number of cycles. Due to the fast growth rate, after passing through the step of FIG. 6B, aggregation occurs with the surrounding particles, which increases the particle size but decreases the density.
도 7은 요드를 첨가하여 구리 나노크리스탈을 2사이클 증착하여 형성한 뒤 컨트롤 산화막인 산화알루미늄(Al2O3, 20)을 증착하고, 게이트 전극(22)을 형성한 후 캐패시턴스(capacitance)를 측정하여 메모리 특성을 확인한 그래프이다.7 is formed by depositing two cycles of copper nanocrystals by adding iodine, and then depositing aluminum oxide (Al 2 O 3 , 20), which is a control oxide film, and forming a
메모리 특성 측정을 위해 프로그램(Program)과 소거(erase)는 각각 40V/-15V 1ms의 펄스를 인가하여 메모리 특성을 확인하였다. 그 결과 약 1.96V의 메모리 윈도우를 갖는 것을 확인하였다.In order to measure the memory characteristics, the program and the erase were applied with a pulse of 40V / -15V 1ms to confirm the memory characteristics. As a result, it was confirmed that the memory window of about 1.96V.
도 8은 터널링 산화막 두께에 따른 구리 나노크리스탈 메모리 특성이다. 도 8의 (A)는 터널링 산화막 두께가 3nm일 때의 메모리 특성이다. 이 때 메모리 윈도우는 4.4V이고 터널링 산화막 두께가 4nm일 때에 도 8의 (B)보다 큰 메모리 윈도우를 보이며 더 낮은 프로그램 및 소거 전압을 갖는다. 도 8의 (B)는 터널링 산화막 두께가 4nm일 때의 메모리 특성이다. 도 8 (C)는 터널링 산화막 두께가 5nm일 때의 메모리 윈도우를 나타낸다. 터널링 산화막 두께가 증가할수록 메모리 윈도우는 감소한다.8 shows copper nanocrystal memory characteristics according to tunneling oxide thickness. 8A is a memory characteristic when the tunneling oxide film thickness is 3 nm. At this time, when the memory window is 4.4V and the tunneling oxide thickness is 4 nm, the memory window is larger than that in FIG. 8B and has a lower program and erase voltage. 8B is a memory characteristic when the tunneling oxide film thickness is 4 nm. Fig. 8C shows the memory window when the tunneling oxide film thickness is 5 nm. As the tunneling oxide thickness increases, the memory window decreases.
도 9는 이러한 메모리의 비휘발성 특성을 알아보기 위해 리텐션(retention) 특성을 나타낸 그래프이다. 프로그램 및 소거 상태로 각각 만든 뒤 일정 시간 뒤에 캐패시턴스(capacitance)를 측정하고, 평탄 전위(flatband voltage)를 계산한 결과 시간이 지남에 따라 평탄 전위의 변화는 있지만 일정한 비휘발성 특성을 유지하는 것을 확인하였다.FIG. 9 is a graph showing retention characteristics in order to determine nonvolatile characteristics of the memory. After making the program and erase states respectively, the capacitance was measured after a certain time and the flat potential voltage was calculated. As a result, the flat potential was changed over time, but the non-volatile characteristics were maintained. .
본 발명은 금속 나노 크리스탈과 이온결합이 이루어질 수 있는 결합기를 제 공하는 씨드층을 자기 조립 방식으로 형성하고, 금속 나노크리스탈을 저온에서 화학기상증착 방법으로 금속 나노크리스탈의 밀도 및 크기 조절이 용이하게 이루어질 수 있어 고온의 열처리 공정을 제거함에 따라 금속 나노크리스탈의 안정성이 우수한 비휘발성 메모리 장치에 적용될 수 있다.The present invention forms a seed layer providing a bonding group capable of ion bonding with the metal nanocrystals by self-assembly, and easily controls the density and size of the metal nanocrystals by chemical vapor deposition at low temperature. It can be applied to a nonvolatile memory device having excellent stability of the metal nanocrystals by removing the high temperature heat treatment process.
이상에서 본 발명은 기재된 구체 예에 대해서만 상세히 설명하였지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and changes are possible within the technical spirit of the present invention, and such modifications and modifications belong to the appended claims.
도 1a 내지 도 1f는 본 발명에 따른 자기조립단분자막을 이용한 금속 나노크리스탈 비휘발성 메모리 장치의 제조 공정을 나타낸 공정 단면도.1A to 1F are cross-sectional views illustrating a manufacturing process of a metal nanocrystal nonvolatile memory device using a self-assembled monolayer according to the present invention.
도 2는 본 발명에 따라 실리콘 산화막 위에 흡착되는 MPTMS 자기조립단분자막의 자기조립 반응 구조를 설명하기 위한 모식도.Figure 2 is a schematic diagram for explaining the self-assembly structure of the MPTMS self-assembled monolayer adsorbed on the silicon oxide film in accordance with the present invention.
도 3은 화학기상증착방법(0.2torr, 110℃)에 의한 구리 증착 사이클을 설명하기 위한 타이밍차트.Figure 3 is a timing chart for explaining the copper deposition cycle by the chemical vapor deposition method (0.2torr, 110 ℃).
도 4는 MPTMS 자기조립단분자막 위에 요드를 첨가하여 구리 나노크리스탈을 증착할 때 요드의 역할을 설명하기 위한 모식도.Figure 4 is a schematic diagram for explaining the role of the iodine when depositing copper nanocrystals by adding iodine on the MPTMS self-assembled monolayer.
도 5는 MPTMS 자기조립단분자막을 이용하여 구리 나노크리스탈을 형성한 SEM 사진(A~C)과 공정 회수에 따른 구리 나노크리스탈의 크기 및 밀도를 나타낸 그래프.Figure 5 is a SEM photograph (A ~ C) of the copper nanocrystals using the MPTMS self-assembled monolayer film and a graph showing the size and density of the copper nanocrystals according to the number of processes.
도 6은 MPTMS 자기조립단분자막 위에 요드를 첨가하여 구리 나노크리스탈을 형성한 SEM 사진(A~C)과 공정 회수에 따른 구리 나노크리스탈의 크기 및 밀도를 나타낸 그래프.6 is a SEM photograph (A-C) of forming copper nanocrystals by adding iodine on the MPTMS self-assembled monolayer and a graph showing the size and density of copper nanocrystals according to the number of processes.
도 7은 구리 나노크리스탈 플래쉬 메모리의 뉴트럴(neutral) 상태와 프로그램(program) 및 이레이즈(erase) 상태의 캐패시턴스(capacitance) 변화를 나타낸 그래프.FIG. 7 is a graph showing the change in capacitance of the neutral state and the program and erase states of copper nanocrystal flash memory; FIG.
도 8은 구리 나노크리스탈 플래쉬 메모리의 터널링 산화막 두께 변화에 따른 메모리 특성(A: 터널링 산화막 두께 = 3nm, B: 터널링 산화막 두께 = 4nm, C: 터널 링 산화막 두께 = 5nm)을 나타낸 그래프.8 is a graph showing memory characteristics (A: tunneling oxide thickness = 3 nm, B: tunneling oxide thickness = 4 nm, and C: tunneling oxide thickness = 5 nm) according to the tunneling oxide thickness variation of the copper nanocrystal flash memory.
도 9는 구리 나노크리스탈 플래쉬 메모리의 시간에 따른 평탄 전압(flatband voltage)의 변화를 나타낸 그래프.9 is a graph showing a change in flat voltage with time of the copper nanocrystal flash memory.
* 도면의 주요부분에 대한 부호설명 ** Explanation of Signs of Major Parts of Drawings *
10: 기판 12: 터널링 산화막10
14: 씨드층(seed layer) 16: 금속 나노크리스탈14: seed layer 16: metal nanocrystal
18: 확산방지막 20: 컨트롤 산화막18: diffusion barrier film 20: control oxide film
22: 게이트 전극 24: 구리 플레이트22: gate electrode 24: copper plate
26: 플로팅 게이트26: floating gate
Claims (31)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080037274A KR100979190B1 (en) | 2008-04-22 | 2008-04-22 | Floating Gate, Method of Forming Floating Gate, Method of Fabricating Non-volatile Memory Device Using The Same And Non-volatile Memory Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080037274A KR100979190B1 (en) | 2008-04-22 | 2008-04-22 | Floating Gate, Method of Forming Floating Gate, Method of Fabricating Non-volatile Memory Device Using The Same And Non-volatile Memory Device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090111588A KR20090111588A (en) | 2009-10-27 |
| KR100979190B1 true KR100979190B1 (en) | 2010-08-31 |
Family
ID=41539346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080037274A KR100979190B1 (en) | 2008-04-22 | 2008-04-22 | Floating Gate, Method of Forming Floating Gate, Method of Fabricating Non-volatile Memory Device Using The Same And Non-volatile Memory Device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100979190B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101318823B1 (en) * | 2010-04-30 | 2013-10-16 | 국민대학교산학협력단 | Floating gate including heterometal nanocrystals, manufacturing method for the same, and semiconductor device having the same |
| KR101701967B1 (en) * | 2010-05-31 | 2017-02-03 | 도레이케미칼 주식회사 | Method for preparing transparent conductor comprising nanowire |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070089369A (en) * | 2006-02-28 | 2007-08-31 | 삼성전자주식회사 | Memory device comprising nanocrystals and method for producing the same |
-
2008
- 2008-04-22 KR KR1020080037274A patent/KR100979190B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070089369A (en) * | 2006-02-28 | 2007-08-31 | 삼성전자주식회사 | Memory device comprising nanocrystals and method for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090111588A (en) | 2009-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100902313B1 (en) | Floating Gate Having Multiple Charge Storing Layers, Method for Fabricating the Floating Gate, Non-volatile Memory Device and Method for Fabricating Non-volatile Memory Device Using the Same | |
| US7510935B2 (en) | Method of manufacturing a charge-trapping dielectric and method of manufacturing a sonos-type non-volatile semiconductor device | |
| TWI407492B (en) | Non-volatile nanocrystal memory and method therefor | |
| TWI426598B (en) | Electron blocking layers for electronic devices | |
| US7419888B2 (en) | Method of forming a silicon-rich nanocrystalline structure by an atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same | |
| CN1763930A (en) | Memory device and method of manufacturing memory device charge storing structure | |
| US20090039417A1 (en) | Nonvolatile Flash Memory Device and Method for Producing Dielectric Oxide Nanodots on Silicon Dioxide | |
| KR101194839B1 (en) | Memory device comprising nanocrystals and method for producing the same | |
| US20070092989A1 (en) | Conductive nanoparticles | |
| US8314456B2 (en) | Apparatus including rhodium-based charge traps | |
| KR100900569B1 (en) | Method of forming floating gate and method of fabricating non-volatile memory device using the same | |
| WO2014008165A2 (en) | Nand memory device containing nanodots and method of making thereof | |
| WO2014163841A1 (en) | Nanodot-enhanced hybrid floating gate for non-volatile memory devices | |
| KR20100119428A (en) | Charge trapping layer, method of forming the charge trapping layer, non-volatile memory device using the same and method of fabricating the non-volatile memory device | |
| KR100979190B1 (en) | Floating Gate, Method of Forming Floating Gate, Method of Fabricating Non-volatile Memory Device Using The Same And Non-volatile Memory Device | |
| KR20060107207A (en) | Method for forming a thin film in semiconductor device and manufacturing a non-volatile memory device using the same | |
| WO2006019871A2 (en) | Method of discharging a semiconductor device | |
| CN112201658A (en) | Floating gate type phototransistor memory based on self-assembly tunneling layer and preparation method thereof | |
| KR20100108261A (en) | Method for producing a conductive nanoparticle memory device | |
| Liu et al. | Core-shell germanium–silicon nanocrystal floating gate for nonvolatile memory applications | |
| JPWO2006095890A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101318823B1 (en) | Floating gate including heterometal nanocrystals, manufacturing method for the same, and semiconductor device having the same | |
| Choi et al. | High density silicon nanocrystal embedded in sin prepared by low energy (< 500eV) SiH/sub 4/plasma immersion ion implantation for non-volatile memory applications | |
| KR100722776B1 (en) | Method of forming a silicon rich nano-crystalline structure using atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same | |
| KR100837413B1 (en) | Method for producing memory device comprising nanocrystals and the memory device produced hereby |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130807 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140818 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150603 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170710 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 9 |