New! View global litigation for patent families

KR100722776B1 - Method of forming a silicon rich nano-crystalline structure using atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same - Google Patents

Method of forming a silicon rich nano-crystalline structure using atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same

Info

Publication number
KR100722776B1
KR100722776B1 KR20060044141A KR20060044141A KR100722776B1 KR 100722776 B1 KR100722776 B1 KR 100722776B1 KR 20060044141 A KR20060044141 A KR 20060044141A KR 20060044141 A KR20060044141 A KR 20060044141A KR 100722776 B1 KR100722776 B1 KR 100722776B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
method
manufacturing
silicon
rich
device
Prior art date
Application number
KR20060044141A
Other languages
Korean (ko)
Other versions
KR20070014953A (en )
Inventor
양상렬
여인석
임승현
주경희
황기현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Abstract

원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법 및 이를 이용한 불휘발성 반도체 장치의 제조 방법이 개시된다. Silicon rich nm using an atomic layer deposition process - the method of manufacturing a method of forming a crystal structure and a nonvolatile semiconductor device using the same are disclosed. 대상체 상으로 제1 실리콘 화합물을 포함하는 제1 가스를 제공하여 대상체 상에 실리콘 리치 화학 흡착층을 형성한다. Providing a first gas containing a first silicone compound onto an object to form a silicon rich chemisorbed layer on the object. 실리콘 리치 화학 흡착층 상으로 산소를 포함하는 제2 가스를 제공하여 대상체 상에 실리콘 리치 절연층을 형성한 후, 실리콘 리치 절연층 상으로 제2 실리콘 화합물을 포함하는 제3 가스를 제공하여 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성한다. Silicon rich providing a second gas containing oxygen in the chemical adsorption layer after forming a silicon rich insulating layer on the target object, the silicon to provide a third gas containing the second silicon compound as a silicon rich insulating layer rich on the insulating layer of silicon nano-crystals to form a layer. 이와 같은 과정들을 반복적으로 수행하여 대상체 상에 복수 개의 실리콘 리치 절연층들 및 실리콘 나노-크리스탈 층들을 갖는 실리콘 리치 나노-크리스탈 구조물을 형성한다. In carrying out the same process repeatedly by a plurality of insulating layers and silicon rich silicon nano on the object - to form a crystal structure - having a nano-crystal silicon-rich layer. 실리콘 함량의 변화 폭을 확장시킬 수 있는 가스를 이용하는 원자층 증착 공정을 통하여 실리콘 리치 절연층들과 실리콘 리치 나노-크리스탈 층들을 포함하여 높은 실리콘 함량과 우수한 단차 도포성을 갖는 실리콘 리치 나노-크리스탈 구조물을 형성할 수 있다. Silicon rich nano including the crystal layer having a high silicon content and good step coating property-crystal structure through the atomic layer deposition process using a gas which can expand the variation width of the silicon content of the silicon rich insulating layer and the silicon rich nano a it can be formed. 이러한 실리콘 리치 나노-크리스탈 구조물을 전하 트랩핑 구조물로 포함하는 불휘발성 반도체 장치의 기록 동작 및 소거 동작의 속도를 향상시킬 수 있고 데이터 보존력을 개선할 수 있다. These silicon-rich nano-crystal structure to enhance the rate of the non-volatile semiconductor device, a write operation and an erase operation, including a charge trapping structure, and it is possible to improve the data retention.

Description

원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법 및 이를 이용한 불휘발성 반도체 장치의 제조 방법{METHOD OF FORMING A SILICON RICH NANO-CRYSTALLINE STRUCTURE USING ATOMIC LAYER DEPOSITION PROCESS AND METHOD OF MANUFACTURING A NON-VOLATILE SEMICONDUCTOR DEVICE USING THE SAME} Silicon rich nm using an atomic layer deposition process-method of forming a crystal structure and a method for manufacturing a nonvolatile semiconductor device using the same {METHOD OF FORMING A SILICON RICH NANO-CRYSTALLINE STRUCTURE USING ATOMIC LAYER DEPOSITION PROCESS AND METHOD OF MANUFACTURING A NON-VOLATILE SEMICONDUCTOR DEVICE USING THE SAME}

도 1은 본 발명에 따른 실리콘 리치 나노-크리스탈 구조물을 나타내는 단면도이다. 1 is a silicon-rich nano according to the invention a cross-sectional view showing the crystal structure.

도 2는 실란의 화학 구조를 설명하기 위한 모식도이다. Figure 2 is a schematic diagram for explaining a chemical structure of the silane.

도 3은 헥사클로로디실란(HCD)의 화학 구조를 설명하기 위한 모식도이다. Figure 3 is a schematic diagram for explaining a chemical structure of hexachlorodisilane (HCD).

도 4는 본 발명의 일 실시예에 따라 원자층 증착 공정을 이용하여 실리콘 리치 나노-크리스탈 구조물을 형성하는 방법을 설명하기 위한 공정 흐름도이다. 4 is a silicon-rich nm using an atomic layer deposition process in accordance with one embodiment of the present invention is a process flowchart illustrating a method of forming a crystal structure.

도 5는 본 발명의 다른 실시예에 따라 원자층 증착 공정을 이용하여 실리콘 리치 나노-크리스탈 구조물을 형성하는 방법을 설명하기 위한 공정 흐름도이다. 5 is silicon rich nm using an atomic layer deposition process in accordance with another embodiment of the present invention is a process flowchart illustrating a method of forming a crystal structure.

도 6 내지 도 8은 본 발명의 실시예들에 따른 불휘발성 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다. 6 to 8 are sectional views illustrating a method of manufacturing a nonvolatile semiconductor device according to embodiments of the present invention.

<도면의 주요부분에 대한 부호의 설명> <Description of the Related Art>

10:대상체 15, 25, 35, 215, 216, 217:실리콘 리치 절연층 10: target object 15, 25, 35, 215, 216, 217: silicon rich insulating layer

20, 30, 220, 221:실리콘 나노-크리스탈 층 20, 30, 220, 221: silicon nano-crystal layer

50:실리콘 리치 나노-크리스탈 구조물 50: silicon-rich Nano-Crystal Structures

200:기판 205:소자 분리막 200: substrate 205: element isolation film

210:터널 유전층 230:전하 트랩핑 구조물 210: a tunnel dielectric layer 230: charge trapping structure

235:차단 유전층 240:컨트롤 게이트 235: blocking dielectric layer 240: gate control

본 발명은 실리콘 리치 나노-크리스탈 구조물의 형성 방법 및 이를 이용한 불휘발성 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 원자층 증착(Atomic Layer Deposition; ALD) 공정을 통하여 실리콘 리치 나노-크리스탈 구조물을 형성하는 방법 및 이를 이용하여 불휘발성 반도체 장치를 제조하는 방법에 관한 것이다. The crystal structure - the silicon rich nano-through; (ALD Atomic Layer Deposition) process - the present invention is silicon-rich nano method of forming a crystal structure, and relates to a method of manufacturing a nonvolatile semiconductor device using the same, and more particularly atomic layer deposition using the method of forming, and it relates to a method of manufacturing a nonvolatile semiconductor device.

반도체 메모리 장치는 일반적으로 DRAM(dynamic random access memory) 및 SRAM(static random access memory)과 같이 시간이 지남에 따라 데이터를 잃어버리지만 데이터의 입력 및 출력이 빠른 휘발성(volatile) 반도체 메모리 장치와 입력된 데이터가 유지되지만 데이터의 입력 및 출력이 느린 불휘발성 반도체 메모리 장치로 크게 구분할 수 있다. The semiconductor memory device includes a general input and DRAM (dynamic random access memory) and SRAM (static random access memory) that over-volatile but not to lose the data input and output of data fast (volatile) with time, such as a semiconductor memory device data is maintained, but the input and output of data may be identified by slow non-volatile semiconductor memory device. 근래 들어 이러한 불휘발성 반도체 메모리 장치 중 전기적으로 데이터의 입력 및 출력이 가능한 EEPROM(electrically erasable and programmable ROM) 장치 또는 플래시 메모리 장치에 대한 수요가 증가하고 있다. In recent years this example the non-volatile semiconductor memory electrically to the input and output is possible (electrically erasable and programmable ROM) EEPROM of the data of the device there is an increasing demand for a device or a flash memory device.

통상적으로 불휘발성 반도체 메모리 장치의 메모리 셀은 반도체 기판 상에 형성된 플로팅 게이트를 포함하는 적층형 게이트 구조를 갖는다. Memory cells of a typical non-volatile semiconductor memory device has a stacked gate structure including a floating gate formed on a semiconductor substrate. 이러한 적층형 게이트 구조는 전형적으로 하나 이상의 터널 유전층 또는 층간 유전층과 상기 플로팅 게이트의 상부 또는 주변에 형성된 컨트롤 게이트를 포함한다. The stacked gate structure typically includes one or more tunnel dielectric or an interlayer dielectric layer and a control gate formed on the top or the vicinity of the floating gate.

전술한 적층형 게이트 구조를 갖는 불휘발성 반도체 장치의 메모리 셀은 채널 영역에서 발생된 열 전자(hot electron)들이 터널 유전층의 에너지 장벽을 넘어 플로팅 게이트로 주입되는 방식으로 정보가 프로그래밍 되며, FN(Fowler-Nordheim) 터널링 방식에 의해 상기 플로팅 게이트 내의 전자들을 제거함으로써 기록된 정보가 소거된다. Memory cells of the nonvolatile semiconductor device having the above-mentioned multi-layer gate structure is programmed in such a way that information generated in the channel hot electron region (hot electron) are beyond the energy barrier of the tunnel dielectric to be injected into the floating gate, FN (Fowler- Nordheim) the recorded information by removing electrons in the floating gate by tunneling scheme are erased.

그러나 종래의 적층형 게이트 구조를 갖는 불휘발성 반도체 장치의 메모리 셀은 기록된 데이터를 유지하기 위한 전자 보유(retention)와 관련하여 문제점을 가진다. However, the memory cell of the nonvolatile semiconductor device having a conventional stacked gate structure has a problem with respect to the electron holding (retention) for holding the written data. 예를 들면, 플래시 메모리 장치의 메모리 셀이 기록된 정보를 유지하기 위해서는 플로팅 게이트에 주입된 전자들이 유지되어야 하지만, 터널 유전층에 핀홀(pinhole)과 같은 결함(defect)들이 존재하면 플로팅 게이트에 주입된 전자들이 이러한 결함들을 통해 유출됨으로써 플래시 메모리 장치의 데이터 보존력이 저하된다. For example, when in order to keep the memory cell is the record information in the flash memory device, a defect such as a pinhole (pinhole), the tunnel dielectric layer, but should be kept to the electrons injected into the floating gate (defect) there are injected into the floating gate the retention data of the flash memory devices is lowered by being electrons leak through these defects. 또한, 적층형 게이트 구조를 갖는 플래시 메모리 장치의 메모리 셀에 있어서, 전자들이 관통될 터널 접합(tunnel junction)을 구성하는 터널 산화층이 밴드 다이어그램에서 높은 에너지 장벽을 갖고 있는 산화물과 같은 절연 물질을 사용하여 형성된다. Further, in the memory cell of a flash memory device having a stacked gate structure, formed by a tunnel oxide layer constituting the tunnel electrons to pass through junction (tunnel junction) using an insulating material such as an oxide which has a high energy barrier in the band diagram, do. 이 경우, 전자들에 대한 에너지 장벽이 높기 때문에 상기 에너지 장벽의 두께가 감소되지 않으면 전자의 터널링 확률이 기하급수적으로 감소된다. In this case, if the thickness of the energy barrier is not reduced because of the high energy barrier for electron tunneling probability of electrons is reduced by geometric progression. 따라서 터널 유전층을 매우 정확하고 얇은 두께로 형성하여야 하는데, 이는 터널 유전층의 균일한 형성을 매우 어렵게 하고 플래시 메모리 장치의 신뢰성을 저하시키게 된다. Therefore, to be a tunnel dielectric layer in a very accurate and small thickness, which is thereby very difficult to uniform formation of a tunnel dielectric layer and decrease the reliability of the flash memory device.

최근에는 적층형 게이트 구조에서 발생하는 문제점들을 해결하기 위하여 실리콘 리치 산화층(silicon rich oxide layer)을 전하 트랩핑 층(charge trapping layer)으로 이용하는 새로운 불휘발성 반도체 장치가 개발되었다. It has recently been developed a new non-volatile semiconductor device using a silicon-rich oxide layer (silicon rich oxide layer) to the charge-trapping layer (charge trapping layer) In order to solve the problems occurring in the stacked gate structure. 불휘발성 반도체 장치의 전하 트랩핑 층으로 이용되는 실리콘 리치 산화층 내에는 실리콘 나노-크리스탈(silicon nano-crystal)들이 형성되며, 이러한 실리콘 나노-크리스탈들이 플로팅 게이트로서 역할을 한다. Fire is in the silicon nano-silicon-rich oxide layer is used as a charge-trapping layer of a volatile semiconductor device-crystal (silicon nano-crystal) are formed, the silicon nano-crystals to serve as a floating gate. 상기 실리콘 나노-크리스탈들은 터널링 효과에 의해 전자들을 트랩핑하거나 또는 디-트랩핑(de-trapping)하며, 서로 전기적으로 이격된다. The silicon nano-crystals are trapped or di electrons by a tunneling effect - and trapping (de-trapping), are each electrically spaced.

상기 불휘발성 반도체 장치의 프로그래밍 동작 동안, 전자들은 상기 실리콘 나노-크리스탈들에 주입되지만, 실리콘 나노-크리스탈들이 서로 이격되어 있기 때문에 실리콘 나노-크리스탈들 사이에서 전자들의 이동이 제한된다. During programming operation of the nonvolatile semiconductor device, the electrons of the silicon nano-injection, but the crystal, the silicon nano-limits the movement of electrons among the crystal-silicon nano-crystals because they are spaced apart from each other. 따라서 터널 유전층에 결함이 발생하여도 이러한 결함에 의한 누설 전류가 인접한 실리콘 나노-크리스탈에 트랩되어 있는 전자들에 영향을 미치지 않게 된다. Therefore, even if a fault occurs in the tunnel dielectric layer adjacent to the silicon nano-leakage current due to such defects - it is no effect on the electrons which are trapped in the crystal.

종래의 실리콘 나노-크리스탈을 포함하는 불휘발성 반도체 메모리 장치에 있어서, 실리콘 나노-크리스탈마다 하나의 전자가 저장될 때 수반되는 문턱 전압(threshold voltage)의 쉬프트(shift)를 이용하여 하나 이상의 데이터 비트를 저장할 수 있는 다중 스테이트 셀(multi-state cell)을 구현할 수 있다. In the nonvolatile semiconductor memory including a crystal device, a silicon nano-conventional silicon nano one or more data bits using a shift (shift) in threshold voltage (threshold voltage) involved when an electron is stored for each crystal that can be saved may implement a multi-state cell (multi-state cell).

전술한 종래의 불휘발성 반도체 장치에 있어서, 실리콘 리치 산화층은 미국 특허 제6,274,429호, 미국특허 제5,726,070호, 미국특허 제5,763,937호, 미국특허 제6,774,061호 및 미국특허 제6,458,722호 등에 개시되어 있는 바와 같이 실란(SiH 4 ) 가스와 아산화질소(N 2 O) 가스를 사용하는 저압 화학 기상 증착(LPCVD) 공정, 플라즈마-증대 화학 기상 증착(PECVD) 공정 또는 실리콘 주입(implantation) 공정과 같은 다양한 공정들을 통하여 형성될 수 있다. In the above-described conventional non-volatile semiconductor device, a silicon rich oxide layer, as disclosed U.S. Patent No. 6,274,429 No., U.S. Pat. No. 5.72607 million arc, U.S. Patent No. 5,763,937 No., U.S. Patent No. 6,774,061 and U.S. Patent No. 6,458,722 No. etc. through a variety of processes, such as increased chemical vapor deposition (PECVD) process or a silicon implantation (implantation) step-silane (SiH 4) gas and a nitrous oxide (N 2 O) low pressure chemical vapor deposition (LPCVD) process, a plasma using a gas It can be formed.

실란 가스 및 아산화질소 가스를 사용하는 저압 화학 기상 증착 공정으로 실리콘 리치 산화층을 형성할 경우, 실란 가스와 아산화질소 가스의 반응에 따라 실리콘-실리콘(Si-Si)의 결합들보다 실리콘-산소(Si-O)의 결합들이 형성될 확률이 더 높기 때문에 실리콘 리치 산화층의 실리콘 함량을 증가시키는데 한계가 있다. Silane gas and for forming a silicon-rich oxide layer by low pressure chemical vapor deposition process using a nitrous oxide gas, a silane gas and a nitrous oxide silicon according to the reaction of nitrogen gas coupled to than silicon of the silicon (Si-Si) - oxygen (Si since -O) a higher probability of being combined to form a there is a limit to increase the silicon content of the silicon-rich oxide layer.

또한, 고밀도 플라즈마 화학 기상 증착(HDP-CVD) 공정으로 패턴이 형성된 기판 상에 실리콘 리치 산화층을 형성할 경우, 플라즈마의 직진성에 의해 실리콘 리치 산화층의 단차 도포성(step coverage)이 매우 불량해질 뿐만 아니라 패턴의 측벽 및 저부에 증착되는 실리콘 리치 산화층 내의 실리콘 함량이 차이가 나는 문제가 발생된다. In the case of forming a silicon-rich oxide layer on a substrate having a pattern formed by a high density plasma chemical vapor deposition (HDP-CVD) process, as well as be very poor level difference coating characteristics (step coverage) of silicon-rich oxide layer by a plasma straightness the silicon content of the difference in the silicon is deposited on the side wall and the bottom of the pattern-rich oxide layer I is a problem.

한편, 산화층 내에 실리콘 이온들을 주입하여 실리콘 리치 산화층을 형성하는 방법에 있어서, 이온 주입에 의한 실리콘 리치 산화층의 손상으로 인하여 누설 전류가 발생하게 되며, 실리콘 리치 산화층 내의 실리콘 나노-크리스탈들의 밀도와 크기를 제어하는 것이 어렵다는 문제가 있다. On the other hand, in the method of forming a silicon-rich oxide layer by implanting silicon ions into the oxide layer, due to damage to the silicon-rich oxide layer by ion implantation, and the leakage current occurs, the silicon nano in the silicon-rich oxide layer - the density and size of crystal it is difficult to control the problem.

따라서, 본 발명의 일 목적은 원자층 증착 공정을 이용하여 높은 실리콘 함 량 및 우수한 단차 도포성을 갖는 실리콘 리치 나노-크리스탈 구조물의 형성 방법을 제공하는 것이다. Accordingly, one object of the present invention is silicon-rich silicon nano having a high amount, and also superior step coating property by using the atomic layer deposition process - to provide a method of forming a crystal structure.

본 발명의 다른 목적은, 원자층 증착 공정을 통하여 높은 실리콘 함량 및 우수한 단차 도포성을 갖는 실리콘 리치 나노-크리스탈 구조물을 전하 트랩핑 층으로 포함하는 불휘발성 반도체 장치의 제조 방법을 제공하는 것이다. It is another object of the present invention, by an atomic layer deposition process, a high silicon content and a silicon-rich nano having good step coating property - to provide a manufacturing method of the nonvolatile semiconductor apparatus including a crystal structure as a charge-trapping layer.

전술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 바람직한 실시예들에 따른 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법에 있어서, 대상체 상으로 제1 실리콘 화합물을 포함하는 제1 가스를 제공하여 상기 대상체 상에 실리콘 리치 화학 흡착층을 형성한다. In order to achieve one object of the present invention described above, silicon-rich nm using an atomic layer depositing step according to the preferred embodiment of the present invention in the method of forming a crystal structure, the comprising a first silicon compound onto the target object providing a first gas to form a silicon rich chemisorbed layer on the object. 상기 실리콘 리치 화학 흡착층 상으로 산소를 포함하는 제2 가스를 제공하여 상기 대상체 상에 실리콘 리치 절연층을 형성한 후, 상기 실리콘 리치 절연층 상으로 제2 실리콘 화합물을 포함하는 제3 가스를 제공하여 상기 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성한다. And then to provide a second gas containing oxygen into the silicon-rich chemisorbed layer to form a silicon rich insulating layer on the object, providing a third gas comprising a second silicon compound onto the silicon rich insulating layer the silicon nano-on said silicon rich insulating layer forms a crystal layer.

상기 제1 실리콘 화합물은 두 개의 실리콘 원자들을 포함할 수 있다. The first silicone compound may include two silicon atoms. 예를 들면, 상기 제1 실리콘 화합물은 헥사디클로로실란(HCD)을 포함할 수 있다. For example, the first silicone compound may include hexamethylene dichlorosilane (HCD). 상기 제2 가스는 아산화질소 가스 또는 산소 가스를 포함할 수 있다. The second gas may contain nitrous oxide gas or oxygen gas. 상기 제2 실리콘 화합물은 실리콘 및 수소를 포함할 수 있다. The second silicon compound may include silicon and hydrogen. 예를 들면, 상기 제2 실리콘 화합물은 실란을 포함할 수 있다. For example, the second silicone compounds can comprise a silane.

본 발명의 실시예들에 있어서, 상기 실리콘 리치 화학 흡착층을 형성하는 단 계 및 상기 실리콘 리치 절연층을 형성하는 단계를 반복적으로 수행하여 상기 실리콘 리치 절연층의 실리콘 함량을 조절할 수 있다. In embodiments of the present invention, it is possible to perform the step and the step of forming the silicon rich insulating layer for forming the silicon-rich chemical adsorption layer repeatedly control the silicon content of the silicon rich insulating layer. 또한, 상기 제3 가스의 유량을 조절하여 상기 실리콘 나노-크리스탈 층 내의 실리콘 나노-크리스탈들의 크기 및 밀도를 제어할 수 있다. In addition, the first the silicon nano by controlling the flow rate of the third gas-it is possible to control the size and density of crystal-silicon nano-crystals in the layer.

본 발명의 실시예들에 따르면, 상기 실리콘 리치 화학 흡착층을 형성하는 단계, 상기 실리콘 리치 절연층을 형성하는 단계 및 상기 실리콘 나노-크리스탈 층을 형성하는 단계를 반복적으로 수행함으로써, 상기 대상체 상에 복 수개의 실리콘 리치 절연층들 및 상기 실리콘 리치 절연층들 사이에 개재된 복수 개의 실리콘 나노-크리스탈 층들을 형성한다. According to embodiments of the invention, the method and the silicon nano for forming the silicon-rich chemical adsorption layer, and forming the silicon rich insulating layer by performing a step of forming a crystal layer repeatedly, onto the target object to form the crystal layer, the number of silicon rich insulating layer clothing and a plurality of nano-silicon interposed between the silicon rich insulating layer.

본 발명의 실시예들에 있어서, 상기 실리콘 나노-크리스탈 층을 형성하기 전에, 상기 실리콘 리치 절연층으로부터 원하지 않는 물질을 제거할 수 있다. In embodiments of the invention, the silicon nano-crystals before forming the layer, it is possible to remove the unwanted materials that are from the silicon rich insulating layer. 이 경우, 상기 실리콘 리치 절연층 상으로 수소를 포함하는 가스를 제공하여 상기 실리콘 리치 절연층으로부터 원하지 않는 물질을 제거할 수 있다. In this case, it is possible to provide a gas containing hydrogen into the silicon rich insulating layer to remove the unwanted material that is from the silicon rich insulating layer. 예를 들면, 상기 수소를 포함하는 가스는 암모니아 가스, 수소 가스 또는 중수소 가스를 포함할 수 있다. For example, a gas containing the hydrogen may comprise an ammonia gas, hydrogen gas or heavy hydrogen gas.

본 발명의 일 실시예에 있어서, 상기 실리콘 리치 나노-크리스탈 구조물을 열처리할 수 있다. In one embodiment of the present invention, the silicon-rich nano-crystal structure may be heat-treated. 예를 들면, 상기 실리콘 리치 나노-크리스탈 구조물을 질소를 포함하는 분위기 하의 약 800∼1,100℃ 정도의 온도에서 약 10∼90분 동안 열처리할 수 있다. For example, the silicon-rich nano-crystal structure may be heat-treated for about 10-90 minutes at a temperature of about 800~1,100 ℃ under an atmosphere containing nitrogen.

본 발명의 다른 실시예에 있어서, 상기 실리콘 리치 나노-크리스탈 구조물을 예비 산화시킬 수 있다. In another embodiment of the present invention, the silicon-rich nano-crystal structure may be pre-oxidized. 예를 들면, 상기 실리콘 리치 나노-크리스탈 구조물을 질소 및 산소를 포함하는 분위기 하에서 예비 산화시킬 수 있다. For example, the silicon-rich nano-crystal structure may be pre-oxidized in an atmosphere containing nitrogen and oxygen.

본 발명의 또 다른 실시예에 있어서, 상기 실리콘 리치 나노-크리스탈 구조물을 플래시 어닐링시킬 수 있다. In another embodiment of the invention, the silicon-rich nano-crystal structure may be a flash anneal. 예를 들면, 상기 실리콘 리치 나노-크리스탈 구조물은 상기 대상체를 약 20∼500℃ 정도의 온도로 유지시킨 상태에서 약 5∼20msec 동안 플래시 어닐링될 수 있다. For example, the silicon-rich nano-crystal structure may be a flash anneal for about 5~20msec, while it is holding the object to a temperature of about 20~500 ℃.

상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 바람직한 실시예들에 따른 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법에 있어서, 기판 상에 터널 유전층을 형성한 후, 상기 터널 유전층 상에 원자층 적층 공정을 통해 전하 트랩핑 구조물을 형성한다. In order to achieve the above described object of the present invention, a method of manufacturing a nonvolatile semiconductor device using the atomic layer depositing step, in accordance with a preferred embodiment of the present invention, after forming the tunnel dielectric layer on a substrate, the tunnel dielectric layer on through the atomic layer depositing step forms a charge trapping structure. 상기 전하 트랩 구조물 상에는 컨트롤 게이트가 형성된다. The charge trap structure the control gate is formed on. 상기 전하 트랩핑 구조물을 형성하는 단계에 있어서, 상기 터널 유전층 상으로 제1 실리콘 화합물을 포함하는 제1 가스를 제공하여 상기 터널 유전층 상에 실리콘 리치 화학 흡착층을 형성한 후, 상기 실리콘 리치 화학 흡착층 상으로 산소를 포함하는 제2 가스를 제공하여 상기 터널 유전층 상에 실리콘 리치 절연층을 형성한다. The charge-in step for forming the wrapping structure, the tunnel dielectric layer onto the first and then providing a first gas to one containing silicon compound to form a silicon rich chemisorbed layer on the tunnel dielectric layer, the silicon-rich chemisorption providing a second gas containing oxygen in the layer to form a silicon rich insulating layer on the tunnel dielectric layer. 이어서, 상기 실리콘 리치 절연층 상으로 제2 실리콘 화합물을 포함하는 제3 가스를 제공하여 상기 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성한다. Then, the silicon nano by providing a third gas to the silicon rich insulating layer including a second silicon compound onto the silicon rich insulating layer forms a crystal layer.

본 발명의 실시예들에 있어서, 상기 실리콘 리치 화학 흡착층을 형성하는 단계, 상기 실리콘 리치 절연층을 형성하는 단계 및 상기 실리콘 나노-크리스탈 층을 형성하는 단계를 반복적으로 수행하여, 상기 터널 유전층 상에 복 수개의 실리콘 리치 절연층들 및 상기 실리콘 리치 절연층들 사이에 개재된 복수 개의 실리콘 나노-크리스탈 층들을 포함하는 상기 전하 트랩핑 구조물을 형성할 수 있다. In embodiments of the present invention, the method and the silicon nano for forming the silicon-rich chemical adsorption layer, and forming the silicon rich insulating layer by performing a step of forming a crystal layer repeatedly, the tunnel dielectric layer onto a plurality of silicon nano interposed between the number of silicon rich insulating layer and the silicon rich insulating layer clothing - to form the charge trapping structure including a crystal layer.

본 발명의 일 실시예에 있어서, 상기 전하 트랩핑 구조물을 질소를 포함하는 분위기 하에서 열처리할 수 있다. In one embodiment of the present invention, the charge-trapping structure may be heat-treated in an atmosphere containing nitrogen. 본 발명의 다른 실시예에 따르면, 상기 전하 트랩핑 구조물을 질소 및 산소를 포함하는 분위기 하에서 예비 산화시킬 수 있다. In accordance with another embodiment of the invention, the charge-trapping structure may be pre-oxidized in an atmosphere containing nitrogen and oxygen. 본 발명의 또 다른 실시예에 있어서, 상기 전하 트랩핑 구조물을 플래시 어닐링시킬 수 있다. In another embodiment of the invention, the charge-trapping structure may be a flash anneal.

본 발명의 일 실시예에 따르면, 상기 전하 트랩핑 구조물과 상기 컨트롤 게이트 사이에 차단 유전층을 형성할 수 있다. According to one embodiment of the invention, it is possible to form the blocking dielectric layer between the charge trapping structure and the control gate. 예를 들면, 상기 차단 유전층은 실리콘 화합물 또는 금속 산화물을 사용하여 형성될 수 있다. For example, the blocking dielectric layer can be formed by using a silicone compound or a metal oxide.

본 발명에 따르면, 실리콘 함량의 변화 폭을 확장시킬 수 있는 가스들을 이용하는 원자층 증착 공정을 통하여 실리콘 리치 절연층들과 실리콘 리치 나노-크리스탈 층들을 포함하여 높은 실리콘 함량과 우수한 단차 도포성을 갖는 실리콘 리치 나노-크리스탈 구조물을 형성할 수 있다. According to the present invention, a silicon rich insulating layer and the silicon rich nano through the atomic layer deposition process using a gas which can expand the variation width of the silicon content-silicon having a high silicon content and good step coating property, including the crystal layer It can form a crystal structure - Rich nano. 또한, 이와 같은 실리콘 리치 나노-크리스탈 구조물을 전하 트랩핑 구조물로 포함하는 불휘발성 반도체 장치의 기록 동작 및 소거 동작의 속도를 향상시킬 수 있는 동시에 상기 불휘발성 반도체 장치의 데이터 보존력을 개선할 수 있다. Further, this silicon-rich nano-can improve the data retention of possible to improve the speed of the non-volatile semiconductor device, a write operation, and the erasing operation of the nonvolatile semiconductor device at the same time including a crystal structure as a charge-trapping structure.

이하, 본 발명에 따른 바람직한 실시예들에 따른 실리콘 리치 나노-크리스탈 구조물의 형성 방법 및 이를 이용한 불휘발성 반도체 장치의 제조 방법에 대하여 첨부된 도면을 참조하여 상세하게 설명하지만. Hereinafter, it preferred embodiments according to the nano-silicon rich in accordance with the present invention, but reference is made to the accompanying drawings for the method of forming a crystal structure and a method of manufacturing a nonvolatile semiconductor device using the same and will be described in detail. 본 발명이 하기의 실시예들에 제한 되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. Not limited to the embodiments of to the present invention, those skilled in the art will be able to implement the present invention may be made without departing from the scope of the present invention in various other forms. 첨부된 도면에 있어서, 대상체, 기판, 층(막), 영역, 패드, 패턴들 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. In the accompanying drawings, the object, substrate, layer (or film), region, pad, the dimensions of the pattern or structure is illustrating, on an enlarged scale than actual for clarity of the invention. 본 발명에 있어서, 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들이 대상체, 기판, 각 층(막), 영역, 전극, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 전극, 다른 패턴 또는 다른 구조물들이 대상체나 기판 상에 추가적으로 형성될 수 있다. In the present invention, each layer (or film), region, electrodes, pads, patterns or structures are "on" the target object, the substrate, of the respective layers (films), regions, electrodes, pads or patterns, "on top" or " when referred to as being formed on the bottom ", each layer (or film), region, electrodes, pads, patterns or structures to direct the substrate, each layer (or film), region, formed over the pad, or pattern, or means which is located below the or, another layer (or film), another region, another pad, the other electrode, other pattern or other structures can be formed additionally on the object or substrate. 또한, 물질, 가스, 화합물, 층(막), 영역, 패드, 전극, 패턴 또는 구조물들이 "제1", "제2", "예비", "하부" 및/또는 "상부"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 물질, 가스, 화합물, 층(막), 영역, 전극, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. Further, when material, gas and compounds, layer (or film), region, pad, electrode pattern, or a structure is referred to as "first", "second", "Spare", "lower" and / or "top" , not intended to limit of these members is to simply to distinguish the respective material, the gas, the compound, the layer (or film), region, electrodes, pads, patterns or structures. 따라서 "제1", "제2", "예비", "하부" 및/또는 "상부"는 각 물질, 가스, 화합물, 층(막), 영역, 전극, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다. Therefore, with respect to the "first", "second", "Spare", "lower" and / or "top" are each material gas, the compound, the layer (or film), region, electrodes, pads, patterns or structures, each Alternatively, or it may be used as a commutative.

실리콘 리치 나노-크리스탈 구조물 Rich silicon nano-crystal structure

도 1은 본 발명의 실시예들에 따른 실리콘 리치 나노-크리스탈 구조물을 설명하기 위한 단면도이다. 1 is a silicon-rich nano in accordance with embodiments of the present invention is a cross-sectional view for explaining the crystal structure.

도 1을 참조하면, 본 발명에 따른 실리콘 리치 나노-크리스탈 구조물(50)은 복수 개의 실리콘 리치(silicon rich) 절연층들(15, 25, 35)과 복수 개의 실리콘 나노-크리스탈(silicon nano-crystal) 층들(20, 30)이 대상체(10) 상에 서로 교대로 반복적으로 적층된 구조를 가진다. 1, the silicon-rich nano according to the invention crystal structure 50 is a plurality of silicon-rich (silicon rich) insulating layers (15, 25, 35) and a plurality of silicon nano-crystals (silicon nano-crystal ) layers (20, 30) are repeatedly stacked to have an alternately structure on a target object (10).

대상체(10)는 실리콘 웨이퍼 또는 SOI(Silicon-On-Insulator) 기판과 같은 반도체 기판이나 금속 산화물 단결정 기판 등을 포함한다. The object 10 comprises a semiconductor substrate or a metal oxide single crystal substrate such as a silicon wafer or a SOI (Silicon-On-Insulator) substrate. 본 발명의 일 실시예에 따르면, 대상체(10)와 절연 구조물(50) 사이에는 도전층 및/또는 추가적인 절연층이 개재될 수 있다. According to one embodiment of the invention, between the object 10 and the insulating structure 50 may be interposed a conductive layer and / or an additional insulation layer.

본 발명의 일 실시예에 있어서, 실리콘 리치 절연층들(15, 25, 35)은 실리콘 리치 실리콘 산화층(silicon rich silicon oxide layer)들에 해당되며, 실리콘 나노-크리스탈 층들(20, 30)은 나노-크리스탈 실리콘 산화층(nano-crystalline silicon oxide layer)에 해당된다. In one embodiment of the present invention, a silicon rich insulating layers (15, 25, 35) is silicon-rich silicon oxide layer corresponds to the (silicon rich silicon oxide layer), a silicon nano-crystal layers (20, 30) is nano - corresponds to the crystal silicon oxide layer (nano-crystalline silicon oxide layer). 본 발명의 다른 실시예에 따르면, 실리콘 리치 절연층들(15, 25, 35)은 각기 실리콘 리치 실리콘 산질화층(silicon rich silicon oxynitride layer)들에 해당되며, 실리콘 나노-크리스탈 층들(20, 30)은 각기 나노-크리스탈 실리콘 산질화층(nano-crystalline silicon oxynitride layer)에 해당된다. In accordance with another embodiment of the invention, the silicon rich insulating layers (15, 25, 35) are each a silicon rich silicon oxynitride layer (silicon rich silicon oxynitride layer) to be equivalent to, silicon nano-crystal layers (20, 30, ) are each nano-crystal is available for the silicon oxynitride layer (nano-crystalline silicon oxynitride layer).

본 발명의 일 실시예에 따르면, 실리콘 리치 절연층들(15, 25, 35)은 각기 두 개의 실리콘 원자들을 함유하는 제1 실리콘 화합물을 포함하는 제1 가스와 산소(O)를 포함하는 제2 가스를 사용하는 원자층 적층 공정을 통하여 형성된다. The second comprising the first gas and the oxygen (O), including a first silicon compound, according to one embodiment of the present invention, which contains a silicon rich insulating layers (15, 25, 35) are each of two silicon atoms, It is formed by the atomic layer depositing step using a gas. 예를 들면, 상기 제1 가스는 헥사클로로디실란[hexachlorodisilane(Si 2 Cl 6 ); For example, the first gas is hexachlorodisilane [hexachlorodisilane (Si 2 Cl 6) ; HCD] 가스를 포함하며, 상기 제2 가스는 아산화질소(N 2 O) 가스 또는 산소(O 2 ) 가스를 포함한다. HCD] comprises a gas, the second gas comprises nitrous oxide (N 2 O) gas, or oxygen (O 2) gas. 이 경우, 실리콘 리치 절연층들(15, 25, 35)은 각기 실리콘 리치 실리콘 산화층들에 해당된다. In this case, the silicon rich insulating layer (15, 25, 35) are respectively corresponding to the silicon-rich silicon oxide layer. 또한, 실리콘 나노-크리스탈 층들(20, 30)은 각기 제2 실리콘 화합물 을 포함하는 제3 가스를 사용하는 원자층 적층 공정을 통하여 형성된다. Further, the silicon nano-crystal layers (20, 30) are formed respectively by the atomic layer depositing process using a third gas comprising a second silicon compound. 예를 들면, 상기 제3 가스는 실란(SiH 4 ) 가스를 포함한다. For example, the third gas comprises silane (SiH 4) gas. 이 때, 실리콘 나노-크리스탈 층들(20, 30)은 각기 나노-크리스탈 실리콘 산화층들에 해당된다. At this time, the silicon nano-crystal layers (20, 30) are each nano-crystal silicon is that the oxide layer.

본 발명의 다른 실시예에 따르면, 실리콘 리치 절연층들(15, 25, 35)은 각기 두 개의 실리콘 원자들을 함유하는 제1 실리콘 화합물을 포함하는 제1 가스, 산소(O)를 포함하는 제2 가스 그리고 수소(H)를 포함하는 제3 가스를 사용하는 원자층 적층 공정을 통하여 형성된다. The second including a first gas, an oxygen (O), including a first silicon compound, according to another embodiment of the invention, which contains a silicon rich insulating layers (15, 25, 35) are each of two silicon atoms, It is formed through the gas and atomic layer depositing step using a third gas including hydrogen (H). 예를 들면, 상기 제1 가스는 헥사클로로디실란(HCD) 가스를 포함하고, 상기 제2 가스는 아산화질소 가스 또는 산소 가스를 포함하며, 상기 제3 가스는 암모니아(NH 3 ) 가스, 수소(H 2 ) 가스 또는 중수소(D2) 가스를 포함한다. For example, the first gas is hexachlorodisilane (HCD) contains a gas, and wherein the second gas comprises nitrous oxide gas, or oxygen gas, the third gas comprises ammonia (NH 3) gas, hydrogen ( H 2) and a gas or deuterium (D2) gas. 이 때, 실리콘 리치 절연층들(15, 25, 35)은 각기 실리콘 리치 실리콘 산질화층들에 해당된다. At this time, the silicon rich insulating layers (15, 25, 35) are respectively corresponding to the silicon-rich silicon oxynitride layer. 또한, 실리콘 나노-크리스탈 층들(20, 30)은 각기 제2 실리콘 화합물을 포함하는 제4 가스를 사용하는 원자층 적층 공정을 통하여 형성된다. Further, the silicon nano-crystal layers (20, 30) are respectively formed through the fourth atomic layer depositing step using a gas comprising a second silicon compound. 이 경우, 실리콘 나노-크리스탈 층들(20, 30)은 각기 나노-크리스탈 실리콘 산질화층들에 해당된다. In this case, the silicon nano-crystal layers (20, 30) are each nano-crystal silicon is that the oxynitride layer.

원자층 증착(ALD) 공정에 있어서, 기판과 같은 대상체 상에 반응성 전구체들 을 화학적으로 흡착(chemisorption)시켜 반응성 전구체들의 단일층(mono-layer)을 형성하게 된다. In atomic layer deposition (ALD) process, by adsorption (chemisorption) with a reactive precursor to the chemical on the target object such as a substrate to form a single layer (mono-layer) of the reactive precursor. 즉, 각 반응성 전구체들의 공급을 불활성 가스 퍼지에 의해 분리시키면서 상기 반응성 전구체들을 챔버 내에 위치하는 대상체 상으로 교대로 공급하여 상기 대상체 상에 반응성 전구체들의 단일층을 형성한다. That is, while separated by the supply of the respective reactive precursor in an inert gas purge to alternately supplied to the target object onto which is located the said reactive precursor into the chamber to form a monolayer of reactive precursor on the target object. 각 반응성 전구체들의 공급에 따라 상기 대상체 상에 이전에 증착된 단일층에 대해 새로운 단일층을 추가적으로 형성함으로써, 요구되는 두께를 가지는 균일한 층을 형성한다. By in accordance with the supply of the respective reactive precursor to form additional new single layer for the single layer deposited previously on the target object, thereby forming a uniform layer having a thickness required. 이러한 원자층 증착 공정의 사이클을 반복적으로 수행하여 대상체 상에 원하는 두께를 가지는 절연층을 형성할 수 있다. To perform such cycle of atomic layer deposition process repeated to form an insulating layer having a desired thickness on a target object.

하나의 실리콘 원자를 포함하는 실리콘 화합물인 실란(SiH 4 ) 가스를 사용하는 원자층 적층 공정을 통하여 형성되는 종래의 실리콘 산화층에 있어서, 실리콘과 산소 사이의 원자 비율은 약 1.0:1.95 정도이다. In a conventional silicon oxide film being formed by a single silicon silicon compound is silane (SiH 4) atomic layer depositing step using a gas which includes the atom, the atomic ratio between silicon and oxygen is from about 1.0: 1.95 degree. 이에 비하여, 두 개의 실리콘 원자들을 포함하는 실리콘 화합물인 헥사클로로디실란(HCD) 가스를 사용하는 원자층 적층 공정을 통하여 실리콘 리치 절연층들(15, 25, 35)을 형성할 경우, 실리콘 리치 절연층들(15, 25, 35) 내의 실리콘과 산소 사이의 원자 비율은 약 1.0:1.8 정도가 된다. In contrast, the case of forming the two silicon rich insulating layer via a silicon compound, hexachlorodisilane (HCD), atomic layer depositing step using a gas containing silicon atoms (15, 25, 35), silicon rich insulating the atomic ratio between silicon and oxygen in the layers (15, 25, 35) is about 1.0: 1.8 is a degree. 따라서 본 발명에 따른 실리콘 리치 절연층들(15, 25, 35)은 종래의 실리콘 산화층에 비하여 높은 실리콘 함량을 가진다. Accordingly the present invention a silicon rich insulating layer according to (15, 25, 35) has a higher silicon content than the conventional silicon oxide layers.

도 2는 종래의 실리콘 산화층을 형성하기 위한 실리콘 화합물인 실란의 화학 구조를 나타내는 모식도이며, 도 3은 본 발명에 따른 실리콘 리치 절연층들(15, 25, 35)을 형성하기 위한 실리콘 화합물인 헥사클로로디실란(HCD)의 화학 구조를 설명하기 위한 모식도이다. 2 is a schematic diagram showing the chemical structure of the silane silicon compound for forming the conventional silicon oxide layer, Figure 3 is a silicon compound of hexahydro for forming a silicon to rich insulating layer (15, 25, 35) according to the invention a model diagram for illustrating the chemical structure of the di-chloro-silane (HCD).

도 2 및 도 3을 참조하면, 실란 가스를 사용하는 원자층 증착 공정을 수행할 경우에는 기판과 같은 대상체의 표면에 -SiH 3 가 흡착된다. 2 and 3, a case to perform an atomic layer deposition process using a silane gas, the -SiH 3 is adsorbed on the surface of the target object such as a substrate. 그러나 헥사클로로디실란(HCD) 가스를 사용하는 원자층 증착 공정을 수행할 경우에는 대상체의 표면에 -Si 2 Cl 4 또는 -Si 2 Cl 5 가 흡착된다. However, to perform an atomic layer deposition process using hexachlorodisilane (HCD), the gas -Si 2 Cl 4 or -Si 2 Cl 5 is adsorbed to the surface of the object. 구체적으로는, 실란 가스를 이용하는 원자층 적층 공정을 수행하면 대상체의 표면에 하나의 실리콘 원자를 포함하는 실리콘 화합물이 흡착되어 화학 흡착층을 형성한다. Specifically, when performing the atomic layer depositing step using a silane gas is a silicon compound containing a silicon atom to the surface of the object to form an adsorbed chemical adsorption layer. 이에 비하여, 헥사클로로디실란(HCD) 가스를 이용하는 원자층 적층 공정을 수행하게 되면 대상체 표면에 두 개의 실리콘 원자들을 포함하는 실리콘 화합물이 흡착되어 실리콘 리치 화학 흡착층(silicon rich chemisorption layer)을 형성하게 된다. The other hand, is when the hexachlorodisilane (HCD) to perform atomic layer depositing step using a gas adsorbing a silicon compound containing two silicon atoms in the target object surface to form a silicon rich chemisorbed layer (silicon rich chemisorption layer) do. 이에 따라, 헥사클로로디실란(HCD) 가스를 사용하여 형성된 실리콘 리치 화학 흡착층 내의 실리콘 함량이 실란 가스를 사용하여 형성된 화학 흡착층에 비하여 높아진다. Accordingly, hexachlorodisilane (HCD) of silicon content in the silicon-rich chemisorption formed using the gas layer is higher than the chemical adsorption layer formed by using a silane gas.

본 발명의 일 실시예에 있어서, 상기 대상체 상에 형성된 높은 실리콘 함량을 갖는 실리콘 리치 화학 흡착층 상으로 산소를 포함하는 제2 가스를 공급할 경우, 상기 실리콘 리치 화학 흡착층과 제2 가스가 반응하여 상기 대상체 상에 단일 실리콘 리치 실리콘 산화층과 같은 단일 실리콘 리치 절연층이 형성된다. In one embodiment of the present invention, when supplying a second gas containing oxygen, the silicon-rich chemical adsorption layer and the second gas to react with the silicon-rich chemical adsorption layer having a high silicon content is formed on said object, two days a silicon rich insulating layer such as a single silicon-rich silicon oxide layer is formed on the target object.

본 발명의 다른 실시예에 따르면, 상기 대상체 상에 형성된 실리콘 리치 화학 흡착층 상으로 산소를 포함하는 제2 가스 및 수소를 포함하는 제3 가스를 순차적으로 공급할 경우, 상기 실리콘 리치 화학 흡착층과 제2 가스가 반응하여 상기 대상체 상에 단일 실리콘 리치 실리콘 산질화층과 같은 단일 실리콘 리치 절연층이 형성되는 한편 상기 단일 실리콘 리치 절연층으로부터 염소(Cl)와 같은 원하지 않는 성분이 제거된다. In accordance with another embodiment of the present invention, when supplying a third gas containing the second gas and a hydrogen containing oxygen into the silicon-rich chemical adsorption layer formed on the target object in sequential order, wherein the silicon-rich chemical adsorption layer and the the second reaction gas to the object onto a single silicon-rich silicon oxynitride layer and the silicon rich single hand that the insulating layer is formed in the single silicon rich unwanted components such as chlorine (Cl) from the insulating layer, such is removed.

실란 가스를 사용하여 형성되는 종래의 단일 실리콘 산화층에 있어서는 인접한 실리콘 원자들끼리는 산소 원자를 중심으로 서로 결합하게 된다. In the conventional single silicon oxide layer formed using a silane gas with each other the adjacent silicon atom is bonded to each other around the oxygen atoms. 이에 비하여, 헥사클로로디실란(HCD) 가스 및 산소를 포함하는 제2 가스를 사용하거나 수소를 포함하는 제3 가스를 추가적으로 사용하여 형성되는 단일 실리콘 리치 절연층에 있어서, 인접하는 실리콘 원자들끼리 서로 직접 결합되기 때문에 단일 실리콘 리치 절연층 내에 실리콘-실리콘(Si-Si) 결합들이 생성된다. In contrast, in the hexachlorodisilane (HCD) single silicon rich insulating formed using a second gas containing gas and oxygen or by using additionally a third gas including hydrogen layer, to each other, the adjacent silicon atom to to silicon (Si-Si) bond is produced - on a single silicon-rich silicon insulating layer, since a direct bond. 즉, 헥사클로로디실란(HCD) 가스를 사용하여 형성된 실리콘 리치 절연층은 실란 가스를 사용하여 형성된 실리콘 산화층에 비해 높은 실리콘 함량을 가진다. That is, hexachloro-silicon rich insulating layer formed by using disilane (HCD) gas has a higher silicon content than the silicon oxide layer formed using a silane gas. 결국, 헥사클로로디실란(HCD) 가스 및 제2 가스를 사용하거나 제3 가스를 추가적으로 사용하는 원자층 적층 공정을 수행하여 높은 실리콘 함량을 가지는 실리콘 리치 절연층들(15, 25, 35)을 형성할 수 있다. In the end, forms the hexachlorodisilane (HCD) of gas and the second gas to the user or a third gas for further performing the atomic layer depositing step using the silicon-rich insulation having a high silicon content layer (15, 25, 35) can do.

본 발명의 일 실시예에 따르면, 대상체(10) 상에 요구되는 두께 및 실리콘 함량을 갖는 실리콘 리치 절연층들(15, 25, 35)을 형성하기 위하여, 각 실리콘 리치 절연층들(15, 25, 35)을 형성하기 위한 원자층 적층 공정의 사이클을 반복적으로 수행할 수 있다. According to one embodiment of the invention, in order to form a silicon rich insulating layer that has a thickness and the silicon content is required for the target object (10) (15, 25, 35), each of the silicon rich insulating layer (15, 25, , 35) may perform a cycle of an atomic layer depositing step repeated to form.

다시 도 1을 참조하면, 실리콘 나노-크리스탈 층들(20, 30)은 각기 실리콘 리치 절연층들(15, 25, 35) 사이에 제2 실리콘 화합물을 포함하는 제3 가스를 사용 하는 원자층 적층 공정을 통하여 형성된다. Re 1, a silicon nano-crystal layers (20, 30) are each a silicon rich insulating layer the atomic layer depositing step using a third gases comprising a second silicon compound between (15, 25, 35) It is formed through.

본 발명에 따르면, 단일 실리콘 리치 절연층(15)을 형성하기 위한 원자층 적층 공정의 하나의 사이클을 수행한 다음, 실리콘 및 수소를 함유하는 제2 실리콘 화합물을 포함하는 가스를 사용하는 원자층 적층 공정의 다른 하나의 사이클을 수행함으로써, 단일 실리콘 리치 절연층(15)의 일부를 단일 실리콘 나노-크리스탈 층(20)으로 변화시킨다. According to the invention, the single silicon rich insulating layer 15 by performing one cycle of an atomic layer depositing step for forming the next atomic layer using a gas comprising a second silicon compound containing silicon and hydrogen laminate by performing another cycle of the process, a portion of the single silicon rich insulating layer 15, a single silicon nano-crystal layer is changed by 20. 즉, 실리콘 리치 절연층(15) 상으로 상기 실리콘을 포함하는 가스를 공급하면, 실리콘이 단일 실리콘 리치 절연층(15)과 반응하여 단일 실리콘 리치 절연층(15) 상에 단일 실리콘 나노-크리스탈 층(20)이 형성된다. That is, the silicon rich insulating layer 15 by supplying a gas containing the silicon onto, silicon single silicon rich insulating layer 15 reacts with the single silicon nano on a single silicon rich insulating layer 15 - crystal layer the 20 is formed. 이와 동시에, 상기 실리콘 및 수소를 포함하는 가스에 포함된 수소가 단일 실리콘 리치 절연층(15)으로부터 염소(Cl)와 같은 원하지 않는 성분을 제거한다. At the same time, and the hydrogen contained in the gas containing the silicon and hydrogen to remove the unwanted components such as chlorine (Cl) from a single silicon rich insulating layer 15.

전술한 공정들과 마찬가지로, 단일 실리콘 나노-크리스탈 층(20) 상에 다시 단일 실리콘 리치 절연층(25)을 형성한 다음, 단일 실리콘 리치 절연층(25)의 일부를 다시 단일 실리콘 나노-크리스탈 층(30)으로 변화시킨다. Like the above-described process, a single silicon nano-crystal layer 20 again forms a single silicon rich insulating layer 25 on the next, a single silicon-rich single silicon nano a portion of the insulating layer 25 to back-crystal layer It is changed to 30. 이러한 공정들을 반복적으로 수행함으로써, 대상체(10) 상에 복수 개의 실리콘 리치 절연층들(15, 25, 35)과 복수 개의 실리콘 나노-크리스탈 층들(20, 30)을 포함하는 실리콘 리치 나노-크리스탈 구조물(50)을 형성한다. By performing these processes repeatedly, the target object 10 on a plurality of silicon rich insulating layer (15, 25, 35) and a plurality of silicon nano-silicon film including the crystal layers (20, 30) rich nano-crystal structure to form (50).

본 발명에 있어서, 실리콘 리치 나노-크리스탈 구조물(50)이 높은 실리콘 함량을 갖는 실리콘 리치 절연층들(15, 25, 35) 사이에 실리콘 나노-크리스탈 층들(20, 30)이 개재된 구조를 가지기 때문에, 실리콘 리치 나노-크리스탈 구조물(50) 내의 실리콘 함량을 크게 증가시킬 수 있다. In the present invention, the silicon-rich nano-crystal structure 50 is of silicon rich insulating layer having a high silicon content (15, 25, 35) in the silicon nano-between-crystal layers (20, 30) gajigi a structure interposed Accordingly, the silicon rich nano-can significantly increase the silicon content in the crystal structure 50.

또한, 원자층 적층 공정의 사이클들의 반복 회수를 조절하여 실리콘 리치 절연층들(15, 25, 35)의 두께를 조절하거나 실리콘 나노-크리스탈 층들(20, 30) 내의 실리콘 나노-크리스탈들의 크기 및 밀도를 조절함으로써, 실리콘 리치 나노-크리스탈 구조물(50) 내의 실리콘 함량의 변화의 폭을 보다 증가시킬 수 있는 동시에 우수한 단차 도포성 및 향상된 두께 균일도(thickness uniformity)를 갖는 실리콘 리치 나노-크리스탈 구조물(50)을 형성할 수 있다. Further, by adjusting the repetition number of cycles silicon rich insulating layers (15, 25, 35) controlling the thickness or silicon nano the atomic layer depositing step-silicon nano in the crystal layers 20,30-crystal size and density of the by adjusting, silicon rich nano-silicon rich nano having a superior step coating property and an improved thickness uniformity (thickness uniformity), the width of variation of the silicon content in the crystal structure 50 at the same time to increase more-crystal structure 50 a it can be formed.

실리콘 리치 나노-크리스탈 구조물의 형성 방법 Method of forming a crystal structure-rich silicon nano

도 4는 본 발명의 실시예들에 따라 원자층 증착 공정을 이용하여 실리콘 리치 나노-크리스탈 구조물을 형성하는 방법을 설명하기 위한 공정 흐름도이다. 4 is a silicon-rich nm using an atomic layer deposition process in accordance with embodiments of the present invention is a process flowchart illustrating a method of forming a crystal structure.

도 4를 참조하면, 반도체 기판 또는 금속 산화물 단결정 기판과 같은 대상체를 원자층 증착 장비의 반응 챔버 내에 로딩시킨다(단계 S100). Referring to Figure 4, the loading of the target object such as a semiconductor substrate or a metal oxide single crystal substrate in a reaction chamber of an atomic layer deposition apparatus (step S100). 상기 반응 챔버 내의 온도는 약 600∼650℃ 정도로 유지된다. Temperature in the reaction chamber is maintained as about 600~650 ℃. 예를 들면, 상기 반응 챔버의 내부 온도는 약 630℃ 정도가 된다. For example, the internal temperature of the reaction chamber is approximately 630 ℃. 이에 따라, 상기 반응 챔버 내에 위치하는 상기 대상체도 실질적으로 약 600∼650℃ 정도의 온도를 가진다. In this way, a substantially even the target object which is located in the reaction chamber has a temperature of about 600~650 ℃.

상기 반응 챔버 내에 위치하는 상기 대상체 상으로 제1 반응성 전구체(reactive precursor)로서 제1 가스를 공급하여 상기 대상체 상에 실리콘 리치 화학 흡착층을 형성한다(단계 S110). And the second as the first reactive precursor (reactive precursor) supplying a first gas to the target object onto which is located in the reaction chamber to form a silicon rich chemisorbed layer on the target object (step S110). 상기 제1 가스는 적어도 두 개의 실리콘 원자들을 갖는 제1 실리콘 화합물을 포함한다. And wherein the first gas comprises a first silicone compound having at least two silicon atoms. 예를 들면, 상기 제1 반응성 전구체로서 상기 제1 가스는 헥사디클로로실란(HCD) 가스를 포함한다. For example, the first gas is dichlorosilane hexa (HCD) contains a gas as the first reactive precursor.

상기 대상체 상으로 헥사디클로로실란(HCD) 가스를 포함하는 상기 제1 가스가 제공되면, 상기 제1 가스의 제1 부분은 상기 대상체에 화학적으로 흡착되어 상기 대상체 상에 상기 실리콘 리치 화학 흡착층이 형성된다. When the first gas is provided comprising a hexahydro dichlorosilane (HCD) gas onto the target object, the first part is a silicon-rich chemical adsorption layer onto the target object formed by chemical adsorption to the target object of the first gas do. 한편, 상기 제1 가스의 제2 부분은 상기 대상체 또는 상기 실리콘 리치 화학 흡착층에 물리적으로 흡착되거나 상기 반응 챔버 내에 잔류한다. On the other hand, a second portion of the first gas is either physically adsorbed to the target object or the silicon-rich chemical adsorption layer remains in the reaction chamber. 이와 같이 물리 흡착되거나 잔류하는 제1 가스의 제2 부분은 상기 대상체 상에 형성된 실리콘 리치 화학 흡착층의 순도를 감소시키는 불순물 또는 오염 물질로 작용하게 된다. Thus, the second portion of the first gas to the physical adsorption or residue is to act as an impurity or contaminant which reduces the purity of the silicon-rich chemical adsorption layer formed on the target object.

상기 실리콘 리치 화학 흡착층, 상기 대상체 및 상기 반응 챔버로부터 잔류하는 상기 제1 가스의 제2 부분을 제거한다(단계 S120). It removes a second portion of the first gas to the silicon-rich residual chemical adsorption layer, from the target object and the reaction chamber (Step S120). 본 발명의 일 실시예에 따르면, 제1 펌핑 공정을 통하여 상기 반응 챔버로부터 상기 제1 가스의 제2 부분을 제거할 수 있다. According to one embodiment of the invention, it is possible to remove a second portion of the first gas from the reaction chamber through the first pumping process. 예를 들면, 상기 반응 챔버 내의 압력이 약 1.0Torr 이하가 되게 상기 반응 챔버를 펌핑함으로써, 헥사디클로로실란(HCD) 가스를 포함하는 제1 가스의 제2 부분을 제거할 수 있다. For example, it can be the pressure in the reaction chamber to be about 1.0Torr or less by pumping the reaction chamber, and removing a second portion of the first gas containing dichlorosilane hexa (HCD) gas. 본 발명의 다른 실시예에 있어서, 상기 반응 챔버를 제1 퍼지 가스로 퍼지하는 제1 퍼지 공정을 통하여 상기 제1 가스의 제2 부분을 제거할 수 있다. In another embodiment of the present invention, it is possible to remove a second portion of the first gas through the first purge step of purging the reaction chamber to the first purge gas. 예를 들면, 상기 제1 퍼지 가스는 아르곤(Ar) 가스, 헬륨(He) 가스 또는 질소(N 2 ) 가스 등의 불활성 가스를 포함한다. For example, the first purge gas comprises an inert gas such as argon (Ar) gas, helium (He) gas or nitrogen (N 2) gas. 본 발명의 또 다른 실시예에 있어서, 상기 제1 펌핑 공정과 상기 제1 퍼지 공정을 동시에 수행하여 헥사디클로로실란(HCD) 가스를 포함하는 제1 가스의 제2 부분을 상기 반응 챔버로부터 제거할 수 있다. In another embodiment of the invention, can remove the second portion of the first gas by performing the first pumping step and the first purge process at the same time include hexamethylene dichlorosilane (HCD) gas from the reaction chamber have.

상기 실리콘 리치 화학 흡착층 상으로 제2 반응성 전구체로서 제2 가스를 공급하여 상기 대상체 상에 실리콘 리치 절연층을 형성한다(단계 S130). And the second feed gas as a second reactive precursor into the silicon-rich chemical adsorption layer forming a silicon rich insulating layer on the target object (step S130). 상기 제2 반응성 전구체로서 상기 제2 가스는 산소를 포함한다. As the second reactive precursor and the second gas comprises oxygen. 예를 들면, 상기 제2 가스는 아산화질소 가스 또는 산소 가스를 포함한다. For example, the second gas comprises nitrous oxide gas or oxygen gas. 이 경우, 상기 실리콘 리치 절연층은 실리콘 리치 실리콘 산화층에 해당된다. In this case, the silicon rich insulating layer is available for the silicon-rich silicon oxide layer.

상기 대상체 상에 형성된 실리콘 리치 화학 흡착층 상으로 상기 제2 가스를 공급하면, 상기 실리콘 리치 화학 흡착층과 상기 제2 가스에 포함된 산소가 화학적으로 반응함으로써, 상기 대상체 상에는 높은 실리콘 함량을 가지는 동시에 우수한 단차 도포성을 가지는 단일 실리콘 리치 절연층이 형성된다. By reaction by supplying the second gas into the silicon-rich chemical adsorption layer formed on the target object, the oxygen contained in the silicon-rich chemical adsorption layer and the second gas to the chemical, at the same time having a high silicon content is formed on the target object two days a silicon rich insulating layer having a superior step coating property is formed.

상기 대상체 상에 실리콘 리치 절연층을 형성한 다음, 상기 반응 챔버 내에 잔류하는 반응하지 않은 제2 가스를 상기 반응 챔버로부터 제거한다(S140). Forming a silicon rich insulating layer on the target object and then remove the second gas remaining unreacted in the reaction chamber from the reaction chamber (S140). 본 발명의 일 실시예에 있어서, 상기 제2 펌핑 공정을 이용하여 상기 반응 챔버 내에 잔류하는 제2 가스를 제거할 수 있다. In one embodiment of the present invention, wherein it is possible to remove the second gas remaining in the reaction chamber using the second pumping process. 예를 들면, 상기 반응 챔버 내의 압력이 약 1.0Torr 이하가 되도록 상기 반응 챔버를 펌핑하여 반응하지 않은 제2 가스를 제거할 수 있다. For example, it is possible to remove the second gas non-reactive to pump the reaction chamber, the pressure in the reaction chamber such that less than about 1.0Torr. 본 발명의 다른 실시예에 따르면, 제2 퍼지 가스를 사용하는 제2 퍼지 공정을 이용하여 상기 반응 챔버로부터 잔류하는 제2 가스를 제거할 수 있다. In accordance with another embodiment of the invention, it is possible using the second purge process using a second purge gas to remove the second residual gas from the reaction chamber. 예를 들면, 상기 제2 퍼지 가스는 아르곤 가스, 헬륨 가스 또는 질소 가스 등의 불활성 가스를 포함한다. For example, the second purge gas comprises an inert gas such as argon gas, helium gas or nitrogen gas. 본 발명의 또 다른 실시예에 따르면, 상기 제2 펌핑 공정과 상기 제2 퍼지 공정을 동시에 수행하여 반응하지 않은 제2 가스를 상기 반응 챔버로부터 제거할 수 있다. According to a further embodiment of the present invention, wherein it is possible to remove the second gas unreacted 2 performs the pumping step and the second purge step at the same time from the reaction chamber.

다시 도 4를 참조하면, 상기 제1 가스를 공급하는 단계(S110), 상기 잔류하는 제1 가스를 제거하는 단계(S120), 상기 제2 가스를 공급하는 단계(S130) 및 상기 잔류하는 제2 가스를 제거하는 단계(S140)로 이루어진 원자층 적층 공정의 제1 사이클(I)을 적어도 1회 이상 반복적으로 수행하여 상기 실리콘 리치 절연층 내의 실리콘 함량을 조절한다. Referring again to Figure 4, the second to the first gas phase (S110), the step of removing a first gas to the remaining (S120), step (S130) of supplying the second gas that supplies and the remaining performing a first cycle (I) of the atomic layer depositing step consisting of a step (S140) of removing the gas at least once or more repeated to adjust the content of silicon in the silicon rich insulating layer. 즉, 상기 제1 사이클(I)의 반복 회수를 조절하여 상기 실리콘 리치 절연층의 실리콘 리치도(richness)를 조절한다. That is, by controlling the number of repetitions of the first cycle (I) regulate the silicon rich Figure (richness) of the silicon rich insulating layer.

상기 제1 사이클(I)의 반복 회수가 작을 경우, 상기 실리콘 리치 절연층 내의 실리콘 함량이 너무 높아지기 때문에 상기 실리콘 리치 절연층이 전기적 절연층으로서의 기능을 상실할 수 있다. If smaller the number of iterations of the first cycle (I), the silicon content in the silicon rich insulating layer has a silicon rich insulating layer because of too high to lose a function as an electrically insulating layer. 이에 따라, 상기 제1 사이클(I)의 반복 회수를 조절하여 상기 실리콘 리치 절연층 내의 실리콘 함량을 적절하게 유지한다. Accordingly, by adjusting the repetition number of the first cycle (I) retains the silicon content in the silicon rich insulating layer, as appropriate. 예를 들면, 상기 제1 사이클(I)을 5회 내지 10회 정도 반복적으로 수행하여 상기 대상체 상에 적절한 실리콘 함량을 갖는 실리콘 리치 절연층을 형성한다. For example, the formation of the first cycle, the silicon rich insulating layer by performing the (I) to about 5 times to 10 times repeatedly with an appropriate silicon content on the target object.

원자층 적층 공정의 상기 제1 사이클(I)을 반복적으로 수행한 다음, 상기 반응 챔버 내부에 제3 반응성 전구체로서 실리콘 및 수소를 함유하는 제2 실리콘 화합물을 포함하는 제3 가스를 공급하여 상기 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성한다(단계 S150). Performing a first cycle (I) of an atom layer stacking process repeatedly, then the reaction third reactive precursor supplies a third gas comprising a second silicon compound containing silicon and hydrogen, the silicone as the internal chamber to form a crystal layer (step S150) - on the silicon nano-rich insulating layer. 예를 들면, 상기 제3 가스를 실란 가스를 포함한다. Include, for example, silane gas, the third gas. 상기 제3 가스가 상기 실리콘 리치 절연층 상으로 공급되면, 상기 실리콘 리치 절연층과 상기 제3 가스가 반응함으로써, 상기 실리콘 리치 절연층의 일부가 상기 실리콘 나노-크리스탈 층으로 변화된다. If the third gas is supplied to the silicon rich insulating layer, by the silicon rich insulating layer and the third reaction gas, a part of the silicon rich insulating layer of the silicon nano-crystal layer is changed to. 이와 동시에, 상기 제3 가스는 상기 실리콘 리치 절연층에 흡착되어 있는 염소(Cl)와 같은 원하지 않는 성분들을 탈착 시킨다. At the same time, the third gas is desorbed the unwanted components such as chlorine (Cl) that is adsorbed on the silicon rich insulating layer. 상기 실리콘 리치 절연층이 실리콘 리치 실리콘 산화층일 때, 상기 실리콘 나노-크리스탈 층은 나노-크리스탈 실리콘 산화층이 된다. When the insulating layer is silicon-rich silicon-rich silicon oxide layer, the silicon nano-crystal layer is a nano-crystal is a silicon oxide layer.

상기 제1 반응성 전구체로서 헥사디클로로실란(HCD) 가스를 포함하는 제1 가스를 사용하고 제2 반응성 전구체로서 산소를 포함하는 제2 가스를 사용할 경우, 상기 제1 사이클(I)을 수 회 반복적으로 수행하여 상기 대상체 상에 실리콘 리치 절연층을 증착하면 일정 시점부터 상기 실리콘 리치 절연층이 더 이상 성장하지 않게 된다. Wherein a first reactive precursor hexahydro dichlorosilane (HCD) as if using a first gas including the gas and using a second gas containing oxygen as the second reactive precursor, the number of the first cycle (I) times repeatedly If done by depositing a silicon rich insulating layer on the target object it is not grow any more the silicon rich insulating layer from a certain point in time. 이러한 이유는 상기 헥사디클로로실란(HCD) 가스에 함유된 염소가 실리콘 과 공유 결합을 형성함으로 인하여 후속 단계에서 실리콘 원자가 실리콘 원자 또는 산소 원자와 추가적으로 결합하는 것이 방해되기 때문이다. The reason for this is because it is additionally coupled to the disturb hexahydro dichlorosilane (HCD) silicon atoms in a subsequent step the chlorine-containing gas due to the silicon and by forming a covalent bond a silicon atom or an oxygen atom.

상기 실리콘 리치 절연층이 적절한 두께를 갖도록 성장하지 못할 경우, 실리콘 나노-크리스탈 층과 그 상부에 형성되는 다른 실리콘 나노-크리스탈 층 사이의 간격이 좁아지게 된다. If the silicon rich insulating layer is unable to grow so as to have a proper thickness, the silicon nano-crystal layer and the upper silicon nano other formed on-the distance between the crystal layer becomes narrow. 이러한 실리콘 나노-크리스탈 층들을 포함하는 실리콘 리치 나노-크리스탈 구조물을 불휘발성 반도체 메모리 장치의 전하 트랩핑 구조물로 적용할 경우, 인접하는 실리콘 나노-크리스탈 층들에 트랩된 전자들이 서로 밀거나 당기는 것과 같은 원하지 않는 작용을 하기 때문에 상기 불휘발성 메모리 장치의 전기적 특성을 저하시키게 된다. When used as the crystal structure in the charge-trapping structure of a nonvolatile semiconductor memory device, the adjacent silicon nano-silicon rich nano-containing crystal layer, such a silicon nano want such as those trapped in the crystal layers of the electrons push or pull each other that an action thereby reduced because of the electrical characteristics of the nonvolatile memory device. 이러한 문제를 해결하기 위하여, 상기 제1 반응성 전구체로서 헥사디클로로실란(HCD) 가스를 사용하고 상기 제2 반응성 전구체로서 아산화질소 가스 또는 산소 가스를 사용하여 원자층 단위의 단일 실리콘 리치 절연층을 형성한 후, 상기 단일 실리콘 리치 절연층에 수소(H)를 포함하는 가스를 추가적으로 제공하여 상기 실리콘 리치 절연층에 흡착되어 있는 염소 성분을 탈착시킬 수 있다. In order to solve this problem, as the first reactive precursor hexahydro dichlorosilane (HCD), and use a gas to form a single silicon rich insulating layer in the atomic layer unit by using nitrous oxide gas, or oxygen gas is used as the second reactive precursor after that, it is possible to desorb the adsorbed chlorine to the silicon rich insulating layer by providing a gas containing hydrogen (H) in the single silicon rich insulating layer additionally.

예를 들면, 헥사디클로로실란(HCD) 가스를 공급하는 단계, 잔류하는 헥사디클로로실란(HCD) 가스를 제거하는 단계, 아산화질소 가스를 공급하는 단계 및 반응하지 않은 아산화질소 가스를 제거하는 단계로 이루어진 원자층 적층 공정의 사이클을 80회 정도 반복적으로 수행할 경우, 상기 대상체 상에 약 106Å 정도의 두께를 갖는 실리콘 리치 실리콘 산화층을 형성할 수 있다. For example, hexahydro dichlorosilane (HCD) hexahydro dichlorosilane (HCD) and removing the gas, consisting of a step of removing nitrous oxide gas are not phase and the reaction to supply nitrous oxide gas for supplying a gas, residual when performing a cycle of an atomic layer depositing step to 80 times repeatedly, it is possible to form a silicon-rich silicon oxide layer having a thickness of about 106Å on the target object. 그러나 이러한 실리콘 리치 실리콘 산화층의 굴절률(Refractive Index; RI)을 측정하였을 때, 상기 실리콘 리치 산화층은 약 1.77 정도로 낮은 굴절률을 갖는 것으로 나타내기 때문에 상기 실리콘 리치 실리콘 산화층의 실리콘 함량도 낮은 것을 확인할 수 있다. However, this silicon-rich refractive index of the silicon oxide layer; When the weight (Refractive Index RI), the silicon-rich oxide layer can be confirmed that a low degree of silicon content of the silicon-rich silicon oxide layer, because they show that with a low refractive index to about 1.77.

본 발명에 따르면, 상기 원자층 적층 공정의 제1 사이클(I)을 반복적으로 수행한 다음, 실리콘 원자와 수소 원자를 포함하는 가스를 공급하여 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성함과 동시에 상기 실리콘 리치 절연층에 흡착되어 있는 염소 성분을 탈착시킴으로써, 상기 대상체 상에 요구되는 실리콘 리치도를 갖는 실리콘 리치 절연층을 효과적으로 형성할 수 있다. According to the invention, the first cycle (I) by performing repeatedly, and then, the silicon nano on a silicon rich insulating layer by supplying a gas containing silicon atoms and hydrogen atoms of the atomic layer depositing step - to form a crystal layer and at the same time can be formed by detaching the adsorbed chlorine to the silicon rich insulating layer, a silicon rich insulating layer with a silicon-rich phase is also required for the object effectively.

상기 반응 챔버 내의 압력을 약 1.0Torr 정도로 유지하면서 상기 대상체 상으로 약 0.5L 정도의 유량으로 약 8초 동안 상기 제3 가스로 실란 가스를 공급할 경우, 상기 실란 가스는 실리콘 리치 절연층의 표면에 도달할 때 상기 대상체의 온도에 의해 실리콘(Si)과 수소(H)로 분해되어 상기 실리콘 리치 절연층 상에 실리콘 나노-크리스탈들을 형성한다. When supplying the silane gas in the third gas to approximately 0.5L flow onto the target object while maintaining the pressure at about 1.0Torr for about 8 seconds in the reaction chamber, the silane gas will reach the surface of the silicon rich insulating layer It is decomposed to silicon (Si) and hydrogen (H) by the temperature of the target object on the silicon nano-silicon rich insulating layer when - to form crystals. 이와 동시에, 분해된 수소는 상기 실리콘 리치 절연층에 흡착되어 있는 염소와 반응하여 염화수소(HCl)를 형성함으로써, 상기 실리콘 리치 절연층으로부터 염소를 탈착시킨다. At the same time, the hydrogen is decomposed to form hydrogen chloride (HCl) react with chlorine, which is adsorbed on the silicon rich insulating layer, thereby desorption of chlorine from the silicon rich insulating layer. 이때, 상기 실란 가스의 유량을 조절함으로써, 상기 실리콘 나노-크리스탈 층 내의 실리콘 나노-크리스탈들의 크기 및 밀도를 조절할 수 있다. At this time, by adjusting the flow rate of the silane gas, the silicon nano-it is possible to adjust the size and density of crystal-silicon nano-crystals in the layer.

상기 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성하고 상기 실리콘 리치 절연층으로부터 원하지 않는 성분을 탈착시킨 다음, 상기 반응 챔버로부터 잔류하는 반응하지 않은 제3 가스를 제거한다(단계 S160). To form the crystal layer and which desorb the unwanted components from the silicon rich insulating layer, and remove the unreacted gas remaining from the third reaction chamber (Step S160) - silicon nano on the silicon rich insulating layer. 본 발명의 일 실시예에 따르면, 상기 반응 챔버 내의 압력이 약 1Torr 이하가 되도록 펌핑하는 제3 펌핑 공정을 통하여 상기 반응 챔버로부터 상기 반응하지 않은 제3 가스를 제거할 수 있다. According to one embodiment of the invention, it is possible to remove the third gas is not the reaction from the reaction chamber through the third pumping step of pumping so that the pressure is about 1Torr or less in the reaction chamber. 본 발명의 다른 실시예에 있어서, 상기 반응 챔버를 아르곤, 헬륨, 질소 등의 불활성 가스를 포함하는 제3 퍼지 가스로 퍼지하는 제3 퍼지 공정을 이용하여 상기 반응 챔버 내에 잔류하는 제3 가스를 제거할 수 있다. In another embodiment of the present invention, by using a third purging step of purging the reaction chamber with the third purge gas containing an inert gas of argon, helium, nitrogen or the like to remove the third gas remaining in the reaction chamber can do. 본 발명의 또 다른 실시예에 따르면, 상기 제3 펌핑 공정과 제3 퍼지 공정을 동시에 수행하여 상기 반응 챔버로부터 반응하지 않은 제3 가스를 제거할 수 있다. According to another embodiment of the invention, wherein it is possible to perform a three-step pumping and a third purge step at the same time removing the third gas, unreacted from the reaction chamber. 이에 따라, 상기 대상체 상에는 단일 실리콘 리치 절연층 및 단일 실리콘 나노-크리스탈 층을 포함하는 실리콘 리치 나노-크리스탈 구조물이 형성된다. Accordingly, the object single silicon rich insulating layer and formed on a single silicon nano-silicon rich nano-containing crystal layer, the crystal structure is formed.

다시 도 4를 참조하면, 상기 실리콘 리치 나노-크리스탈 구조물이 원하는 두께를 가질 때까지 제1 가스를 공급하는 단계(S110), 잔류하는 제1 가스를 제거하는 단계(S120), 제2 가스를 공급하는 단계(S130), 잔류하는 제2 가스를 제거하는 단계(S140), 제3 가스를 공급하는 단계(S150) 그리고 잔류하는 제3 가스를 제거하는 단계(S160)로 이루어진 원자층 적층 공정의 제2 사이클(II)을 반복적으로 수행한 다. Referring again to Figure 4, the silicon-rich nano-crystal structure is supplied to the step of supplying the first gas (S110), the step of removing a first gas remaining (S120), the second gas until it has a desired thickness agent of step (S130), the step of removing the second gas remaining (S140), supplying a third gas (S150), and made of a step (S160) of removing the remaining third gas to atomic layer depositing step to 2 is performing a cycle (II) repeatedly. 이에 따라, 상기 대상체 상에는 복수 개의 실리콘 리치 절연층들과 복수 개의 실리콘 나노-크리스탈 층들이 서로 반복적으로 교대로 적층된 구조를 갖는 실리콘 리치 나노-크리스탈 구조물이 형성된다. Accordingly, the target object a plurality of silicon rich insulating layers and a plurality of silicon formed on the nano-crystal structure is formed in-crystal silicon layers having nano-rich laminated in alternation with each other repeatedly.

이 후에, 원하는 두께를 갖는 실리콘 리치 나노-크리스탈 구조물이 형성된 대상체를 상기 반응 챔버로부터 언로딩시킨다(단계 S170). After this, the silicon-rich nano having a desired thickness - thereby unloaded from the target object to the crystal structure formed in the reaction chamber (Step S170).

본 발명의 일 실시예에 따르면, 상기 실리콘 리치 나노-크리스탈 구조물 내의 실리콘 나노-크리스탈들이 석출되는 양을 증가시키기 위하여 상기 실리콘 리치나노-크리스탈 구조물을 열처리한다. According to one embodiment of the invention, the silicon-rich nano-heat treatment of the crystal structure, wherein the silicon-rich nm in order to increase the amount of crystals are precipitated-silicon nano-crystals in the structure. 예를 들면, 상기 열처리 공정은 약 800∼1,100℃ 정도의 온도에서 질소를 포함하는 가스 분위기 하에서 약 10∼90분 동안 수행된다. For example, the heat treatment process under a gas atmosphere containing nitrogen at a temperature of about 800~1,100 ℃ is carried out for about 10-90 minutes. 또한, 상기 열처리 공정을 통하여 상기 실리콘 리치 나노-크리스탈 구조물 내에 원하지 않는 전하 트랩 사이트(trap site)들이 형성되는 것을 방지할 수 있다. In addition, the silicon-rich nm through the heat treatment process - it is possible to prevent that a charge trap site in the crystal structure want (trap site) are formed. 한편, 상기 열처리 공정을 거친 실리콘 리치 나노-크리스탈 구조물을 불휘발성 반도체 장치의 전하 트랩핑 구조물로 이용할 경우, 상기 불휘발성 반도체 장치의 기록(programming) 동작 및 소거(erasing) 동작 속도를 향상시킬 수 있다. On the other hand, the heat treatment step via the silicon rich nano-when using the crystal structure with the charge-trapping structure of a nonvolatile semiconductor apparatus, it is possible to improve the write (programming) operation, and an erase (erasing) operation speed of the nonvolatile semiconductor apparatus . 예를 들면, 전술한 바와 같이 열처리된 실리콘 리치 나노-크리스탈 구조물을 전하 트랩핑 구조물로 포함하는 불휘발성 반도체 장치의 기록 동작 및 소거 동작의 속도는 열처리하지 않은 경우에 비하여 약 1.5∼2.0배 정도 증가하게 된다. For example, the silicon-rich nano-heat treatment as described above - increased by about 1.5 to 2.0 times greater than that when the speed of the non-volatile write operation and erase operation of a semiconductor device including a crystal structure as a charge trapping structure is not heat-treated It is.

본 발명의 다른 실시예에 따르면, 질소 및 산소를 포함하는 분위기 하에서 상기 실리콘 리치 나노-크리스탈 구조물에 대한 예비 산화 공정을 진행함으로써, 후속 공정에서 상기 실리콘 리치 나노-크리스탈 구조물이 지나치게 산화되는 것을 방지할 수 있으며, 상기 실리콘 리치 나노-크리스탈 구조물을 전하 트랩핑 구조물로 포함하는 불휘발성 반도체 장치의 데이터 보존(data retention) 능력을 향상시킬 수 있다. In accordance with another embodiment of the invention, the silicon-rich nm in an atmosphere containing nitrogen and oxygen, - to prevent the crystal structures over-oxidation - by proceeding the pre-oxidation step of the crystal structure, in a subsequent step the silicon rich nano number, and the silicon-rich nano-it is possible to improve the data retention of the nonvolatile semiconductor apparatus including a crystal structure as a charge trapping structure (data retention) capability.

본 발명의 또 다른 실시예에 따르면, 상기 실리콘 리치 나노-크리스탈 구조물에 대하여 플래시 어닐링(flash annealing) 공정을 수행하여 상기 실리콘 리치 나노-크리스탈 구조물의 실리콘 나노-크리스탈들의 양을 증가시킬 수 있다. According to another embodiment of the invention, the silicon-rich nano-it is possible to increase the amount of crystal-silicon nano-crystal structure, wherein the silicon-rich nm by performing a flash anneal (flash annealing) process with respect to the crystal structure. 예를 들면, 상기 플래시 어닐링 공정은 상기 대상체를 약 20∼500℃ 정도의 온도로 유지한 상태에서 약 5∼20msec 동안 수행된다. For example, a flash annealing process is performed in a state of holding the object to a temperature of about 20~500 ℃ for about 5~20msec. 또한, 상기 플래시 어닐링 공정을 거친 실리콘 리치 나노-크리스탈 구조물을 불휘발성 반도체 장치의 전하 트랩핑 구조물로 적용할 경우, 상기 불휘발성 반도체 장치의 기록 및 소거 동작 속도와 데이터 보존력을 개선할 수 있다. In addition, the flash annealing process coarse silicon-rich nano-crystal structure in the case of applying non-volatile charge-trapping structure of a semiconductor device, it is possible to improve the recording and erasing operation speed and data retention of the nonvolatile semiconductor device. 예를 들면, 상기 플래시 어닐링 공정을 거친 실리콘 리치 나노-크리스탈 구조물을 전하 트랩핑 구조물로 포함하는 불휘발성 반도체 장치는 플래시 공정을 수행하지 않은 경우 보다 약 10∼20% 정도 향상된 기록 동작 및 소거 동작 속도를 가진다. For example, the flash annealing process coarse silicon-rich nano-crystal structure the charge-non-volatile semiconductor device comprising a wrapping structure has about 10 to 20% of improved recording operation and erasing operation speed than if it is not performing a flash process has the.

본 발명에 따르면, 제1 가스를 공급하는 단계(S110), 잔류하는 제1 가스를 제거하는 단계(S120), 제2 가스를 공급하는 단계(S130) 및 잔류하는 제2 가스를 제거하는 단계(S140)로 이루어진 제1 사이클(I)을 수 회 반복적으로 수행하여 실리콘 리치 절연층을 형성한다. The method comprising, according to the present invention, remove the first second gas to step (S110), the step of removing a first gas remaining (S120), the step (S130) for supplying a second gas for supplying the gas and the remaining ( S140) performing a first cycle (I) the number of times repeatedly made to form a silicon rich insulating layer. 이어서, 제3 가스를 공급하는 단계(S150) 및 잔류하는 제3 가스를 제거하는 단계(S160)를 실시한 후, 상기 제1 사이클(I)에 제3 가스를 공급하는 단계(S150) 및 잔류하는 제3 가스를 제거하는 단계(S160)가 추가된 상기 제 2 사이클(II)을 반복적으로 수행하여 실리콘 리치 나노-크리스탈 구조물을 형성한다. Then, after subjected to the step (S160) of removing the third gas to step (S150) and the residual for supplying a third gas, said first to step (S150), and the remaining supply of the third gas in the cycle (I) the step of removing the third gas (S160) is performed to add the second cycle (II) repeatedly to silicon rich nano-form crystal structure. 적절한 실리콘 함량을 갖는 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성함과 동시에 상기 실리콘 리치 절연층 내에 흡착되어 있는 염소를 탈착시킨 후, 실리콘 나노-크리스탈 층상에 다시 적절한 두께를 갖는 실리콘 리치 절연층을 형성하기 때문에 실리콘 리치 나노-크리스탈 구조물 내의 실리콘 함량을 크게 증가시킬 수 있을 뿐만 아니라 실리콘 리치 나노-크리스탈 구조물의 두께를 균일하게 제어할 수 있다. On a silicon rich insulating layer having an appropriate silicon content silicon nano-crystal layer in the formation, and at the same time then remove the chlorine which is adsorbed in the silicon rich insulating layer, a silicon nano-silicon having a back suitable thickness in a crystal layer rich isolated because of forming the layer of silicon rich nano-it is possible to uniformly control the thickness of the crystal structure - as it can significantly increase the silicon content in the crystal structure as silicon rich nm.

다음 표 1은 원자층 적층 공정의 제1 사이클(I)과 제2 사이클(II)의 반복 회수에 따른 실리콘 리치 나노-크리스탈 구조물들의 두께 및 굴절률(refractive index)을 측정한 결과를 나타낸 것이다. The following Table 1 according to the nano silicon-rich repetitions in the first cycle (I) and the second cycle (II) of the atomic layer depositing step - shows the result of measuring the thickness and refractive index of the crystal structure (refractive index).

제1 사이클(I)의 반복 회수 The number of repetitions of the first cycle (I) 제2 사이클(II)의 반복 회수 A second repeat number of cycles (II) 두께[Å] Thickness [Å] 굴절률(RI) Refractive index (RI)
3 3 10 10 74 74 2.14 2.14
5 5 10 10 80 80 2.13 2.13
10 10 10 10 83 83 2.09 2.09
15 15 10 10 91 91 2.11 2.11

상기 표 1에 나타낸 바와 같이, 본 발명에 따라 형성된 실리콘 리치 나노-크리스탈 구조물들은 모두 2.0 이상의 높은 굴절률들을 가지기 때문에 각기 높은 실리콘 함량을 가짐을 알 수 있다. As shown in Table 1, silicon rich nm formed according to the invention are the crystal structure it can be seen that both each having a high silicon content because it has a high refractive index more than 2.0. 그러나 제1 사이클(I)을 반복적으로 수행하여 실리콘 리치 절연층을 형성한 후, 실리콘 나노-크리스탈 층의 형성 및 염소 탈착을 위한 실란 가스 공급을 실시하기 때문에, 상기 실리콘 리치 절연층의 두께를 증가시키는데 한계가 있을 수 있다. However, after forming a silicon rich insulating layer by performing a first cycle (I) repeatedly, the silicon nano-because the embodiment a silane gas supply for the formation and chlorine removal of the crystal layer, increasing the thickness of the silicon rich insulating layer sikineunde there may be a limit. 즉, 상기 제1 사이클(I)을 10회 이상 반복적으로 수행하여도 실리콘 리치 절연층의 두께가 실질적으로 증가하지 않을 수 있다. That is, the thickness of the first cycle (I) a silicon-rich insulation be carried out more than 10 times repeatedly layer may not be increased substantially. 이러한 이유는 실란 가스만으로는 상기 실리콘 리치 절연층으로부터 충분한 염소 탈착이 이루어지지 않기 때문으로 여겨진다. The reason for this is considered to be because not enough chlorine is made detachable from the silicon rich insulating layer only silane gas. 따라서 실리콘 리치 절연층의 두께를 증가시키기 위해서는 실리콘을 포함하는 가스 외에도 별도의 염소 탈착을 위한 가스가 요구될 수 있다. Therefore, in addition to the gas containing silicon is a separate chlorine gas for desorption may be required to increase the thickness of the silicon rich insulating layer.

도 5는 본 발명의 다른 실시예에 따른 원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법을 설명하기 위한 공정 흐름도이다. 5 is silicon rich nm using an atomic layer deposition process in accordance with another embodiment of the present invention is a process flow chart for explaining a method of forming a crystal structure.

도 5를 참조하면, 반도체 기판 또는 금속 산화물 단결정 기판과 같은 대상체를 원자층 증착 설비의 반응 챔버 내에 로딩시킨다(단계 S200). 5, thereby loading the object, such as a semiconductor substrate or a metal oxide single crystal substrate in a reaction chamber of an atomic layer deposition equipment (step S200). 이 때, 상기 반응 챔버 내의 온도는 약 600∼650℃ 정도로 유지된다. At this time, the temperature in the reaction chamber is maintained as about 600~650 ℃.

상기 반응 챔버 내로 제1 반응성 전구체로서 적어도 두 개의 실리콘 원자를 갖는 제1 실리콘 화합물을 포함하는 제1 반응 가스를 제공하여 상기 대상체 상에 실리콘 리치 화학 흡착층을 형성한다(단계 S210). And the reaction was used as a first reactive precursor into the chamber provides a first reaction gas containing a first silicone compound having at least two silicon atoms to form a silicon rich chemisorbed layer on the target object (step S210). 예를 들면, 상기 제1 가스는 헥사클로로디실란 가스를 포함한다. For example, the first gas comprises hexachlorodisilane gas. 상기 제1 가스의 제1 부분은 상기 대상체에 화학적으로 흡착되어 상기 실리콘 리치 화학 흡착층을 형성하지만, 상기 제1 가스의 제2 부분은 상기 대상체 또는 상기 실리콘 리치 화학 흡착층에 물리적으로 흡착되거나 상기 반응 챔버 내에 잔류하게 된다. First portion of the first gas is chemically adsorbed on the target object the silicon rich to form a chemical adsorption layer, wherein the first gas of the second part are either physically adsorbed to the target object or the silicon-rich chemical adsorption layer the It is left in the reaction chamber.

상기 반응 챔버로부터 상기 제1 가스의 제2 부분을 제거한다(단계 S220). It removes a second portion of the first gas from the reaction chamber (Step S220). 상기 제1 가스의 제2 부분은 제1 펌핑 공정, 제1 퍼지 공정 또는 제1 펌핑 공정과 제1 퍼지 공정을 조합한 공정을 이용하여 상기 반응 챔버로부터 제거된다. A second portion of the first gas is removed from the reaction chamber by using a process combining a first pumping step, the first purge process or a first pumping step of the first purge process. 예를 들면, 상기 반응 챔버 내의 압력을 약 1Torr 이하가 되도록 펌핑하거나, 상기 반응 챔버를 아르곤 가스, 헬륨 가스 또는 질소 가스 등의 불활성 가스로 퍼지하거나, 전술한 펌핑과 퍼지를 동시에 수행하여 잔류하는 제1 가스의 제2 부분을 상기 반응 챔버로부터 제거한다. For example, the said reaction pumping such that about 1Torr or less the pressure in the chamber, or purging the reaction chamber with an inert gas such as argon gas, helium gas or nitrogen gas, or residual by performing the above-described pumping the purge at the same time It removes a second portion of the first gas from the reaction chamber.

제2 반응성 전구체로서 상기 실리콘 리치 화학 흡착층 상으로 산소를 포함하는 제2 가스를 제공하여 상기 대상체 상에 실리콘 리치 절연층을 형성한다(단계 S230). A second reactive precursor to provide a second gas containing oxygen into the silicon-rich chemical adsorption layer forming a silicon rich insulating layer on the target object (step S230). 예를 들면, 상기 제2 가스는 산소 가스 또는 아산화질소 가스를 포함한다. For example, the second gas comprises oxygen gas or nitrous oxide gas. 상기 실리콘 리치 절연층은 상기 제2 가스와 상기 실리콘 리치 화학 흡착층의 반응에 따라 상기 대상체 상에 형성된다. The silicon rich insulating layer is formed on the target object in accordance with the reaction of the second gas and the silicon-rich chemisorbed layer. 따라서 상기 실리콘 리치 절연층은 높은 실리콘 함량과 우수한 단차 도포성을 가진다. Accordingly, the silicon rich insulating layer has a high silicon content and good step coating property.

제2 펌핑 공정, 제2 퍼지 공정 또는 제2 펌핑 공정과 제2 퍼지 공정을 조합한 공정을 통하여 상기 반응 챔버 내에 잔류하는 반응하지 않은 상기 제2 가스를 제거한다(단계 S240). A second pumping step, the second purge step or the second through the pumping step and the second step combining the second purge step to remove the unreacted second gas remaining in the reaction chamber (Step S240). 예를 들면, 상기 반응 챔버 내의 압력이 1Torr 이하가 되도록 상기 반응 챔버를 펌핑하거나, 상기 반응 챔버를 불활성 가스를 포함하는 제2 퍼지 가스를 사용하여 퍼지하거나, 펌핑과 퍼지를 동시에 수행하여 잔류하는 제2 가스 상기 반응 챔버로부터 제거한다. For example, the pressure is spread using a second purge gas that pumping or including an inert gas to the reaction chamber to the reaction chamber, or residue by performing the pump and the purge at the same time is less than or equal to 1Torr in the reaction chamber 2 to remove gas from the reaction chamber.

상기 반응 챔버로 수소를 포함하는 제3 가스를 도입하여 상기 실리콘 리치 절연층 내에 흡착되어 있는 원하지 않는 성분을 제거한다(단계 S250). And introducing a third gas containing hydrogen into the reaction chamber to remove the unwanted components that are adsorbed in the silicon rich insulating layer (step S250). 예를 들면, 상기 제3 가스는 암모니아 가스, 수소 가스 또는 중수소 가스를 포함하며, 상기 제3 가스에 포함된 수소가 상기 실리콘 리치 절연층에 흡착된 염소와 반응하여 염화수소를 형성함으로써, 상기 실리콘 리치 절연층으로부터 원하지 않는 성분이 제거된다. For example, the third gas is ammonia gas, comprising a hydrogen gas or heavy hydrogen gas, to form hydrogen chloride reacts with the first adsorbed on the said silicon rich insulating layer of hydrogen contained in the third gas chlorine, the silicon-rich the unwanted components from the insulating layer is removed.

본 발명의 일 실시예에 있어서, 상기 제3 가스가 수소 및 질소를 포함하고 상기 실리콘 리치 절연층이 실리콘 리치 실리콘 산화층일 경우, 상기 제3 가스에 포함된 질소가 상기 실리콘 리치 절연층의 실리콘과 반응하여 실리콘 댕글링 본드(dangling bond)들을 감소시키면서 결합력이 강한 실리콘-질소(Si-N) 결합들을 형성하게 된다. In one embodiment of the present invention, the third gas when containing hydrogen and nitrogen and the silicon rich insulating layer is silicon-rich silicon oxide layer, wherein the silicon rich insulating layer in which nitrogen is the included in the third gas silicone and to form nitrogen (Si-N) bond - the reaction to silicon dangling bonds (dangling bond) decreased, while the strong coupling force of the silicon. 이에 따라, 상기 실리콘 리치 실리콘 산화층은 실리콘 리치 실리콘 산질화층으로 변화된다. Accordingly, the silicon rich silicon oxide layer is varied in the silicon-rich silicon oxynitride layer. 이러한 실리콘 리치 실리콘 산질화층 내의 실리콘-질소 결합들은 실리콘 리치 실리콘 산질화층 내에 원하지 않는 전하 트랩 사이트들이 형성되는 것을 감소시키는 동시에 상기 실리콘 리치 산질화층의 열 또는 응력에 대한 내구성을 향상시킬 수 있다. These silicon-rich silicon oxynitride the silicon in the nitride layer, nitrogen to which they can improve the resistance to heat or stress of the silicon-rich oxynitride layer at the same time to reduce that charge trap sites do not want are formed in the silicon-rich silicon oxynitride layer .

상기 실리콘 리치 절연층으로부터 원하지 않는 물질을 제거한 다음, 상기 반응 챔버 내에 잔류하는 반응하지 않은 제3 가스를 상기 반응 챔버로부터 제거한다(단계 S260). Removing the unwanted material that is from the silicon rich insulating layer and then removing the third non-reactive gas which remains in the reaction chamber from the reaction chamber (Step S260). 전술한 바와 유사하게, 잔류하는 제3 가스는 제3 펌핑 공정, 제3 퍼지 공정 또는 제3 펌핑 공정과 제3 퍼지 공정을 조합한 공정을 이용하여 상기 반응 챔버로부터 제거된다. Similarly, residues described above the third gas has a third pumping step, a third by using a purging process or the third pumping step and the second step combining three purging process is removed from the reaction chamber. 예를 들면, 상기 반응 챔버 내의 압력이 약 1Torr 이하가 되도록 상기 반응 챔버를 펌핑하거나, 불활성 가스를 포함하는 제3 퍼지 가스로 상기 반응 챔버를 퍼지하거나, 이러한 펌핑과 퍼지를 동시에 수행하여 상기 반응 챔버 내에 잔류하는 제3 가스를 제거한다. For example, the third to the purge gas purged the reaction chamber or by performing these pumping and purging at the same time, the reaction chamber containing the reaction wherein the reaction inert gas pumping chambers, or that the pressure is about 1Torr or less in the chamber the removes the third gas remaining in the.

상기 제1 가스를 공급하는 단계(S210), 상기 잔류하는 제1 가스를 제거하는 단계(S220), 상기 제2 가스를 공급하는 단계(S230), 상기 잔류하는 제2 가스를 제거하는 단계(S240), 상기 제3 가스를 공급하는 단계(S250) 그리고 상기 잔류하는 제3 가스를 제거하는 단계(S260)로 이루어진 원자층 적층 공정의 제3 사이클(III) 사이클을 적어도 1회 이상 반복적으로 수행함으로써, 상기 실리콘 리치 절연층의 실리콘 함량을 조절한다. The method comprising the steps of supplying the first gas (S210), removing the first gas to the remaining (S220), step (S230) of supplying the second gas, and removing the second gas to the remaining (S240 ), by performing the third gas phase (S250) and the remaining third cycle (III) cycle of an atomic layer depositing step consisting of a step (S260) of removing the third gas supplying the above repeated at least once , to control the silicon content of the silicon rich insulating layer. 상기 원자층 적층 공정의 제3 사이클(III)의 반복 횟수가 작을 경우, 상기 실리콘 리치 절연층 내의 실리콘 함량이 너무 높아져 상기 실리콘 리치 절연층의 전기적 절연 특성이 저하될 수 있으므로, 상기 제3 사이클(III)을 5회 내지 10회 정도로 반복적으로 수행한다. If the number of iterations of the third cycle (III) of the atomic layer depositing step is small, the silicon content in the silicon rich insulating layer too high, so the electrical insulating properties of the silicon rich insulating layer may decrease, the third cycle ( III) to be repeatedly carried out about five times to about 10 times.

다시 도 5를 참조하면, 상기 제3 사이클(III)을 반복하여 수행한 후, 상기 반응 챔버로 제2 실리콘 화합물을 포함하는 제4 가스를 공급하여 상기 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성한다(단계 S270). Referring again to Figure 5, the third cycle (III) the repeatedly performed and then, the silicon to supply a fourth gas including a second silicon compound into the reaction chamber over the silicon rich insulating layer of nano-crystal layer to form a (step S270). 예를 들면, 상기 제4 가스는 실란 가스를 포함한다. For example, the fourth gas comprises a silane gas. 여기서, 상기 제4 가스의 유량을 조절하여 상기 실리콘 나노-크리스탈 층 내의 실리콘 나노-크리스탈들의 크기 및 밀도를 제어할 수 있다. Here, by controlling the flow rate of the fourth gas wherein the silicon nano-it is possible to control the size and density of crystal-silicon nano-crystals in the layer.

제4 펌핑 공정, 제4 퍼지 공정 또는 제4 펌핑 공정과 제4 퍼지 공정을 조합한 공정을 이용하여 상기 반응 챔버 내에 잔류하는 반응하지 않은 제4 가스를 제거한다(단계 S280). The fourth pumping process, the fourth purge step or the fourth pumping process and the fourth process, using a combination of the purging process to remove the unreacted fourth gas remaining in the reaction chamber (Step S280). 예를 들면, 상기 반응 챔버 내의 압력이 약 1Torr 이하가 되도록 펌핑하거나, 상기 반응 챔버를 불활성 가스를 포함하는 제4 퍼지 가스로 퍼지하거나, 이러한 펌핑과 퍼지를 동시에 수행하여 잔류하는 제4 가스를 제거한다. For example, the pump so that the pressure in the reaction chamber is about 1Torr or less, or purging the reaction chamber with a fourth purge gas containing an inert gas, remove the fourth gas remaining to perform such a pumping the purge at the same time do. 이에 따라, 상기 대상체 상에는 상기 실리콘 리치 절연층 및 상기 실리콘 나노-크리스탈 층을 포함하는 실리콘 리치 나노-크리스탈 구조물이 형성된다. Accordingly, the object the silicon rich insulating layer and the silicon nano-On-rich silicon containing nano-crystal layer, the crystal structure is formed.

상기 실리콘 리치 구조물이 요구되는 두께를 가질 때까지, 상기 제1 가스를 공급하는 단계(단계 S210), 상기 잔류하는 제1 가스를 제거하는 단계(S220), 상기 제2 가스를 공급하는 단계(S230), 상기 잔류하는 제2 가스를 제거하는 단계(S240), 상기 제3 가스를 공급하는 단계(S250) 및 상기 잔류하는 제3 가스를 제거하는 단계(S250)를 포함하는 제3 사이클(III)을 수회 반복한 다음, 상기 제3 사이클(III)과 상기 제4 가스를 공급하는 단계(S270) 및 상기 잔류하는 제4 가스를 제거하는 단계(S280)를 포함하는 원자층 적층 공정의 제4 사이클(IV)을 반복적으로 수행한다. Until it has the thickness at which the silicon-rich structure required, wherein the step of supplying the first gas (step S210), the residual comprising the steps of: removing the first gas (S220), the step of supplying the second gas (S230 ), step (S240), the third cycle (III) comprising the step (S250) of removing the third gas to step (S250), and the remaining for supplying the third gas to remove the second gas to the residual the repeated several times, and then, the third cycle (III) and the fourth cycle of the atomic layer depositing step comprises the step (S280) of removing the fourth gas to step (S270), and the remaining for supplying the fourth gas performs (IV) repeatedly. 따라서 상기 대상체 상에는 원하는 두께를 가지는 실리콘 리치 나노-크리스탈 구조물이 형성된다. Therefore, the target object formed on the silicon-rich nano having a desired thickness - is formed with a crystal structure.

상기 실리콘 리치 나노-크리스탈 구조물이 요구되는 적절한 두께를 가질 경우, 상기 실리콘 리치 나노-크리스탈 구조물이 형성된 대상체를 상기 반응 챔버로부터 언로딩시킨다(단계 S290). The silicon rich nano-crystal structure when the have a suitable thickness as required, the silicon-rich nano-crystal structure is then unloaded from the reaction chamber the formed object (step S290).

본 발명의 일 실시예에 따르면, 상기 실리콘 리치 나노-크리스탈 구조물 내의 실리콘 나노-크리스탈들이 석출되는 양을 증가시키고, 상기 실리콘 리치 나노-크리스탈 구조물 내에 원하지 않는 전하 트랩 사이트들이 형성되는 것을 방지하기 위하여 상기 실리콘 리치 나노-크리스탈 구조물을 열처리할 수 있다. According to one embodiment of the invention, the silicon-rich nano-silicon nano in the crystal structure - to increase the amount of crystals are precipitated and the silicon rich nano-order to prevent the crystal structure undesired electric charges trapped in the sites to form the It can be heat-treating the crystal structure - the silicon rich nm. 이와 같은 열처리 공정을 거친 실리콘 리치 나노-크리스탈 구조물을 불휘발성 반도체 장치의 전하 트랩핑 구조물로 이용할 경우, 상기 불휘발성 반도체 장치의 기록 동작 및 소거 동작 속도를 향상시킬 수 있다. The coarse silicon-rich nano-like heat treatment step - when using the crystal structure with the charge-trapping structure of a nonvolatile semiconductor apparatus, it is possible to improve the write operation and erase operation speed of the nonvolatile semiconductor device. 본 발명의 다른 실시예에 따르면, 상기 실리콘 리치 나노-크리스탈 구조물에 대한 예비 산화 공정을 수행하여 후속 공정에서 상기 실리콘 리치 나노-크리스탈 구조물이 지나치게 산화되는 것을 방지할 수 있으며, 상기 실리콘 리치 나노-크리스탈 구조물을 전하 트랩핑 구조물로 포함하는 불휘발성 반도체 장치의 데이터 보존 능력을 향상시킬 수 있다. In accordance with another embodiment of the invention, the silicon-rich Nano - in the subsequent steps to perform the pre-oxidation process using the crystal structure of the silicon-rich nano-it is possible to prevent the crystal structure excessively oxidized, the silicon-rich nano-crystal the structure can improve the data retention of the nonvolatile semiconductor device comprising a charge-trapping structure. 본 발명의 또 다른 실시예에 따르면, 상기 실리콘 리치 나노-크리스탈 구조물에 대하여 플래시 어닐링 공정을 수행하여 상기 실리콘 리치 나노-크리스탈 구조물의 실리콘 나노-크리스탈들의 양을 증가시킬 수 있다. According to a further embodiment of the present invention, the silicon-rich nano-it is possible to increase the amount of crystal - by performing a flash annealing process with respect to the crystal structure of the silicon-rich nano-silicon nano-crystal structure. 이러한 플래시 어닐링 공정을 거친 실리콘 리치 나노-크리스탈 구조물을 불휘발성 반도체 장치의 전하 트랩핑 구조물로 적용할 경우, 상기 불휘발성 반도체 장치의 기록 및 소거 동작 속도와 데이터 보존력을 개선할 수 있다. This flash annealing process coarse silicon-rich nano-When used as a charge trapping structure of the crystal structure nonvolatile semiconductor apparatus, it is possible to improve the recording and erasing operation speed and data retention of the nonvolatile semiconductor device.

상술한 바와 같이, 단일 실리콘 리치 절연층의 원자층을 형성하는 공정과 상기 실리콘 리치 절연층 내의 원하지 않는 성분을 탈착시키는 공정을 교대로 반복하여 수행하기, 상기 실리콘 리치 절연층의 두께 증가 한계를 극복할 수 있다. Overcome, the process and the silicon rich insulating performing repeatedly the step of desorbing the undesirable components in the layers in turn, an increase in the silicon rich insulating layer thickness limit for forming an atomic layer of a single silicon rich insulating layer as described above, can do. 다시 말하면, 상기 원자층 적층 공정의 제3 사이클(III)의 반복 회수를 조절하여 상기 실리콘 리치 절연층의 두께를 더욱 증가시킬 수 있다. In other words, it is possible to further increase the thickness of the silicon rich insulating layer by adjusting the number of iterations of the third cycle (III) of the atomic layer depositing step.

다음 표 2는 상기 원자층 적층 공정의 제3 사이클(III) 및 제4 사이클(IV)의 반복 회수에 따른 실리콘 리치 나노-크리스탈 구조물들의 두께 및 굴절률을 측정한 결과를 나타낸 것이다. Table 2 is the third cycle (III) and the silicon-rich nm according to the number of repetitions of a four-cycle (IV) of the atomic layer depositing step - shows the result of measuring the thickness and refractive index of the crystal structure.

제3 사이클(III)의 반복 회수 Number of iterations of the third cycle (III) 제4 사이클(IV)의 반복 회수 Number of iterations of the fourth cycle (IV) 두께[Å] Thickness [Å] 굴절률(RI) Refractive index (RI)
2 2 10 10 70 70 2.33 2.33
5 5 10 10 75 75 2.29 2.29
10 10 10 10 95 95 2.32 2.32

상기 표 2에 나타낸 바와 같이, 상기 수소를 포함하는 가스를 이용하여 원하지 않는 성분이 제거된 상기 실리콘 리치 나노-크리스탈 구조물들은 모두 2.2 이상의 매우 높은 굴절률을 가지기 때문에, 상기 실리콘 리치 나노-크리스탈 구조물들의 실리콘 리치도도 매우 높은 것을 확인할 수 있다. As shown in Table 2, the unwanted components using a gas containing the hydrogen removed the silicon rich nano-since crystal structures are all have an extremely high refractive index of more than 2.2, the silicon-rich nano-silicon of the crystal structure Richie also confirmed that extremely high.

전술한 바에 따르면, 단일 실리콘 리치 절연층을 형성하는 공정, 단일 실리콘 리치 절연층 내의 원하지 않는 성분을 탈착시키는 공정으로 이루어진 제3 사이클(III)을 수 회 반복적으로 수행한 후, 상기 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성하기 때문에, 상기 실리콘 리치 나노-크리스탈 구조물의 두께 증가 한계를 극복할 수 있다. According to the foregoing, a single silicon rich step of forming a insulating layer after performing the third cycle (III) comprising the step of desorbing the undesirable components in the single silicon rich insulating layer several times repeatedly, the silicon rich insulating layer since forming the crystal layer, wherein the silicon-rich nano-silicon nano-on can overcome the limitations of the thickness increase crystal structure. 즉, 상기 제3 사이클(III)의 반복 회수에 비례하여 상기 실리콘 리치 나노-크리스탈 구조물의 두께를 증가시킬 수 있다. That is, the silicon-rich nano in proportion to the number of iterations of the third cycle (III) - can increase the thickness of the crystal structure.

다음 표 3은 종래의 실리콘 산화층과 본 발명에 따른 실리콘 리치 실리콘 산화층 및 실리콘 리치 실리콘 산질화층 내의 실리콘(Si), 산소(O) 및 질소(N) 함량과 굴절률을 측정한 결과를 나타낸 것이다. The following table 3 shows the results of measuring a silicon-rich silicon oxide layer and silicon-rich silicon oxynitride silicon (Si), oxygen (O) and nitrogen (N) content and the refractive index in the nitride layer according to the conventional silicon oxide layer in the present invention. 상기 실리콘, 산소 및 질소 함량은 X-선 광전자 분석기(X-ray Photo-electron Spectroscopy; XPS)를 통해 분석하였다. The silicon, oxygen and nitrogen content of X- ray photoelectron analyzer (X-ray Photo-electron Spectroscopy; XPS) were analyzed through.

굴절율 The refractive index 실리콘 함량 Silicon content 산소 함량 The oxygen content 질소 함량 Nitrogen content
종래의 실리콘 산화층 A conventional silicon oxide 1.46 1.46 33.3% 33.3% 64.7% 64.7% 0.0% 0.0%
실리콘 리치 실리콘 산화층 Silicon-rich silicon dioxide layer 2.13 2.13 49.1% 49.1% 46.4% 46.4% 0.0% 0.0%
실리콘 리치 실리콘 산질화층(A) Silicon-rich silicon oxynitride layer (A) 2.36 2.36 44.2% 44.2% 32.9% 32.9% 18.1% 18.1%
실리콘 리치 실리콘 산질화층(B) Silicon-rich silicon oxynitride layer (B) 2.37 2.37 44.6% 44.6% 38.2% 38.2% 12.5% 12.5%
실리콘 리치 실리콘 산질화층(C) Silicon-rich silicon oxynitride layer (C) 2.36 2.36 45.0% 45.0% 41.1% 41.1% 7.7% 7.7%

상기 표 3에 있어서, 종래의 실리콘 산화층은 실란 가스를 사용하여 형성하였다. In Table 3, a conventional silicon oxide film was formed using a silane gas. 상기 실리콘 리치 실리콘 산화층은, 헥사디클로로실란 가스를 공급 하는 단계 및 아산화질소 가스를 공급하는 단계를 포함하는 이루어진 제1 사이클을 5회 반복하여 수행한 다음, 실란 가스를 공급하는 단계 및 제1 사이클을 포함하는 제2 사이클을 10회 반복하여 수행함으로써 형성하였다. The silicon-rich silicon oxide layer, a hexa dichlorosilane step and step, and the first cycle to the next, the supply of silane gas performing a first cycle comprising a step of supplying a nitrous oxide gas by five times for supplying the gas It was formed by carrying out repeated 10 times for a second cycle including. 상기 실리콘 리치 실리콘 산질화층들은, 헥사디클로로실란 가스를 공급하는 단계, 아산화질소 가스를 공급하는 단계 및 암모니아 가스를 공급하는 단계로 이루어진 제3 사이클을 5회 반복하여 수행한 후, 실란 가스를 공급하는 단계 및 상기 제3 사이클을 포함하는 제4 사이클을 5회 반복하여 수행함으로써 형성되었다. The silicon-rich silicon oxynitride layer are, after performing repeated five times the third cycle consisting of steps, the method comprising: supplying step and the ammonia gas supplied to the nitrous oxide gas for supplying hexamethylene dichlorosilane gas, the supply of silane gas the step of the fourth cycle, and including the third cycle was formed by carrying out repeated five times. 여기서, 실리콘 리치 실리콘 산질화층들(A, B, C)은 암모니아 가스의 유량에 따라 구분된다. Here, the silicon-rich silicon oxynitride layer (A, B, C) are divided in accordance with the flow rate of the ammonia gas. 즉, 실리콘 리치 실리콘 산질화층(A)은 암모니아 가스의 유량이 가장 높은 경우를 나타내고, 실리콘 리치 실리콘 산질화층(C)은 암모니아 가스의 유량이 가장 낮은 경우에 해당되며, 실리콘 리치 실리콘 산질화층(B)은 암모니아 가스의 유량이 중간 정도인 것을 나타낸다. That is, the silicon-rich silicon oxynitride layer (A) indicates the case the flow rate of ammonia gas is the highest, silicon rich silicon oxynitride layer (C) is the case if the flow rate of ammonia gas is the lowest, silicon rich silicon oxynitride layer (B) indicates that the flow rate of ammonia gas is about intermediate.

상기 표 3에 나타낸 바와 같이, 실란 가스를 사용하는 종래의 실리콘 산화층에 있어서, 실리콘 함량과 산소 함량 사이의 비는 약 1:2 정도이다. As shown in Table 3, in the conventional silicon oxide layer using a silane gas ratio is about 1 between the silicon content and the oxygen content: is about 2. 또한, 종래의 실리콘 산화층은 약 1.46 정도의 낮은 굴절률을 나타낸다. Furthermore, conventional silicon oxide layer shows a low refractive index of about 1.46 degree. 이에 비하여, 본 발명에 따른 실리콘 리치 실리콘 산화층 내의 실리콘 함량과 산소의 함량은 거의 비슷하며, 본 발명에 따른 실리콘 리치 실리콘 산화층은 약 2.13 정도의 상대적으로 높은 굴절률을 가진다. In contrast, the silicon content and the content of oxygen in the silicon-rich silicon oxide layer according to the invention is substantially similar to, silicon-rich silicon oxide layer according to the present invention has a relatively high refractive index of about 2.13 degree. 또한, 본 발명에 따른 실리콘 리치 실리콘 산질화층들(A, B, C)은 약 2.36 내지 약 2.37 정도의 높은 굴절률을 가지며, 암모니아 가스의 유량 변화에 따라 실리콘 리치 실리콘 산질화층들(A, B, C) 내의 산소 함량 및 질소 함량이 변화되는 반면, 실리콘 함량은 거의 균일하게 나타난다. In addition, the silicon-rich silicon oxynitride layer according to the invention (A, B, C) has a high refractive index of about 2.36 to about 2.37, the silicon-rich silicon oxynitride layer in accordance with the flow rate of the ammonia gas (A, while the oxygen content and nitrogen content changes in the B, C), the silicon content appear substantially uniform. 따라서 암모니아 가스의 유량을 조절하여 실리콘 리치 실리콘 산질화층 내의 질소 함량을 최적화시킬 경우, 실리콘-질소(Si-N) 결합들의 형성에 따라 실리콘 리치 실리콘 산질화층 내의 원하지 않는 전하 트랩 사이트들을 감소시켜 안정된 전기적 특성을 갖는 실리콘 리치 실리콘 산질화층을 형성할 수 있다. Therefore, to adjust the flow rate of the ammonia gas optimize the nitrogen content in the silicon-rich silicon oxynitride layer, silicon-by in accordance with the formation of combined nitrogen (Si-N) reducing unwanted charge trap sites that are in the silicon-rich silicon oxynitride layer it is possible to form a silicon-rich silicon oxynitride layer having stable electrical characteristics.

불휘발성 반도체 장치의 제조 방법 Non-volatile method of producing a semiconductor device

도 6 내지 도 8은 본 발명의 일 실시예에 따른 불휘발성 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다. 6 to 8 are sectional views illustrating a method of manufacturing a nonvolatile semiconductor device according to an embodiment of the present invention.

도 6을 참조하면, 실리콘 웨이퍼 또는 SOI 기판과 같은 기판(200) 상에 소자 분리층(205)을 형성하여 기판(200)을 활성 영역과 소자 분리 영역으로 구분한다. 6, by forming a device isolation layer substrate 205 to the substrate 200, such as a silicon wafer or SOI substrate divides the substrate 200 into the active region and the device isolation region. 예를 들면, 소자 분리층(205)은 쉘로우 트렌치 소자 분리(STI) 공정 또는 열산화 공정을 이용하여 형성된다. For example, the element isolation layer 205 is formed by using a shallow trench isolation (STI) process or a thermal oxidation process.

기판(200)의 활성 영역 상에 터널 유전층(205)을 형성한다. Forming a tunnel dielectric layer 205 on the active region of the substrate 200. 본 발명의 일 실시예에 따르면, 터널 유전층(205)은 실리콘 산화물 또는 실리콘 산질화물과 같은 실리콘 화합물을 사용하여 형성된다. According to one embodiment of the invention, the tunnel dielectric layer 205 is formed using a silicon compound such as silicon oxide or silicon oxynitride. 본 발명의 다른 실시예에 있어서, 터널 유전층(205)은 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물 등과 같은 고유전율을 갖는 금속 산화물을 사용하여 형성된다. In another embodiment of the present invention, the tunnel dielectric layer 205 is formed using a metal oxide having a high dielectric constant, such as hafnium oxide, zirconium oxide, aluminum oxide.

도 7을 참조하면, 터널 유전층(205) 상에 실리콘 리치 나노-크리스탈 구조물에 해당되는 전하 트랩핑 구조물(charge trapping layer)(230)을 형성한다. 7, the silicon-rich nm on the tunnel dielectric layer (205) forms a charge trapping structure (charge trapping layer) (230) corresponding to the crystal structure. 전하 트랩핑 구조물(230)은 복수 개의 실리콘 리치 층들(215, 216, 217)과 복수 개의 실리콘 나노-크리스탈 층들(220, 221)을 포함한다. The charge-trapping structure 230 has a plurality of silicon-rich layers (215, 216, 217) and a plurality of silicon nano-crystals include layers 220 and 221.

전술한 바와 같이, 본 발명의 일 실시예에 따른 전하 트랩핑 구조물(230)은 헥사디클로로실란(HCD) 가스를 포함하는 제1 가스 및 산소를 포함하는 제2 가스를 사용하는 원자층 적층 공정의 제1 사이클과 실리콘을 포함하는 제3 가스를 추가적으로 사용하는 원자층 적층 공정의 제2 사이클을 수회 반복적으로 수행하여 형성된다. As described above, the charge trapping structure 230, in accordance with one embodiment of the present invention is the hexa dichlorosilane (HCD) atomic layer depositing step using a second gas containing the first gas and the oxygen-containing gas claim is formed by performing a second cycle of the atomic layer depositing step using further a third gas containing silicon as one cycle and repeated several times. 또한, 본 발명의 다른 실시예에 따른 전하 트랩핑 구조물(230)은 헥사디클로로실란(HCD) 가스를 포함하는 제1 가스, 산소를 포함하는 제2 가스 및 수소를 포함하는 제3 가스를 사용하는 원자층 적층 공정의 제3 사이클 그리고 실리콘을 포함하는 제4 가스를 추가적으로 사용하는 원자층 적층 공정의 제4 사이클을 수회 반복적으로 수행하여 형성된다. In addition, the charge trapping structure 230, in accordance with another embodiment of the present invention is to use a third gas containing the second gas and hydrogen, containing a first gas, an oxygen containing hexa dichlorosilane (HCD) gas the third cycle, and fourth cycle, the fourth of the atomic layer depositing step using a gas further containing a silicon atom in the layer depositing step is formed by performing a number of times repeatedly.

본 발명에 따른 전하 트랩핑 구조물(230)에 있어서, 실리콘 나노-크리스탈 층들(220, 221)은 종래의 불휘발성 반도체 장치의 플로팅 게이트와 실질적으로 동일한 역할을 한다. In the charge-trapping structure 230 according to the present invention, the silicon nano-crystal layers 220 and 221 is a floating gate substantially the same role as the conventional non-volatile semiconductor device.

본 발명의 일 실시예에 따르면, 전하 트랩핑 구조물(230) 내의 실리콘 나노-크리스탈들이 석출되는 양을 증가시키고 전하 트랩핑 구조물(230) 내에 원하지 않는 전하 트랩 사이트들이 형성되는 것을 방지하기 위하여 전하 트랩핑 구조물(230)을 열처리함으로써, 열처리 공정을 거친 전하 트랩핑 구조물(230)을 포함하는 불휘발성 반도체 장치의 기록 동작 및 소거 동작 속도를 향상시킬 수 있다. According to one embodiment of the invention, the charge of silicon nano in the trapping structure 230 - to increase the amount of crystals are precipitated and the charge in order to prevent a charge trap site undesirable it is formed in the charge trapping structure 230 bit by heat-treating the wrapped structure 230, a heat treatment process to be rough to enhance the write operation and erase operation speed of the nonvolatile semiconductor device comprising a charge-trapping structure 230. 본 발명의 다른 실시예에 따르면, 전하 트랩핑 구조물(230)에 대한 예비 산화 공정을 수행하여, 후속 공정에서 전하 트랩핑 구조물(230)이 지나치게 산화되는 것을 방지할 수 있으며, 상기 불휘발성 반도체 장치의 데이터 보존 능력을 향상시킬 수 있다. According to another embodiment of the invention, the charge-to perform a pre-oxidation step of the wrapping structure 230, it is possible to prevent the charge-trapping structure 230 in a subsequent process excessively oxidized, the non-volatile semiconductor device the data retention can be improved. 본 발명의 또 다른 실시예에 따르면, 전하 트랩핑 구조물(230)에 대하여 플래시 어닐링 공정을 수행하여 실리콘 나노-크리스탈들의 양을 증가시킬 수 있으며, 상기 불휘발성 반도체 장치의 기록 및 소거 동작 속도와 데이터 보존력을 개선할 수 있다. According to a further embodiment of the present invention, the charge-with respect to the wrapping structure (230) by performing a flash anneal process the silicon nano-can increase the amount of crystals, the recording and erasing operation speed and the data of the nonvolatile semiconductor apparatus It can improve retention.

도 8을 참조하면, 전하 트랩층(106) 상에 차단 유전층(blocking dielectric layer)(235)을 형성한다. 8, to form a blocking dielectric (blocking dielectric layer) (235) on the charge trap layer 106. 차단 유전층(235)은 그 상부에 형성되는 컨트롤 게이트(240)로부터 전하 트랩핑 구조물(230)로 전하들이 이동하는 것을 방지하는 역할을 수행한다. Blocking dielectric layer 235 serves to prevent the charge to move to the charge trapping structure 230 from the control gate 240 is formed thereon. 차단 유전층(235)은 실리콘 산화물 또는 실리콘 산질화물 등의 실리콘 화합물을 사용하여 형성된다. Blocking dielectric layer 235 is formed using a silicon compound such as silicon oxide or silicon oxynitride. 또한, 차단 유전층(235)은 하프늄 산화물, 지르코늄 산화물 또는 알루미늄 산화물 등의 높은 유전율을 갖는 금속 산화물을 사용하여 형성할 수 있다. In addition, the blocking dielectric layer 235 can be formed of a metal oxide having a high dielectric constant, such as hafnium oxide, zirconium oxide or aluminum oxide.

차단 유전층(235) 상에 도전성 물질을 사용하여 컨트롤 게이트(240)를 형성한다. Using a conductive material on the blocking dielectric layer 235 to form a control gate 240. 컨트롤 게이트(240)는 불순물로 도핑된 폴리실리콘, 금속 또는 금속 질화물을 사용하여 형성된다. Control gate 240 is formed using polysilicon, metal or metal nitride doped with the impurity. 컨트롤 게이트(240)에 인접하는 기판(200)에 불순물을 주입하여 소스/드레인 영역들을 형성함으로써 기판(200) 상에 불휘발성 반도체 장치를 완성한다. Implanting impurities in the substrate 200 adjacent to the control gate 240 to complete the non-volatile semiconductor device on a substrate 200 to form source / drain regions.

이하, 전술한 구조를 가지는 불휘발성 반도체 장치의 기록(programming) 동작, 읽기(reading) 동작 및 소거(erasing) 동작을 설명한다. Hereinafter, a write (programming) operation, the reading (reading) operation and an erase (erasing) operation of a nonvolatile semiconductor device having the above-described structure.

본 발명의 일 실시예에 따른 상기 불휘발성 반도체 장치의 프로그래밍 동작에 있어서, 컨트롤 게이트(240)와 상기 소스 영역에 전압을 인가하고 상기 드레인 영역을 접지시킨다. In the programming operation of the nonvolatile semiconductor apparatus according to an embodiment of the present invention, thereby applying a control gate 240 and the voltage on the source region and the drain region to ground. 이에 따라, 상기 소스 영역 부근에서 열전자들이 발생하며, 발생된 열전자들은 터널 유전층(205)의 에너지 장벽을 넘어 상기 소스 영역 부근의 복수 개의 실리콘 나노-크리스탈 층들(220, 221) 내로 이동한다. Accordingly, the hot electrons are generated near the source region, the generated hot electrons are beyond the energy barrier of the tunnel dielectric layer 205, a plurality of nano-silicon in the vicinity of the source region moves into the crystal layers (220, 221). 실리콘 나노-크리스탈 층들(220, 221) 내에 열전자들이 주입됨에 따라 상기 불휘발성 반도체 장치의 문턱 전압(threshold voltage)이 상승하여 상기 불휘발성 반도체 장치에 데이터가 기록된다. Silicon nano-crystal layers 220 and 221 are hot electron injection As the threshold voltage (threshold voltage) of the non-volatile semiconductor device is increased by the data recorded in the nonvolatile semiconductor device according within.

실리콘 나노-크리스탈 층들(220, 221)은 실리콘 리치 절연층들(215, 216, 217)에 의해 서로 전기적으로 이격되어 있기 때문에, 상기 프로그래밍 동작 실리콘 나노-크리스탈 층들(220, 221) 중 어느 하나에 주입된 전자는 실리콘 나노-크리스탈 층들(220, 221) 중 다른 하나로 이동하지 못하게 된다. Silicon nano-to any one of the crystal layers (220, 221) - crystal layers 220 and 221 are silicon rich insulating layers (215, 216, 217), the programming operation silicon nano because it is electrically separated from each other by the injected electrons are silicon nano-crystals is able to move to another of the layers (220, 221).

본 발명의 다른 실시예에 따른 상기 불휘발성 반도체 장치의 프로그래밍 동작에 있어서, 상기 소스 영역 및 드레인 영역을 접지시키고 컨트롤 게이트(240)와 기판(200)에 전압을 인가하는 FN 터널링 현상을 이용하여 상기 불휘발성 반도체 장치에 데이터를 기록할 수 있다. In the programming operation of the nonvolatile semiconductor device according to another embodiment of the present invention, wherein using the FN tunneling phenomenon for grounding the source region and the drain region and a voltage is applied to the control gate 240 and the substrate 200, data can be written in the non-volatile semiconductor device. 이 경우, 전자들이 FN 터널링 현상에 의해 복수 개의 실리콘 나노-크리스탈 층들(220, 221) 내로 균일하게 주입된다. In this case, electrons plurality of silicon nano by FN tunneling phenomenon is uniformly injected into the crystal layers (220, 221).

상기 불휘발성 반도체 장치의 읽기 동작에 있어서, 컨트롤 게이트(240) 및 상기 드레인 영역에 전압을 인가하고 상기 소스 영역을 접지시킨다. In the read operation of the nonvolatile semiconductor device, thereby applying a control gate 240 and the voltage on the drain region, and grounding the source region. 이 때, 컨트롤 게이트(240)에 인가되는 게이트 전압(Vg)은 복수 개의 실리콘 나노-크리스탈 층들(220, 221) 내에 열전자들이 주입되었을 때의 문턱 전압보다 낮아진다. At this time, the gate voltage (Vg) applied to the control gate 240 is a plurality of the silicon nano-lower than a threshold voltage of when the hot electrons are injected into the crystal layers (220, 221). 따라서 실리콘 나노-크리스탈 층들(220, 221) 내에 전자들이 주입된 메모리 셀에서는 채널 전류가 흐르지 않기 때문에, 이러한 메모리 셀에서는 "0"의 데이터가 얻어진다. Therefore, the silicon nano-crystal, because the layers 220 and 221 because the memory cell of the electrons injected into the channel current flows in, in such a memory cell, the data of "0" is obtained. 반면, 실리콘 나노-크리스탈 층들(220, 221) 내에 전자들이 주입되지 않은 메모리 셀에서는 상기 게이트 전압에 의해 채널이 턴-온되어 채널 전류가 흐르게 된다. On the other hand, the silicon nano-crystals in the layers 220 and 221 memory cells electrons are not injected into the channel by the gate voltage is turned on so that a channel current to flow. 이에 따라, 실리콘 나노-크리스탈 층들(220, 221) 내에 전자들이 주입되지 않은 메모리 셀에서는 "1"의 데이터가 얻어진다. Accordingly, the silicon nano-the memory cell is not injected electrons, the data of "1" is obtained in the crystal layers (220, 221).

본 발명의 일 실시예에 있어서, 상기 불휘발성 반도체 장치의 소거 동작은 열 정공 주입(hot hole injection) 방식을 이용하여 수행된다. In one embodiment of the present invention, the erasing operation of the nonvolatile semiconductor device is performed using a hot hole injection (hot hole injection) method. 구체적으로는, 컨트롤 게이트(240)에 음의 전압을 인가하여 상기 소스 영역 근처에서 열 정공들을 발생시키면, 발생된 열 정공들은 컨트롤 게이트(240)에 인가된 전압에 의해 터널 유전층(210)의 에너지 장벽을 넘어 상기 소스 영역 부근의 실리콘 나노-크리스탈 층들(220, 221) 내에 이동한다. Specifically, by applying a negative voltage to the control gate 240, when generating hot hole in the vicinity of the source region, the generated heat holes are the energy of the tunnel dielectric layer 210 by a voltage applied to the control gate 240 beyond the barrier silicon nano near the source region it will be moved into the crystal layers (220, 221). 실리콘 나노-크리스탈 층들(220, 221) 내로 주입된 열 정공들은 실리콘 나노- 크리스탈 층들(220, 221) 내의 전자들을 제거하여 상기 불휘발성 반도체 장치로부터 데이터를 삭제한다. Silicon nano-crystals into the hot hole injection layers 220 and 221 are silicon nano-delete data from the nonvolatile semiconductor device to remove electrons in the crystal layers (220, 221).

본 발명의 다른 실시예에 따르면, 상기 불휘발성 반도체 장치의 소거 동작은 컨트롤 게이트(240)에 음의 전압을 인가하고 기판(200)에 양의 전압을 인가하여 유도되는 FN 터널링 방식으로 수행될 수 있다. In accordance with another embodiment of the invention, the erasing operation of the nonvolatile semiconductor apparatus can be carried out in the FN tunneling scheme is applied to a negative voltage to the control gate 240 is derived by applying a positive voltage to the substrate (200) have. 이 경우, 실리콘 나노-크리스탈 층들(220, 221) 내에 주입된 전자들이 FN 터널링 방식으로 소거됨으로써 상기 불휘발성 반도체 장치로부터 데이터가 삭제된다. In this case, the silicon nano-data from the non-volatile semiconductor device is removed by being cleared to the electrons injected into the crystal layers (220, 221) FN tunneling scheme.

상술한 바와 같이 본 발명에 따르면, 실리콘 함량의 변화 폭을 확장시킬 수 있는 가스를 이용하는 원자층 증착 공정을 통하여 실리콘 리치 절연층들과 실리콘 리치 나노-크리스탈 층들을 포함하여 높은 실리콘 함량과 우수한 단차 도포성을 갖는 실리콘 리치 나노-크리스탈 구조물을 형성할 수 있다. According to the invention as described above, the silicon rich insulating layer and the silicon rich nano through the atomic layer deposition process using a gas which can expand the variation width of the silicon content - high silicon content and a high level difference is applied, including the crystal layer It may form a crystal structure - having a nano-silicon rich properties. 또한, 이와 같은 실리콘 리치 나노-크리스탈 구조물을 전하 트랩핑 구조물로 포함하는 불휘발성 반도체 장치의 기록 동작 및 소거 동작의 속도를 향상시킬 수 있는 동시에 상기 불휘발성 반도체 장치의 데이터 보존력을 개선할 수 있다. Further, this silicon-rich nano-can improve the data retention of possible to improve the speed of the non-volatile semiconductor device, a write operation, and the erasing operation of the nonvolatile semiconductor device at the same time including a crystal structure as a charge-trapping structure.

상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Wherein the varying of the invention within that range departing from the spirit and scope of the invention as set forth in the claims below have been described with reference to a preferred embodiment of the invention, those skilled in the art it will be appreciated that modifications and can be changed.

Claims (35)

  1. 대상체 상으로 제1 실리콘 화합물을 포함하는 제1 가스를 제공하여 상기 대상체 상에 실리콘 리치 화학 흡착층을 형성하는 단계; Comprising the steps of: providing a first gas containing a first silicone compound onto an object to form a silicon rich chemisorbed layer on the target object;
    상기 실리콘 리치 화학 흡착층 상으로 산소를 포함하는 제2 가스를 제공하여 상기 대상체 상에 실리콘 리치 절연층을 형성하는 단계; A step of providing a second gas containing oxygen into the silicon-rich chemical adsorption layer forming a silicon rich insulating layer on the target object; And
    상기 실리콘 리치 절연층 상으로 제2 실리콘 화합물을 포함하는 제3 가스를 제공하여 상기 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성하는 단계를 포함하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The silicon rich insulating layer onto the second silicone compound is a third gas provided to the silicon nano on the silicon rich insulating layer for containing a silicon-rich by using the atomic layer depositing step comprises the step of forming a crystal layer of nano-crystal the method of forming a structure.
  2. 제1항에 있어서, 상기 제1 실리콘 화합물은 두 개의 실리콘 원자들을 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 1, wherein the first silicon compound is silicon rich nm using an atomic layer depositing step comprises two silicon atom-forming method of the crystal structure.
  3. 제2항에 있어서, 상기 제1 실리콘 화합물은 헥사디클로로실란(HCD)을 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 2 wherein the first silicone compound is hexahydro dichlorosilane silicon rich nm using an atomic layer depositing step comprises a (HCD) - method of forming a crystal structure.
  4. 제1항에 있어서, 상기 제2 가스는 아산화질소 가스 또는 산소 가스를 포함하 는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 1, wherein the second gas is a silicon-rich nm using an atomic layer depositing step, characterized in that the nitrous oxide gas including oxygen or a gas-forming method of the crystal structure.
  5. 제1항에 있어서, 상기 제2 실리콘 화합물은 실리콘 및 수소를 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 1, wherein the second silicon compound is silicon rich nm using an atomic layer depositing step comprising the silicone and a hydrogen-forming method of the crystal structure.
  6. 제5항에 있어서, 상기 제2 실리콘 화합물은 실란을 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 5, wherein the second silicon compound is a silicon-rich nm using an atomic layer depositing step comprises a silane-forming method of the crystal structure.
  7. 제1항에 있어서, 상기 실리콘 리치 화학 흡착층을 형성하는 단계 및 상기 실리콘 리치 절연층을 형성하는 단계를 반복적으로 수행하여 상기 실리콘 리치 절연층의 실리콘 함량을 조절하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 1 wherein the atomic layer depositing step, characterized in that for adjusting the silicon content of the silicon rich insulating layer by performing the steps and the step of forming the silicon rich insulating layer for forming the silicon-rich chemical adsorption layer repeatedly method of forming a crystal structure-nano-silicon rich with.
  8. 제1항에 있어서, 상기 제3 가스의 유량의 조절에 따라 상기 실리콘 나노-크리스탈 층 내의 실리콘 나노-크리스탈들의 크기 및 밀도를 조절하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 1, wherein the third according to the adjustment of the flow rate of the silicon nano-gas-silicon rich nm using an atomic layer, characterized in that for controlling the size and density of crystal stacking process - - crystal structure silicon nano in the crystal layer the method of forming.
  9. 제1항에 있어서, 상기 실리콘 리치 화학 흡착층을 형성하는 단계, 상기 실리 콘 리치 절연층을 형성하는 단계 및 상기 실리콘 나노-크리스탈 층을 형성하는 단계를 반복적으로 수행하여 상기 대상체 상에 복 수개의 실리콘 리치 절연층들 및 상기 실리콘 리치 절연층들 사이에 개재된 복수 개의 실리콘 나노-크리스탈 층들을 형성하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. According to claim 1, wherein the step and the silicon nano-forming a forming a silicon-rich chemical adsorption layer, and the silicon rich insulating layer may repeat by performing the steps of forming a crystal layer repeatedly onto the object of method of forming a crystal structure-nano-silicon rich using atomic layer depositing step as to form a crystal layer of silicon rich insulating layer and the silicon rich silicon nano plurality interposed between the insulating layer.
  10. 제1항에 있어서, 상기 실리콘 나노-크리스탈 층을 형성하기 전에, 상기 실리콘 리치 절연층으로부터 원하지 않는 물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 1, wherein the silicon nano-before the formation of the crystal layer, wherein the silicon-rich using atomic layer depositing step further comprising the step of removing the unwanted material that is from the insulating layer of silicon rich nano-crystal structure the method of forming.
  11. 제10항에 있어서, 상기 실리콘 리치 절연층으로부터 원하지 않는 물질을 제거하는 단계는 상기 실리콘 리치 절연층 상으로 수소를 포함하는 가스를 제공하는 단계를 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 10, wherein the step of removing the unwanted material that is from the silicon rich insulating layer is silicon using an atomic layer depositing step comprises the step of providing a gas containing hydrogen into the silicon rich insulating layer the method of forming a crystal structure - Rich nano.
  12. 제11항에 있어서, 상기 수소를 포함하는 가스는 암모니아 가스, 수소 가스 또는 중수소 가스를 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. 12. The method of claim 11, wherein the gas containing hydrogen, silicon-rich nm using an atomic layer depositing step comprises ammonia gas, hydrogen gas or heavy hydrogen gas, the method of forming the crystal structure.
  13. 제1항에 있어서, 상기 실리콘 리치 나노-크리스탈 구조물을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 1, wherein the silicon-rich nano-forming method of the crystal structure - the silicon rich nm using an atomic layer depositing step further comprising the step of heating the crystal structure.
  14. 제13항에 있어서, 상기 실리콘 리치 나노-크리스탈 구조물은 질소를 포함하는 분위기 하의 800∼1,100℃의 온도에서 10∼90분 동안 열처리되는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 13, wherein the silicon-rich nano-crystal structure of silicon rich nm using an atomic layer depositing step, characterized in that the heat treatment for 10-90 minutes at a temperature of 800~1,100 ℃ under an atmosphere containing a nitrogen-crystal structure the method of forming.
  15. 제1항에 있어서, 상기 실리콘 리치 나노-크리스탈 구조물을 예비 산화시키는 단계를 더 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. In the silicon-rich nm to claim 1, wherein - the method of forming the crystal structure - the silicon rich nano-crystal structure using the atomic layer depositing step further comprising the step of pre-oxidation.
  16. 제15항에 있어서, 상기 실리콘 리치 나노-크리스탈 구조물은 질소 및 산소를 포함하는 분위기 하에서 예비 산화되는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 15, wherein the silicon-rich nano-crystal structure of silicon rich nm using an atomic layer depositing step, characterized in that pre-oxidation in an atmosphere containing nitrogen and an oxygen-forming method of the crystal structure.
  17. 제1항에 있어서, 상기 실리콘 리치 나노-크리스탈 구조물을 플래시 어닐링시키는 단계를 더 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. The method of claim 1, wherein the silicon-rich nano-forming method of the crystal structure - the silicon rich nano-crystal structure using the atomic layer depositing step further comprising the step of flash annealing.
  18. 제17항에 있어서, 상기 실리콘 리치 나노-크리스탈 구조물은 상기 대상체를 20∼500℃의 온도로 유지하고 5∼20msec 동안 플래시 어닐링되는 것을 특징으로 하는 원자층 적층 공정을 이용한 실리콘 리치 나노-크리스탈 구조물의 형성 방법. 18. The method of claim 17 wherein the silicon-rich nano-crystal structure of the silicon-rich nanocrystalline structure using the atomic layer depositing step, characterized in that the holding and flash annealed for 5~20msec the object to a temperature of 20~500 ℃ The method of forming.
  19. 기판 상에 터널 유전층을 형성하는 단계; Forming a tunnel dielectric layer on a substrate;
    상기 터널 유전층 상에 원자층 적층 공정을 통해 전하 트랩핑 구조물을 형성하는 단계; Forming a charge trapping structure on the tunnel dielectric through the atomic layer depositing step; And
    상기 전하 트랩 구조물 상에 컨트롤 게이트를 형성하는 단계를 포함하며, And forming a control gate on the charge trap structure,
    상기 전하 트랩핑 구조물을 형성하는 단계는, 상기 터널 유전층 상으로 제1 실리콘 화합물을 포함하는 제1 가스를 제공하여 상기 터널 유전층 상에 실리콘 리치 화학 흡착층을 형성하는 단계, 상기 실리콘 리치 화학 흡착층 상으로 산소를 포함하는 제2 가스를 제공하여 상기 터널 유전층 상에 실리콘 리치 절연층을 형성하는 단계, 및 상기 실리콘 리치 절연층 상으로 제2 실리콘 화합물을 포함하는 제3 가스를 제공하여 상기 실리콘 리치 절연층 상에 실리콘 나노-크리스탈 층을 형성하는 단계를 구비하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. The charge-to form a wrapping structure, the tunnel dielectric phase to provide a first gas comprising a first silicon compound and forming a silicon rich chemisorbed layer on the tunnel dielectric layer, the silicon-rich chemisorbed layer providing a second gas containing oxygen onto the said tunnel step on the dielectric layer to form a silicon rich insulating layer, and the silicon to provide a third gas containing the second silicone compound onto the silicon rich insulating layer rich method for manufacturing a nonvolatile semiconductor device using the atomic layer depositing step comprising the steps of forming a crystal layer, a silicon nano on the insulating layer.
  20. 제19항에 있어서, 상기 제1 실리콘 화합물과 상기 제2 실리콘 화합물은 서로 상이한 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. 20. The method of claim 19, wherein the preparation of the non-volatile semiconductor device 1, the silicon compound and the second silicone compounds using an atomic layer depositing step, characterized in that different from each other.
  21. 제20항에 있어서, 상기 제1 실리콘 화합물은 두 개의 실리콘 원자들을 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. The method of claim 20 wherein the first silicone compound is a method of manufacturing a nonvolatile semiconductor device using the atomic layer depositing step comprises two silicon atoms.
  22. 제20항에 있어서, 상기 제2 실리콘 화합물은 하나의 실리콘 원자 및 수소를 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. The method of claim 20, wherein the second silicone compound is non-volatile method of manufacturing a semiconductor device using the atomic layer depositing step comprises one of silicon and hydrogen.
  23. 제20항에 있어서, 상기 제1 실리콘 화합물은 헥사디클로로실란을 포함하며, 상기 제2 실리콘 화합물은 실란을 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. 21. The method of claim 20, wherein the first silicon compound comprises hexadecyl dichlorosilane, the second silicon compound is prepared in the nonvolatile semiconductor apparatus using the atomic layer depositing step comprises a silane.
  24. 제19항에 있어서, 상기 제2 가스는 아산화질소 가스 또는 산소 가스를 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. 20. The method of claim 19 wherein the second gas is a method for manufacturing a nonvolatile semiconductor device using the atomic layer depositing step comprising the nitrous oxide gas, or oxygen gas.
  25. 제19항에 있어서, 상기 실리콘 리치 화학 흡착층을 형성하는 단계 및 상기 실리콘 리치 절연층을 형성하는 단계를 반복적으로 수행하여 상기 실리콘 리치 절연층의 실리콘 함량을 조절하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불 휘발성 반도체 장치의 제조 방법. The method of claim 19 wherein the atomic layer depositing step, characterized in that for adjusting the silicon content of the silicon rich insulating layer by performing the steps and the step of forming the silicon rich insulating layer for forming the silicon-rich chemical adsorption layer repeatedly non-volatile method of producing a semiconductor device using the.
  26. 제19항에 있어서, 상기 제3 가스의 유량을 조절하여 상기 실리콘 나노-크리스탈 층 내의 실리콘 나노-크리스탈들의 크기 및 밀도를 조절하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. 20. The method of claim 19, wherein by adjusting the flow rate of the third gas wherein the silicon nano-manufacturing method of the nonvolatile semiconductor apparatus using the atomic layer depositing step, characterized in that for controlling the size and density of crystal-silicon nano in the crystal layer .
  27. 제19항에 있어서, 상기 실리콘 리치 화학 흡착층을 형성하는 단계, 상기 실리콘 리치 절연층을 형성하는 단계 및 상기 실리콘 나노-크리스탈 층을 형성하는 단계를 반복적으로 수행하여, 상기 터널 유전층 상에 복 수개의 실리콘 리치 절연층들 및 상기 실리콘 리치 절연층들 사이에 개재된 복수 개의 실리콘 나노-크리스탈 층들을 포함하는 상기 전하 트랩핑 구조물을 형성하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. 20. The method of claim 19, wherein the step and the silicon nano for forming the silicon-rich chemical adsorption layer, and forming the silicon rich insulating layer by performing a step of forming a crystal layer repeatedly, the number of clothing on the tunnel dielectric layer a nonvolatile semiconductor apparatus using the atomic layer depositing step, characterized in that forming the charge trapping structure including a crystal layer of silicon rich insulating layer and the silicon rich plurality of silicon nano interposed between the insulating layer method.
  28. 제19항에 있어서, 상기 실리콘 나노-크리스탈 층을 형성하기 전에, 상기 실리콘 리치 절연층으로부터 원하지 않는 물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. 20. The method of claim 19 wherein the silicon nano-before the formation of the crystal layer, producing a nonvolatile semiconductor apparatus using the atomic layer depositing step further comprising the step of removing the unwanted material that is from the silicon rich insulating layer Way.
  29. 제28항에 있어서, 상기 실리콘 리치 절연층으로부터 원하지 않는 물질을 제거하는 단계는 상기 실리콘 리치 절연층 상으로 수소를 포함하는 가스를 제공하는 단계를 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. 29. The method of claim 28, wherein the step of removing the unwanted material that is from the silicon rich insulating layer is fire using atomic layer depositing step comprises the step of providing a gas containing hydrogen into the silicon rich insulating layer the method of volatile semiconductor device.
  30. 제29항에 있어서, 상기 수소를 포함하는 가스는 암모니아 가스, 수소 가스 또는 중수소 가스를 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. The method of claim 29, wherein the gas containing the hydrogen manufacturing method of the nonvolatile semiconductor apparatus using the atomic layer depositing step comprises ammonia gas, hydrogen gas or heavy hydrogen gas.
  31. 제19항에 있어서, 상기 전하 트랩핑 구조물을 질소를 포함하는 분위기 하에서 열처리하는 단계를 더 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. The method of claim 19, wherein the production of the charge trapping structure to the non-volatile semiconductor with the atomic layer depositing step further comprising the step of heat treatment in an atmosphere containing nitrogen device.
  32. 제19항에 있어서, 상기 전하 트랩핑 구조물을 질소 및 산소를 포함하는 분위기 하에서 예비 산화시키는 단계를 더 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. The method of manufacturing the charge-non-volatile semiconductor device, the wrapping structure using the atomic layer depositing step further comprising the step of pre-oxidation in an atmosphere containing nitrogen and oxygen according to claim 19.
  33. 제19항에 있어서, 상기 전하 트랩핑 구조물을 5∼20msec 동안 플래시 어닐링시키는 단계를 더 포함하는 것을 특징으로 하는 원자층 적층 공정을 이용한 불휘발성 반도체 장치의 제조 방법. The method of manufacturing the charge-trapping structure for the flash annealing 5~20msec nonvolatile semiconductor using an atomic layer depositing step further comprising the step of the device according to claim 19.
  34. 제19항에 있어서, 상기 컨트롤 게이트를 형성하기 전에, 상기 전하 트랩핑 구조물 상에 차단 유전층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 불휘 발성 반도체 장치의 제조 방법. 20. The method of claim 19 wherein before forming the control gate, a method for manufacturing a nonvolatile semiconductor device utterance according to claim 1, further comprising forming a blocking dielectric layer on the charge trapping structure.
  35. 제34항에 있어서, 상기 차단 유전층은 실리콘 화합물 또는 금속 산화물을 사용하여 형성되는 것을 특징으로 하는 불휘발성 반도체 장치의 제조 방법. 35. The method of claim 34, wherein the blocking dielectric layer is a method for manufacturing a nonvolatile semiconductor device, characterized in that formed by using a silicone compound or a metal oxide.
KR20060044141A 2005-07-29 2006-05-17 Method of forming a silicon rich nano-crystalline structure using atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same KR100722776B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20050069371 2005-07-29
KR1020050069371 2005-07-29

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006197346A JP2007043147A (en) 2005-07-29 2006-07-19 Method of forming silicon-rich nanocrystal structure using atomic layer deposition process and method of manufacturing nonvolatile semiconductor device using the same
US11494451 US7419888B2 (en) 2005-07-29 2006-07-28 Method of forming a silicon-rich nanocrystalline structure by an atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same

Publications (2)

Publication Number Publication Date
KR20070014953A true KR20070014953A (en) 2007-02-01
KR100722776B1 true KR100722776B1 (en) 2007-05-30

Family

ID=38080634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060044141A KR100722776B1 (en) 2005-07-29 2006-05-17 Method of forming a silicon rich nano-crystalline structure using atomic layer deposition process and method of manufacturing a non-volatile semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR100722776B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217192B1 (en) 2010-11-30 2012-12-31 한국기초과학지원연구원 QD coating method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909994B1 (en) * 2007-10-18 2009-07-29 경희대학교 산학협력단 A semiconductor device and a method of producing using a nano dot layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040018182A (en) * 2002-08-23 2004-03-02 아네르바 가부시키가이샤 Method for forming silicon nano-crystalline structures terminated with oxygen or nitrogen, and silicon nano-crystalline structures terminated with oxygen or nitrogen formed thereby
JP2005074556A (en) 2003-08-29 2005-03-24 Anelva Corp Method and apparatus for forming silicon nano-crystalline structure
JP2005236080A (en) 2004-02-20 2005-09-02 Nokodai Tlo Kk Method and device for forming silicon nano crystal structure
KR20060018532A (en) * 2004-08-24 2006-03-02 삼성전자주식회사 Method of manufacturing a non-volatile memory device with nanocrystal storage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040018182A (en) * 2002-08-23 2004-03-02 아네르바 가부시키가이샤 Method for forming silicon nano-crystalline structures terminated with oxygen or nitrogen, and silicon nano-crystalline structures terminated with oxygen or nitrogen formed thereby
JP2005074556A (en) 2003-08-29 2005-03-24 Anelva Corp Method and apparatus for forming silicon nano-crystalline structure
JP2005236080A (en) 2004-02-20 2005-09-02 Nokodai Tlo Kk Method and device for forming silicon nano crystal structure
KR20060018532A (en) * 2004-08-24 2006-03-02 삼성전자주식회사 Method of manufacturing a non-volatile memory device with nanocrystal storage

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101217192B1 (en) 2010-11-30 2012-12-31 한국기초과학지원연구원 QD coating method

Also Published As

Publication number Publication date Type
KR20070014953A (en) 2007-02-01 application

Similar Documents

Publication Publication Date Title
US7365389B1 (en) Memory cell having enhanced high-K dielectric
US6927136B2 (en) Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof
US6818558B1 (en) Method of manufacturing a dielectric layer for a silicon-oxide-nitride-oxide-silicon (SONOS) type devices
US6803275B1 (en) ONO fabrication process for reducing oxygen vacancy content in bottom oxide layer in flash memory devices
US6127227A (en) Thin ONO thickness control and gradual gate oxidation suppression by b. N.su2 treatment in flash memory
US7115469B1 (en) Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
US20090087977A1 (en) Low temperature conformal oxide formation and applications
US20090170345A1 (en) Method for manufacturing semiconductor device and substrate processing apparatus
US20090179253A1 (en) Oxide-nitride-oxide stack having multiple oxynitride layers
US6455372B1 (en) Nucleation for improved flash erase characteristics
US6458677B1 (en) Process for fabricating an ONO structure
US20090011609A1 (en) Radical oxidation process for fabricating a nonvolatile charge trap memory device
US6348380B1 (en) Use of dilute steam ambient for improvement of flash devices
US6559007B1 (en) Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US20040051134A1 (en) Atomic layer deposition of interpoly oxides in a non-volatile memory device
US20060211205A1 (en) Method of manufacturing a memory device having improved erasing characteristics
US20060027882A1 (en) Dielectric layer created using ALD to deposit multiple components
US20060160303A1 (en) Method for forming high-K charge storage device
US20080093661A1 (en) Non-volatile memory device having a charge trapping layer and method for fabricating the same
US20080272424A1 (en) Nonvolatile Memory Device Having Fast Erase Speed And Improved Retention Characteristics And Method For Fabricating The Same
US6955965B1 (en) Process for fabrication of nitride layer with reduced hydrogen content in ONO structure in semiconductor device
US20110248332A1 (en) Oxide-Nitride-Oxide Stack Having Multiple Oxynitride Layers
US20040251521A1 (en) Semiconductor device and method of manufacturing the same
US7148106B2 (en) Methods of fabricating non-volatile memory devices including nanocrystals
US20070132054A1 (en) Memory cell having stressed layers

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 11