KR100978234B1 - 화합물 반도체 발광소자의 저저항 전극 및 이를 이용한화합물 반도체 발광소자 - Google Patents

Abstract

본 발명은 화합물 반도체 발광소자의 저저항 전극 및 이를 이용한 화합물 반도체 발광소자에 관한 것이다. 질화물계 화합물 반도체 발광소자의 p형 반도체층 위에 적층되는 p형 전극에 있어서, 본 발명에 따른 상기 p형 전극은: 상기 p형 반도체층 위에 적층된, 투명한 성질을 가지는 전도성의 제 1 전극층; 상기 제 1 전극 위에 적층되는 고반사율의 제 2 전극층; 및 열처리시 상기 제 2 전극층의 뭉침 현상을 방지하기 위하여 상기 제 2 전극층 위에 적층되는 제 3 전극층을 포함하는 것을 특징으로 한다. 이와 같은 구성의 본 발명에 따르면, Ⅲ족 질화물 반도체 위에 형성된 p형 전극이 어닐링 과정에서 뭉치게 되어 전극의 저항이 높아지게 되는 현상을 방지할 수 있다. 따라서, 본 발명에 따른 화합물 반도체 발광소자는 전력 소모가 적다는 장점이 있다.

화합물 반도체, 발광소자, 전극, GaN, 질화물 반도체

Description

화합물 반도체 발광소자의 저저항 전극 및 이를 이용한 화합물 반도체 발광소자{A low-resistance electrode of compound semiconductor light emitting device and a compound semiconductor light emitting device using the electrode}

도 1은 일반적인 LED의 동작 원리를 개략적으로 도시한다.

도 2는 화합물 반도체 발광소자 위에 형성된 종래의 p형 전극을 도시한다.

도 3은 본 발명에 따라 화합물 반도체 발광소자 위에 형성된 p형 전극을 도시한다.

도 4는 종래의 전극과 본 발명에 따른 전극의 열처리 후의 표면을 각각 도시한다.

도 5는 본 발명의 제1실시예 및 제2실시예에 따른 결과를 도시하는 그래프로서, p-GaN 반도체층 위에 Ag와 NiZn를 적층한 경우와, Ag와 Zn를 적층한 경우에 대한 발광소자의 전기적인 특성인 I-V 측정 결과를 나타낸 것이다.

도 6a는 본 발명의 제3실시예에 따른 결과를 도시하는 그래프로서, p-GaN 반도체층 위에 Rh/Ag/Rh 층을 각각 적층한 전극의 전기적인 특성인 I-V 측정 결과를 나타낸 것이다.

도 6b는 상기 제3실시예에서 얻은 발광소자의 전기적인 특성인 I-V 측정 결 과를 나타낸 것이다.

도 7a는 p-GaN 반도체층 위에 Ni-Zn/Ag/Ni-Zn 층을 각각 적층한 경우와 Ni-Zn/Ag/Ni 층을 각각 적층한 경우에 대한 본 발명의 제4실시예 및 제5실시예에 따른 결과를 도시하는 그래프로서, 전극의 전기적인 특성인 I-V 측정 결과를 나타낸 것이다.

도 7b는 상기 제4실시예 및 제5실시예에서 얻은 발광소자의 전기적인 특성인 I-V 측정 결과를 나타낸 것이다.

도 8a는 본 발명의 제6실시예에 따른 결과를 도시하는 그래프로서, p-GaN 반도체층 위에 Ni-Mg/Ag/Ni-Mg 층을 각각 적층한 전극의 전기적인 특성인 I-V 측정 결과를 나타낸 것이다.

도 8b는 상기 제6실시예에서 얻은 발광소자의 전기적인 특성인 I-V 측정 결과를 나타낸 것이다.

※ 도면의 주요 부분에 대한 부호의 설명 ※

10.....질화물 반도체 13.....n형 질화물 반도체

15.....활성층 17.....p형 질화물 반도체

20.....p형 반사전극 22.....제 1 전극

24.....제 2 전극 30.....n형 전극

40.....사파이어 기판

본 발명은 화합물 반도체 발광소자의 저저항 전극에 관한 것이다.

LED와 같이 화합물 반도체의 특성을 이용하여 전기적인 신호를 빛으로 변화시키는 반도체 발광소자는 다른 발광체에 비해 수명이 길며, 낮은 전압을 사용하는 동시에 소비전력이 적다는 장점이 있다. 또한, 응답속도 및 내충격성이 우수할 뿐만 아니라 소형 경량화가 가능하다는 장점도 가지고 있다. 이러한 반도체 발광소자는 사용하는 반도체의 종류와 구성물질에 따라 각기 다른 파장의 빛을 발생할 수 있어, 필요에 따라 여러 가지 다른 파장의 빛을 만들어 사용할 수 있다. 특히, 생산기술의 발달과 소자 구조의 개선으로 매우 밝은 빛을 낼 수 있는 고휘도 반도체 발광소자도 개발되어 그 쓰임새가 매우 넓어졌다. 과거에는 주로 녹색, 황색, 적색의 빛이나 적외선을 발생하는 고휘도 반도체 발광소자가 개발되어 사용되었으나, 1990년대 중반에 청색을 발하는 고휘도 반도체 발광소자가 개발됨으로써, 녹색, 적색, 청색의 고휘도 반도체 발광소자를 사용하여 자연스러운 총 천연색의 표시가 가능하게 되었다.

도 1은 일반적인 LED의 동작 원리를 개략적으로 도시한다. 도 1에 도시된 바와 같이, LED는, 사파이어 기판(40) 위에 형성된 반도체 발광소자(10)와, 상기 반도체 발광소자(10) 위에 형성된 p형 전극(20), 상기 반도체 발광소자의 일측에 형성된 n형 전극(30)으로 구성되어 있다. 여기서, LED 전극에 순방향의 전압을 가하면, 반도체 발광소자(10)내 p형 클래드층(17)의 전도대에 있는 전자가 n형 클래드층(13)의 가전자대에 있는 정공과 재결합을 위하여 천이되면서 그 에너지 만큼 활 성층(15)에서 빛으로 발광된다. 상기 활성층(15)에서 방출된 빛은 반도체 발광소자(10) 위에 형성된 p형 전극(20)에 의해 반사되어 사파이어 기판(40)을 통해 LED 외부로 방출된다. 이렇게, 반도체 발광소자(10)에서 발생된 빛이 기판 위로 직접 방출되지 않고 전극에 의해 반사되어 기판을 통해 방출되는 방식의 LED에서는 p형 전극이 빛을 반사시켜야 하기 때문에 Ag와 같이 반사율이 높은 전도성 금속을 p형 전극으로서 사용한다.

한편, 청색 발광을 위해서는 직접 천이 에너지 밴드갭(direct bandgap energy)이 큰(약 2.8eV이상) 반도체가 필수적이다. 처음에는 주로 II-VI족 3원계 재료를 이용하여 청색이나 녹색 빛을 발광하는 반도체소자가 개발되었으나, 상대적으로 짧은 작동시간 때문에 응용에 문제가 되었다. 그러다가, 최근에는 III-V족 반도체에서 청색 발광을 위한 반도체가 소자가 연구되고 있다. 그 중에서도, Ⅲ족 질화물(주로 GaN와 관련된 화합물) 반도체는 광학적, 전기적, 열적 자극에 매우 안정함을 보이고 발광 효율이 높기 때문에 오늘날 특히 주목되고 있다.

도 2는, GaN와 같은 Ⅲ족 질화물 반도체를 반도체 발광소자로서 사용하는 LED에서, 질화물 반도체(10)의 p형 클래드층(p형 질화물 반도체)(17) 위에 형성된 종래의 p형 전극(20)을 도시한다. 앞서 설명한 바와 같이, 종래에는 p형 질화물 반도체(17) 위에 Ag와 같은 p형 반사전극(20)을 형성하여 사용하였다. p형 질화물 반도체(17) 위에 p형 반사전극(20)을 형성하는 일반적인 과정을 보면, p형 질화물 반도체 위에 전극을 증착시킨 후, 저항을 감소시키기 위하여 어닐링(annealing)을 하는 과정을 필요로 한다.

그런데, 통상적으로 질화물 반도체의 표면에너지와 Ag와 같이 반사전극으로 사용하는 금속재료의 표면에너지는 서로 큰 차이가 난다. 이러한 표면에너지의 차이로 인해 어닐링 과정에서 Ag 전극에는 도 4(a) 및 4(c)에 도시된 것과 같은 뭉침 현상(Agglomeration)이 발생하게 된다는 것이 일반적으로 알려져 있다. 도 4(a)는 뭉침 현상이 발생한 Ag 전극을 위에서 본 모습이며, 도 4(c)는 뭉침 현상이 발생한 Ag 전극을 측면에서 본 모습이다. 이렇게 Ag 전극에 뭉침 현상이 일어나게 되면, 결과적으로 Ag 전극의 반사도가 떨어지게 되어 전체적인 LED의 광출력이 그 만큼 감소하게 되는 문제가 있다.

따라서, 본 발명이 이루고자 하는 기술적인 과제는, p형 반사전극에 발생하는 뭉침 현상을 완화하여 질화물 반도체 소자를 발광소자로 이용하는 LED의 광출력 저하를 억제시키는 것이다.

상기와 같은 목적을 달성하기 위하여, 질화물계 화합물 반도체 발광소자의 p형 반도체층(17) 위에 적층되는 p형 전극에 있어서, 본 발명에 따른 상기 p형 전극은: 상기 p형 반도체층 위에 적층된, 투명한 성질을 가지는 전도성의 제 1 전극층(22); 상기 제 1 전극 위에 적층되는 고반사율의 제 2 전극층(20); 및 열처리시 상기 제 2 전극층(20)의 뭉침 현상을 방지하기 위하여 상기 제 2 전극층(20) 위에 적층되는 전도성의 제 3 전극층(24)을 포함하는 것을 특징으로 한다.

여기서, 상기 제 1 전극층(22)은 La-계 합금, Ni-계 합금, Zn-계 합금, Cu- 계 합금, 열전산화물(Thermoelectric Oxide), 도핑된 In 산화물(doped In Oxide), ITO, ZnO 로 구성되는 그룹에서 선택된 적어도 하나의 물질로 이루어지며, 상기 제 2 전극층(20)은 Ag, Rh, Al, Sn 으로 구성되는 그룹에서 선택된 적어도 하나의 물질로 이루어지고, 마지막으로 상기 제 3 전극층(24)은 Zn, Zn-계 합금, Rh, Mg-계 합금, Au, Ni, Ni-계 합금, 도핑된 In 산화물, Cu, Cu-계 합금으로 구성된 그룹에서 선택된 적어도 하나의 물질로 이루어진다.

또한, 질화물계 화합물 반도체 발광소자의 p형 반도체층(17) 위에 적층되는 p형 전극에 있어서, 본 발명의 또 다른 실시예에 다른 상기 p형 전극은: 상기 p형 반도체층 위에 적층되는 고반사율의 제 2 전극층(20); 및 열처리시 상기 제 2 전극층(20)의 뭉침 현상을 방지하기 위하여 상기 제 2 전극층(20) 위에 적층되는 고전도성의 제 3 전극층(24)을 포함하는 것을 특징으로 한다.

또한, 본 발명에 따른 화합물 반도체 소자는, n형 반도체층(13)과 p형 반도체층(17) 사이에 발광을 위한 활성층(15)을 갖는 질화물계 화합물 반도체층(10); 상기 p형 반도체층 위에 적층되는 고반사율의 제 2 전극층(20); 및 열처리시 상기 제 2 전극층(20)의 뭉침 현상을 방지하기 위하여 상기 제 2 전극층(20) 위에 적층되는 고전도성의 제 3 전극층(24)을 포함하며, 상기 제 3 전극층(24)과 p형 반도체층(17) 사이의 표면에너지의 차이는 상기 제 2 전극층(20)과 p형 반도체층(17) 사이의 표면에너지의 차이보다 작은 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여, 본 발명의 실시예에 따른 본 발명의 구성에 대해 상세하게 설명하도록 한다.

도 3은 본 발명에 따라 화합물 반도체 발광소자 위에 형성된 p형 전극을 도시한다. 도 3(a)는 기존의 반사전극(20)의 위아래로 각각 새로운 전극층(22,24)을 추가한 실시예를 도시하는 것이고, 도 3(b)는 기존의 반사전극(20)의 위에만 새로운 전극층(24)을 추가한 또 다른 실시예를 도시하는 것이다.

기존의 반사전극(20) 위에만 새로운 전극층(24)을 추가한 도 3(b)에 도시된 실시예에 대해 먼저 설명하면 다음과 같다.

이미 설명한 바와 같이, 종래의 화합물 반도체 발광소자, 특히, 청색 발광을 위하여 GaN과 같은 Ⅲ족 질화물 반도체를 이용하는 화합물 반도체 발광소자는 p형 질화물 반도체(17) 위에 p형 전극(20)이 적층되는 구성을 하고 있다. 이때, 상기 p형 전극(20)은 전극으로서의 역할을 하는 동시에, 반도체 발광소자의 활성층(15)으로부터 발생한 빛을 사파이어 기판(40)으로 반사시키는 반사층으로서의 역할을 수행하여야 한다. 따라서, p형 전극(20)은 일반적으로 전기전도도가 높고 빛을 잘 반사시키는 물질로 구성된다. 이러한 재료로는 Ag, Rh, Al, Sn 등이 주로 사용되는데, 특히, Ag를 많이 사용한다. 그런데, 이러한 반사전극(20) 재료는 하층의 p형 질화물 반도체(17)과의 표면에너지 차이가 매우 크기 때문에, 전극의 적층 후 열처리 과정에서 뭉침 현상이 발생하였고, 이는 전극의 전기 저항을 높이는 문제를 야기하였다.

본 발명은 이러한 현상을 방지하기 위하여 반사전극(20) 위에 p형 질화물 반도체(17)와의 표면에너지 차이가 적은 전도성 물질을 추가로 적층한다. 이러한 물질로는 Zn, Zn-계 합금(Zn-alloy), Rh, Mg-계 합금(Mg-alloy), Au, Ni, Ni-계 합금(Ni-alloy), 도핑된 In 산화물(Doped In Oxide), Cu, Cu-계 합금 등이 있는데, 특히, 이들 재료들 중에서 보다 양호한 재료를 들자면, Ni, Rh, Ni-Zn, Ni-Mg 등이 있다. 이러한 재료들은 p형 질화물 반도체(17)와의 표면에너지 차이가 적으면서, 전기전도성 역시 양호하기 때문에 반사전극(20) 위에 적층되어 뭉침 방지층(Agglomeration Preventing Layer; APL)과 전극으로의 역할을 수행할 수 있다. 본 발명의 상세한 설명에서는, 이하에서, 이러한 전극층을 뭉침방지 전극층이라고 부르기로 한다.

반사전극(20) 위에 뭉침방지 전극층(24)이 적층되면, 뭉침방지 전극층(24)에 사용되는 재료와 p형 질화물 반도체(17)와의 표면에너지 차가 적기 때문에, 이후의 열처리 과정에서 발생할 수 있는 변형이 뭉침방지 전극층(24)과 p형 질화물 반도체(17)의 경우에는 서로 비슷하게 된다. 따라서, 뭉침방지 전극층(24)은 반사전극(20)이 열처리 과정에서 뭉치게 되는 것을 방해하게 되어, 전극의 표면이 평탄한 상태를 유지하게 된다. 도 4는 반사전극(20) 위에 뭉침방지 전극층(24)이 적층되지 않은 경우와 적층된 경우를 비교하여 도시한다. 도 4(a) 및 도 4(c)는 뭉침방지 전극층(24)이 적층되지 않았을 때를 도시한 것으로, 무수한 뭉침이 발생하여 있는 것을 확인할 수 있다. 반면, 도 4(b) 및 도 4(d)는 본 발명에 따라 뭉침방지 전극층(24)이 적층되었을 때를 도시한 것으로, 종래와는 달리, 뭉침이 거의 발생하지 않은 것을 확인할 수 있다. 이와 같이, 반사전극(20)에 뭉침이 발생하지 않으면 반사도가 저하되지 않기 때문에 고반사 상태를 유지할 수 있다. 따라서, 본 발명에 따른 방식으로 형성된 전극을 이용하는 반도체 발광소자는 반사도 저하가 종래에 비해 매우 적어진다.

이때, 뭉침방지 전극층(24)의 두께가 너무 두꺼우면, 전기저항이 높아지는 문제가 있고, 반면 너무 얇을 경우에는 뭉침방지 효과가 없어지므로, 뭉침방지 전극층(24)의 두께를 적당히 조절할 필요가 있다. 뭉침방지 전극층(24)의 두께는 전체 반도체 소자의 크기 및 반사전극(20)의 두께를 고려하여 결정한다. 통상, 반사전극(20)의 두께는 50nm에서 1000nm 사이에 있는데, 200nm를 주로 사용한다. 따라서, 반사전극(20)의 두께가 200nm라 할 때, 뭉침방지 전극층(24)의 두께는 1nm 내지 200nm의 범위 내에 있는 것이 적당하다. 보다 양호하게는, 상기 뭉침방지 전극층(24)의 두께는 약 20nm 정도인 것이 적당한다.

적층 방식은, 일반적인 전자빔 증착기(E-beam Evaporator)를 이용하여 전자빔에 의해 발생된 반사전극 재료의 금속증기와 뭉침방지 전극층 재료의 금속증기를 기판에 순차적으로 노출시켜 다층박막 구조로 적층한다. 이렇게 적층한 다음에는, 300℃ 내지 600℃ 의 온도 범위 내에서 약 5분간 열처리(Annealing)를 수행한다. 그리고, 열처리 중의 분위기는 적어도 산소를 포함하는 분위기에서 실시하는 것이 바람직하다. 이때, 열처리 시간과 분위기는 본 발명에서 크게 중요한 것은 아니며, 30분이나 그 이상 동안 열처리를 하더라도 무방하다.

한편, 상술한 실시예에 의할 경우, 전체적인 전극의 접촉저항이 높아지는 문제가 있다. 이러한 문제를 보완하기 위하여, 도 3(a)에 도시된 것과 같이, p형 질화물 반도체(17)와 반사전극(20) 사이에 접촉저항을 낮추어 줄 수 있는 추가적인 전극(22)을 적층할 수도 있다. 본 발명의 상세한 설명에서는, 이하에서, 이러한 전 극층을 고전도성 전극층이라고 부르기로 한다. 상기 전도성 전극층(22)은 질화물 반도체 발광소자의 활성층(15)에서 발생된 빛을 통과시켜 반사전극(20)에 도달할 수 있도록 하고, 또한 반사전극(20)에서 반사된 빛을 통과시켜 사파이어 기판(40)을 통해 방출될 수 있도록 하여야 하기 때문에, 높은 투명도를 가질 것을 요구한다. 이러한 요구사항에 적당한 재료로는, La-계 합금(La-alloy), Ni-계 합금(Ni-alloy), Zn-계 합금(Zn-alloy), Cu-계 합금(Cu-alloy), 열전산화물(Thermoelectric Oxide), 도핑된 In 산화물(doped In Oxide), ITO, ZnO 등이 있는데, 특히, 이들 재료들 중에서 보다 양호한 재료를 들자면, Zn-Ni 합금, Ni-Mg 합금, Zn-Mg 합금 등을 들 수가 있다.

이때, 상기 고전도성 전극층(22)의 두께가 너무 두꺼우면 전체적인 반사도가 떨어지는 문제가 있고, 너무 얇으면 적층의 효과가 떨어지는 문제가 있기 때문에, 고전도성 전극층(22)의 두께를 적당히 조절할 필요가 있다. 고전도성 전극층(22)의 두께는 전체 반도체 소자의 크기 및 반사전극(20)의 두께를 고려하여 결정하는데, 통상, 반사전극(20)의 두께가 200nm라 할 때, 1nm 내지 200nm의 범위 내에 있는 것이 적당하다. 보다 양호하게는, 상기 고전도성 전극층(22)의 두께는 약 3nm 정도인 것이 적당한다.

도 5 내지 도 8은 상술한 본 발명에 따른 실시예의 결과를 도시하는 것이다. 이하에서, 본 발명에 따른 전극 제조방법의 실시예에 대해 간략하게 설명한다.

실시예 1

1) p-형 반도체층을 포함하는 GaN계 화합물 반도체 소자를 트리클로로에틸 렌, 아세톤, 메탄올, 증류수로 초음파 세척기 안에서 60℃ 온도로 각각 5 분씩 표면 세척한 후, 시료에 남아 있는 수분을 제거하기 위하여 100℃에서 10분 동안 하드 베이킹(hard baking)을 한다.

2) 이어서, p형 반도체층 위에 포토레지스트(photoresist)를 4,500 rpm으로 스핀코팅(spin coating)한 후, 85℃에서 15분 동안 소프트 베이킹(soft baking)한다.

3) 상기 포토레지스트를 소정의 패턴으로 노광하기 위해, 노광용 마스크와 기판을 정렬시킨 다음, 22.8 mW의 강도의 UV(자외선)에 15초 동안 노출시키고, 현상액과 증류수를 1:4의 비율로 혼합한 용액 속에 상기 GaN계 화합물 반도체 소자를 침지시켜 25초 정도에서 현상한다.

4) 현상이 완료된 후, 기판에 잔류하는 오염물질을 제거하기 위하여 기판을 BOE 용액에 5분간 침지시킨다.

5) 기판으로부터 오염물질이 제거된 후 전자빔 증착기(E-beam evaporator)를 이용하여 Ag와 NiZn를 각각 50nm 두께와 10nm 두께로 증착시킨다. 여기서, Ag는 반사전극(20)이 되고, NiZn은 뭉침방지 전극층(24)이 된다.

도 5(a)는 이러한 실시예 1에 의해 형성된 전극의 전기적 특성을 실험한 결과를 나타내는 것으로, 도 5(a)의 세 개의 그래프는 상기 1) ~ 5)의 과정으로 형성된 전극을 열처리 전(as-deposited)과, 공기 분위기에서 500℃로 열처리한 후, 질소 분위기에서 500℃로 열처리한 후의 특성을 각각 보여주는 것이다. 도시된 바와 같이, 공기 분위기에서 500℃로 열처리한 경우가 가장 전기적 특성이 좋은 것을 알 수 있다.

실시예 2

이하, 모든 실시예는 상기 1) 내지 4)의 과정과 전자빔 증착기를 이용하여 전극층을 증착하는 과정이 동일하고, 다만 전극의 재료와 두께, 열처리 온도 등만이 차이가 있으므로 이에 대해서만 설명하도록 한다.

실시예 2에서는 Ag를 200nm로 적층하여 반사전극(20)을 형성하고, Zn을 50nm로 적층하여 뭉침방지 전극층(24)을 형성한 후, 각각 330℃, 430℃, 530℃로 열처리하여 전극의 전기적 특성을 실험하였다. 도 5(b)는 이러한 실시예 2에 의해 형성된 전극의 전기적 특성을 실험한 결과로서, 530℃로 열처리한 경우가 가장 우수한 특성을 보이고 있다.

실시예 3

실시예 3의 경우, Rh를 2.5nm 적층하여 전도성 전극층(22)을 형성하고, Ag를 200nm 적층하여 반사전극(20)을 형성하고, Rh를 20nm 적층하여 뭉침방지 전극층(24)을 형성하였다. 그런후, 열처리전과, 330℃, 430℃, 530℃로 열처리한 경우에 대해 전기적 특성을 실험하였다. 도 6(a)는 이렇게 형성된 전극의 전기적 특성을 나타내는 것이고, 도 6(b)는 이렇게 제조된 반도체 발광소자의 전기적 특성을 나타내는 것이다. 본 실시예에 따른 반도체 발광소자의 턴-온(Turn ON) 전압은 3V로서, 순방향으로 전압을 걸었을 때 3V 근방에서 주입전류가 급격하게 증가할수록 우수한 특성을 가지는 것이다. 실시예 3의 경우, 330℃에서 열처리한 것이 가장 우수한 전기적 특성을 가진다는 것을 알 수 있다.

실시예 4,5

실시예 4의 경우, Ni-Zn 합금을 3nm 적층하여 고전도성 전극층(22)을 형성하고, Ag를 200nm 적층하여 반사전극(20)을 형성하고, Ni-Zn 합금을 20nm 적층하여 뭉침방지 전극층(24)을 형성하였다. 또한, 실시예 5의 경우, Ni-Zn 합금을 3nm 적층하여 고전도성 전극층(22)을 형성하고, Ag를 200nm 적층하여 반사전극(20)을 형성하고, Ni을 20nm 적층하여 뭉침방지 전극층(24)을 형성하였다. 도 7(a)는 본 실시예에 따른 전극의 전기적 특성과 Ag만을 적층하여 반사전극(20)만이 형성된 종래의 전극을 비교하여 나타내는 것이다. 또한, 도 7(b)는 본 실시예에 따라 제조된 반도체 발광소자의 전기적 특성과 종래의 방식에 따른 반도체 발광소자의 전기적 특성을 비교하여 나타낸 것이다. 그래프를 통해 알 수 있듯이, 실시예 4 및 실시예 5의 경우가 모두 종래 보다 우수한 특성을 가지고 있다.

실시예 6

실시예 6의 경우, Ni-Mg 합금을 2.5nm 적층하여 고전도성 전극층(22)을 형성하고, Ag를 200nm 적층하여 반사전극(20)을 형성하고, Ni-Mg 합금을 20nm 적층하여 뭉침방지 전극층(24)을 형성하였다. 그런후, 열처리전과, 330℃, 530℃로 열처리한 경우에 대해 전기적 특성을 실험하였다. 도 8(a)는 이렇게 형성된 전극의 전기적 특성을 나타내는 것이고, 도 8(b)는 이렇게 제조된 반도체 발광소자의 전기적 특성을 나타내는 것이다. 실시예 6의 경우, 530℃에서 열처리한 것이 가장 우수한 전기적 특성을 가진다는 것을 알 수 있다.

지금까지 본 발명의 구성 및 실시예에 대해 상세히 설명하였다. 이미 상술하였듯이, 본 발명에 따르면, Ag 등으로 형성된 반사전극이 p형 질화물 반도체와의 큰 표면에너지 차이로 인하여, 열처리 후 전극 표면에 뭉침 현상이 일어나는 것을 방지할 수 있다. 전극 표면에 뭉침 현상이 일어나면 전자의 원활한 이동을 방해하여 전기저항이 높아지는 문제를 야기한다. 따라서, 본 발명에 의하면 전기적 저항이 매우 낮은 반도체 발광소자용 전극을 얻을 수 있다. 또한, 본 발명에 의하면 전력의 소모가 적은 반도체 발광소자를 얻을 수 있다.

Claims (28)

1. 화합물 반도체 발광소자의 p형 반도체층 위에 적층되는 p형 전극에 있어서,

   상기 p형 반도체층 위에 적층된 전도성 제 1 전극층;

   상기 제 1 전극 위에 적층되는 고반사율의 제 2 전극층; 및

   열처리시 상기 제 2 전극층의 뭉침 현상을 방지하기 위하여 상기 제 2 전극층 위에 적층되는 전도성 제 3 전극층을 포함하는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
2. 제 1 항에 있어서,

   상기 제 1 전극층은 La-계 합금, Ni-계 합금, Zn-계 합금, Cu-계 합금, 열전산화물(Thermoelectric Oxide), 도핑된 In 산화물(doped In Oxide), ITO, ZnO 로 구성되는 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
3. 제 2 항에 있어서,

   상기 제 1 전극층은, Zn-Ni 합금, Ni-Mg 합금, Zn-Mg 합금, Mg가 도핑된 In 산화물로 구성되는 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
4. 제 2 항에 있어서,

   상기 제 1 전극층의 두께는 0.1nm 내지 200nm의 범위에 있는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
5. 제 4 항에 있어서,

   상기 제 1 전극층의 두께는, 실질적으로 3nm인 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
6. 제 1 항에 있어서,

   상기 제 2 전극층은 Ag, Rh, Al, Sn 으로 구성되는 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
7. 제 6 항에 있어서,

   상기 제 2 전극층은, Ag 를 포함하는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
8. 제 6 항에 있어서,

   상기 제 2 전극층의 두께는 50nm 내지 1000nm의 범위에 있는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
9. 제 8 항에 있어서,

   상기 제 2 전극층의 두께는, 실질적으로 200nm 인 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
10. 제 1 항에 있어서,

    상기 제 3 전극층은 Zn, Zn-계 합금, Rh, Mg-계 합금, Au, Ni, Ni-계 합금, 도핑된 In 산화물, Cu, Cu-계 합금으로 구성된 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
11. 제 10 항에 있어서,

    상기 제 3 전극층은, Ni, Rh, Ni-Zn, Ni-Mg, Cu, Cu-계 합금으로 구성된 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도 체 발광소자의 저저항 전극.
12. 제 10 항에 있어서,

    상기 제 3 전극층의 두께는 1nm 내지 500nm의 범위에 있는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
13. 제 12 항에 있어서,

    상기 제 3 전극층의 두께는, 실질적으로 20nm인 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
14. 제 1 항에 있어서,

    상기 제 1 내지 제 3 전극층은, 전사빔 증착기를 이용하여 순차적으로 증착된 후 300℃ 내지 600℃ 의 온도 범위 내에서 열처리되는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
15. 화합물 반도체 발광소자의 p형 반도체층 위에 적층되는 p형 전극에 있어서, 상기 p형 전극은:

    상기 p형 반도체층 위에 적층되는 고반사율의 제 2 전극층; 및

    열처리시 상기 제 2 전극층의 뭉침 현상을 방지하기 위하여 상기 제 2 전극층 위에 적층되는 전도성의 제 3 전극층을 포함하는 것을 특징으로 하는 화합물 반 도체 발광소자의 저저항 전극.
16. 제 15 항에 있어서,

    상기 제 2 전극층은 Ag, Rh, Al, Sn 으로 구성되는 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
17. 제 16 항에 있어서,

    상기 제 2 전극층은, Ag 를 포함하는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
18. 제 16 항에 있어서,

    상기 제 2 전극층의 두께는 100nm 내지 1000nm의 범위에 있는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
19. 제 18 항에 있어서,

    상기 제 2 전극층의 두께는, 실질적으로 200nm 인 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
20. 제 15 항에 있어서,

    상기 제 3 전극층은 Zn, Zn-계 합금, Rh, Mg-계 합금, Au, Ni, Ni-계 합금, In-도핑 산화물로 구성된 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
21. 제 20 항에 있어서,

    상기 제 3 전극층은, Ni, Rh, Ni-Zn, Ni-Mg 으로 구성된 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
22. 제 20 항에 있어서,

    상기 제 3 전극층의 두께는 1nm 내지 200nm의 범위에 있는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
23. 제 22 항에 있어서,

    상기 제 3 전극층의 두께는, 실질적으로 20nm인 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
24. 제 15 항에 있어서,

    상기 제 2 전극층 및 제 3 전극층은, 전사빔 증착기를 이용하여 순차적으로 증착된 후 300℃ 내지 600℃ 의 온도 범위 내에서 열처리되는 것을 특징으로 하는 화합물 반도체 발광소자의 저저항 전극.
25. n형 반도체층과 p형 반도체층 사이에 발광을 위한 활성층을 갖는 질화물계 화합물 반도체층;

    상기 p형 반도체층 위에 적층되는 고반사율의 제 2 전극층; 및

    열처리시 상기 제 2 전극층의 뭉침 현상을 방지하기 위하여 상기 제 2 전극층 위에 적층되는 전도성 제 3 전극층을 포함하며,

    상기 제 3 전극층과 p형 반도체층 사이의 표면에너지의 차이는 상기 제 2 전극층과 p형 반도체층 사이의 표면에너지의 차이보다 작은 것을 특징으로 하는 화합물 반도체 발광소자.
26. 제 25 항에 있어서,

    상기 p형 반도체층 과 제 2 전극층 사이에 투명한 전도성 제 1 전극층을 더 가지는 것을 특징으로 하는 화합물 반도체 발광소자.
27. 제 25 항 또는 제 26 항에 있어서,

    상기 제 3 전극층은 Zn, Zn-계 합금, Rh, Mg-계 합금, Au, Ni, Ni-계 합금, In-도핑 산화물로 구성된 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 발광소자.
28. 제 25 항 또는 제 26 항에 있어서,

    상기 제 1 전극층은 La-계 합금, Ni-계 합금, Zn-계 합금, Cu-계 합금, 열전산화물(Thermoelectric Oxide), In-도핑 산화물(doped In Oxide), ITO, ZnO 로 구성되는 그룹에서 선택된 적어도 하나의 물질로 이루어지는 것을 특징으로 하는 화합물 반도체 발광소자.

Images