KR100975806B1

KR100975806B1 - Liquid crystal display

Info

Publication number: KR100975806B1
Application number: KR1020030071038A
Authority: KR
Inventors: 박진석; 추교섭; 양용호; 문지혜
Original assignee: 삼성전자주식회사
Priority date: 2003-10-13
Filing date: 2003-10-13
Publication date: 2010-08-13
Also published as: KR20050035382A

Abstract

In a liquid crystal display, the first substrate includes a display area composed of a plurality of pixel parts to display an image, and a driving area integrated around a display area to integrate a driving circuit for driving the pixel parts. The second substrate faces the first substrate, and the coupling member, the liquid crystal layer, and the blocking member are interposed between the first substrate and the second substrate. The coupling member couples the first substrate and the second substrate and covers the driving circuit. The blocking member is provided in the blocking area formed around the driving area to block the coupling member from flowing out to another area adjacent to the blocking area. Therefore, the display characteristics and the yield of the liquid crystal display device can be improved.

Description

Liquid Crystal Display {LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 일 실시예에 따른 반투과형 액정표시장치를 나타낸 단면도이다.1 is a cross-sectional view of a transflective liquid crystal display device according to an exemplary embodiment of the present invention.

도 2a 및 도 2b는 도 1에 도시된 어레이 기판의 제조 과정을 나타낸 단면도들이다.2A and 2B are cross-sectional views illustrating a manufacturing process of the array substrate illustrated in FIG. 1.

도 3a 및 도 3b는 도 1에 도시된 컬러필터기판의 제조 과정을 나타낸 단면도들이다.3A and 3B are cross-sectional views illustrating a manufacturing process of the color filter substrate illustrated in FIG. 1.

도 4는 어레이 기판과 컬러필터기판과의 사이에 결합부재가 개재된 상태를 나타낸 단면도이다.4 is a cross-sectional view illustrating a state in which a coupling member is interposed between the array substrate and the color filter substrate.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

100 : 어레이 기판 120 : 유기 절연막100 array substrate 120 organic insulating film

161 : 제1 차단부재 162 : 제2 차단부재161: first blocking member 162: second blocking member

200 : 컬러필터기판 250 : 셀갭유지부재200: color filter substrate 250: cell gap holding member

261 : 제3 차단부재 262 : 제4 차단부재261: third blocking member 262: fourth blocking member

300 : 액정층 350 : 결합부재300: liquid crystal layer 350: bonding member

400 : 반투과형 액정표시장치400: transflective liquid crystal display device

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시특성 및 수율을 향상시킬 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of improving display characteristics and yield.

액정표시장치는 제1 기판, 제2 기판 및 제1 기판과 제2 기판과의 사이에 개재된 액정으로 이루어진다. 액정표시장치는 외부로부터의 신호에 의하여 제1 기판과 제2 기판과의 사이에 전계가 형성되면 전계에 의해서 액정의 배열각이 변화되면서 영상을 표시한다.The liquid crystal display device includes a first substrate, a second substrate, and a liquid crystal interposed between the first substrate and the second substrate. When an electric field is formed between the first substrate and the second substrate by a signal from the outside, the liquid crystal display displays an image by changing the arrangement angle of the liquid crystal by the electric field.

제1 기판은 영상을 표시하는 표시영역을 포함한다. 표시영역에는 다수의 게이트 라인 및 데이터 라인이 구비되고, 게이트 라인들 및 데이터 라인들에 의해서 매트릭스 형태의 화소부가 형성된다. 화소부 각각에 구비되는 화소는 각 게이트 라인 및 각 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 및 TFT에 결합된 화소 전극으로 이루어진다.The first substrate includes a display area for displaying an image. The display area includes a plurality of gate lines and data lines, and the pixel portion in the form of a matrix is formed by the gate lines and the data lines. Each pixel included in each pixel portion includes a thin film transistor (hereinafter, referred to as TFT) connected to each gate line and each data line, and a pixel electrode coupled to the TFT.

표시영역의 좌측 주변에는 게이트 구동영역이 구비된다. 게이트 구동영역에는 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로가 TFT와 동일한 공정을 통해 직접적으로 집적된다.A gate driving area is provided around the left side of the display area. In the gate driving region, a gate driving circuit for applying a driving voltage to the gate line is directly integrated through the same process as that of the TFT.

한편, 제2 기판에는 액정층을 사이에 두고 화소 전극과 마주보는 공통 전극이 구비된다. 또한, 공통 전극은 게이트 구동영역에서 게이트 구동회로와도 상기 액정층을 사이에 두고 마주보게된다. 따라서, 게이트 구동회로와 공통전극과의 사이에는 기생 커패시턴스가 생성된다. The second substrate is provided with a common electrode facing the pixel electrode with the liquid crystal layer interposed therebetween. In addition, the common electrode may face the liquid crystal layer with the gate driving circuit in the gate driving region. Thus, parasitic capacitance is generated between the gate driving circuit and the common electrode.

기생 커패시턴스는 게이트 구동회로의 오동작을 유도하거나, 게이트 구동회로로부터 출력되는 신호를 왜곡 또는 지연시킨다. 결국, 기생 커패시턴스는 액정표시장치의 표시특성을 저하시키는 요인으로 작용하게 된다.Parasitic capacitance induces a malfunction of the gate driving circuit, or distorts or delays a signal output from the gate driving circuit. As a result, parasitic capacitance acts as a factor to lower the display characteristics of the liquid crystal display.

따라서, 본 발명의 목적은 표시특성 및 수율을 향상시키기 위한 액정표시장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a liquid crystal display device for improving display characteristics and yield.

본 발명의 일 특징에 따른 액정표시장치는, 제1 기판, 상기 제1 기판과 마주하는 제2 기판 및 상기 제1 기판과 제2 기판과의 사이에 개재된 액정층으로 이루어진다.A liquid crystal display device according to an aspect of the present invention includes a first substrate, a second substrate facing the first substrate, and a liquid crystal layer interposed between the first substrate and the second substrate.

상기 제1 기판은 다수의 화소부로 이루어져 영상을 표시하는 표시영역 및 상기 표시영역의 주변에 구비되어 상기 화소부들을 구동하는 구동회로가 집적된 구동영역을 포함한다. 결합부재는 상기 제1 기판과 제2 기판과의 사이에 개재되어 상기 제1 기판과 제2 기판을 결합시키고, 상기 구동영역에서 상기 구동회로를 커버한다.The first substrate includes a display area including a plurality of pixel parts to display an image, and a driving area integrated around the display area to integrate a driving circuit for driving the pixel parts. A coupling member is interposed between the first substrate and the second substrate to couple the first substrate to the second substrate and cover the driving circuit in the driving region.

차단부재는 상기 구동영역의 주변에 형성된 차단영역에 구비되어 상기 결합부재가 상기 차단영역에 인접하는 다른 영역으로 유출되는 것을 차단한다.The blocking member is provided in a blocking area formed around the driving area to block the coupling member from flowing out to another area adjacent to the blocking area.

이러한 액정표시장치에 따르면, 결합부재가 게이트 구동회로 상에 구비된 경우, 차단부재는 상기 결합부재에 인접하여 구비되어 상기 결합부재가 표시영역 또는 액정표시장치의 외부로 유출되는 현상을 방지한다.According to the liquid crystal display device, when the coupling member is provided on the gate driving circuit, the blocking member is provided adjacent to the coupling member to prevent the coupling member from leaking out of the display area or the liquid crystal display device.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하 게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 반투과형 액정표시장치(400)는 어레이 기판(100), 상기 어레이 기판(100)과 마주하는 컬러필터기판(200) 및 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에 개재된 액정층(300)으로 이루어진다.Referring to FIG. 1, a transflective liquid crystal display device 400 according to an exemplary embodiment of the present invention may include an array substrate 100, a color filter substrate 200 facing the array substrate 100, and the array substrate 100. ) And the color filter substrate 200 interposed between the liquid crystal layer 300.

상기 어레이 기판(100)은 영상을 표시하는 표시영역(DPA), 구동영역(DRA), 상기 표시영역(DPA)과 구동영역(DRA)과의 사이에 형성된 제1 차단영역(BA1) 및 구동영역(DRA)의 외곽에 형성된 제2 차단영역(BA2)으로 이루어진다.The array substrate 100 may include a display area DPA, a driving area DRA, a first blocking area BA1 and a driving area formed between the display area DPA and the driving area DRA. The second blocking area BA2 is formed on the outer side of the DRA.

상기 표시영역(DPA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 데이터 라인과 상기 데이터 라인과 직교하는 게이트 라인에 연결된 TFT(110) 및 상기 TFT(110)에 결합된 투과전극(130)과 반사전극(140)을 포함한다. 구체적으로, 상기 TFT(110)는 게이트 전극(111)이 상기 게이트 라인에 연결되고, 소오스 전극(112)이 상기 데이터 라인에 연결되며, 드레인 전극(113)이 상기 투과전극(130)과 반사전극(140)에 연결된 구성을 갖는다.In the display area DPA, a plurality of pixels are provided in a matrix form. Each of the plurality of pixels includes a data line and a TFT 110 connected to a gate line orthogonal to the data line, and a transmission electrode 130 and a reflection electrode 140 coupled to the TFT 110. In detail, the TFT 110 includes a gate electrode 111 connected to the gate line, a source electrode 112 connected to the data line, and a drain electrode 113 connected to the transmission electrode 130 and the reflective electrode. It has a configuration connected to 140.

상기 TFT(110)의 드레인 전극(113)만을 상기 투과전극(130)에 연결시키기 위하여 상기 TFT(110)와 투과전극(130)과의 사이에는 유기 절연막(120)이 개재된다. 상기 유기 절연막(120)에는 상기 드레인 전극(113)을 노출시키기 위한 콘택홀(121)이 구비된다. 따라서, 상기 투과전극(130)은 상기 콘택홀(121)을 통해 상기 드레인 전극(113)과 전기적으로 연결된다.An organic insulating layer 120 is interposed between the TFT 110 and the transmission electrode 130 to connect only the drain electrode 113 of the TFT 110 to the transmission electrode 130. The organic insulating layer 120 is provided with a contact hole 121 for exposing the drain electrode 113. Accordingly, the transmission electrode 130 is electrically connected to the drain electrode 113 through the contact hole 121.

상기 반사전극(140)은 상기 투과전극(130) 상에 형성되고, 상기 반사전극(140)에는 상기 투과전극(130)의 일부분을 노출시키는 투과창(141)이 형성된다. 상기 반사전극(140)은 상기 투과전극(130)을 경유하여 상기 TFT(110)의 드레인 전극(113)과 전기적으로 연결된다.The reflective electrode 140 is formed on the transmissive electrode 130, and the transmissive window 141 is formed in the reflective electrode 140 to expose a portion of the transmissive electrode 130. The reflective electrode 140 is electrically connected to the drain electrode 113 of the TFT 110 via the transmission electrode 130.

상기 구동영역(DRA)에 대응하여 상기 어레이 기판(100) 상에는 게이트 구동회로(150)와 데이터 구동회로(미도시)가 구비된다. 상기 게이트 구동회로(150)는 상기 게이트 라인의 일단에 연결되어 상기 게이트 라인으로 게이트 구동신호를 제공한다. 상기 게이트 구동회로(150)는 상기 표시영역(DPA)에 구비되는 상기 TFT(110)와 동일한 공정을 통해서 상기 어레이 기판(100) 상에 집적된다. 한편, 상기 데이터 구동회로는 상기 데이터 라인의 일단에 연결되어 상기 데이터 라인으로 영상신호를 제공한다. 상기 데이터 구동회로는 칩 형태로 구비되어 상기 어레이 기판(100)이 완성되면, 이후에 상기 어레이 기판(100) 상에 조립된다.A gate driving circuit 150 and a data driving circuit (not shown) are provided on the array substrate 100 corresponding to the driving region DRA. The gate driving circuit 150 is connected to one end of the gate line to provide a gate driving signal to the gate line. The gate driving circuit 150 is integrated on the array substrate 100 through the same process as the TFT 110 provided in the display area DPA. The data driving circuit is connected to one end of the data line to provide an image signal to the data line. The data driving circuit is provided in a chip form, and when the array substrate 100 is completed, it is assembled on the array substrate 100.

상기 표시영역(DPA)과 상기 구동영역(DRA)과의 사이에 형성된 상기 제1 차단영역(BA1)에 대응하여 상기 어레이 기판(100) 상에는 제1 차단부재(161)가 구비되고, 상기 구동영역(DRA)의 외곽에 형성된 상기 제2 차단영역(BA2)에 대응하여 상기 어레이 기판(100) 상에는 제2 차단부재(162)가 구비된다. 상기 제1 및 제2 차단부재(161, 162)는 상기 표시영역(DPA)에 형성되는 상기 유기 절연막(120)과 동일한 물질로 이루어지고, 상기 유기 절연막(120)과 동시에 상기 어레이 기판(100) 상에 형성된다. A first blocking member 161 is provided on the array substrate 100 to correspond to the first blocking area BA1 formed between the display area DPA and the driving area DRA. A second blocking member 162 is provided on the array substrate 100 in response to the second blocking area BA2 formed at an outer side of the DRA. The first and second blocking members 161 and 162 are made of the same material as the organic insulating layer 120 formed in the display area DPA, and the array substrate 100 simultaneously with the organic insulating layer 120. Is formed on the phase.

한편, 상기 컬러필터기판(200)은 R, G, B 색화소로 이루어진 컬러필터(220), 차광막(210), 평탄화막(230) 및 공통전극(240)을 포함한다.The color filter substrate 200 may include a color filter 220 made of R, G, and B color pixels, a light shielding film 210, a planarization film 230, and a common electrode 240.

상기 차광막(210)은 상기 TFT(110), 데이터 라인 및 게이트 라인이 상기 반투과형 액정표시장치(400)의 화면에 투영되는 것을 방지한다. 또한, 상기 차광막(210)은 상기 구동영역(DRA)에 대응하여 구비되어 상기 게이트 구동회로(150)가 상기 반투과형 액정표시장치(400)의 화면에 투영되는 것을 방지한다.The light blocking film 210 prevents the TFT 110, the data line, and the gate line from being projected onto the screen of the transflective liquid crystal display device 400. In addition, the light blocking film 210 may be provided to correspond to the driving region DRA to prevent the gate driving circuit 150 from being projected onto the screen of the transflective liquid crystal display 400.

상기 R, G, B 색화소 각각은 상기 어레이 기판(100)에 구비된 상기 다수의 화소 각각에 대응한다. 또한, 상기 R, G, B 색화소 각각은 상기 차광막(210)과 중첩된다.Each of the R, G, and B color pixels corresponds to each of the plurality of pixels provided in the array substrate 100. In addition, each of the R, G, and B color pixels overlaps the light blocking film 210.

상기 컬러필터(220) 및 차광막(210) 상에는 상기 차광막(210)과 컬러필터(220) 사이의 단차를 제거하기 위한 평탄화막(230)이 구비된다. 상기 평탄화막(230) 상에는 투명성 도전 물질로 이루어진 공통전극(240)이 균일한 두께로 적층된다.The planarization film 230 is disposed on the color filter 220 and the light blocking film 210 to remove a step between the light blocking film 210 and the color filter 220. The common electrode 240 made of a transparent conductive material is stacked on the planarization layer 230 to have a uniform thickness.

한편, 상기 표시영역(DPA)에 대응하여 상기 공통전극(240) 상에는 셀갭유지부재(250)가 형성된다. 상기 셀갭유지부재(250)는 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 거리를 일정하게 유지시킨다. 따라서, 상기 반투과형 액정표시장치(400)는 균일한 셀갭을 가진다.On the other hand, the cell gap holding member 250 is formed on the common electrode 240 corresponding to the display area DPA. The cell gap holding member 250 maintains a distance between the array substrate 100 and the color filter substrate 200. Thus, the transflective liquid crystal display 400 has a uniform cell gap.

상기 제1 및 제2 차단영역(BA1, BA2)에 대응하여 상기 공통전극(240) 상에는 제3 및 제4 차단부재(261, 262)가 각각 형성된다. 상기 제3 및 제4 차단부재(261, 262)는 상기 셀갭유지부재(250)와 동일한 물질로 이루어지고, 상기 셀갭유지부재(250)와 동시에 상기 공통전극(240) 상에 형성된다.Third and fourth blocking members 261 and 262 are formed on the common electrode 240 to correspond to the first and second blocking regions BA1 and BA2, respectively. The third and fourth blocking members 261 and 262 are made of the same material as the cell gap holding member 250 and are formed on the common electrode 240 simultaneously with the cell gap holding member 250.

한편, 결합부재(350)는 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에 개재되어 상기 어레이 기판(100)과 컬러필터기판(200)을 결합시킨다. 또한, 상기 결합부재(350)는 상기 구동영역(DRA)에서 상기 게이트 구동회로(150)를 커버한다. 따라서, 상기 결합부재(350)는 상기 게이트 구동회로(150)와 상기 공통전극(240)과의 사이에서 생성되는 기생 커패시턴스를 감소시킬 수 있다.On the other hand, the coupling member 350 is interposed between the array substrate 100 and the color filter substrate 200 to couple the array substrate 100 and the color filter substrate 200. In addition, the coupling member 350 covers the gate driving circuit 150 in the driving region DRA. Thus, the coupling member 350 may reduce the parasitic capacitance generated between the gate driving circuit 150 and the common electrode 240.

또한, 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에는 액정층(300)이 형성된다. 상기 구동영역(DRA)에는 상기 결합부재(350)가 개재되기 때문에, 상기 액정층(300)은 상기 표시영역(DPA)내에 형성된다.In addition, the liquid crystal layer 300 is formed between the array substrate 100 and the color filter substrate 200. Since the coupling member 350 is interposed in the driving area DRA, the liquid crystal layer 300 is formed in the display area DPA.

이와 같이 상기 게이트 구동회로(150) 상에 상기 결합부재(350)를 구비하는 경우, 상기 반투과형 액정표시장치(400)는 상기 결합부재(350)의 주변에 제1 내지 제4 차단부재(161, 162, 261, 262)를 구비한다. 상기 제1 내지 제4 차단부재(161, 162, 261, 262)는 공정 상에서 상기 결합부재(350)가 상기 표시영역(DPA)으로 유출되거나, 상기 어레이 기판(100)과 컬러필터기판(200)의 외부로 유출되는 것을 차단한다.As such, when the coupling member 350 is provided on the gate driving circuit 150, the transflective liquid crystal display device 400 may include first to fourth blocking members 161 around the coupling member 350. , 162, 261, 262. In the first to fourth blocking members 161, 162, 261, and 262, the coupling member 350 flows out to the display area DPA in the process, or the array substrate 100 and the color filter substrate 200. Block outflow to outside.

도 2a를 참조하면, 어레이 기판(100)의 표시영역(DPA)에는 게이트 전극(111), 소오스 전극(112) 및 드레인 전극(113)으로 이루어진 TFT(110)가 형성 된다. 이후, 상기 TFT(110) 상에는 감광성 아크릴계 수질로 이루어진 제1 절연막(170)이 소정의 두께로 적층된다.Referring to FIG. 2A, a TFT 110 including a gate electrode 111, a source electrode 112, and a drain electrode 113 is formed in the display area DPA of the array substrate 100. Subsequently, a first insulating film 170 made of photosensitive acrylic water quality is stacked on the TFT 110 to a predetermined thickness.

상기 제1 절연막(170) 상에는 제1 마스크(180)가 구비된다. 이후, 상기 제1 절연막(170) 상에 상기 제1 마스크(180)가 구비된 상태에서 상기 제1 절연막(170)을 노광하는 공정을 수행한다. 다음, 노광된 상기 제 절연막(170)을 현상액과 반응시킨다.The first mask 180 is provided on the first insulating layer 170. Thereafter, a process of exposing the first insulating layer 170 is performed while the first mask 180 is provided on the first insulating layer 170. Next, the exposed first insulating layer 170 is reacted with a developer.

따라서, 도 2b에 도시된 바와 같이, 상기 표시영역(DPA)(도 1에 도시됨)에 대응하여 상기 어레이 기판(100) 상에는 상기 유기 절연막(120)이 형성되고, 상기 제1 및 제2 차단영역(BA1, BA2)(도 1에 도시됨)에 대응하여 상기 어레이 기판(100) 상에는 상기 제1 및 제2 차단부재(161, 162)가 형성된다.Accordingly, as shown in FIG. 2B, the organic insulating layer 120 is formed on the array substrate 100 corresponding to the display area DPA (shown in FIG. 1), and the first and second blocking layers are formed. The first and second blocking members 161 and 162 are formed on the array substrate 100 corresponding to the regions BA1 and BA2 (shown in FIG. 1).

도 3a를 참조하면, 컬러필터기판(200)에는 산화 크롬(CrO₂) 또는 유기 블랙 매트릭스(Black Matric; 이하, BM)층이 적층되고, 상기 산화 크롬 또는 유기 BM을 패터닝하여 차광막(210)을 형성한다.Referring to FIG. 3A, a chromium oxide (CrO ₂ ) or organic black matrix (BM) layer is stacked on the color filter substrate 200, and the light shielding film 210 is formed by patterning the chromium oxide or organic BM. Form.

상기 차광막(210)이 형성된 상기 컬러필터기판(200) 상에는 붉은색 안료 또는 염료가 포함된 제1 포토 레지스터(미도시)을 적층한 후, 상기 제1 포토 레지스터를 패터닝하여 R 색화소를 형성한다. 이후, 상기 컬러필터기판(200) 상에 초록색 안료 또는 염료가 포함된 제2 포토 레지스터(미도시)를 도포한 후, 상기 제2 포토 레지스터를 패터닝하여 G 색화소를 형성한다. 다음, 상기 컬러필터기판(200) 상에 푸른색 안료 또는 염료가 포함된 제3 포토 레지스터(미도시)를 도포한 후, 상기 제3 포토 레지스터를 패터닝하여 B 색화소를 형성한다.After stacking a first photoresist (not shown) containing a red pigment or dye on the color filter substrate 200 on which the light blocking film 210 is formed, the first photoresist is patterned to form an R color pixel. . Thereafter, a second photoresist (not shown) including a green pigment or dye is coated on the color filter substrate 200, and then the second photoresist is patterned to form a G color pixel. Next, after applying a third photoresist (not shown) including a blue pigment or dye on the color filter substrate 200, the third photoresist is patterned to form a B pixel.

이로써, 상기 컬러필터기판(200) 상에는 상기 R, G, B 색화소가 순차적으로 형성됨으로써, 컬러필터(220)가 완성된다. 상기 R, G, B 색화소 각각은 상기 차광막(210)과 부분적으로 오버랩된다.As a result, the R, G, and B color pixels are sequentially formed on the color filter substrate 200, thereby completing the color filter 220. Each of the R, G, and B color pixels partially overlaps the light blocking film 210.

다음, 상기 차광막(210) 및 상기 컬러필터(220)가 형성된 상기 컬러필터기판(200) 상에는 감광성 아크릴계 수지 또는 폴리 이미드 수지로 이루어진 평탄화막(230) 및 공통전극(240)이 순차적으로 형성된다. 상기 평탄화막(230)은 상기 차광막(210)과 상기 컬러필터(220) 사이의 단차를 제거한다.Next, the planarization film 230 and the common electrode 240 made of photosensitive acrylic resin or polyimide resin are sequentially formed on the color filter substrate 200 on which the light blocking film 210 and the color filter 220 are formed. . The planarization film 230 removes a step between the light blocking film 210 and the color filter 220.

상기 공통전극(240)은 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)로 이루어져 상기 평탄화막(230) 상에 균일한 두께로 적층된다. 따라서, 상기 공통전극(240)은 플랫한 표면 구조를 가진다.The common electrode 240 is made of Indium Tin Oxide (ITO) or Indium Zinc Oxide (IZO), and is stacked on the planarization layer 230 in a uniform thickness. Thus, the common electrode 240 has a flat surface structure.

상기 공통전극(240) 상에는 감광성 아크릴계 수지로 이루어진 제2 절연막(270)이 소정의 두께로 형성된다.The second insulating layer 270 made of photosensitive acrylic resin is formed on the common electrode 240 to have a predetermined thickness.

도 3b를 참조하면, 상기 제2 절연막(270) 상에는 셀갭유지부재(250), 제3 및 제4 차단부재(261, 262)에 대응하는 패턴이 형성된 제2 마스크(280)가 구비된다. 이후, 상기 제2 절연막(270) 상에 상기 제2 마스크(280)가 구비된 상태에서 상기 제2 절연막(270)을 노광하는 공정을 수행한다. 다음, 노광된 상기 제2 절연막(270)을 현상액과 반응시킨다.Referring to FIG. 3B, a second mask 280 having a pattern corresponding to the cell gap holding member 250 and the third and fourth blocking members 261 and 262 is formed on the second insulating layer 270. Thereafter, a process of exposing the second insulating film 270 is performed while the second mask 280 is provided on the second insulating film 270. Next, the exposed second insulating film 270 is reacted with a developer.

따라서, 표시영역(DPA)(도 1에 도시됨)에 대응하여 상기 컬러필터기판(200) 상에는 상기 셀갭유지부재(250)가 형성되고, 상기 제1 및 제2 차단영역(BA1, BA2)(도 1에 도시됨)에 대응하여 상기 컬러필터기판(200) 상에는 제3 및 제4 차단부재(261, 262)가 형성된다.Accordingly, the cell gap holding member 250 is formed on the color filter substrate 200 corresponding to the display area DPA (shown in FIG. 1), and the first and second blocking areas BA1 and BA2 ( 1 and 3, the third and fourth blocking members 261 and 262 are formed on the color filter substrate 200.

도 4를 참조하면, 완성된 어레이 기판(100)과 컬러필터기판(200)은 결합부재(351)를 개재한 상태로 서로 마주한다. 이후, 고온에서 상기 어레이 기판(100)과 컬러필터기판(200)을 압착하면, 상기 결합부재(351)의 형태가 변형되면서 상기 어레이 기판(100)과 컬러필터기판(200)은 상기 결합부재(351)에 의해서 견고하게 결합된다.Referring to FIG. 4, the completed array substrate 100 and the color filter substrate 200 face each other with the coupling member 351 interposed therebetween. Thereafter, when the array substrate 100 and the color filter substrate 200 are compressed at a high temperature, the shape of the coupling member 351 is deformed and the array substrate 100 and the color filter substrate 200 are coupled to the coupling member ( 351) firmly coupled.

도 4에 도시된 바와 같이, 고온 압착이전에 상기 결합부재(351)는 제1 두께(t1)를 갖고, 도 1에 도시된 바와 같이, 고온 압착 이후 상기 결합부재(351)는 제1 두께(t1)보다 감소된 제2 두께(t2)를 가진다.As shown in FIG. 4, the coupling member 351 has a first thickness t1 before the high temperature compression, and as shown in FIG. 1, the coupling member 351 has a first thickness after the high temperature compression. has a second thickness t2 that is reduced than t1).

이때, 상기 어레이 기판(100)에 형성된 제1 및 제2 차단부재(161, 162)는 상기 결합부재(351)의 하단부에 인접하여 상기 결합부재(351)가 표시영역(DPA)(도 1에 도시됨) 또는 상기 어레이 기판(100)의 외곽으로 유출되는 것을 차단한다. 또한, 상기 컬러필터기판(200)에 형성된 제3 및 제4 차단부재(261, 262)는 상기 결합부재(351)의 상단부에 인접하여 상기 결합부재(351)가 표시영역(DPA) 또는 상기 컬러필터기판(200)의 외곽으로 유출되는 것을 차단한다.In this case, the first and second blocking members 161 and 162 formed on the array substrate 100 are adjacent to the lower end of the coupling member 351 so that the coupling member 351 is the display area DPA (see FIG. 1). Shown) or outflow to the outside of the array substrate 100. In addition, the third and fourth blocking members 261 and 262 formed on the color filter substrate 200 are adjacent to an upper end of the coupling member 351 so that the coupling member 351 is the display area DPA or the color. Block outflow to the outside of the filter substrate 200.

도 1에 도시된 바와 같이, 상기 어레이 기판(100)과 컬러필터기판(200)이 고온 압착되더라도 상기 제1 차단부재(161)와 제3 차단부재(261)와의 사이에는 이격 공간이 형성되고, 상기 제2 차단부재(162)와 제4 차단부재(262)와의 사이에도 이격 공간이 형성된다. 이때, 상기 결합부재(351)의 일부는 상기 구동영역(DRA)(도 1에 도시됨)에서 벗어나 상기 제1 및 제2 차단영역(BA1, BA2)에 형성된 이격 공간으로 유출된다.As shown in FIG. 1, a space is formed between the first blocking member 161 and the third blocking member 261 even when the array substrate 100 and the color filter substrate 200 are compressed at high temperature. A separation space is also formed between the second blocking member 162 and the fourth blocking member 262. At this time, a part of the coupling member 351 flows out of the driving region DRA (shown in FIG. 1) to the separation spaces formed in the first and second blocking regions BA1 and BA2.

즉, 상기 제1 내지 제4 차단부재(161, 162, 261, 262)는 상기 결합부재(351)가 상기 구동영역(DRA)으로부터 벗어나더라도, 상기 표시영역(DPA) 또는 상기 어레이 기판(100)과 컬러필터기판(200)의 외부로 유출되지 않고 상기 제1 및 제2 차단영역(BA1, BA2) 내에 존재한다.That is, the first to fourth blocking members 161, 162, 261, and 262 may have the display area DPA or the array substrate 100 even when the coupling member 351 is out of the driving area DRA. And the first and second blocking areas BA1 and BA2 do not flow out of the color filter substrate 200.

따라서, 상기 결합부재(351)가 상기 표시영역(DPA)으로 유출되어 반투과형 액정표시장치(400)의 표시특성이 저하되는 현상을 방지할 수 있다. 또한, 상기 결합부재가 상기 어레이 기판(100)과 컬러필터기판(200)의 외부로 유출되어 상기 반투과형 액정표시장치(400)의 절단 공정시 발생하는 불량을 감소시켜 반투과형 액정표시장치(400)의 수율을 향상시킬 수 있다.Therefore, the coupling member 351 flows out into the display area DPA, thereby preventing the display property of the transflective liquid crystal display 400 from being lowered. In addition, the coupling member is leaked to the outside of the array substrate 100 and the color filter substrate 200 to reduce the defects generated during the cutting process of the transflective liquid crystal display device 400, the transflective liquid crystal display device 400 ) Yield can be improved.

이와 같은 액정표시장치에 따르면, 결합부재가 게이트 구동회로 상에 구비된 경우, 차단부재는 상기 결합부재에 인접하여 구비되어 상기 결합부재가 표시영역 또는 액정표시장치의 외부로 유출되는 현상을 방지한다.According to the liquid crystal display device, when the coupling member is provided on the gate driving circuit, the blocking member is provided adjacent to the coupling member to prevent the coupling member from leaking out of the display area or the liquid crystal display device. .

따라서, 상기 결합부재가 상기 표시영역으로 유출되어 액정표시장치의 표시특성을 저하시키는 현상을 방지할 수 있다. 또한, 상기 액정표시장치의 외부로 유출되어 액정표시장치의 절단 공정시 발생하는 불량을 감소시켜 액정표시장치의 수율을 향상시킬 수 있다.Therefore, the phenomenon in which the coupling member flows out into the display area and degrades the display characteristics of the liquid crystal display device can be prevented. In addition, it is possible to improve the yield of the liquid crystal display device by reducing the defects generated during the cutting process of the liquid crystal display device flows out of the liquid crystal display device.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims

A first substrate including a display area including a plurality of pixel parts to display an image and an integrated drive area to drive the pixel parts;

A second substrate facing the first substrate;

A coupling member interposed between the first substrate and the second substrate to couple the first substrate to the second substrate and cover the driving circuit in the driving region;

A first blocking region formed between the driving region and the display region and a second blocking region adjacent to end portions of the first and second substrates, wherein the coupling member is disposed on the first and second blocking regions. Blocking member for blocking the outflow to the adjacent area; And

And a liquid crystal layer interposed between the first substrate and the second substrate corresponding to the display area.

delete

The method of claim 1, wherein the blocking member,

A first blocking member provided on the first substrate and adjacent to a lower end of the coupling member; And

And a second blocking member provided on the second substrate and adjacent to an upper end of the coupling member.

The method of claim 3, wherein the first and second blocking members are spaced at predetermined intervals,

And a spilled portion of the coupling member is interposed between the first and second blocking members.

The display device of claim 3, wherein each of the pixel units includes a switching element, a pixel electrode connected to the first electrode of the switching element, and an insulating layer for insulating the second electrode of the switching element from the pixel electrode.

The first blocking member is made of the same material as the insulating film.

The method of claim 3, wherein the second substrate is provided with a cell gap holding member for maintaining a constant distance between the first substrate and the second substrate,

And the second blocking member is formed of the same material as the cell gap holding member and provided on the same layer.