KR100975628B1 - 박리공정을 이용한 박막형 유연 열전 모듈 및 그 제조 방법 - Google Patents

박리공정을 이용한 박막형 유연 열전 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR100975628B1
KR100975628B1 KR1020100019421A KR20100019421A KR100975628B1 KR 100975628 B1 KR100975628 B1 KR 100975628B1 KR 1020100019421 A KR1020100019421 A KR 1020100019421A KR 20100019421 A KR20100019421 A KR 20100019421A KR 100975628 B1 KR100975628 B1 KR 100975628B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor pattern
semiconductor
lower electrode
type
Prior art date
Application number
KR1020100019421A
Other languages
English (en)
Inventor
현승민
한승우
장봉균
김정엽
박현성
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020100019421A priority Critical patent/KR100975628B1/ko
Application granted granted Critical
Publication of KR100975628B1 publication Critical patent/KR100975628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 강성 기판 위에 유연성 금속막을 형성하고 그 위에 열전 물질을 고온 증착 또는 열처리하여 열전성능이 향상된 N형 반도체 패턴과 P형 반도체 패턴을 형성한 후 이를 박리하여 박막형 유연 열전모듈을 제조하거나, 금속막 없이 강성 기판 위에 유연성 금속막을 형성하고 그 위에 열전 물질을 고온 증착 및 열처리하여 열전성능이 향상된 N형 반도체 패턴과 P형 반도체 패턴을 형성한 후 이를 박리하여 박막형 유연 열전모듈을 제조하는 공정과 그 공정에 의하여 제조되는 열전 모듈에 관한 것이다.

Description

박리공정을 이용한 박막형 유연 열전 모듈 및 그 제조 방법{METHOD FOR MANUFACTURING A THIN FILM FLEXIBLE THERMOELECTRIC MODULE USING PEELING PROCESS }
본 발명은 유연성이 있는 열전 모듈과 그 제조 방법에 관한 것으로서, 더욱 상세하게는 열전 물질에 대하여 고온 증착 또는 열처리가 가능하도록 한 박막형 유연 열전 모듈 제조 방법에 관한 것이다.
제벡 효과(Seebeck)나 펠티에(Peltier) 효과 등 열의 흐름과 전류가 서로 영향을 미치는 물리 현상은 "열전 효과(thermoelectric effects)"로 총칭된다.
열전 효과는 다른 열전 성능(thermoelectric properties: 熱電性能)을 갖는 이종금속이나 이종 반도체등의 열전 물질을 접합한 회로에서 발생한다.
열전 물질은 온도 구배가 생기면 접합한 회로에 전류가 발생하는데, 이러한 현상을 제벡 효과(Seebeck)라 한다. 이와 반대로 접합한 회로에 직류전류를 인가하면 열전 물질에 온도 구배가 생겨 한쪽은 발열하고 다른 쪽은 흡열하는 현상이 일어나는데 이 현상을 펠티에(Peltier) 효과라 한다.
도 1은 일반적인 이종 반도체를 이용한 열전 모듈을 도시한 사시도이다.
도 1을 참조하면, 열전 모듈은 P형 반도체(1)와 N형 반도체(2)가 교대로 배열되어 있다.
그리고 P형 반도체(1) 및 N형 반도체(2)는 전극(3)에 각각 접속되어 있고, 일단부측에 배치되는 P형 반도체(1)의 하단부면에는 외부 접속되는 전극(4)이 접속되고, 다른 쪽 단부측에 배치되는 N형 반도체(2)의 하단부면에는 외부 접속되는 전극(5)이 접속된다.
P형 반도체(1) 및 N형 반도체(2)는 전극(4)과 전극(5) 사이에 π형으로 직렬 접속되어 있다.
P형 반도체(1) 및 N형 반도체(2)의 상단부면에 접속되는 전극(3)에는 열전도성 기판(good thermally conductive substrate)(6)이 접촉된다.
P형 반도체(1) 및 N형 반도체(2)의 하단부면에 접속되는 전극(3,4,5)에는 열전도성 기판(7)이 접촉된다.
그리고 직류 전원을 전극(4)과 전극(5) 사이에 접속하되, 전극(5)을 플러스(+)측으로 하고, 전극(4)을 마이너스(-)측으로 하여 열전변환 모듈에 전류가 흐르게 하면, P형 반도체(1)와 N형 반도체(2)의 접합부에 있어서는 전류 방향에 의존하여 열전도성 기판(6)에서는 열을 흡수하여 냉각되고, 열전도성 기판(7)에서는 열을 방출하여 가열된다.
한편, 전극(4)과 전극(5) 사이에 부하를 접속하여 폐회로를 구성하고, 열전도성 기판(6)을 저온 측으로 하고, 열전도성 기판(7)을 고온 측으로 하여 열전도성 기판(6)과 열전도성 기판(7) 사이에 온도차를 부여하면 폐회로에 전류가 흘러 전력을 얻을 수 있다.
특히 열전 모듈은 폐열을 이용하여 전기를 생산하는데 많은 이용이 기대되고 있는데, 구체적인 예로는 자동차의 배기구나, 산업용 폐열이 나오는 부분 등에 열전 디바이스를 장착하여 버려지는 열을 이용하거나 시계와 같이 인체에 착용하는 소형기기용으로 인체에서 발생하는 열을 이용하여 전기를 생산하려는 시도가 이루어지고 있다.
더욱이 최근에 들어서는 각종 기기 및 장비의 환경 친화적 요구와 더불어 극소형화를 위하여 나노기술을 적용한 나노 및 마이크로 스케일, 즉 두께가 수㎛ 정도의 박막으로 형성된 열전 물질을 사용한 박막형 열전 모듈이 활발히 연구되고 있는데, 이러한 박막형 열전 모듈 이용하면 보다 다양한 부위에서 전기를 생산할 수 있게 된다.
한편 일반적인 열전 소자 특히 박막 열전 소자 공정은 실리콘 기판을 이용한 반도체 공정을 주로 하고 있는데, 이러한 실리콘 기판은 유연성이 없어 일반적으로 평면상의 판형으로 제조되고 이를 기반으로 제조된 열전 모듈 역시 평면상의 판형을 가지는 것이 보통이다.
하지만 열이 열전 모듈과 접촉하여 열을 직접적으로 열전 모듈에 전달하는 부위의 표면은 일반적으로 평편하지 않고 구형이거나 곡면인 경우가 많다. 따라서 열을 효율적으로 열전 소자에 전달하기 위해서는 실리콘 기판을 기반으로 하는 방법이 아닌 다른 방법으로 제작하여 변형이 가능한 열전 모듈을 제작하는 것이 필요하다.
변형이 가능한 열전 모듈(이하 '유연 열전 모듈'이라고 칭하기로 한다)을 제조할 때 가볍고 가격이 낮은 절연체인 유연성 폴리머 기판을 일반적으로 많이 사용하는데, 종래 기술에서는 열전 물질을 폴리머 기판 위에 직접 증착하는 방법을 사용하였다.
그런데 열전 물질의 종류에 따라서 최적 열전 성능을 가지기 위하여 열전 물질을 고온에서 증착하거나 또는 후 공정으로서 고온의 열처리공정을 행하여야 하나, 폴리머 기판은 고온을 견디지 못하므로 상기 공정을 적용할 수 없다는 문제점이 있었다.
본 발명의 목적은 반도체 제조공정을 이용하여 유연성 금속막 또는 유연성 폴리머 기판 위에 N형 반도체 패턴과 P형 반도체 패턴을 형성하여 열전소자를 제조하되, 열전 물질을 고온에서 증착하거나 고온의 열처리를 하여 최적 열전 성능을 가지는 박막형 유연 열전 모듈을 제조하는 방법 및 그 방법으로 제조된 열전 모듈을 제공하고자하는 것이다.
본 발명의 박막형 유연 열전 모듈 제조를 위한 방법은, 강성 기판(10) 위에 희생층(11)을 형성하는 단계와 상기 희생층(11) 위에 유연성 금속막(12)을 형성하는 단계, 상기 유연성 금속막 위에 유전체층(13)을 형성하는 단계, 상기 유전체층(13) 위에 하부전극(14)을 형성하는 단계, 상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 제 1 반도체와 반대 타입의 제 2 반도체 패턴(16)을 형성하는 단계, 상기 하부전극 위에 형성된 제 1 또는 제 2 반도체 패턴과 인접한 다른 하부전극 위에 배치된 다른 타입의 반도체 패턴을 쌍으로 하여 그 상부에 상부 전극(17)을 형성하는 단계, 그리고 상기 강성 기판(10)과 유연성 금속막(12)을 박리하는 단계를 포함하여 이루어진다.
그리고 희생층(11) 위에 유연성 금속막(12)을 형성하는 단계와 상기 유연성 금속막(12) 위에 유전체층(13)을 형성하는 단계 사이에 식각장벽층(18)(Etching Barrier)을 형성하는 단계를 더 포함할 수 있다.
본 발명의 박막형 유연 열전 모듈 제조를 위한 다른 방법은, 강성 기판(10) 위에 희생층(11)을 형성하는 단계와 상기 희생층(11) 위에 유전체층(13)을 형성하는 단계, 상기 유전체층(13) 위에 하부전극(14)을 형성하는 단계, 상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 제 1 반도체와 반대 타입의 제 2 반도체 패턴(16)을 형성하는 단계, 상기 하부전극 위에 형성된 제 1 또는 제 2 반도체 패턴과 인접한 다른 하부전극 위에 배치된 다른 타입의 반도체 패턴을 쌍으로 하여 그 상부에 상부 전극(17)을 형성하는 단계, 상기 강성 기판(10)과 유전체층(13)을 박리하는 단계, 그리고 상기 박리된 유전체층(13) 하부에 유연성 기판(20)을 접착하는 단계를 포함하여 이루어진다.
그리고 상기 희생층(11) 위에 유전체층(13)을 형성하는 단계에서, 상기 희생층(11) 과 유전체층(13) 사이에 식각장벽층(18)을 형성하는 단계가 더 포함될 수 있다.
또한 상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 상기 제 1 반도체 타입과 반대 타입의 제 2 반도체 패턴(16)을 형성하는 단계는, 상기 하부전극(14)의 위로 포토레지스트층(22)을 형성하는 단계와 상기 포토레지스트층(22)에 노광 및 현상 공정을 진행하여 하부전극(14)의 상면 일부가 드러나도록 비아(via)를 형성하는 단계, 그리고 상기와 같이 비아가 형성된 포토레지스트층(22)에 대하여 제 1 반도체를 증착하여 비아를 채운 후에 포토레지스트층(22)을 제거하여 제 1 반도체 패턴(15)을 형성하는 단계를 수행한 후, 상기 하부전극(14) 일부와 제 1 반도체 패턴(15)이 노출되어 있는 상태에서 상기 제 1 반도체 패턴(15)을 형성하는 단계와 동일한 방법으로 상기 제 1반도체 패턴 옆에 반대 타입을 갖는 제 2 반도체 패턴(16)을 형성하는 단계로 이루어질 수 있다
상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 상기 제 1 반도체 타입과 반대 타입의 제 2 반도체 패턴(16)을 형성하는 단계의 다른 공정은, 상기 하부전극(14) 위로 제 1 반도체(25)를 소정 높이를 갖도록 형성하는 단계와 상기 제 1 반도체(25) 상부에 포토레지스트(26)를 도포한 후 포토레지스트 패턴(26')을 형성하는 단계, 그리고 상기 포토레지스트 패턴(26')을 식각마스크로 이용하여 상기 제 1 반도체에 대한 식각 공정을 진행하여 제 1 반도체 패턴(15)을 형성하는 단계를 거쳐 상기 제 1 반도체 패턴(15) 위에 남아있는 식각마스크로 이용된 포토레지스트 패턴(26')을 제거하여 상기 하부전극(14) 일부와 제 1 반도체 패턴이 노출되어 있는 상태에서 상기 제 1 반도체 패턴(15)을 형성하는 단계와 동일한 방법으로 상기 제 1반도체 패턴 옆에 반대 타입을 갖는 제 2 반도체 패턴(16)을 형성하는 단계로 이루어질 수 있다.
한편 상기 박막형 유연 열전 모듈 제조 방법들에서 사용되는 강성기판은 상면과 하면을 관통하는 복수의 구멍(19)이 형성되어 있는 것이 바람직하며, 상부 전극은 파형의 형상으로 형성하여 유연성을 보강할 수도 있다.
그리고 상기 방법에 의하여 제조된 본 발명의 박막형 유연 열전 모듈은 유연성 기판(20) 위에 유전체층(13)이 형성되고, 상기 유전체층(13) 위에 하부전극(14)을 형성되며, 상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 제 1반도체와 반대 타입의 제 2 반도체 패턴(16)이 형성되어 있으며, 상기 하부전극 위에 형성된 제 1 또는 제 2 반도체 패턴과 인접한 다른 하부전극 위에 배치된 다른 타입의 반도체 패턴을 쌍으로 하여 그 상부에 상부 전극(17)이 형성되어 있게 된다.
그리고 유연성 기판(20) 유연성이 있는 폴리머이거나 유연성 금속막(12)으로 이루어 질 수 있다.
본 발명은 반도체 제조공정을 이용하여 유연성 폴리머 기판 위에 N형 반도체 패턴과 P형 반도체 패턴을 형성된 열전소자를 제조할 때, N형 반도체 패턴과 P형 반도체 패턴의 증착이 실리콘이나 유리 같은 강성 기판 위에서 이루어지므로 고온에서 증착하거나 고온의 열처리공정을 수행할 수 있다. 따라서 본 발명의 제조방법은 유연성을 갖는 폴리머 기판 열전모듈에서도 일반적인 강성의 실리콘 기판 열전모듈과 동등한 열전성능을 확보할 수 있다.
또한 본 발명은 유연성 폴리머 대신 유연성 금속막 위에 N형 반도체 패턴과 P형 반도체 패턴을 형성된 열전소자를 제조할 수도 있으므로, 보다 용이하게 고온에서 증착하거나 고온의 열처리공정을 수행할 수 있다
또한 본 발명은 전극의 형상을 파형으로 형성하여 신축이 용이하게 이루어지도록 함으로써 열전모듈의 유연성을 보다 강화할 수 있는 효과가 있다.
도 1은 일반적인 이종 반도체를 이용한 열전 모듈을 도시한 사시도.
도 2 내지 도 9는 본 발명의 제 1 실시례에 따른 박막형 유연 열전 모듈 제조 방법을 나타낸 순차적인 공정 단면도.
도 10 내지 도 14는 본 발명의 제 2 실시례에 따른 박막형 유연 열전 모듈 제조 방법을 나타낸 순차적인 공정 단면도.
도 15 내지 도 17는 본 발명의 제 3 실시례에 따른 박막형 유연 열전 모듈 제조 방법을 나타낸 순차적인 공정 단면도.
도 18은 본 발명의 파형 상부전극의 평면도.
상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시례들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 출원에서 사용한 용어는 단지 특정한 실시례들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.
이하, 본 발명의 바람직한 실시례를 첨부도면을 참조하여 상세히 설명한다.
본 발명은 π형으로 접속되는 P형 반도체 패턴과 N형 반도체 패턴이 직렬로 연결된 열전 에너지변환 모듈을 제조하는 방법에 관한 것으로, 도 2 내지 도 9는 본 발명의 제 1 실시례를 나타낸 순차적인 공정 단면도이다.
제 1 실시례는 도 2에 도시된 바와 같이 강성 기판(10) 상에 희생층(11)과 유연성 금속막(12) 그리고 식각장벽층(18)과 유전체층(13)을 차례로 형성한다.
강성 기판(10)은 실리콘 웨이퍼나 유리를 이용하고, 희생층은 알루미늄을 이용하고 유연성 금속막(12)은 구리 등의 유연성금속을 이용하여 전해도금이나 증착 등의 통상적 방법으로 형성할 수 있다.
식각장벽층(18)은 통상 알루미늄을 이용하여 형성하며, 식각공정의 종류에 따라서 식각장벽층이 생략될 수 있는 구성이며, 형성할 경우에는
유전체층은 PECVD(Plasma Enhanced Camical Vapor Deposition)공정을 이용하여 산화막을 증착시킴으로써 형성할 수 있다. 이때 증착온도는 약 250℃~300℃로 할 수 있다.
유전체층(13) 상부에는 전극층, 즉 하부전극(14)을 일정간격으로 형성한다.
하부 전극의 형성은 통상의 공지된 반도체 제조공정을 이용하며 열전도성 및 전기 전도성이 우수한 금(Au)을 이용함이 바람직하고, 금과 기판 사이의 접착력을 향상시키기 위하여 접착 특성이 우수한 티타늄(Ti)층을 더 형성할 수 있다.
또한 티타늄과 금 사이에 접합성을 좋게 하기위하여 크롬(Cr)층을 개재시킬 수도 있다. 예를 들어 티타늄/백금(Ti/Pt), 크롬(Cr), 금(Au)을 스퍼터링 공정을 진행하여 순차로 증착하여 형성할 수도 있다.
이 때 패턴된 전극의 경우에는 도 2에 도시된 것처럼 통상 패턴된 하드마스크(hard mask)(21)를 이용하여 형성할 수 있으며, 패턴된 포토레지스트를 마스크로 사용하여 형성하는 방법도 가능하다.
도 2의 패턴된 하드마스크(21)가 형성된 상태에서 식각공정을 진행하여 도3과 같이 하부전극(14)층과 유전체층(13)을 식각하고, 이어서 하드마스크(21)를 제거한다. 한편 상기 식각공정이 하부전극(14)층과 유전체층(13)에서만 이루어지도록 하기 위하여 유전체층(13) 밑으로 식각장벽층(18)이 더 형성되어 있는 것이 바람직하다.
이렇게 형성된 하부전극(14)의 위쪽으로 도 4에 도시된 것처럼 포토레지스트(Photoresist)를 소정 두께로 도포하여 포토레지스트층(22)을 형성한다.
이어서 도 5에 도시된 것처럼 상기 포토레지스트층(22)에 노광 및 현상 공정을 진행하여 하부전극(14)의 상면 일부가 드러나도록 비아(via)를 형성한다.
상기와 같이 비아가 형성된 포토레지스트층(22)에 대하여 제 1 반도체를 증착하여 비아를 채운 후에 포토레지스트층(22)을 제거하면 도 6에 도시된 바와 같이 하부전극(14)의 상면 일부에 제 1 반도체 패턴(15)(도면에서는 P형 반도체 패턴)을 형성할 수 있다.,
이후 상기 하부전극(14) 일부와 제 1 반도체 패턴(15)이 노출되어 있는 상태에서 상기 도 4에서 도 6까지의 과정을 그대로 이용하여 도7에 도시된 것처럼 제 1반도체 패턴 옆에 반대 타입을 갖는 제 2 반도체 패턴(16)(도면에서는 N형 반도체 패턴)을 형성한다.
결과적으로 제 1 실시례는 도 7에 나타나 것과 같이 하부전극(14) 위에 제 1 반도체 패턴(15) 및 제 2 반도체 패턴(16)이 일정 간격을 두고 쌍을 이루어 배치되는 구조물 형태를 얻을 수 있게 된다.
한편 상기와 같이 형성된 1 반도체 패턴(15) 및 제 2 반도체 패턴(16)에 대하여는 열처리 공정을 수행할 수 있다. 열처리 공정을 수행하면 반도체의 격자결함이나 손상된 격자들에 대한 재결정이 이루어지므로 불순물 원자들이 격자위치로 정렬시켜 활성화할 수 있다.
이후 도 8에 도시된 바와 같이, 상기 하부전극(14) 위에 형성된 제 1 또는 제 2 반도체 패턴과 인접한 다른 하부전극 위에 형성된 다른 타입의 반도체 패턴을 쌍으로 하여, 그 상부에 상부 전극(17)을 형성하면 박막형 열전 소자가 이루어진다.
부언하면 어떤 하부전극 위에 접착되어 있는 N형 반도체 패턴은 인접한 다른 하부전극 위에 접착되어 있는 P형 반도체 패턴과 쌍을 이루어 그 상부에 상부전극을 형성하게 된다.
상부 전극의 형성은 통상의 공지된 반도체 제조공정을 이용한다. 예를 들면 도 7과 같이 제 1 및 제 2 반도체 패턴이 쌍을 이루어 하부전극위에 배치되어 있는 구조물의 제 1 및 제 2 반도체 패턴의 사이에 포토레지스트가 채워지도록 도포한 후, 노광 및 현상 공정 또는 적절한 다른 공정을 이용하여 1 반도체 패턴(P형 반도체 패턴) 및 제 2 반도체 패턴(N형 반도체 패턴)의 상부면을 노출시키고, 노출된 상부면을 상부전극(17)을 전기도금 또는 증착 방식으로 형성한 후 포토레지스트 제거하는 공정을 사용할 수 있다.
다음 단계로 도8과 같이 형성된 열전 모듈에서 강성기판(10)과 유연성 금속막(12) 사이에 희생층(11)을 제거하여 강성 기판에서 유연성 금속막(12)과 반도체 패턴들을 박리하는 공정을 수행한다.
상기 박리 공정에 있어서 희생층(11)이 알루미늄으로 형성된 경우라면, 수산화나트륨(NaOH)용액을 희생층에 접촉시켜 알루미늄을 융해시킴으로써 이루어 질 수 있다.
이때 상기 강성 기판(10)에는 상하로 관통된 다수의 구멍(19)을 미리 형성해 놓아, 이 구멍(19)을 통해 수산화나트륨(NaOH) 용액이 희생층으로 쉽게 도달할 수 있도록 하는 것이 좋다. 상기 구멍(19)은 심도반응성이온에칭(Deep Reactive Ion Etching) 기법을 사용하여 형성할 수 있다.
특히 강성 기판으로서 유리 기판을 사용하여 반도체 공정을 진행하는 경우에는, 유리 기판 위에 산화물을 증착하여 희생층(11)을 형성하고, 이 산화물 희생층을 레이저 리프트 오프(Laser lift off) 방식을 이용하여 제거하는 박리공정을 진행할 수 있다. 즉 유리 기판을 통과하는 레이저 빔에 의하여 산화물 희생층을 가열 및 분해함으로써 반도체 패턴을 유리 기판으로부터 얇게 박리하게 된다.
상기 도8의 박리 공정이 끝나면, 도 9에 도시된 것과 같은 유연성 금속막(12)을 기판으로 하여 그 상부에 열전소자가 형성되어진 박막형 유연 열전 모듈이 완성된다.
도 10 내지 도 14는 본 발명의 제 2 실시례를 나타낸 공정 단면도이다.
제 2 실시례의 경우, 상기 제 1 실시례의 도 2 및 도 3에 나타나 있는 공정과 동일한 방법으로 강성 기판(10) 상에 희생층(11)과 유연성 금속막(12) 그리고 식각장벽층(18)과 유전체층(13)을 차례로 형성하고, 유전체층(13) 상부에 패턴된 하부전극(14)을 형성하게 된다.
제2실시례에서는 상기와 같이 형성된 하부전극(14) 위로 도10에 나타나 있는 것처럼 제 1 반도체(25)를 소정 높이를 갖도록 전체적으로 형성하는데, 예를 들면 스퍼터링 공정을 진행하여 노출된 전극층 위에 P형 반도체를 형성하는 것이 될 수 있다.
한편 형성된 제 1 반도체(25)는 열처리 공정을 수행할 수 있다. 이러한 열처리 공정에 의하여 제 1 반도체의 격자결함이나 손상된 격자들에 대한 재결정이 이루어지므로 불순물 원자들이 격자위치로 정렬되어 활성화된다.
제 1 반도체를 형성한 후에는 도 11에 도시된 바와 같이 상부에 포토레지스트(26)를 도포한다. 포토레지스트(26)는 스핀 코팅(Spin Coating) 방식으로 도포한 후 프리베이크(Prebake) 공정을 수행하여 형성할 수 있다.
도 12에 도시된 것은, 상기 포토레지스트(26)에 대하여 노광 및 현상 공정을 진행하여 포토레지스트 패턴(26')을 형성한 것이다.
이후 상기 포토레지스트 패턴(26')을 식각마스크로 이용하여 열처리된 제 1 반도체에 대한 식각 공정을 진행하여 도 13에 도시된 것과 같이 제 1 반도체 패턴(15)을 하부전극(14)위에 형성한다. 여기서 제 1 반도체 패턴은 P형 반도체 패턴을 형성하는 것이 될 수 있다.
상기 식각공정은, 예를 들면, 제 1 반도체(25)를 깊게 식각할 수 있는 심도반응성이온에칭(Deep Reactive Ion Etching) 기법을 사용할 수 있다.
이후 상기 제 1 반도체 패턴 위에 남아있는 식각마스크로 이용된 포토레지스트 패턴(26')을 제거하여 제 1 반도체 패턴의 상부면을 노출시킴으로써, 도 14에 도시된 것과 같이 제 1 반도체 패턴(15)(도면에서는 P형 반도체 패턴)을 완성한다.
이후 상기 하부전극(14) 일부와 제 1 반도체 패턴이 노출된 결과물에 대하여 상기 도 10에서 도 14까지의 과정을 그대로 적용하여 제 1반도체 패턴 옆에 반대 타입의 제 2 반도체 패턴(예를 들어 N형 반도체 패턴)을 형성한다.
결과적으로 제 2 실시례 역시 상기 제1 실시례의 도 7에 나타나 것과 같이 하부전극(14) 위에 제 1 반도체 패턴(15) 및 제 2 반도체 패턴(16)이 일정 간격을 두고 쌍을 이루어 배치되는 구조물 형태를 형성할 수 있게 된다.
이후 상부 전극(17)을 형성하고 강성 기판(10)에서 유연성 금속막(12)과 반도체 패턴들을 박리하는 공정은 제1 실시례와 동일하므로 상세한 설명을 생략한다.
도 15 내지 도 17는 본 발명의 제 3 실시례를 나타낸 공정 단면도이다.
제 3 실시례는 상기 제 1 및 2실시례와 같은 방법으로 도 15에 도시된 바와 같이 강성 기판(10) 상에 희생층(11)과 식각장벽층(18) 그리고 유전체층(13)을 차례로 형성한다
유전체층(13) 상부에 하부전극(14)과 제 1 및 제2 반도체 패턴(15)(16) 및 상부전극(17)으로 이루어지는 열전소자를 형성하는 과정은 제 1 실시례 또는 제2 실시례의 방법을 이용할 수 있다.
다음 단계로 도16과 같이 형성된 열전 모듈에서 강성기판(10)과 식각장벽층(18) 사이에 희생층(11)을 제거하여 강성 기판에서 열전 소자를 박리하게 된다.
상기 박리 공정에 있어서 희생층(11)이 알루미늄으로 형성된 경우라면, 수산화나트륨(NaOH)용액을 희생층에 접촉시켜 알루미늄을 융해시킴으로써 이루어 질 수 있다. 또한 강성 기판으로서 유리 기판을 사용하여 반도체 공정을 진행하는 경우에는, 유리 기판 위에 산화물을 증착하여 희생층(11)을 형성하고, 이 산화물 희생층을 레이저 리프트 오프(Laser lift off) 방식을 이용하여 제거하는 박리공정을 진행할 수 있다.
이렇게 박리된 열전 소자를 도 17에 도시된 것처럼 유연성 기판(20) 위에 접착함으로서 박막형 유연 열전모듈을 완성하게 된다. 여기서 유연성 기판(16)은 유연성이 있는 통상의 폴리머나 기타 유연성 있는 적절한 소재를 이용하면 된다.
도 18은 상부전극의 형상을 파형으로 형성한 상태를 도시한 것이다. 즉 도 9 또는 도 17의 열전모듈을 상부에서 내려다보았을 때 상부전극의 모양이 파형이 되도록 형성한 것인데, 상부전극을 단순히 직사각형 형태로 형성한 경우보다 열전모듈이 휘어질 때 신장이 용이하게 이루어지는 장점이 있게 된다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시례들을 참조하여 설명하였지만, 본 발명이 속하는 기술 분야의 통상의 지식을 갖는 자라면 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있다.
10 : 강성기판 11 : 희생층
12 : 유연성 금속막 13 : 유전체층
14 : 하부전극 15 : 제 1 반도체 패턴
16 : 제 2 반도체 패턴 17 : 상부전극
18 : 식각장벽층 20 : 유연성 기판
21 : 하드 마스크 22, 26 : 포토레지스트
25 : 제 1 반도체 26' : 포토레지스트 패턴

Claims (11)

  1. 강성 기판(10) 위에 희생층(11)을 형성하는 단계,
    상기 희생층(11) 위에 유연성 금속막(12)을 형성하는 단계,
    상기 유연성 금속막 위에 유전체층(13)을 형성하는 단계,
    상기 유전체층(13) 위에 하부전극(14)을 형성하는 단계,
    상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 상기 제 1 반도체 타입과 반대 타입의 제 2 반도체 패턴(16)을 형성하는 단계,
    상기 하부전극 위에 형성된 제 1 또는 제 2 반도체 패턴과 인접한 다른 하부전극 위에 배치된 다른 타입의 반도체 패턴을 쌍으로 하여 그 상부에 상부 전극(17)을 형성하는 단계,
    상기 강성 기판(10)과 유연성 금속막(12)을 박리하는 단계를 포함하는 것을 특징으로 하는 박막형 유연 열전 모듈 제조 방법.
  2. 청구항 1에 있어서,
    상기 희생층(11) 위에 유연성 금속막(12)을 형성하는 단계와 상기 유연성 금속막(12) 위에 유전체층(13)을 형성하는 단계 사이에 식각장벽층(18)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막형 유연 열전 모듈 제조 방법.
  3. 강성 기판(10) 위에 희생층(11)을 형성하는 단계,
    상기 희생층(11) 위에 유전체층(13)을 형성하는 단계,
    상기 유전체층(13) 위에 하부전극(14)을 형성하는 단계,
    상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 상기 제 1 반도체 타입과 반대 타입의 제 2 반도체 패턴(16)을 형성하는 단계,
    상기 하부전극 위에 형성된 제 1 또는 제 2 반도체 패턴과 인접한 다른 하부전극 위에 배치된 다른 타입의 반도체 패턴을 쌍으로 하여 그 상부에 상부 전극(17)을 형성하는 단계,
    상기 강성 기판(10)과 유전체층(13)을 박리하는 단계,
    상기 박리된 유전체층(13) 하부에 유연성 기판(20)을 접착하는 단계를 포함하는 것을 특징으로 하는 박막형 유연 열전 모듈 제조 방법.
  4. 청구항 3에 있어서,
    상기 희생층(11) 위에 유전체층(13)을 형성하는 단계에서, 상기 희생층(11) 과 유전체층(13) 사이에 식각장벽층(18)을 형성하는 단계가 더 포함되는 것을 특징으로 하는 박막형 유연 열전 모듈 제조 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 상기 제 1 반도체 타입과 반대 타입의 제 2 반도체 패턴(16)을 형성하는 단계는,
    상기 하부전극(14)의 위로 포토레지스트층(22)을 형성하는 단계,
    상기 포토레지스트층(22)에 노광 및 현상 공정을 진행하여 하부전극(14)의 상면 일부가 드러나도록 비아(via)를 형성하는 단계,
    상기와 같이 비아가 형성된 포토레지스트층(22)에 대하여 제 1 반도체를 증착하여 비아를 채운 후에 포토레지스트층(22)을 제거하여 제 1 반도체 패턴(15)을 형성하는 단계,
    상기 하부전극(14) 일부와 제 1 반도체 패턴(15)이 노출되어 있는 상태에서 상기 제 1 반도체 패턴(15)을 형성하는 단계와 동일한 방법으로 상기 제 1반도체 패턴 옆에 반대 타입을 갖는 제 2 반도체 패턴(16)을 형성하는 단계로 이루어지는 것을 특징으로 하는 박막형 유연 열전 모듈 제조 방법.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 상기 제 1 반도체 타입과 반대 타입의 제 2 반도체 패턴(16)을 형성하는 단계는,
    상기 하부전극(14) 위로 제 1 반도체(25)를 소정 높이를 갖도록 형성하는 단계
    상기 제 1 반도체(25) 상부에 포토레지스트(26)를 도포한 후 포토레지스트 패턴(26')을 형성하는 단계,
    상기 포토레지스트 패턴(26')을 식각마스크로 이용하여 상기 제 1 반도체에 대한 식각 공정을 진행하여 제 1 반도체 패턴(15)을 형성하는 단계,
    상기 제 1 반도체 패턴(15) 위에 남아있는 식각마스크로 이용된 포토레지스트 패턴(26')을 제거하여 상기 하부전극(14) 일부와 제 1 반도체 패턴이 노출되어 있는 상태에서 상기 제 1 반도체 패턴(15)을 형성하는 단계와 동일한 방법으로 상기 제 1반도체 패턴 옆에 반대 타입을 갖는 제 2 반도체 패턴(16)을 형성하는 단계로 이루어지는 것을 특징으로 하는 박막형 유연 열전 모듈 제조 방법.
  7. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 강성 기판은 상면과 하면을 관통하는 복수의 구멍(19)이 형성되어 있는 것을 특징으로 하는 박막형 유연 열전 모듈 제조 방법.
  8. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 상부전극은 파형의 형상으로 이루어져 있는 것을 특징으로 하는 박막형 유연 열전 모듈 제조 방법.
  9. 유연성 기판(20) 위에 유전체층(13)이 형성되고,
    상기 유전체층(13) 위에 하부전극(14)을 형성되며,
    상기 하부전극(14) 위에 제 1 반도체 패턴(15)과 제 1 반도체 타입과 반대 타입의 제 2 반도체 패턴(16)이 형성되어 있으며,
    상기 하부전극 위에 형성된 제 1 또는 제 2 반도체 패턴과 인접한 다른 하부전극 위에 배치된 다른 타입의 반도체 패턴을 쌍으로 하여 그 상부에 상부 전극(17)이 형성되어 있는 것을 특징으로 하는 박막형 유연 열전 모듈.
  10. 청구항 9에 있어서,
    상기 유연성 기판(20)은 유연성 금속막(12)인 것을 특징으로 하는 박막형 유연 열전 모듈.
  11. 청구항 9 또는 청구항10에 있어서,
    상기 상부전극은 파형의 형상으로 이루어져 있는 것을 특징으로 하는 박막형 유연 열전 모듈.
KR1020100019421A 2010-03-04 2010-03-04 박리공정을 이용한 박막형 유연 열전 모듈 및 그 제조 방법 KR100975628B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100019421A KR100975628B1 (ko) 2010-03-04 2010-03-04 박리공정을 이용한 박막형 유연 열전 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100019421A KR100975628B1 (ko) 2010-03-04 2010-03-04 박리공정을 이용한 박막형 유연 열전 모듈 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100975628B1 true KR100975628B1 (ko) 2010-08-17

Family

ID=42759584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100019421A KR100975628B1 (ko) 2010-03-04 2010-03-04 박리공정을 이용한 박막형 유연 열전 모듈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100975628B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101850691B1 (ko) * 2015-11-03 2018-04-20 한국과학기술원 레이저 박리를 이용한 유연 열전소자의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579191B1 (ko) 2004-02-24 2006-05-11 삼성에스디아이 주식회사 열전사 소자
KR100658699B1 (ko) 2006-01-18 2006-12-19 인하대학교 산학협력단 유연성을 갖는 열전 모듈
KR20070081441A (ko) * 2006-02-10 2007-08-16 주식회사 후레쉬워터 플렉시블한 열전모듈을 이용한 냉각장치
KR20100003494A (ko) * 2008-07-01 2010-01-11 한국산업기술대학교산학협력단 플렉시블 열전도체 밴드 와이어를 이용한 열전냉각장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579191B1 (ko) 2004-02-24 2006-05-11 삼성에스디아이 주식회사 열전사 소자
KR100658699B1 (ko) 2006-01-18 2006-12-19 인하대학교 산학협력단 유연성을 갖는 열전 모듈
KR20070081441A (ko) * 2006-02-10 2007-08-16 주식회사 후레쉬워터 플렉시블한 열전모듈을 이용한 냉각장치
KR20100003494A (ko) * 2008-07-01 2010-01-11 한국산업기술대학교산학협력단 플렉시블 열전도체 밴드 와이어를 이용한 열전냉각장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101850691B1 (ko) * 2015-11-03 2018-04-20 한국과학기술원 레이저 박리를 이용한 유연 열전소자의 제조방법

Similar Documents

Publication Publication Date Title
KR100984108B1 (ko) 전이공정을 이용한 박막형 유연 열전 모듈 제조 방법
KR102413942B1 (ko) 그래핀 시트 상의 패시베이션 층의 침착
KR101920713B1 (ko) 그래핀 소자 및 그 제조방법
KR20130044646A (ko) 그래핀 전사부재, 그래핀 전사방법 및 이를 이용한 그래핀 소자 제조방법
KR20150138913A (ko) 전자장치 및 그 제조 방법
US20140077297A1 (en) Thin film transistor and method of fabricating the same
TWI536517B (zh) 基板片
CN102683517A (zh) 薄膜led芯片器件及其制造方法及应用
US10680155B2 (en) Methods of fabrication of flexible micro-thermoelectric generators
US20180090660A1 (en) Flexible thin-film based thermoelectric device with sputter deposited layer of n-type and p-type thermoelectric legs
KR101110632B1 (ko) 초소형 열전 소자의 구조 및 그 제작 방법
US20180331247A1 (en) Solar cell peparation method
KR100795374B1 (ko) 가열 냉각용 및 발전용 박막형 열전모듈 제조방법
KR100975628B1 (ko) 박리공정을 이용한 박막형 유연 열전 모듈 및 그 제조 방법
US10573774B2 (en) Method of forming electrodes for electronic device using two dimensional semiconductor and electronic device thereof
Pelz et al. Fabrication Process for Micro Thermoelectric Generators (μ TEGs)
JP2010040693A (ja) パターン形成方法
CN111009489B (zh) 一种金属衬底的制备方法
KR101068490B1 (ko) 박막형 열전 에너지변환 모듈 제조 방법
KR100933904B1 (ko) 본딩 특성이 개선된 마이크로 열전 에너지 변환 모듈 제조방법
CN107438893B (zh) 借助印刷技术制作含有肖特基二极管器件的方法
KR20110043423A (ko) 박막형 열전 에너지변환 모듈 제조 방법
CN110729358B (zh) 薄膜晶体管及其制造方法
KR101304248B1 (ko) 필름형 열전소자의 제조방법
KR20180034181A (ko) 웨어러블 건식 패치형 하이브리드 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160608

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 8